CN105869886A - 多层陶瓷组件及具有该多层陶瓷组件的板 - Google Patents

多层陶瓷组件及具有该多层陶瓷组件的板 Download PDF

Info

Publication number
CN105869886A
CN105869886A CN201510810008.9A CN201510810008A CN105869886A CN 105869886 A CN105869886 A CN 105869886A CN 201510810008 A CN201510810008 A CN 201510810008A CN 105869886 A CN105869886 A CN 105869886A
Authority
CN
China
Prior art keywords
electrode
main body
ceramic main
end surfaces
interior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510810008.9A
Other languages
English (en)
Other versions
CN105869886B (zh
Inventor
金东建
金泳河
崔才烈
奉世焕
吴永献
李仁户
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105869886A publication Critical patent/CN105869886A/zh
Application granted granted Critical
Publication of CN105869886B publication Critical patent/CN105869886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开一种多层陶瓷组件及具有该多层陶瓷组件的板，所述多层陶瓷组件包括多个绝缘层和内电极交替地设置在其中的陶瓷主体。内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间。第一虚设电极和第二虚设电极设置在绝缘层上，与内电极分开预定间隔并暴露于陶瓷主体的第一端表面和第二端表面。多层陶瓷组件满足0.273≤ω/D≤0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。

Description

多层陶瓷组件及具有该多层陶瓷组件的板
本申请要求于2015年2月10日提交到韩国知识产权局的第10-2015-0020152号韩国专利申请的优先权的权益，所述申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种多层陶瓷组件以及具有该多层陶瓷组件的板。
背景技术
通常，包括陶瓷材料的电子组件(例如，电容器、电感器、压敏电阻、热敏电阻、压电元件等)包括：陶瓷主体，由陶瓷材料形成；内电极，形成在陶瓷主体的内部；外电极，设置在陶瓷主体的外表面上，以连接到内电极。
在多层陶瓷组件中，多层陶瓷电容器包括：多个堆叠的绝缘层；内电极，被设置为彼此面对，并且各个绝缘层介于内电极之间；外电极，电连接到内电极。
发明内容
本公开的一方面提供一种多层陶瓷组件以及具有该多层陶瓷组件的板，其中，可通过改善由于内电极相对于形成有内电极的绝缘层的厚度差而出现的台阶部来改善陶瓷主体的形状。
根据本公开的一方面，一种多层陶瓷组件包括多个绝缘层和内电极交替地堆叠在其中的陶瓷主体。内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且绝缘层介于第一内电极与第二内电极之间。第一虚设电极设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷主体的第二端表面。第二虚设电极设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并暴露于陶瓷主体的第一端表面。多层陶瓷组件满足0.273≤ω/D≤0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。
第一内电极和第二内电极可包括：电容形成部，通过彼此相邻的内电极叠置形成，以形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面，其中，0.970≤T2/T1≤0.982，其中，T1为陶瓷主体的电容形成部所位于的区域的最大厚度，T2为陶瓷主体的引出部所位于的区域的最小厚度。
多层陶瓷组件可满足2.0≤At/Ab≤10.0，其中，Ab为多个内电极中的最低的内电极的翘曲高度，At为多个内电极中的最高的内电极的翘曲高度。
内电极的暴露于陶瓷主体的端表面的端部相对于陶瓷主体的端表面的弯曲角度可以处于75°至95°之间。
第一虚设电极和第二虚设电极中的每个可具有比内电极的宽度短的长度。
多层陶瓷组件可满足0.380≤l/W≤0.761，其中，W为内电极的宽度，l为第一虚设电极的长度或第二虚设电极的长度。
根据本公开的一方面，一种多层陶瓷组件包括：陶瓷主体，多个绝缘层和内电极交替地堆叠在陶瓷主体中，内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间；第一虚设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷主体的第二端表面；第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并暴露于陶瓷主体的第一端表面，其中，第一内电极和第二内电极包括：电容形成部，通过彼此相邻的内电极叠置形成，以形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面，其中，0.970≤T2/T1≤0.982，其中，T1为陶瓷主体的电容形成部所位于的区域的最大厚度，T2为陶瓷主体的引出部所位于的区域的最小厚度。
根据本公开的一方面，一种具有多层陶瓷组件的板包括：电路板，具有形成在电路板上的多个电极垫；如上所述的多层陶瓷组件，安装在电路板上。
附图说明
通过下面结合附图进行的详细描述，本公开的上述和其他方面、特点及其他优点将会被更加清楚地理解，其中：
图1是示出根据本公开的示例性实施例的多层陶瓷组件的局部剖切透视图；
图2是根据本公开的示例性实施例的多层陶瓷组件的陶瓷主体的分解透视图；
图3A和图3B是示出根据本公开的示例性实施例的多层陶瓷组件的内电极和虚设电极的俯视图；
图4是沿着图1的I-I'线截取的剖视图；
图5是沿着根据本公开的另一示例性实施例的多层陶瓷组件的长度-厚度(L-T)方向的剖视图；
图6A和图6B是示出根据本公开的另一示例性实施例的多层陶瓷组件的内电极和虚设电极的俯视图；
图7是示出图1的多层陶瓷电子组件安装在电路板上的透视图。
具体实施方式
在下文中，将参照附图详细地描述本公开的实施例。
然而，本公开可按照多种不同的形式实施，并且不应该被解释为局限于在此阐述的实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，并且相同的标号将始终用于指示相同或相似的元件。
多层陶瓷组件
本公开的示例性实施例涉及一种多层陶瓷组件，使用陶瓷材料的电子组件包括电容器、电感器、压电元件、压敏电阻、热敏电阻等。在下文中，将多层陶瓷电容器作为多层陶瓷组件的示例进行描述。
图1是示出根据本公开的示例性实施例的多层陶瓷组件的局部剖切透视图。
参照图1，根据本公开的示例性实施例的多层陶瓷组件100包括陶瓷主体50，多个绝缘层10和内电极20交替地堆叠在陶瓷主体50中。第一外电极31和第二外电极32形成在陶瓷主体50的外表面上并电连接到内电极20。
在根据本公开的示例性实施例的多层陶瓷组件100中，“长度方向”指图1的“L”方向，“宽度方向”指图1的“W”方向，“厚度方向”指图1的“T”方向。
陶瓷主体50具有沿厚度T方向彼此相对的第一主表面ST和第二主表面SB、沿宽度W方向彼此相对的第一侧表面SW1和第二侧表面SW2以及沿长度L方向彼此相对的第一端表面SL1和第二端表面SL2。
陶瓷主体50包括绝缘层10以及第一内电极21和第二内电极22，其中，第一内电极21和第二内电极22被设置为彼此面对，并且各个绝缘层10介于第一内电极21与第二内电极22之间。
绝缘层10可包括具有高介电常数的介电材料(例如，碳酸钡(BaTiO3)基介电材料或钛酸锶(SrTiO3)基介电材料)，但是不限于此，并且可使用可获得足量的电容的任何材料。
绝缘层10可通过包括碳酸钡(BaTiO3)基介电材料而形成，并且根据本公开的目的，绝缘层10还通过包括各种陶瓷添加剂、增塑剂、粘合剂、分散剂等形成。
绝缘层10的厚度不具体地限制，例如，绝缘层10的厚度可以为1μm或更小。
为了实现超高的电容，可堆叠300层或更多层的绝缘层10，但是不限于此。
多个绝缘层10处于烧结状态，并且相邻的绝缘层10之间的边界可一体化，从而在不使用扫描电子显微镜(SEM)的情况下会难以识别各个层。
第一内电极21和第二内电极22交替地堆叠，并且各个绝缘层10介于第一内电极21与第二内电极22之间，第一内电极21和第二内电极22分别暴露于陶瓷主体50的第一端表面SL1和第二端表面SL2。
暴露于第一端表面SL1的第一内电极21连接到第一外电极31，暴露于第二端表面SL2的第二内电极22连接到第二外电极32。
第一内电极21和第二内电极22可通过包括例如贵金属材料(例如，钯(Pd)、钯银(Pd-Ag)合金等)和导电金属(例如，镍(Ni)、铜(Cu)等)形成。
第一外电极31和第二外电极32可通过包括例如单一金属(例如，铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti))或碳(C)或者上述金属的合金形成。
除了内电极20之外，根据本公开的示例性实施例的多层陶瓷组件100包括对电容无贡献的虚设电极24。
通过交替地堆叠绝缘层和内电极形成的多层陶瓷组件会由于内电极的厚度而具有台阶差，从而形成为具有整体凸出的形状(中部比边缘部厚)，而不具有六面体形状。
整体凸出的形状会导致包括倾斜缺陷或墓碑(tombstone)缺陷的缺陷，对于倾斜缺陷，多层陶瓷组件在卷带袋(taping pocket)中倾斜，从而会导致在将多层陶瓷组件安装在板上的过程中可能不被握住，对于墓碑缺陷，由于焊料的表面张力导致多层陶瓷组件倾斜。
根据本公开的示例性实施例，当形成对电容无贡献的虚设电极24时，可缓解上述问题。
下面将详细地描述根据本公开的示例性实施例的虚设电极24和陶瓷主体50的形状。
图2是根据本公开的示例性实施例的多层陶瓷组件的陶瓷主体的分解透视图。
参照图2，陶瓷主体50包括第一虚设电极23，其中，第一虚设电极23设置在第一内电极21设置在其上的绝缘层10上，以与第一内电极21分开预定间距。第二虚设电极24设置在第二内电极22设置在其上的绝缘层10上，以与第二内电极22分开预定间距。
第一虚设电极23和第二虚设电极24均不接触第一内电极21和第二内电极22，也对电容形成无贡献。
第一虚设电极23暴露于陶瓷主体50的第二端表面SL2，第二虚设电极24暴露于陶瓷主体50的第一端表面SL1。
虽然第一虚设电极23和第二虚设电极24对电容形成无贡献，但是第一虚设电极23和第二虚设电极24改善了由于内电极的厚度导致的台阶差，从而陶瓷主体可具有接近于六面体的形状。因此，可防止上述缺陷。
图3是示出根据本公开的示例性实施例的多层陶瓷组件的内电极和虚设电极的俯视图。
参照图3，当第一内电极21的端部与陶瓷主体50的第二端表面SL2之间的距离或第二内电极22的端部与陶瓷主体50的第一端表面SL1之间的距离为D且第一虚拟电极23或第二虚拟电极24的宽度为ω时，满足0.273≤ω/D≤0.636。
当ω/D小于0.273时，虚拟电极的宽度过小，因此，改善内电极的台阶差的效果欠佳，从而会难以改善陶瓷主体的形状，并且会出现墓碑缺陷。此外，会出现绝缘层与内电极之间的脱层缺陷，并且内电极的暴露于陶瓷主体的端表面的端部的弯曲增大，从而电连接性下降并且内电极接触电阻增大。
同时，当ω/D大于0.636时，与内电极与端表面之间的间距相比，虚设电极的宽度过大，因此，会出现由于内电极和虚设电极的连接而导致的短路缺陷以及绝缘层与内电极之间的脱层缺陷。
在本公开的示例性实施例中，虚设电极23和24的宽度ω与距离D(内电极21和22的端部分别与端表面SL2和SL1之间的距离)的比值(ω/D)满足0.273至0.636，从而防止墓碑缺陷、短路缺陷和脱层缺陷，提高电连接性并且减小连接电阻。
图4是沿着图1的I-I'线截取的剖视图。
参照图4，第一内电极21和第二内电极22包括：电容形成部，相邻的内电极叠置以形成电容；引出部，从电容形成部延伸并暴露于陶瓷主体50的端表面SL1和SL2。
引出部不具体地限制，而是例如具有比内电极的沿陶瓷主体50的长度L方向形成电容形成部的长度短的长度。
在本公开的示例性实施例中，当位于内电极20的电容形成部所处于的区域中的陶瓷主体50c的最大厚度为T1且位于引出部所处于的区域中的陶瓷主体50e的最小厚度为T2时，满足0.970≤T2/T1≤0.982。
当T2/T1小于0.970时，陶瓷主体具有其中部比其边缘部厚的凸形，而不是具有六面体形状。因此，会出现在将多层陶瓷组件安装在板上时不能握住多层陶瓷组件的缺陷或墓碑缺陷。
当T2/T1大于0.982时，陶瓷主体可具有接近于六面体的形状，但是虚设电极的宽度ω过大。因此，会出现绝缘层与内电极之间的脱层缺陷以及短路缺陷。
在本公开的示例性实施例中，虚设电极23和24的宽度ω可处于0.273≤ω/D≤0.636范围内，从而陶瓷主体50具有满足0.970≤T2/T1≤0.982的形状。由此形成的陶瓷主体50具有接近于六面体的形状，从而防止在将多层陶瓷组件安装在板上时难以握住多层陶瓷组件的缺陷以及墓碑缺陷。
在对绝缘层和内电极进行堆叠和烧结的过程中，内电极会变形并占据内电极与虚设电极之间未形成电极图案的空间。这里，可将内电极的翘曲部分中的最凹部和最凸部与水平面之间的高度差限定为翘曲高度At和Ab。
内电极的翘曲朝向设置在上部的内电极具有增大的高度，并且随着虚设电极的宽度ω增大，所述翘曲具有增大的高度。
在根据本公开的示例性实施例的多层陶瓷组件100中，当多个堆叠的内电极20中的设置在最低位置的内电极20’的翘曲高度为Ab且多个堆叠的内电极20中的设置在最高位置的内电极20”的翘曲高度为At时，满足2.0≤At/Ab≤10.0。
当At/Ab的比值小于2.0时，不会明显地出现内电极的翘曲缺陷，但是虚设电极的宽度ω会过小，从而改善内电极的台阶差的效果欠佳。因此，会难以改善陶瓷主体的形状，并且会出现墓碑缺陷。此外，绝缘层与内电极之间会出现脱层缺陷。
当At/Ab大于10.0时，设置在上部的内电极会出现过多的翘曲缺陷。因此，绝缘层与内电极之间会出现脱层缺陷。
图5是沿着根据本公开的另一示例性实施例的多层陶瓷组件的长度-厚度(L-T)方向的截面图。
参照图5，在本公开的示例性实施例中，由内电极20的暴露于陶瓷主体50的端表面SL1和SL2的端部和陶瓷主体的端表面SL1和SL2形成的弯曲角度满足75°至95°。
当未形成虚拟电极时，在对绝缘层和内电极进行堆叠和烧结的过程中，内电极的引出部(设置在电极图案的密度低的区域中)向下弯曲。
内电极的弯曲程度朝向上面的内电极增大。当内电极几乎不弯曲时，内电极的弯曲角度为大约90°，随着弯曲程度增大，所述弯曲角度减小。
在本公开的示例性实施例中，通过形成如上所述的第一虚设电极23和第二虚设电极24，可防止内电极的弯曲，并且可减小弯曲角度的下降。
图6是示出根据本公开的另一示例性实施例的多层陶瓷组件的内电极和虚设电极的俯视图。
参照图6，根据本公开的另一示例性实施例的多层陶瓷组件100具有第一虚设电极23和第二虚设电极24，其中，第一虚设电极23和第二虚设电极24均具有比第一内电极21或第二内电极22的宽度W短的长度l。
通过将第一虚设电极23或第二虚设电极24的长度形成为短于第一内电极21或第二内电极22的宽度W，可减小电极图案的暴露于陶瓷主体的外表面的面积，从而在对外电极进行镀覆的过程中减少陶瓷主体中出现裂纹。
第一虚设电极23或第二虚设电极24的长度l与第一内电极21或第二内电极22的宽度W的比值l/W可满足0.380≤l/W≤0.761。
当l/W小于0.380时，虚设电极的长度过短。因此，改善内电极的台阶差的效果欠佳，从而会难以改善陶瓷主体的形状，并且会出现墓碑缺陷。此外，绝缘层与内电极之间会出现脱层缺陷。
当l/W大于0.761时，电极图案的暴露于陶瓷主体的外表面的面积大，从而在对外电极进行镀覆的过程中陶瓷主体中会出现裂纹的缺陷。
除了第一虚设电极23和第二虚设电极24的长度l之外，可同样地应用与上述的根据本公开的示例性实施例的多层陶瓷组件的构造相同的构造。
具有电子组件的板
图7是示出安装在电路板上的图1的多层陶瓷电子组件的透视图。
参照图7，设置有根据本公开的示例性实施例的多层陶瓷组件100的板1000包括：电路板210，包括位于其上部的彼此分开的多个电极垫220；多层陶瓷组件100，安装在电路板210上。
设置在多层陶瓷组件100的外表面上的第一外电极31和第二外电极32中的每个可在设置为与电极垫220接触的状态下通过焊料230焊接，从而电连接到电路板210。
这里，根据本公开的示例性实施例的多层陶瓷组件100包括如上所述形成的第一虚设电极23和第二虚设电极24，从而改善由于内电极的厚度导致的台阶差，因此陶瓷主体的形状可形成为接近于六面体。因此，可防止在将多层陶瓷组件100安装在电路板210上时，在多层陶瓷组件100由于焊料230的表面张力而倾斜时出现的墓碑缺陷增大。
同时，图7仅示出了多层陶瓷组件100的内电极20被安装为水平地设置到电路板210的安装表面SM，但是不限于此，也可将内电极20安装为竖直地设置到电路板210的安装表面SM。
除了上面的描述之外，这里将省略与如上所述的根据本公开的示例性实施例的电子组件的描述重复的描述。
下面的表1示出了变化的内电极20的端部与陶瓷主体的端表面SL1、SL2之间的距离D、虚设电极的宽度ω以及测量的1)比值ω/D、2)比值T2/T1以及3)比值At/Ab的结果，其中，ω/D是虚设电极的宽度ω与内电极的端部与端表面之间的距离D的比值，T2/T1是位于内电极的引出部所处于的区域中的陶瓷主体50e的最小厚度T2与位于内电极的电容形成部所处于的区域中的陶瓷主体50c的最大厚度T1的比值，At/Ab是设置在最高位置的内电极20”的翘曲高度At与设置在最低位置的内电极20’的翘曲高度Ab的比值。
此外，下面的图2示出了相应地测量的墓碑缺陷、短路缺陷以及脱层缺陷发生率的值。
[表1]
ω(mm) D(mm) ω/D T2/T1 At(μm) Ab(μm) At/Ab
1* 0.000 0.110 0.000 0.932 1.7 1.1 1.5
2* 0.005 0.110 0.045 0.935 1.8 1.1 1.6
3* 0.010 0.110 0.091 0.937 1.8 1.2 1.5
4* 0.015 0.110 0.136 0.941 2.0 1.2 1.7
5* 0.020 0.110 0.182 0.943 2.1 1.2 1.8
6* 0.025 0.110 0.227 0.942 2.4 1.3 1.8
7 0.030 0.110 0.273 0.970 2.6 1.3 2.0
8 0.035 0.110 0.318 0.975 2.8 1.3 2.2
9 0.040 0.110 0.364 0.973 3.1 1.4 2.2
10 0.045 0.110 0.409 0.976 5.2 1.4 3.7
11 0.050 0.110 0.455 0.974 6.4 1.4 4.6
12 0.055 0.110 0.500 0.977 8.9 1.5 5.9
13 0.060 0.110 0.545 0.975 11.2 1.5 7.5
14 0.065 0.110 0.591 0.978 13.8 1.5 9.2
15 0.070 0.110 0.636 0.982 15.0 1.5 10.0
16* 0.075 0.110 0.682 0.983 16.8 1.5 11.2
17* 0.080 0.110 0.727 0.989 16.9 1.6 10.6
18* 0.085 0.110 0.773 0.920 16.9 1.6 10.6
19* 0.090 0.110 0.818 0.994 17.5 1.6 10.9
20* 0.095 0.110 0.864 0.996 17.7 1.7 10.4
21* 0.100 0.110 0.909 0.998 17.8 1.7 10.5
22* 0.105 0.110 0.955 0.998 18.0 1.7 10.6
23* 0.110 0.110 1.000 1.000 18.1 1.7 10.6
(*:对比示例)
[表2]
(*:对比示例)
下面的表3示出了变化的内电极的宽度W、虚设电极的长度l、虚设电极的长度l与内电极的宽度W的比值l/W以及相应地测量的镀覆过程中发生的裂纹缺陷、墓碑缺陷、脱层缺陷的值。
[表3]
(*:对比示例)
如上所述，根据本公开的示例性实施例，可通过改善由于内电极相对于其上形成有内电极的绝缘层的厚度差而出现的台阶部来将陶瓷主体的形状改善为具有接近于六面体形状的形状，从而防止在将多层陶瓷组件安装在板上时出现缺陷。
如表2所示，相对于对比示例，多层陶瓷组件的示例性实施例在墓碑缺陷、短路缺陷以及脱层的发生率方面具有意想不到的改善。此外，如表3所示，根据示例性实施例的多层陶瓷组件在镀覆期间裂纹的发生率、墓碑缺陷的发生率以及脱层缺陷的发生率方面具有意想不到的改善。
虽然上面已示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可以进行修改和改变。

Claims (12)

1.一种多层陶瓷组件，包括：
陶瓷主体，多个绝缘层和内电极交替地堆叠在陶瓷主体中，内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间；
第一虚设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷主体的第二端表面；
第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并暴露于陶瓷主体的第一端表面，
其中，0.273≤ω/D≤0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。
2.如权利要求1所述的多层陶瓷组件，其中，第一内电极和第二内电极包括：电容形成部，通过彼此相邻的内电极叠置形成，以形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面，
其中，0.970≤T2/T1≤0.982，其中，T1为陶瓷主体的电容形成部所位于的区域的最大厚度，T2为陶瓷主体的引出部所位于的区域的最小厚度。
3.如权利要求1所述的多层陶瓷组件，其中，2.0≤At/Ab≤10.0，其中，Ab为多个内电极中的最低的内电极的翘曲高度，At为多个内电极中的最高的内电极的翘曲高度。
4.如权利要求1所述的多层陶瓷组件，其中，内电极的暴露于陶瓷主体的端表面的端部相对于陶瓷主体的端表面的弯曲角度处于75°至95°之间。
5.如权利要求1所述的多层陶瓷组件，其中，第一虚设电极和第二虚设电极中的每个具有比内电极的宽度短的长度。
6.如权利要求1所述的多层陶瓷组件，其中，0.380≤l/W≤0.761，其中，W为内电极的宽度，l为第一虚设电极的长度或第二虚设电极的长度。
7.一种多层陶瓷组件，包括：
陶瓷主体，多个绝缘层和内电极交替地堆叠在陶瓷主体中，内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间；
第一虚设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷主体的第二端表面；
第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并暴露于陶瓷主体的第一端表面，
其中，第一内电极和第二内电极包括：电容形成部，通过彼此相邻的内电极叠置形成，以形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面，
其中，0.970≤T2/T1≤0.982，其中，T1为陶瓷主体的电容形成部所位于的区域的最大厚度，T2为陶瓷主体的引出部所位于的区域的最小厚度。
8.如权利要求7所述的多层陶瓷组件，其中，0.273≤ω/D≤0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。
9.如权利要求7所述的多层陶瓷组件，其中，2.0≤At/Ab≤10.0，其中，Ab为多个内电极中的最低的内电极的翘曲高度，At为多个内电极中的最高的内电极的翘曲高度。
10.如权利要求7所述的多层陶瓷组件，其中，内电极的暴露于陶瓷主体的端表面的端部相对于陶瓷主体的端表面的弯曲角度处于75°至95°之间。
11.如权利要求7所述的多层陶瓷组件，其中，0.380≤l/W≤0.761，其中，W为内电极的宽度，l为第一虚设电极的长度或第二虚设电极的长度。
12.一种具有多层陶瓷组件的板，包括：
电路板，具有形成在电路板上的多个电极垫；
权利要求1的多层陶瓷组件，安装在电路板上。
CN201510810008.9A 2015-02-10 2015-11-20 多层陶瓷组件及具有该多层陶瓷组件的板 Active CN105869886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0020152 2015-02-10
KR1020150020152A KR101659209B1 (ko) 2015-02-10 2015-02-10 적층 세라믹 전자부품 및 이를 구비한 기판

Publications (2)

Publication Number Publication Date
CN105869886A true CN105869886A (zh) 2016-08-17
CN105869886B CN105869886B (zh) 2019-07-26

Family

ID=56567002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510810008.9A Active CN105869886B (zh) 2015-02-10 2015-11-20 多层陶瓷组件及具有该多层陶瓷组件的板

Country Status (3)

Country Link
US (1) US20160233024A1 (zh)
KR (1) KR101659209B1 (zh)
CN (1) CN105869886B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797196A (zh) * 2018-08-02 2020-02-14 三星电机株式会社 多层电容器
CN111029140A (zh) * 2018-10-10 2020-04-17 三星电机株式会社 多层陶瓷电子组件
CN111834126A (zh) * 2020-06-12 2020-10-27 深圳三环电子有限公司 一种多层陶瓷电容器及其制备方法
CN112242248A (zh) * 2019-07-17 2021-01-19 三星电机株式会社 多层陶瓷电子组件
CN112309712A (zh) * 2019-07-24 2021-02-02 三星电机株式会社 多层陶瓷电容器
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101703B1 (ko) * 2018-08-01 2020-04-20 삼성전기주식회사 적층형 커패시터
KR102589835B1 (ko) * 2018-10-02 2023-10-16 삼성전기주식회사 적층 세라믹 전자부품
JP2020077815A (ja) * 2018-11-09 2020-05-21 株式会社村田製作所 積層セラミックコンデンサ
JP7252357B2 (ja) * 2019-01-28 2023-04-04 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
JP2021019018A (ja) * 2019-07-17 2021-02-15 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP7484046B2 (ja) * 2019-12-03 2024-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7453888B2 (ja) * 2020-09-16 2024-03-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220037728A (ko) * 2020-09-18 2022-03-25 삼성전기주식회사 적층형 전자 부품
KR20230053904A (ko) 2021-10-15 2023-04-24 삼성전기주식회사 커패시터 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
US20060250747A1 (en) * 2004-06-03 2006-11-09 Murata Manufacturing Co., Ltd. Layer-built capacitor, and its manufacturing method
JP2014232898A (ja) * 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466524B2 (ja) * 1999-11-30 2003-11-10 京セラ株式会社 積層型電子部品およびその製法
JP2003045740A (ja) * 2001-07-30 2003-02-14 Kyocera Corp 積層型電子部品
JP4501437B2 (ja) * 2004-01-27 2010-07-14 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2005340664A (ja) 2004-05-28 2005-12-08 Kyocera Corp コンデンサ
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
KR101843182B1 (ko) * 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
JP2013021298A (ja) * 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
KR102029469B1 (ko) * 2012-02-17 2019-10-07 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
US20060250747A1 (en) * 2004-06-03 2006-11-09 Murata Manufacturing Co., Ltd. Layer-built capacitor, and its manufacturing method
JP2014232898A (ja) * 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797196B (zh) * 2018-08-02 2023-03-28 三星电机株式会社 多层电容器
CN110797196A (zh) * 2018-08-02 2020-02-14 三星电机株式会社 多层电容器
CN111029140A (zh) * 2018-10-10 2020-04-17 三星电机株式会社 多层陶瓷电子组件
CN111029140B (zh) * 2018-10-10 2022-09-23 三星电机株式会社 多层陶瓷电子组件
CN112242248B (zh) * 2019-07-17 2023-09-01 三星电机株式会社 多层陶瓷电子组件
CN112242248A (zh) * 2019-07-17 2021-01-19 三星电机株式会社 多层陶瓷电子组件
CN112309712B (zh) * 2019-07-24 2023-06-02 三星电机株式会社 多层陶瓷电容器
US11527358B2 (en) 2019-07-24 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN112309712A (zh) * 2019-07-24 2021-02-02 三星电机株式会社 多层陶瓷电容器
US11670451B2 (en) 2019-07-24 2023-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11961673B2 (en) 2019-07-24 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN111834126A (zh) * 2020-06-12 2020-10-27 深圳三环电子有限公司 一种多层陶瓷电容器及其制备方法
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器
CN115410824B (zh) * 2021-05-27 2024-05-03 Tdk株式会社 层叠电容器

Also Published As

Publication number Publication date
KR20160097818A (ko) 2016-08-18
US20160233024A1 (en) 2016-08-11
KR101659209B1 (ko) 2016-09-22
CN105869886B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN105869886B (zh) 多层陶瓷组件及具有该多层陶瓷组件的板
JP7211662B2 (ja) 積層セラミック電子部品
JP5319007B1 (ja) 積層チップ電子部品、その実装基板及び包装体
CN104900405B (zh) 多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板
US9761376B2 (en) Multilayer ceramic capacitor
US9704648B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2022082766A (ja) 積層型キャパシタ及びその実装基板並びにその製造方法
JP2013120927A (ja) 積層セラミック電子部品
CN104112596B (zh) 多层陶瓷电子组件和用于安装该多层陶瓷电子组件的板
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014212295A (ja) 積層セラミック電子部品及びその実装基板
KR20170087665A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2014236215A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
CN104810153B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP5694456B2 (ja) 積層セラミック電子部品及びその実装基板
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
JP2023086091A (ja) セラミック電子部品
KR20150105691A (ko) 칩형 코일 부품 및 그 실장 기판
US8971016B1 (en) Monolithic ceramic capacitor
US20160126012A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5844316B2 (ja) 積層セラミック電子部品及びその実装基板
JP5773702B2 (ja) コンデンサ
JP2009065004A (ja) チップ状電子部品の整列方法およびチップ状電子部品の整列装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant