JP2022133831A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2022133831A
JP2022133831A JP2021032743A JP2021032743A JP2022133831A JP 2022133831 A JP2022133831 A JP 2022133831A JP 2021032743 A JP2021032743 A JP 2021032743A JP 2021032743 A JP2021032743 A JP 2021032743A JP 2022133831 A JP2022133831 A JP 2022133831A
Authority
JP
Japan
Prior art keywords
ratio
pair
ppm
multilayer capacitor
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021032743A
Other languages
English (en)
Inventor
輝 平林
Akira Hirabayashi
大介 吉田
Daisuke Yoshida
仁士 木村
Hitoshi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2021032743A priority Critical patent/JP2022133831A/ja
Priority to US17/682,460 priority patent/US20220285093A1/en
Priority to CN202210196587.2A priority patent/CN114999818A/zh
Publication of JP2022133831A publication Critical patent/JP2022133831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】性能を向上させることができる積層コンデンサを提供する。【解決手段】一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βのTGap比率を176000ppm以下とすることで、クラックを抑制することができる。また、一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βの比率を96000ppm以上とすることで、静電容量のばらつきを抑制することができる。以上より、積層コンデンサC1の性能を向上させることができる。【選択図】図2

Description

本発明は、積層コンデンサに関する。
互いに対向する一対の端面と、一対の端面の間に位置すると共に、一対の端面が対向する長さ方向に延在する一対の側面及び一対の主面とを有する素体と、一対の端面上に配置された一対の外部電極と、を備える積層コンデンサが知られている(例えば、特許文献1参照)。このような積層コンデンサは、内部電極が積層された内層部と、当該内層部は挟む外層部と、を有する。
特開2003-318060号公報
ここで、上述のような積層コンデンサにおいては、内層部の内部電極が、外層部よりも長さ方向における外側に、所定の突き出し量だけ突き出す場合がある。このような突き出し量は、積層コンデンサの性能に影響を及ぼす可能性があるため、突き出し量を適切な範囲に調整することで、積層コンデンサの性能を向上することが求められていた。
そこで、本発明は、性能を向上することができる積層コンデンサを提供することを目的とする。
積層コンデンサは、互いに対向する一対の端面と、一対の端面の間に位置すると共に、一対の端面が対向する第1の方向に延在する一対の側面及び一対の主面とを有する素体と、一対の端面上に配置された一対の外部電極と、を備え、素体は、一対の主面が互いに対向する第2の方向に、複数の内部電極及び複数の誘電体層が互いに積層される内層部と、内層部に対して第2の方向における外側に配置される一対の外層部と、を有し、一対の端面の少なくとも一方において、内層部の内部電極が、外層部よりも第1の方向における外側に、所定の突き出し量だけ突き出しており、一方の外層部の第2の方向における寸法に対する、突き出し量の比率は、96000ppm~176000ppmである。
突き出し量が大き過ぎると、クラックの発生の可能性が高くなる一方、突き出し量が小さすぎると、内部電極と外部電極とのコンタクト不良によって静電容量のばらつきが影響を受ける可能性がある。これに対し、本発明者らは、鋭意研究の結果、一方の外層部の第2の方向における寸法に対する、突き出し量の比率と、積層コンデンサの性能との間に相関があり、且つ、適切な範囲を見出すに至った。具体的に、一方の外層部の第2の方向における寸法に対する、突き出し量の比率を176000ppm以下とすることで、クラックを抑制することができる。また、一方の外層部の第2の方向における寸法に対する、突き出し量の比率を96000ppm以上とすることで、静電容量のばらつきを抑制することができる。以上より、積層コンデンサの性能を向上させることができる。
比率は、165000ppm以下であってよく、154000ppm以下であってよい。この場合、クラックを更に抑制することができる。
比率は、121000ppm以上であってよく、137000ppm以上であってよい。この場合、静電容量のばらつきを更に低減することができる。
内部電極は、静電容量を形成する主電極部と、主電極部と外部電極とを接続する接続部と、を有し、一対の側面が対向する第3の方向において、接続部の幅寸法は、主電極部の幅寸法よりも小さくてよい。この場合、接続部付近におけるめっき液の浸入を抑制することができる反面、クラックや静電容量のばらつきは生じ易くなる。これに対し、比率を上述の範囲とすることで、めっき液の浸入を抑制しつつ、クラックや静電容量のばらつきを抑制することができる。
本発明によれば、性能を向上することができる積層コンデンサを提供することができる。
本発明の一実施形態に係る積層コンデンサを示す斜視図である。 本実施形態に係る積層コンデンサの断面構成を説明するための図である。 本実施形態に係る積層コンデンサの断面構成を説明するための図である。 本実施形態に係る積層コンデンサの断面構成を説明するための図である。 端面付近の拡大断面図である。 実験条件及び測定結果を示す表である。 測定結果を示すグラフである。 測定結果を示すグラフである。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1~図3を参照して、本実施形態に係る積層コンデンサC1の構成を説明する。図1は、本実施形態に係る積層コンデンサを示す斜視図である。図2及び図3は、本実施形態に係る積層コンデンサの断面構成を説明するための図である。本実施形態では、電子部品として積層コンデンサC1を例に説明する。
積層コンデンサC1は、図1に示されるように、直方体形状を呈している素体2と、素体2の外表面に配置される外部電極5及び外部電極7と、を備えている。外部電極5と外部電極7とは、離間している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。外部電極5,7は、端子電極でもある。
素体2は、その外表面として、互いに対向している一対の端面2a,2bと、互いに対向している一対の主面2c,2dと、互いに対向している一対の側面2e,2fと、を有している。本実施形態では、一対の端面2a,2bが対向している方向(第1の方向D1)が素体2の長さ方向であり、一対の主面2c,2dが対向している方向(第2の方向D2)が素体2の高さ方向であり、一対の側面2e,2fが対向している方向(第3の方向D3)が素体2の幅方向である。
素体2の第1の方向D1の長さは、素体2の第2の方向D2の長さ及び素体2の第3の方向D3の長さよりも大きい。素体2の第2の方向D2の長さと素体2の第3の方向D3の長さとは、同等である。すなわち、本実施形態では、一対の端面2a,2bは正方形状を呈し、一対の主面2c,2dと一対の側面2e,2fとは、長方形状を呈している。素体2の第1の方向D1の長さは、素体2の第2の方向D2の長さ及び素体2の第3の方向D3の長さと同等であってもよい。素体2の第2の方向D2の長さと素体2の第3の方向D3の長さとは、異なっていてもよい。
同等とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。
一対の主面2c,2dは、一対の端面2a,2bの間を連結するように第1の方向D1に延びている。一対の主面2c,2dは、第3の方向D3にも延びている。一対の側面2e,2fは、一対の端面2a,2bの間を連結するように第1の方向D1に延びている。一対の側面2e,2fは、第2の方向D2にも延びている。
素体2は、一対の主面2c,2dが対向している方向(第2の方向D2)に複数の誘電体層21が積層されて構成されている。素体2では、複数の誘電体層21の積層方向(以下、単に「積層方向」と称する。)が第2の方向D2と一致する。各誘電体層21は、例えば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層21は、各誘電体層21の間の境界が視認できない程度に一体化されている。第3の方向D3が上記積層方向であってもよい。
これにより、素体2は、第2の方向D2に、複数の内部電極11と、複数の内部電極13と、複数の誘電体層21とが互いに積層される内層部20を有する。また、素体2は、内層部20に対して第2の方向D2における外側に配置される一対の外層部22を有する。これにより、内層部20は、一対の外層部22に第2の方向D2において挟まれた状態となる。なお、外層部22を構成する材料は、内層部20を構成する材料と異なっていてよい。異なっている場合、内層部20と外層部22の熱収縮率の差によるクラックの発生を本実施形態では抑制できるため、効果が顕著となる。あるいは、外層部22は、内層部20と同じ材料によって構成されてもよい。外層部22と内層部20で材料が同じでも、シートの厚みや電極の有無等の構造が外層部22及び内層部20の収縮率の差に寄与する場合がある。
積層コンデンサC1は、図2及び図3に示されるように、複数の内部電極11と、複数の内部電極13と、を備えている。内部電極11,13は、積層電子部品の内部導体として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。内部電極11,13は、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部電極11,13は、素体2内に配置されている内部導体として機能する。
内部電極11と内部電極13とは、第2の方向D2において異なる位置(層)に配置されている。すなわち、内部電極11と内部電極13とは、素体2内において、第2の方向D2に間隔を有して対向するように交互に配置されている。内部電極11と内部電極13とは、互いに極性が異なる。
各内部電極11は、図3にも示されるように、主電極部11aと、接続部11bと、を含んでいる。主電極部11aは、後述の内部電極13の主電極部13aと対向することによって静電容量を形成する部分である。接続部11bは、主電極部11aと外部電極5とを接続する部分である。接続部11bは、主電極部11aの一辺(一方の短辺)から延び、端面2aに露出している。内部電極11は、端面2aに露出し、端面2b、一対の主面2c,2d、及び一対の側面2e,2fには露出していない。主電極部11aと、接続部11bとは、一体的に形成されている。
主電極部11aは、第1の方向D1を長辺方向とし、第3の方向D3を短辺方向とする長方形状を呈している。すなわち、各内部電極11の主電極部11aは、第1の方向D1の長さが第3の方向D3の長さよりも大きい。接続部11bは、主電極部11aの端面2a側の端部から端面2aまで延びている。接続部11bの第1の方向D1の長さは、主電極部11aの第1の方向D1の長さよりも小さい。接続部11bの第3の方向D3の長さは、主電極部11aの第3の方向D3の長さと同等である。接続部11bは、端面2aに露出した端部で、外部電極5に接続されている。接続部11bの第3の方向D3の長さは、主電極部11aの第3の方向D3の長さよりも小さくてもよい。
各内部電極13は、図3にも示されるように、主電極部13aと、接続部13bと、を含んでいる。主電極部13aは、後述の内部電極11の主電極部11aと対向することによって静電容量を形成する部分である。接続部13bは、主電極部13aと外部電極7とを接続する部分である。主電極部13aは、第2の方向D2で素体2の一部(誘電体層)を介して主電極部11aと対向している。接続部13bは、主電極部13aの一辺(一方の短辺)から延び、端面2bに露出している。内部電極13は、端面2bに露出し、端面2a、一対の主面2c,2d、及び一対の側面2e,2fには露出していない。主電極部13aと、接続部13bとは、一体的に形成されている。
主電極部13aは、第1の方向D1を長辺方向とし、第3の方向D3を短辺方向とする長方形状を呈している。すなわち、各内部電極13の主電極部13aは、第1の方向D1の長さが第3の方向D3の長さよりも大きい。接続部13bは、主電極部13aの端面2b側の端部から端面2bまで延びている。接続部13bの第1の方向D1の長さは、主電極部13aの第1の方向D1の長さよりも小さい。接続部13bの第3の方向D3の長さは、主電極部13aの第3の方向D3の長さと同等である。接続部13bは、端面2bに露出した端部で、外部電極7に接続されている。接続部13bの第3の方向D3の長さは、主電極部13aの第3の方向D3の長さよりも小さくてもよい。
なお、内部電極11,13は、図4に示す形状を有していてよい。図4に示す内部電極11,13は、接続部11b,13bが主電極部11a,13aに対して絞られた形状を有している。これにより、第3の方向D3において、接続部11bの幅寸法は、主電極部11aの幅寸法よりも小さい。第3の方向D3において、接続部13bの幅寸法は、主電極部13aの幅寸法よりも小さい。
外部電極5は、第1の方向D1に見て、素体2における端面2a側の端部に位置している。外部電極5は、端面2aに位置している電極部分5a、一対の主面2c,2dに位置している電極部分5b、及び一対の側面2e,2fに位置している電極部分5cを有している。すなわち、外部電極5は、五つの面2a,2c,2d,2e,2fに形成されている。
互いに隣り合う電極部分5a,5b,5c同士は、素体2の稜線部において接続されており、電気的に接続されている。電極部分5aと電極部分5bとは、端面2aと各主面2c,2dとの間の稜線部において、接続されている。電極部分5aと電極部分5cとは、端面2aと各側面2e,2fとの間の稜線部において、接続されている。
電極部分5aは、各接続部11bの端面2aに露出した部分をすべて覆うように配置されており、接続部11bは、外部電極5に直接的に接続される。すなわち、接続部11bは、主電極部11aと電極部分5cとを接続している。これにより、各内部電極11は、外部電極5に電気的に接続される。
外部電極7は、第1の方向D1に見て、素体2における端面2b側の端部に位置している。外部電極7は、端面2bに位置している電極部分7a、一対の主面2c,2dに位置している電極部分7b、及び一対の側面2e,2fに位置している電極部分7cを有している。すなわち、外部電極7は、五つの面2b,2c,2d,2e,2fに形成されている。
互いに隣り合う電極部分7a,7b,7c同士は、素体2の稜線部において接続されており、電気的に接続されている。電極部分7aと電極部分7bとは、端面2bと各主面2c,2dとの間の稜線部において、接続されている。電極部分7aと電極部分7cとは、端面2bと各側面2e,2fとの間の稜線部において、接続されている。
電極部分7aは、各接続部13bの端面2bに露出した部分をすべて覆うように配置されており、接続部13bは、外部電極7に直接的に接続される。すなわち、接続部13bは、主電極部13aと電極部分7cとを接続している。これにより、各内部電極13は、外部電極7に電気的に接続される。
図5は、端面2a付近の拡大断面図である。なお、図5では、一方の端面2aのみが示されているが、以降の説明は、他方の端面2bについても成り立つ。図5に示すように、内層部20の内部電極11は、外層部22よりも第1の方向における外側に、所定の突き出し量βだけ突き出している。なお、突き出し量βを決める基準線ST1,ST2を設定する場合、内層部20側の端面2aのうち、最も第1の方向D1における外側の箇所に対して基準線ST1が設定される。また、一対の外層部22側の端面2aのうち、最も第1の方向D1における外側の箇所に対して基準線ST2が設定される。なお、第1の方向D1における外層部22の長さは、寸法αと示される。この寸法αは、後述の寸法Lと略同様である。
次に、積層コンデンサC1の寸法関係について説明する。図2に示すように、素体2の第1の方向D1における長さを寸法L1とする。内部電極11と端面2bとの間の第1の方向D1における隙間の大きさ、及び内部電極13と端面2aとの間の第1の方向D1における隙間の大きさを寸法LGapとする。寸法Lは、370~6100μmに設定されてよく、好ましくは1450~3600μmに設定されてよい。なお、寸法Lは、端面2a,2bのうち、第1の方向D1において最も外側の箇所を基準とした寸法である。寸法LGapは、30~280μmに設定されてよく、好ましくは100~200μmに設定されてよい。なお、素体2の角部の丸みの曲率半径である寸法Rは、10~350μmに設定されてよく、好ましくは75~200μmに設定されてよい。
素体2の第2の方向D2における高さを寸法Tとする。内層部20と主面2c,2dとの間の第2の方向D2における隙間の大きさ、すなわち外層部22の第2の方向D2における厚みを寸法TGapとする。寸法Tは、170~3100μmに設定されてよく、好ましくは600~2900μmに設定されてよい。寸法TGapは、20~240μmに設定されてよく、好ましくは90~200μmに設定されてよい。
図3に示すように、素体2の第3の方向D3における幅を寸法Wとする。内部電極11,13の主電極部11a,13aと側面2e,2fとの第3の方向D3における隙間の大きさを寸法WGapとする。内部電極11,13の接続部11b,13bと側面2e,2fとの第3の方向D3における隙間の大きさを寸法W2Gapとする。なお、接続部11b,13bの幅を寸法WDとする。寸法Wは、170~5400μmに設定されてよく、好ましくは600~2900μmに設定されてよい。寸法WGapは、30~280μmに設定されてよく、好ましくは100~200μmに設定されてよい。寸法W2Gapは、30~700μmに設定されてよく、好ましくは230~560μmに設定されてよい。
図4に示すように、誘電体層21の厚みを寸法t1とし、内部電極11,13の厚みを寸法t2とする。寸法t1は、0.6~6.5μmに設定されてよく、好ましくは1.6~2.2μmに設定されてよい。寸法t2は、0.6~1.2μmに設定されてよく、好ましくは0.8~1.0μmに設定されてよい。
次に、内層部20の突き出し量βの大きさについて説明する。突き出し量βの大きさは、積層コンデンサC1全体の大きさなどによって影響を受ける。従って、ここでは、積層コンデンサC1の所定箇所の寸法に対する、突き出し量βの比率を用いて、突き出し量βの好ましい範囲について説明する。また、突き出し量βの比率の範囲は、素体2の素地に対して発生するサーマルクラックを抑制でき、且つ、静電容量のばらつきを抑制できる範囲となるように設定される。積層コンデンサC1では、焼成時の最高温度などの焼成条件、内部電極11,13の厚み等を調整することによって、所望の突き出し量βを得ることができる。従って、積層コンデンサC1の形状及び大きさが同じものであっても、焼成条件や内部電極11,13の厚み等を変更することによって、突き出し量βが異なるサンプルを作成することができる。
本明細書では、サーマルクラックの発生については、次のように評価した。同一の形状・大きさであって、同一の突き出し量βを有する積層コンデンサC1のサンプルを複数個(例えば20個)準備する。そして、各サンプルを400℃のはんだ槽に3秒間浸漬し、取り出した。そして、熱応力によるクラック耐性の試験を行った。試験後の各サンプルを観察し、サーマルクラックが生じているサンプルの個数が、全個数に対してどの程度の割合であるかを評価した。図6では当該割合が「サーマルクラック」の項目にて%で示されており、図7及び図8では、当該割合が「素地サーマルクラック%」で示されている。なお、サーマルクラックの評価方法は必ずしも上述の方法に限定されるものではない。
本明細書では、静電容量のばらつきについては、次のように評価した。同一の形状・大きさであって、同一の突き出し量βを有する積層コンデンサC1のサンプルを複数個(例えば10個)準備する。そして、各サンプルについての静電容量を測定した。全てのサンプルについての静電容量を取得した後、平均値を演算した。そして、当該平均値で標準偏差を割ることでCV値を演算し、当該CV値をばらつきとして評価した。図6では当該値が「容量値」の項目にて示されており、図7及び図8では、当該値が「静電容量CV」で示されている。なお、静電容量のばらつきの評価方法は必ずしも上述の方法に限定されるものではない。
具体的に、ここで、本発明者らは、鋭意研究の結果、素体2の第2の方向D2における寸法Tに対する、突き出し量βの比率(以降は「T比率」と称する場合がある)と、サーマルクラックの発生との間には、所定の関係が成り立つことを見出した。なお、T比率は、「突き出し量β/T寸法」という計算式によって得られる値である。具体的に、図7に示すように、T比率が小さい領域では、素地サーマルクラックは0%に抑えられる。また、T比率が大きい領域では所定の近似線AL1に沿って、T比率が増加するに従って、比例的に素地サーマルクラックの割合が増加する。T比率が小さい領域では、所定の近似線AL2に沿って、T比率が増加するに従って、静電容量のばらつきが減少する。また、T比率が大きい領域では静電容量のばらつきが所定の値(図7ではCV0.008付近)に収束し、当該値付近で抑制される。
更に、本発明者らは、鋭意研究の結果、一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βの比率(以降は「TGap比率」と称する場合がある)と、サーマルクラックの発生との間には、所定の関係が成り立つことを見出した。なお、TGap比率は、「突き出し量β/TGap寸法」という計算式によって得られる値である。具体的に、図8に示すように、TGap比率が小さい領域では、素地サーマルクラックは0%に抑えられる。また、TGap比率が大きい領域では所定の近似線AL3に沿って、TGap比率が増加するに従って、比例的に素地サーマルクラックの割合が増加する。TGap比率が小さい領域では、所定の近似線AL4に沿って、T比率が増加するに従って、静電容量のばらつきが減少する。また、TGap比率が大きい領域では静電容量のばらつきが所定の値(図8ではCV0.008付近)に収束し、当該値付近で抑制される。
図7及び図8は、図6に示す実験条件に基づいて実験を行うことで得られたグラフである。なお、積層コンデンサC1の条件は、図6に示されるものに限定されない。すなわち、本明細書で説明されている数値範囲は、突き出し量βの絶対値ではなく、突き出し量βの比率で特定されたものであるため、積層コンデンサの条件を変更しても、同趣旨の関係が成り立つ。図6に示す実験では、部品A、部品Bについて、突き出し量βを図6(a)の「突き出し」の項目に示す値に設定した。なお、「Gap寸法」の欄の「L」の項目には、上述の「LGap」の値が示されている。他の項目も同様である。また、部品Cについては、同様な積層コンデンサの形状・大きさのものについて、突き出し量βが異なるものを7種類準備した(部品C-1~C-7)。これらの条件から、T比率を計算して「突き出し率」の欄の「T寸ppm」の項目に示した。また、TGap比率を計算して「突き出し率」の欄の「蓋厚みppm」の項目に示した。なお、外層部22の第1の方向D1の長さの寸法αに対する突き出し量βの比率を「β/αppm」の項目に示した。これらの実験条件に設定された部品A、部品B、部品C-1~C-7を多数準備して、上述の方法にて、素地サーマルクラック、及び静電容量のばらつきを測定した。静電容量のばらつきの測定結果を「容量値/CV」の項目に示し、素地サーマルクラックの測定結果を「400℃/サーマルクラック」の項目に示した。なお、図6(b)には、誘電体層21の厚みの寸法t1を「BT厚みt1」に示し、内部電極11,13の厚みの寸法t2を「電極厚みt2」に示し、内部電極11,13の層数を「層数」の項目に示した。なお、各部品の内層部20の誘電体層21の材料として、主成分にチタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等が採用され、外層部22の材料として、主成分にチタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等が採用される。
具体的に、T比率は、11000ppm~16000ppmであることが好ましい。更に、T比率は、15000ppm以下であることがより好ましく、14000ppm以下であることが更に好ましい。また、T比率は、12000ppm以上であることがより好ましく、12500ppm以上であることが更に好ましい。
積層コンデンサC1では、素地サーマルクラックの発生を20%以下に抑制することが好ましい。この点、T比率を16000ppm以下とすることにより、素地サーマルクラックの発生を20%以下に抑えることができる。例えば、図7に示す例では、20%のマス目が示されているが、当該20%ラインと近似線AL1とは、T比率が約16000ppmにて交わる。ここで、近似線AL1は、実験結果のプロットから公知の近似方法(ここでは、最小二乗法)を用いて設定した直線であるため、誤差を含んでいる。また、近似方法によっては、近似線AL1の位置が微小に変化する場合もある。従って、縦軸に対して設定された評価値のライン(ここでは20%ライン)と近似線AL1との交点から±4%の範囲は、誤差を考慮した評価上、評価値のライン上に存在するものと実質的に見なすことができる。なお、このような交点に対する誤差の考え方は、以降の数値範囲に対しても同様な説明が成り立つため、説明を省略する。そのため、T比率を16000ppm以下とすることで、素地サーマルクラックの発生を20%以下に抑えられることが確認される。
積層コンデンサC1では、素地サーマルクラックの発生を10%以下に抑制することがより好ましい。この点、T比率を15000ppm以下とすることにより、素地サーマルクラックの発生を10%以下に抑えることができる。例えば、図7に示す例では、近似線AL1の10%の位置と、上述の近似線における誤差等を考慮すると、T比率を15000ppm以下とすることで、素地サーマルクラックの発生を10%以下に抑えられることが確認される。
積層コンデンサC1では、素地サーマルクラックの発生を0%に抑制することがより好ましい。この点、T比率を14000ppm以下とすることにより、素地サーマルクラックの発生を0%に抑えることができる。例えば、図7に示す例では、近似線AL1の0%の位置と、上述の近似線における誤差等を考慮すると、T比率を14000ppm以下とすることで、素地サーマルクラックの発生を0%に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.02以下に抑制することが好ましい。この点、T比率を11000ppm以上とすることにより、静電容量のばらつきをCV0.02以下に抑えることができる。例えば、図7に示す例では、近似線AL2のCV0.02の位置と、上述の近似線における誤差等を考慮すると、T比率を11000ppm以上とすることで、静電容量のばらつきをCV0.02以下に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.015以下に抑制することが好ましい。この点、T比率を12000ppm以上とすることにより、静電容量のばらつきをCV0.015以下に抑えることができる。例えば、図7に示す例では、近似線AL2のCV0.015の位置と、上述の近似線における誤差等を考慮すると、T比率を12000ppm以上とすることで、静電容量のばらつきをCV0.015以下に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.01以下に抑制することが好ましい。この点、T比率を12500ppm以上とすることにより、静電容量のばらつきをCV0.01以下に抑えることができる。例えば、図7に示す例では、近似線AL2のCV0.01の位置と、上述の近似線における誤差等を考慮すると、T比率を12500ppm以上とすることで、静電容量のばらつきをCV0.01以下に抑えられることが確認される。
具体的に、TGap比率は、96000ppm~176000ppmであることが好ましい。更に、TGap比率は、165000ppm以下であることがより好ましく、154000ppm以下であることが更に好ましい。また、TGap比率は、121000ppm以上であることがより好ましく、137000ppm以上であることが更に好ましい。
積層コンデンサC1では、素地サーマルクラックの発生を20%以下に抑制することが好ましい。この点、TGap比率を176000ppm以下とすることにより、素地サーマルクラックの発生を20%以下に抑えることができる。例えば、図8に示す例では、近似線AL3の20%の位置と、上述の近似線における誤差等を考慮すると、TGap比率を176000ppm以下とすることで、素地サーマルクラックの発生を20%以下に抑えられることが確認される。
積層コンデンサC1では、素地サーマルクラックの発生を10%以下に抑制することがより好ましい。この点、TGap比率を165000ppm以下とすることにより、素地サーマルクラックの発生を10%以下に抑えることができる。例えば、図8に示す例では、近似線AL3の10%の位置と、上述の近似線における誤差等を考慮すると、TGap比率を165000ppm以下とすることで、素地サーマルクラックの発生を10%以下に抑えられることが確認される。
積層コンデンサC1では、素地サーマルクラックの発生を0%に抑制することがより好ましい。この点、TGap比率を154000ppm以下とすることにより、素地サーマルクラックの発生を0%に抑えることができる。例えば、図8に示す例では、近似線AL3の0%の位置と、上述の近似線における誤差等を考慮すると、TGap比率を154000ppm以下とすることで、素地サーマルクラックの発生を0%に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.035以下に抑制することが好ましい。この点、TGap比率を96000ppm以上とすることにより、静電容量のばらつきをCV0.035以下に抑えることができる。例えば、図8に示す例では、近似線AL4のCV0.035の位置と、上述の近似線における誤差等を考慮すると、TGap比率を96000ppm以上とすることで、静電容量のばらつきをCV0.035以下に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.02以下に抑制することが好ましい。この点、TGap比率を121000ppm以上とすることにより、静電容量のばらつきをCV0.02以下に抑えることができる。例えば、図8に示す例では、近似線AL4のCV0.02の位置と、上述の近似線における誤差等を考慮すると、TGap比率を121000ppm以上とすることで、静電容量のばらつきをCV0.02以下に抑えられることが確認される。
積層コンデンサC1では、静電容量のばらつきをCV0.01以下に抑制することが好ましい。この点、T比率を137000ppm以上とすることにより、静電容量のばらつきをCV0.01以下に抑えることができる。例えば、図8に示す例では、近似線AL4のCV0.01の位置と、上述の近似線における誤差等を考慮すると、TGap比率を137000ppm以上とすることで、静電容量のばらつきをCV0.01以下に抑えられることが確認される。
次に、本実施形態に係る積層コンデンサC1の作用・効果について説明する。
突き出し量βが大き過ぎると、内層部20と外層部22の熱収縮率の差などによるクラックの発生の可能性が高くなる一方、突き出し量βが小さすぎると、薄層化、多層化などに伴う内部電極11,13と外部電極5,7とのコンタクト不良によって静電容量のばらつきが影響を受ける可能性がある。これに対し、本発明者らは、鋭意研究の結果、素体2の第2の方向D2における寸法Tに対する、突き出し量βのT比率と、積層コンデンサC1の性能との間に相関があり、且つ、適切な範囲を見出すに至った。具体的に、素体2の第2の方向D2における寸法Tに対する、突き出し量βのT比率を16000ppm以下とすることで、クラックを抑制することができる。また、素体2の第2の方向D2における寸法Tに対する、突き出し量βのT比率を11000ppm以上とすることで、静電容量のばらつきを抑制することができる。以上より、積層コンデンサC1の性能を向上させることができる。
T比率は、15000ppm以下であってよく、14000ppm以下であってよい。この場合、クラックを更に抑制することができる。
T比率は、12000ppm以上であってよく、12500ppm以上であってよい。この場合、静電容量のばらつきを更に低減することができる。
また、本発明者らは、鋭意研究の結果、一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βのTGap比率と、積層コンデンサC1の性能との間に相関があり、且つ、適切な範囲を見出すに至った。具体的に、一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βのTGap比率を176000ppm以下とすることで、クラックを抑制することができる。また、一方の外層部22の第2の方向D2における寸法TGapに対する、突き出し量βの比率を96000ppm以上とすることで、静電容量のばらつきを抑制することができる。以上より、積層コンデンサC1の性能を向上させることができる。
TGap比率は、165000ppm以下であってよく、154000ppm以下であってよい。この場合、クラックを更に抑制することができる。
TGap比率は、121000ppm以上であってよく、137000ppm以上であってよい。この場合、静電容量のばらつきを更に低減することができる。
内部電極11,13は、静電容量を形成する主電極部11a,13aと、主電極部11a,13aと外部電極5,7とを接続する接続部11b,13bと、を有し、一対の側面2e,2fが対向する第3の方向D3において、接続部11b,13bの幅寸法は、主電極部11a,13aの幅寸法よりも小さくてよい。この場合、接続部11b,13b付近におけるめっき液の浸入を抑制することができる反面、クラックや静電容量のばらつきは生じ易くなる。これに対し、T比率及びTGap比率を上述の範囲とすることで、めっき液の浸入を抑制しつつ、クラックや静電容量のばらつきを抑制することができる。
本発明は、上述の実施形態に限定されるものではない。
上述の実施形態では、一対の外層部22の寸法TGapは、どちらも同じものとして説明した。しかし、上側の外層部22と、下側の外層部22とで、寸法TGapが異なっていてもよい。この場合、少なくとも一方の外層部22の寸法TGapに対して、TGap比率の範囲が上述した範囲に含まれていればよい。また、一対の外部電極5,7が設けられているが、少なくとも一方の外部電極5,7に対して、T比率、及びTGap比率の範囲が上述した範囲に含まれていればよい。
また、本発明では、少なくともTGap比率の範囲が上述した範囲に含まれていればよく、T比率の範囲は、必ずしも上述した範囲に含まれなくともよい。
[評価]
上述の実験条件にて行われた図6に示す実験結果について評価を行う。ここでは、部品A、部品C-6、及び部品C-7が比較例として挙げられ、部品B、及び部品C-1~C-5が実施例としてあげられる。実施例に係る部品B、及び部品C-1~C-5はいずれもサーマルクラックが20%以下に抑えられ、静電容量のばらつきも、(小数点二桁以下を切り捨てて)CV0.035%以下に抑えられている。
2…素体、5,7…外部電極、11,13…内部電極、11a,13a…主電極部、11b,13b…接続部、20…内層部、22…外層部、C1…積層コンデンサ。

Claims (6)

  1. 互いに対向する一対の端面と、前記一対の端面の間に位置すると共に、前記一対の端面が対向する第1の方向に延在する一対の側面及び一対の主面とを有する素体と、
    前記一対の端面上に配置された一対の外部電極と、を備え、
    前記素体は、
    前記一対の主面が互いに対向する第2の方向に、複数の内部電極及び複数の誘電体層が互いに積層される内層部と、
    前記内層部に対して前記第2の方向における外側に配置される一対の外層部と、を有し、
    前記一対の端面の少なくとも一方において、前記内層部の前記内部電極が、前記外層部よりも前記第1の方向における外側に、所定の突き出し量だけ突き出しており、
    一方の前記外層部の前記第2の方向における寸法に対する、前記突き出し量の比率は、96000ppm~176000ppmである、積層コンデンサ。
  2. 前記比率は、165000ppm以下である、請求項1に記載の積層コンデンサ。
  3. 前記比率は、154000ppm以下である、請求項1に記載の積層コンデンサ。
  4. 前記比率は、121000ppm以上である、請求項1~3の何れか一項に記載の積層コンデンサ。
  5. 前記比率は、137000ppm以上である、請求項1~3の何れか一項に記載の積層コンデンサ。
  6. 前記内部電極は、静電容量を形成する主電極部と、前記主電極部と前記外部電極とを接続する接続部と、を有し、
    前記一対の側面が対向する第3の方向において、前記接続部の幅寸法は、前記主電極部の幅寸法よりも小さい、請求項1~5の何れか一項に記載の積層コンデンサ。

JP2021032743A 2021-03-02 2021-03-02 積層コンデンサ Pending JP2022133831A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021032743A JP2022133831A (ja) 2021-03-02 2021-03-02 積層コンデンサ
US17/682,460 US20220285093A1 (en) 2021-03-02 2022-02-28 Multilayer capacitor
CN202210196587.2A CN114999818A (zh) 2021-03-02 2022-03-01 层叠电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032743A JP2022133831A (ja) 2021-03-02 2021-03-02 積層コンデンサ

Publications (1)

Publication Number Publication Date
JP2022133831A true JP2022133831A (ja) 2022-09-14

Family

ID=83024294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032743A Pending JP2022133831A (ja) 2021-03-02 2021-03-02 積層コンデンサ

Country Status (3)

Country Link
US (1) US20220285093A1 (ja)
JP (1) JP2022133831A (ja)
CN (1) CN114999818A (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP4028508B2 (ja) * 2004-03-26 2007-12-26 Tdk株式会社 積層セラミック素子の製造方法
DE102004037588A1 (de) * 2004-08-03 2006-02-23 Epcos Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP4432882B2 (ja) * 2005-11-17 2010-03-17 Tdk株式会社 積層型電子部品およびその製造方法
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
EP2822007B1 (en) * 2012-02-29 2019-10-09 Murata Manufacturing Co., Ltd. Dielectric resin composition for film capacitor, and film capacitor
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20160108905A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102632357B1 (ko) * 2018-12-21 2024-02-02 삼성전기주식회사 커패시터 부품

Also Published As

Publication number Publication date
CN114999818A (zh) 2022-09-02
US20220285093A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
KR101952871B1 (ko) 적층 세라믹 커패시터 및 그의 실장 기판
KR101197921B1 (ko) 적층 세라믹 전자 부품
KR20230025846A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6107080B2 (ja) 積層コンデンサ
CN108364785B (zh) 层叠电容器及电子部件装置
JP7182926B2 (ja) 積層セラミック電子部品
JP7363654B2 (ja) 積層セラミック電子部品
JP6867745B2 (ja) 積層コンデンサ及び積層コンデンサの実装構造
JP2016149484A (ja) 積層コンデンサ
JP6373247B2 (ja) 積層セラミック電子部品及びその製造方法
JP6201477B2 (ja) 積層コンデンサ
US20240145171A1 (en) Capacitor component
JP2021015962A (ja) 積層型キャパシタ及びその実装基板
JP7274282B2 (ja) 積層セラミック電子部品及びその製造方法
JP2022133831A (ja) 積層コンデンサ
JP2022133844A (ja) 積層コンデンサ
JP2020065043A (ja) 電子部品
KR102584976B1 (ko) 박막 커패시터
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
JP2023079986A (ja) セラミック電子部品
JP2023056764A (ja) 積層セラミック電子部品及び回路基板
WO2024009791A1 (ja) 積層セラミックコンデンサ、包装体、及び回路基板
US11955287B2 (en) Multilayer electronic component
JP7506514B2 (ja) 積層セラミック電子部品の製造方法
JP2023122515A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521