KR20160108905A - 적층 세라믹 전자 부품 및 그 제조 방법 - Google Patents
적층 세라믹 전자 부품 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160108905A KR20160108905A KR1020150032291A KR20150032291A KR20160108905A KR 20160108905 A KR20160108905 A KR 20160108905A KR 1020150032291 A KR1020150032291 A KR 1020150032291A KR 20150032291 A KR20150032291 A KR 20150032291A KR 20160108905 A KR20160108905 A KR 20160108905A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode structure
- ceramic body
- internal electrodes
- electrode
- internal
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
적층 세라믹 전자 부품이 제공된다. 이 적층 세라믹 전자 부품은 유전체층들을 포함하는 세라믹 본체, 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되되, 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖는 전극 구조체, 및 내부 전극들의 길이 방향의 전극 구조체의 돌출된 양 단부들 각각의 단면을 덮되, 단면으로부터 세라믹 본체를 향하는 전극 구조체의 표면들 각각의 적어도 일부를 더 덮는 외부 전극을 포함한다.
Description
본 발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것으로, 더 구체적으로 실장 신뢰성을 향상시킬 수 있는 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
최근 들어, 각종 통신 장치 또는 표시 장치 등과 같은 정보통신 기술(Information Technology : IT) 장치의 소형화 및 박형화가 가속화되고 있다. 따라서, 이러한 정보통신 기술 장치에 채용되는 변압기(transformer), 인덕터(inductor), 커패시터(capacitor), 트랜지스터(transistor) 등과 같은 각종 전자 부품들을 소형화, 박형화 및 대용량화하기 위한 연구가 지속적으로 이루어지고 있다.
특히, 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor : MLCC)의 소형화, 박형화 및 대용량화가 요구되고 있는 실정이다. 대용량의 적층 세라믹 커패시터를 개발함에 있어 중요하게 고려해야 할 사항은 용량 구현 여부와 더불어 전압 인가에 따른 높은 신뢰성을 확보하는 것이다.
본 발명이 해결하고자 하는 과제는 용량을 늘릴 수 있는 동시에 실장 신뢰성을 높일 수 있는 적층 세라믹 전자 부품을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 용량을 늘릴 수 있는 동시에 실장 신뢰성을 향상시킬 수 있는 적층 세라믹 전자 부품의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에 언급한 과제들에 제한되지 않으면, 언급되지 않는 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 적층 세라믹 전자 부품을 제공한다. 이 적층 세라믹 전자 부품은 유전체층들을 포함하는 세라믹 본체, 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되되, 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖는 전극 구조체, 및 내부 전극들의 길이 방향의 전극 구조체의 돌출된 양 단부들 각각의 단면을 덮되, 단면으로부터 세라믹 본체를 향하는 전극 구조체의 표면들 각각의 적어도 일부를 더 덮는 외부 전극을 포함할 수 있다.
유전체층은 세라믹 물질을 포함할 수 있다.
복수의 내부 전극들은 니켈을 포함할 수 있다.
복수의 내부 전극들의 적층 방향에 대해 외부 전극은 세라믹 본체보다 짧은 길이를 가질 수 있다.
복수의 내부 전극들의 적층 방향 및 길이 방향에 모두 수직인 방향에 대해 외부 전극은 세라믹 본체보다 짧은 길이를 가질 수 있다.
외부 전극은 세라믹 본체를 향하는 전극 구조체의 표면들을 모두 덮을 수 있다.
세라믹 본체는 서로 인접하는 복수의 내부 전극들이 중첩된 중첩 영역 및 중첩 영역의 양 말단들의 마진 영역을 가지고, 세라믹 본체를 향하는 전극 구조체의 표면들은 세라믹 본체의 마진 영역의 표면들 각각의 일부가 전극 구조체를 향하는 방향으로 리세스된 형태일 수 있다.
세라믹 본체는 서로 인접하는 복수의 내부 전극들이 중첩된 중첩 영역 및 중첩 영역의 양 말단들의 마진 영역을 가지고, 세라믹 본체를 향하는 전극 구조체의 표면들은 세라믹 본체의 마진 영역의 표면들 각각이 전극 구조체를 향하는 방향으로 리세스된 형태일 수 있다.
전극 구조체의 양 단부들 내의 복수의 내부 전극들은 복수의 내부 전극들의 적층 방향에 수직인 전극 구조체의 양 단부들의 표면들로 노출될 수 있다.
복수의 내부 전극들은 전극 구조체의 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 1 내부 전극군 및 전극 구조체의 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 2 내부 전극군을 포함할 수 있다. 상기 외부 전극은 제 1 내부 전극군과 전기적으로 연결되는 제 1 외부 전극 및 제 2 내부 전극군과 전기적으로 연결되는 제 2 외부 전극을 포함할 수 있다.
또한, 상기한 다른 과제를 달성하기 위하여, 본 발명은 적층 세라믹 전자 부품의 제조 방법을 제공한다. 이 방법은 내부에 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성된 전극 구조체를 둘러싸되, 전극 구조체의 내부 전극들의 길이 방향의 양 단부들을 노출하는 세라믹 본체를 준비하는 것, 및 내부 전극들의 길이 방향의 전극 구조체의 노출된 양 단부들 각각의 단면을 덮되, 단면으로부터 세라믹 본체를 향하는 전극 구조체의 표면들 각각의 적어도 일부를 더 덮는 외부 전극을 형성하는 것을 포함할 수 있다.
유전체층은 세라믹 물질을 포함할 수 있다.
복수의 내부 전극들은 니켈을 포함할 수 있다.
복수의 내부 전극들의 적층 방향에 대해 외부 전극은 세라믹 본체보다 짧은 길이를 갖도록 형성될 수 있다.
복수의 내부 전극들의 적층 방향 및 길이 방향에 모두 수직인 방향에 대해 외부 전극은 세라믹 본체보다 짧은 길이를 갖도록 형성될 수 있다.
외부 전극은 세라믹 본체를 향하는 전극 구조체의 표면들을 모두 덮도록 형성될 수 있다.
외부 전극을 형성하는 것은 도포 방식 또는 도금 방식을 이용하는 것일 수 있다.
세라믹 본체는 서로 인접하는 복수의 내부 전극들이 중첩된 중첩 영역 및 중첩 영역의 양 말단들의 마진 영역을 가지고, 세라믹 본체를 향하는 전극 구조체의 표면들은 세라믹 본체의 마진 영역의 표면들 각각의 일부가 전극 구조체를 향하는 방향으로 리세스된 형태일 수 있다.
세라믹 본체는 서로 인접하는 복수의 내부 전극들이 중첩된 중첩 영역 및 중첩 영역의 양 말단들의 마진 영역을 가지고, 세라믹 본체를 향하는 전극 구조체의 표면들은 세라믹 본체의 마진 영역의 표면들 각각이 전극 구조체를 향하는 방향으로 리세스된 형태일 수 있다.
전극 구조체의 양 단부들 내의 복수의 내부 전극들은 복수의 내부 전극들의 적층 방향에 수직인 전극 구조체의 양 단부들의 표면들로 노출될 수 있다.
복수의 내부 전극들은 전극 구조체의 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 1 내부 전극군, 및 전극 구조체의 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 2 내부 전극군을 포함할 수 있다. 외부 전극은 제 1 내부 전극군과 전기적으로 연결되는 제 1 외부 전극 및 제 2 내부 전극군과 전기적으로 연결되는 제 2 외부 전극을 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제의 해결 수단에 따르면 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되는 전극 구조체가 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖고, 그리고 전극 구조체의 양 단부들 각각에 외부 전극이 구비됨으로써, 동일한 최대 높이를 갖는 적층 세라믹 전자 부품의 용량이 늘어날 수 있는 동시에 실장 신뢰성이 높아질 수 있다. 이에 따라, 용량을 늘릴 수 있는 동시에 실장 신뢰성을 높일 수 있는 적층 세라믹 전자 부품이 제공될 수 있다.
또한, 본 발명의 과제의 해결 수단에 따르면 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되는 전극 구조체가 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖고, 그리고 전극 구조체의 양 단부들 각각에 외부 전극이 형성됨으로써, 동일한 최대 높이를 갖는 적층 세라믹 전자 부품의 용량이 늘어날 수 있는 동시에 실장 신뢰성이 높아질 수 있다. 이에 따라, 용량을 늘릴 수 있는 동시에 실장 신뢰성을 높일 수 있는 적층 세라믹 전자 부품의 제조 방법이 제공될 수 있다.
도 1은 본 발명의 실시예에 따른 적층 세라믹 전자 부품을 설명하기 위한 개략적인 입체도이다.
도 2 및 도 3은 본 발명의 실시예에 따른 적층 세라믹 전자 부품의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도들이다.
도 2 및 도 3은 본 발명의 실시예에 따른 적층 세라믹 전자 부품의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술 되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
하나의 구성 요소(element)가 다른 구성 요소와 '접속된(connected to)' 또는 '결합한(coupled to)'이라고 지칭되는 것은, 다른 구성 요소와 직접적으로 연결된 또는 결합한 경우, 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 '직접적으로 접속된(directly connected to)' 또는 '직접적으로 결합한(directly coupled to)'으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. '및/또는'은 언급된 아이템(item)들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '밑(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '밑(beneath)'으로 기술된 소자는 다른 소자의 '위(above)'에 놓일 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나(rounded) 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 적층 세라믹 전자 부품을 설명하기 위한 개략적인 입체도이고, 그리고 도 2 및 도 3은 본 발명의 실시예에 따른 적층 세라믹 전자 부품의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도들이다.
도 1 내지 도 3을 참조하면, 적층 세라믹 전자 부품은 유전체층들(112)을 포함하는 세라믹 본체(110), 유전체층(112)을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들(114 및 116)로 구성되되, 내부 전극들(114 및 116)의 길이 방향으로 세라믹 본체(110)로부터 돌출된 양 단부들을 갖는 전극 구조체(120), 및 내부 전극들(114 및 116)의 길이 방향의 전극 구조체(120)의 돌출된 양 단부들의 단면들을 각각 덮되, 단면으로부터 세라믹 본체(110)를 향하는 전극 구조체(120)의 표면들 각각의 일부를 더 덮는 외부 전극들(122 및 124)을 포함할 수 있다. 즉, 외부 전극들(122 및 124) 각각은 세라믹 본체(110)에 인접하는 전극 구조체(120)의 표면들 각각의 일부를 노출하도록, 전극 구조체(120)의 표면들 각각의 폭(D)보다 좁은 전극 구조체(120)의 단면으로부터 세라믹 본체(110)까지의 폭(C)을 갖도록 전극 구조체(120)의 표면들 각각의 일부를 덮을 수 있다.
본 발명의 실시예에 따른 적층 세라믹 전자 부품은 적층 세라믹 커패시터를 예로 들어 설명되지만, 이에 한정되는 것은 아니다. 본 발명의 실시예에 따른 적층 세라믹 전자 부품은 내부 전극층들의 구조를 달리하는 것에 의해 인덕터, 서미스터(thermistor) 등과 같은 다른 전자 부품의 기능을 수행할 수 있다.
본 발명의 실시예에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L 방향', '폭 방향'은 'W 방향', 그리고 '두께 방향'은 'T 방향'으로 정의될 수 있다. 여기서 '두께 방향'은 복수의 내부 전극들(114 및 116)의 '적층 방향'과 동일한 개념으로 사용된다.
세라믹 본체(110)는 서로 인접하는 복수의 내부 전극들(114 및 116)이 중첩하는 중첩(overlap) 영역(O) 및 중첩 영역(O)의 양 말단들 각각의 마진(margin) 영역(M)을 가질 수 있다.
유전체층(112)은 충분한 정전 용량을 얻을 수 있는 물질을 포함할 수 있다. 즉, 유전체층(112)은 세라믹 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 바람직하게는, 본 발명의 실시예에 따른 유전체층(112)은 세라믹 분말, 세라믹 첨가제, 유기 용제, 가소제, 결합제 또는 분산제 등을 포함할 수 있다.
복수의 내부 전극들(114 및 116)은 유전체층(112)을 사이에 두고 서로 대향하게 적층될 수 있다. 복수의 내부 전극들(114 및 116)은 전극 구조체(120)의 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들(114)로 구성된 제 1 내부 전극군 및 전극 구조체(120)의 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들(116)로 구성된 제 2 내부 전극군을 포함할 수 있다. 복수의 내부 전극들(114 및 116)은 도전성 물질을 포함할 수 있다. 도전성 물질은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni), 구리(Cu) 또는 이들의 조합 중에서 선택된 하나의 물질을 포함할 수 있다. 바람직하게는, 본 발명의 실시예에 따른 복수의 내부 전극들(114 및 116)은 니켈을 포함할 수 있다.
세라믹 본체(110)를 향하는 전극 구조체(120)의 표면들은 세라믹 본체(110)의 마진 영역(M)의 표면들 각각의 일부가 전극 구조체(120)를 향하는 방향으로 리세스(recess)된 형태일 수 있다. 또한, 도시되지 않았지만, 세라믹 본체(110)를 향하는 전극 구조체(120)의 표면들은 세라믹 본체(110)의 마진 영역의 표면들 각각의 전체가 전극 구조체(120)를 향하는 방향으로 리세스된 형태일 수도 있다.
전극 구조체(120)의 양 단부들 내의 복수의 내부 전극들(114 및 116)은 복수의 내부 전극들(114 및 116)의 적층 방향에 수직인 전극 구조체(120)의 양 단부들의 표면들로 노출될 수도 있다. 따라서, 복수의 내부 전극들(114 및 116)과 외부 전극들(122 및 124) 사이의 접촉 면적이 증가할 수 있다.
외부 전극들(122 및 124)은 전극 구조체(120)의 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들(114)로 구성된 제 1 내부 전극군과 전기적으로 연결되는 제 1 외부 전극(122) 및 전극 구조체(120)의 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들(116)로 구성된 제 2 내부 전극군과 전기적으로 연결되는 제 2 외부 전극(124)을 포함할 수 있다. 외부 전극들(122 및 124)은 적층 세라믹 전자 부품을 인쇄 회로 기판(Printed Circuit Board : PCB) 등과 같은 외부 기판에 용이하게 실장하기 위한 것일 수 있다.
도시된 것과 달리, 외부 전극들(122 및 124) 각각은 세라믹 본체(110)에 인접하는 전극 구조체(120)의 표면들 각각의 전부를 덮도록, 전극 구조체(120)의 표면들 각각의 폭(D)보다 동일한 전극 구조체(120)의 단면으로부터 세라믹 본체(110)까지의 폭(C)을 갖도록 형성될 수도 있다.
외부 전극들(122 및 124)은 복수의 내부 전극들(114 및 116)의 적층 방향에 대해 세라믹 본체(110)보다 짧은 길이(A<B)를 가질 수 있다. 즉, T 방향에 대해 외부 전극들(112 및 124)의 길이(A)는 세라믹 본체(110)의 길이(B)보다 짧을 수 있다. 이와 유사하게, 외부 전극들(122 및 124)은 W 방향에 대해서도 세라믹 본체(110)보다 짧은 길이를 가질 수 있다. 따라서, 본 발명의 실시예에 따른 적층 세라믹 전자 부품은 인쇄 회로 기판 등과 같은 외부 기판에 실장될 때, 향상된 실장 신뢰성을 가질 수 있다.
세라믹 본체의 양 단부들에 세라믹 본체의 표면들로부터 돌출된 외부 전극을 갖는 종래와는 달리, 본 발명의 실시예에 따른 적층 세라믹 전자 부품은 세라믹 본체(110)의 표면들로부터 리세스된 외부 전극들(122 및 124)을 갖는다. 이에 따라, 동일한 최대 높이를 갖는 적층 세라믹 전자 부품은 보다 많은 적층된 내부 전극들(112 및 114)을 포함할 수 있기 때문에, 높은 용량을 확보할 수 있다.
또한, 본 발명의 실시예에 따른 적층 세라믹 전자 부품은 세라믹 본체(110)의 표면들로부터 리세스된 외부 전극들(122 및 124)을 갖기 때문에, 외부 기판에 실장할 경우, 전자파 간섭(ElectroMagnetic Interference : EMI)을 방지하기 위한 금속 캔(metal can) 또는 인접하는 다른 전자 부품들과의 단락(short)이 방지될 수 있다. 이에 따라, 외부 기판에 실장되는 적층 세라믹 전자 부품의 실장 신뢰성이 높아질 수 있다.
외부 전극들(122 및 124)은 도포 방식 또는 도금 방식을 이용하여 형성될 수 있다. 도포 방식을 이용하는 외부 전극들(122 및 124)은 고분자 수지에 금속 분말이 분산된 도전성 수지로 형성될 수 있다. 금속 분말은 은, 구리, 팔라듐(Pd), 백금 또는 이들의 합금 중에서 선택된 하나의 물질을 포함할 수 있다. 또한, 도금 방식을 이용하는 외부 전극들(122 및 124)은 금속 물질로 형성될 수 있다. 금속 물질은 은, 구리, 팔라듐, 백금, 니켈, 주석(Sn) 또는 이들의 합금 중에서 선택된 하나의 물질을 포함할 수 있다. 하지만, 이에 한정되는 것을 아니다. 즉, 외부 전극들(122 및 124)은 도전성을 부여하는 것이면 특별히 제한되지 않는다.
외부 전극들(122 및 124)은 전극 구조체(120)의 양 단부들에 각각 구비되어 적층 세라믹 전자 부품에 서로 다른 극성을 부여한다. 예를 들어, 전극 구조체(120)의 좌측 단부에 구비된 제 1 외부 전극(122)은 전극 구조체(120)의 좌측 단부의 일 단면으로 노출된 제 1 내부 전극군과 전기적으로 접속하여 + 극성 또는 - 극성을 부여하고, 그리고 전극 구조체(120)의 우측 단부에 구비된 제 2 외부 전극(124)은 전극 구조체(120)의 우측 단부의 타 단면으로 노출된 제 2 내부 전극군과 전기적으로 접속하여 제 1 외부 전극(122)과 반대의 극성을 부여한다.
본 발명의 실시예에 따른 적층 세라믹 전자 부품은 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되는 전극 구조체가 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖고, 그리고 전극 구조체의 양 단부들 각각에 외부 전극이 구비됨으로써, 동일한 최대 높이를 갖는 적층 세라믹 전자 부품의 용량이 늘어날 수 있는 동시에 실장 신뢰성이 높아질 수 있다. 이에 따라, 용량을 늘릴 수 있는 동시에 실장 신뢰성을 높일 수 있는 적층 세라믹 전자 부품이 제공될 수 있다.
또한, 본 발명의 실시예에 따른 방법으로 제조된 적층 세라믹 전자 부품은 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되는 전극 구조체가 내부 전극들의 길이 방향으로 세라믹 본체로부터 돌출된 양 단부들을 갖고, 그리고 전극 구조체의 양 단부들 각각에 외부 전극이 형성됨으로써, 동일한 최대 높이를 갖는 적층 세라믹 전자 부품의 용량이 늘어날 수 있는 동시에 실장 신뢰성이 높아질 수 있다. 이에 따라, 용량을 늘릴 수 있는 동시에 실장 신뢰성을 높일 수 있는 적층 세라믹 전자 부품의 제조 방법이 제공될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110 : 세라믹 본체
112 : 유전체층
114, 116 : 내부 전극
120 : 전극 구조체
122, 124 : 외부 전극
M : 마진 영역
O : 중첩 영역
112 : 유전체층
114, 116 : 내부 전극
120 : 전극 구조체
122, 124 : 외부 전극
M : 마진 영역
O : 중첩 영역
Claims (23)
- 유전체층들을 포함하는 세라믹 본체;
상기 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성되되, 상기 내부 전극들의 길이 방향으로 상기 세라믹 본체로부터 돌출된 양 단부들을 갖는 전극 구조체; 및
상기 내부 전극들의 상기 길이 방향의 상기 전극 구조체의 돌출된 상기 양 단부들 각각의 단면을 덮되, 상기 단면으로부터 상기 세라믹 본체를 향하는 상기 전극 구조체의 표면들 각각의 적어도 일부를 더 덮는 외부 전극을 포함하는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 유전체층은 세라믹 물질을 포함하는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 복수의 내부 전극들은 니켈을 포함하는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 복수의 내부 전극들의 적층 방향에 대해 상기 외부 전극은 상기 세라믹 본체보다 짧은 길이를 갖는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 복수의 내부 전극들의 적층 방향 및 상기 길이 방향에 모두 수직인 방향에 대해 상기 외부 전극은 상기 세라믹 본체보다 짧은 길이를 갖는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 외부 전극은 상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들을 모두 덮는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 세라믹 본체는 서로 인접하는 상기 복수의 내부 전극들이 중첩된 중첩 영역 및 상기 중첩 영역의 양 말단들의 마진 영역을 가지고,
상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들은 상기 세라믹 본체의 상기 마진 영역의 표면들 각각의 일부가 상기 전극 구조체를 향하는 방향으로 리세스된 형태인 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 세라믹 본체는 서로 인접하는 상기 복수의 내부 전극들이 중첩된 중첩 영역 및 상기 중첩 영역의 양 말단들의 마진 영역을 가지고,
상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들은 상기 세라믹 본체의 상기 마진 영역의 표면들 각각이 상기 전극 구조체를 향하는 방향으로 리세스된 형태인 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 전극 구조체의 상기 양 단부들 내의 상기 복수의 내부 전극들은 상기 복수의 내부 전극들의 적층 방향에 수직인 상기 전극 구조체의 상기 양 단부들의 상기 표면들로 노출되는 적층 세라믹 전자 부품. - 제 1항에 있어서,
상기 복수의 내부 전극들은:
상기 전극 구조체의 상기 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 1 내부 전극군; 및
상기 전극 구조체의 상기 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 2 내부 전극군을 포함하는 적층 세라믹 전자 부품. - 제 10항에 있어서,
상기 외부 전극은:
상기 제 1 내부 전극군과 전기적으로 연결되는 제 1 외부 전극; 및
상기 제 2 내부 전극군과 전기적으로 연결되는 제 2 외부 전극을 포함하는 적층 세라믹 전자 부품. - 내부에 유전체층을 사이에 두고 서로 대향하게 적층된 복수의 내부 전극들로 구성된 전극 구조체를 둘러싸되, 상기 전극 구조체의 상기 내부 전극들의 길이 방향의 양 단부들을 노출하는 세라믹 본체를 준비하는 것; 및
상기 내부 전극들의 상기 길이 방향의 상기 전극 구조체의 노출된 상기 양 단부들 각각의 단면을 덮되, 상기 단면으로부터 상기 세라믹 본체를 향하는 상기 전극 구조체의 표면들 각각의 적어도 일부를 더 덮는 외부 전극을 형성하는 것을 포함하는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 유전체층은 세라믹 물질을 포함하는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 복수의 내부 전극들은 니켈을 포함하는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 복수의 내부 전극들의 적층 방향에 대해 상기 외부 전극은 상기 세라믹 본체보다 짧은 길이를 갖도록 형성되는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 복수의 내부 전극들의 적층 방향 및 상기 길이 방향에 모두 수직인 방향에 대해 상기 외부 전극은 상기 세라믹 본체보다 짧은 길이를 갖도록 형성되는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 외부 전극은 상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들을 모두 덮도록 형성되는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 외부 전극을 형성하는 것은 도포 방식 또는 도금 방식을 이용하는 것인 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 세라믹 본체는 서로 인접하는 상기 복수의 내부 전극들이 중첩된 중첩 영역 및 상기 중첩 영역의 양 말단들의 마진 영역을 가지고,
상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들은 상기 세라믹 본체의 상기 마진 영역의 표면들 각각의 일부가 상기 전극 구조체를 향하는 방향으로 리세스된 형태인 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 세라믹 본체는 서로 인접하는 상기 복수의 내부 전극들이 중첩된 중첩 영역 및 상기 중첩 영역의 양 말단들의 마진 영역을 가지고,
상기 세라믹 본체를 향하는 상기 전극 구조체의 상기 표면들은 상기 세라믹 본체의 상기 마진 영역의 표면들 각각이 상기 전극 구조체를 향하는 방향으로 리세스된 형태인 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 전극 구조체의 상기 양 단부들 내의 상기 복수의 내부 전극들은 상기 복수의 내부 전극들의 적층 방향에 수직인 상기 전극 구조체의 상기 양 단부들의 상기 표면들로 노출되는 적층 세라믹 전자 부품의 제조 방법. - 제 12항에 있어서,
상기 복수의 내부 전극들은:
상기 전극 구조체의 상기 양 단부들의 일 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 1 내부 전극군; 및
상기 전극 구조체의 상기 양 단부들의 타 단면으로 각각의 말단이 노출된 복수의 내부 전극들로 구성된 제 2 내부 전극군을 포함하는 적층 세라믹 전자 부품의 제조 방법. - 제 22항에 있어서,
상기 외부 전극은:
상기 제 1 내부 전극군과 전기적으로 연결되는 제 1 외부 전극; 및
상기 제 2 내부 전극군과 전기적으로 연결되는 제 2 외부 전극을 포함하는 적층 세라믹 전자 부품의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150032291A KR20160108905A (ko) | 2015-03-09 | 2015-03-09 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| US15/009,784 US9953766B2 (en) | 2015-03-09 | 2016-01-28 | Multilayer ceramic electronic component and method of manufacturing the same |
| CN201610108182.3A CN105957713B (zh) | 2015-03-09 | 2016-02-26 | 多层陶瓷电子组件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150032291A KR20160108905A (ko) | 2015-03-09 | 2015-03-09 | 적층 세라믹 전자 부품 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160108905A true KR20160108905A (ko) | 2016-09-21 |
Family
ID=56886811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150032291A KR20160108905A (ko) | 2015-03-09 | 2015-03-09 | 적층 세라믹 전자 부품 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9953766B2 (ko) |
| KR (1) | KR20160108905A (ko) |
| CN (1) | CN105957713B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210025827A (ko) * | 2019-08-28 | 2021-03-10 | 삼성전기주식회사 | 적층형 전자 부품 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017204560A (ja) * | 2016-05-11 | 2017-11-16 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
| JP7163883B2 (ja) * | 2019-08-07 | 2022-11-01 | 株式会社村田製作所 | インダクタ部品 |
| JP2022014535A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| KR20220031344A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2022133831A (ja) * | 2021-03-02 | 2022-09-14 | Tdk株式会社 | 積層コンデンサ |
| JP7380619B2 (ja) * | 2021-03-12 | 2023-11-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| DE102021205365B4 (de) | 2021-05-27 | 2023-06-22 | Vitesco Technologies GmbH | Leiterplatte für ein Getriebesteuergerät, Getriebesteuergerät und Kraftfahrzeug |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554523U (ko) | 1978-06-23 | 1980-01-12 | ||
| CN2899106Y (zh) * | 2004-05-27 | 2007-05-09 | 京瓷株式会社 | 芯片型电子零件 |
| EP1884967A4 (en) * | 2005-05-26 | 2011-11-16 | Murata Manufacturing Co | MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME |
| KR100809239B1 (ko) * | 2006-12-29 | 2008-03-07 | 삼성전기주식회사 | 적층 커패시터 어레이 |
| JP2009200168A (ja) * | 2008-02-20 | 2009-09-03 | Tdk Corp | セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 |
| KR101141434B1 (ko) * | 2010-12-15 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR20130053878A (ko) | 2011-11-16 | 2013-05-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR20130056569A (ko) | 2011-11-22 | 2013-05-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20130061260A (ko) | 2011-12-01 | 2013-06-11 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP5708586B2 (ja) * | 2012-07-26 | 2015-04-30 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
-
2015
- 2015-03-09 KR KR1020150032291A patent/KR20160108905A/ko not_active Application Discontinuation
-
2016
- 2016-01-28 US US15/009,784 patent/US9953766B2/en active Active
- 2016-02-26 CN CN201610108182.3A patent/CN105957713B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210025827A (ko) * | 2019-08-28 | 2021-03-10 | 삼성전기주식회사 | 적층형 전자 부품 |
| US11361904B2 (en) | 2019-08-28 | 2022-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105957713A (zh) | 2016-09-21 |
| CN105957713B (zh) | 2020-05-05 |
| US9953766B2 (en) | 2018-04-24 |
| US20160268047A1 (en) | 2016-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160108905A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| US10026556B2 (en) | Electronic component | |
| KR101499717B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| CN107452464B (zh) | 层叠线圈部件 | |
| KR101219006B1 (ko) | 칩형 코일 부품 | |
| US9431174B2 (en) | Multilayer capacitor | |
| US10515765B2 (en) | Multilayer ceramic capacitor | |
| KR101892802B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| CN108154991B (zh) | 线圈组件及制造线圈组件的方法 | |
| US9576732B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| JP6628007B2 (ja) | 電子部品 | |
| KR20150089279A (ko) | 칩형 코일 부품 | |
| US20090290284A1 (en) | Electrical Component and External Contact of an Electrical Component | |
| KR101813365B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR101659208B1 (ko) | 적층 세라믹 전자 제품 및 그 제조 방법 | |
| US10614946B2 (en) | Electronic component | |
| US20210065975A1 (en) | Method for producing multilayer coil component and multilayer coil component | |
| JP2014220377A (ja) | 積層貫通コンデンサ | |
| JP2014207407A (ja) | 積層コンデンサアレイ | |
| JP2016136561A (ja) | 積層コンデンサ | |
| US7871892B2 (en) | Method for fabricating buried capacitor structure | |
| JP6115276B2 (ja) | 積層コンデンサ | |
| KR102149798B1 (ko) | 적층 세라믹 전자 제품 및 그 제조 방법 | |
| US20230108549A1 (en) | Multilayer ceramic electronic component | |
| JP2016136562A (ja) | 積層コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |