CN110379624B - 一种多层芯片电容器的模块化制备方法 - Google Patents

一种多层芯片电容器的模块化制备方法 Download PDF

Info

Publication number
CN110379624B
CN110379624B CN201910569256.7A CN201910569256A CN110379624B CN 110379624 B CN110379624 B CN 110379624B CN 201910569256 A CN201910569256 A CN 201910569256A CN 110379624 B CN110379624 B CN 110379624B
Authority
CN
China
Prior art keywords
cutting
die
multilayer chip
chip capacitor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910569256.7A
Other languages
English (en)
Other versions
CN110379624A (zh
Inventor
唐晓勇
熊文
林广�
曹志学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hongke Electronic Technology Co ltd
Original Assignee
Chengdu Hongke Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hongke Electronic Technology Co ltd filed Critical Chengdu Hongke Electronic Technology Co ltd
Priority to CN201910569256.7A priority Critical patent/CN110379624B/zh
Publication of CN110379624A publication Critical patent/CN110379624A/zh
Application granted granted Critical
Publication of CN110379624B publication Critical patent/CN110379624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

本发明涉及电子元件技术领域，提供了一种多层芯片电容器的模块化制备方法，其步骤为：将陶瓷浆料流延成型，制备陶瓷薄膜；印刷内电极，层叠、压合陶瓷薄膜；将层叠体切割成多个子模块；将子模块进行排粘烧结；将排粘烧结后的子模块多线切割为多个的模片；将模片的切割面进行研磨；在模片的表面溅射外电极；将模片切割为若干只多层芯片电容器成品。本发明通过三道切割工艺，首先将层叠体切割为多个子模块，直接将子模块排粘烧结，然后再进行多线切割，最后切割成单只多层芯片电容器，能够改善产品的表面质量；无需倒角工序，不会存在边缘缺损；无需光刻工序，避免外观颜色异常、金层划痕、露底等缺陷。

Description

一种多层芯片电容器的模块化制备方法
技术领域
本发明属于电子元件技术领域，具体地说，涉及一种多层芯片电容器的模块化制备方法。
背景技术
目前多层片式瓷介电容器通过以下工艺制备而成：浆料配料、流延、印叠、切块、排粘烧结、熟坯倒角、溅射、光刻等。采用该工艺制备多层片式瓷介电容器，在经过排粘烧结工序后其表面会形成大量的凹坑、孔洞；经过熟坯倒角后其边缘易出现缺损；经过光刻工序后其易出现外观颜色异常、金层划痕、露底等缺陷。电容器表面的凹坑、孔洞、边缘缺损、外观颜色异常、金层露底、划痕等缺陷会影响其性能，例如：绝缘电阻、损耗、金层的附着力。因此需改进现有的生产工艺，以解决或改善在生产过程中造成的电容器缺陷，使其性能合格，满足使用要求。
发明内容
针对现有技术中上述的不足，本发明的目的在于提供一种多层芯片电容器的模块化制备方法，采用该方法,改善现行工艺烧结过程中产品的表面凹坑、孔洞问题以及光刻过程中产品的表面缺陷问题。
为了达到上述目的，本发明采用的解决方案是：
一种多层芯片电容器的模块化制备方法，包括以下步骤：
S1.将陶瓷浆料流延成型，制备陶瓷薄膜；
S2.将金属浆料印刷在步骤S1制备的陶瓷薄膜上形成内电极层，烘干后得到印刷有内电极图案的陶瓷薄膜，将印刷有内电极图案的陶瓷薄膜与步骤S1中制备的陶瓷薄膜相互交错层叠、压合，得到层叠体；
S3.将层叠体沿垂直于陶瓷薄膜所在平面的方向切割成多个子模块；
S4.将切割成的子模块进行排粘烧结；
S5.将排粘烧结后的子模块沿垂直于陶瓷薄膜所在平面的方向进行多线切割，将其切割为多个的模片；
S6.将步骤S5得到的模片的切割面进行研磨，使切割面平整，露出内电极；
S7.在模片的表面溅射外电极层；
S8.将步骤S7的模片沿垂直于步骤S6中所述切割面的方向切割，将其切割为单只多层芯片电容器成品。
进一步的，步骤S2中，所述内电极图案呈阵列分布，每个内电极之间留有一定距离的间隙。
进一步的，所述子模块为矩形体，所述模片为矩形体，所述子模块的长度和高度与所述模片的长度和高度对应相等，所述子模块的宽度是所述模片的宽度的整数倍。
进一步的，步骤S7中，所述模片的六个面均溅射外电极层。
进一步的，步骤S8中，还包括切除模片与内电极不连通的四个面的外电极层，留下与内电极连通的两个面的外电极层。
进一步的，步骤S2中，印刷内电极的金属浆料为银金属浆料。
进一步的，步骤S7中，外电极层材料为金。
本发明的有益效果是：
本发明通过三道切割工艺，首先将层叠体切割为多个子模块，直接将子模块排粘烧结，然后再进行多线切割，将烧结后的子模块切割为模片，研磨切割面，再溅射外电极，最后切割成单只多层芯片电容器成品。现有工艺在第一道切割工序中将印叠后的陶瓷生坯直接切割为单只电容器坯块，然后再进行烧结，由于在烧结过程中不可避免的会出现凹坑、孔洞的缺陷，影响表面质量。本发明的第一道切割工序将印叠的陶瓷生坯切割成子模块，然后进行排粘烧结；第二道切割工序将烧结后的子模块切割成模片，再进行研磨、溅射，最后将模片切割成单只产品，最后两道切割工序将子模块在烧结过程中形成的有凹坑、孔洞的表面切除，能够改善产品的表面质量、提高表面质量的合格率。本发明的制备方法采用三道切割工艺相结合，无需倒角工序，不会存在倒角过程中产生的产品边缘缺损的问题；无需光刻工序来刻蚀外电极，避免了光刻过程中产生的外观颜色异常、金层划痕、露底等缺陷。
附图说明：
图1为本发明的多层芯片电容器的模块化制备方法的流程框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。
参照图1，一种多层芯片电容器的模块化制备方法，包括以下步骤：
S1、将陶瓷浆料流延成型，制备陶瓷薄膜。具体操作为：将掺杂有烧结助剂的陶瓷粉、粘合剂、有机溶剂按照一定比例混合、球磨，形成稳定的、流动性良好的陶瓷浆料，将陶瓷浆料流延成型，形成生坯带的陶瓷薄膜。
S2、将金属浆料印刷在步骤S1制备的陶瓷薄膜上形成内电极层，烘干后得到印刷有内电极图案的陶瓷薄膜，将印刷有内电极图案的陶瓷薄膜与步骤S1中制备的陶瓷薄膜相互交错层叠、压合，得到层叠体。所述内电极图案呈阵列分布，每个内电极之间留有一定距离的间隙，该间隙的宽度略大于切刀的厚度，例如，间隙宽度为0.2㎜～0.4㎜。印刷内电极的金属浆料可以为银金属浆料，印刷可选择丝网印刷工艺。印刷有内电极图案的陶瓷薄膜作为内电极，步骤S1 中制备的陶瓷薄膜作为介质，按预定的数量将内电极与介质相互交错层叠。
S3、将层叠体沿垂直于陶瓷薄膜所在平面的方向切割成多个子模块，具体为从内电极之间的间隙处将层叠体切割为多个矩形体的子模块。
S4、将切割成的子模块进行排粘烧结。排粘的具体过程为：在保护性气体氛围下，将子模块加热至400℃～600℃并保温6h～12h以排除粘合剂，保护性气体可以为氮气、氩气或氦气。烧结的具体过程为：在还原性气体氛围下，将排粘后的子模块加热至980℃～1150℃并保温2.5h～4h进行烧结，烧结完成后得到熟坯块。所述还原性气体氛围可以为经过加湿的氮气和氢气的混合气体氛围，其中氢气与氮气的体积比为0.1～3：100。
S5、将排粘烧结后的子模块沿垂直于陶瓷薄膜所在平面的方向进行多线切割，将其切割为多个的模片。所述模片为矩形体，所述子模块的长度和高度与所述模片的长度和高度对应相等，所述子模块的宽度是所述模片的宽度的整数倍。
S6、将步骤S5得到的模片的切割面进行研磨，使切割面平整，露出内电极。由于步骤S5的多线切割，其切割面可能会存在毛刺、切割碎屑遮挡内电极，使内电极不能完全露出，对切割面进行研磨以确保平整度，并使内电极完全露出。
S7、在模片的表面溅射外电极层，所述模片的六个面均溅射外电极层，所述外电极层材料为金。
S8、将步骤S7的模片沿垂直于步骤S6中所述切割面的方向切割，将其切割为单只多层芯片电容器成品。该步骤还包括切除模片与内电极不连通的四个面的外电极层，留下与内电极连通的两个面的外电极层，作为多层芯片电容器的上电极和下电极。
现有工艺中，根据多层芯片电容器的层数来确定印叠多少层陶瓷薄膜，本发明步骤S2中印叠的陶瓷薄膜层数是多层芯片电容器层数的整数倍。现有工艺中的切割工序中，直接将层叠后的陶瓷块切割为单个电容器生坯块，然后将单个生坯块烧结为熟坯陶瓷体，再对陶瓷体进行倒角，在倒角后的陶瓷体表面溅射金属层，最后通过光刻工艺刻蚀外电极，制作为成品。本发明包括三道切割工艺，首先将层叠体切割为多个子模块，直接将子模块排粘烧结，然后再进行多线切割，将烧结后的一个子模块切割为多个模片，研磨切割面，再溅射外电极，最后切割成单只多层芯片电容器成品。现有工艺在第一道切割工序中将印叠后的陶瓷生坯直接切割为单只电容器坯块，然后再进行烧结，由于在烧结过程中不可避免的会出现凹坑、孔洞的缺陷，影响表面质量。本发明的第一道切割工序将印叠的陶瓷生坯切割成子模块，然后进行排粘烧结；第二道切割工序将烧结后的子模块切割成模片，再进行研磨、溅射，最后将模片切割成单只产品，最后两道切割工序将子模块在烧结过程中形成的有凹坑、孔洞的表面切除，能够改善产品的表面质量、提高表面质量的合格率。本发明的制备方法采用三道切割工艺相结合，无需倒角工序，不会存在倒角过程中产生的产品边缘缺损的问题；无需光刻工序来刻蚀外电极，避免了光刻过程中产生的外观颜色异常、金层划痕、露底等缺陷。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种多层芯片电容器的模块化制备方法，其特征在于，包括以下步骤：
S1.将陶瓷浆料流延成型，制备陶瓷薄膜；
S2.将金属浆料印刷在步骤S1制备的陶瓷薄膜上形成内电极层，烘干后得到印刷有内电极图案的陶瓷薄膜，将印刷有内电极图案的陶瓷薄膜与步骤S1中制备的陶瓷薄膜相互交错层叠、压合，得到层叠体；
S3.将层叠体沿垂直于陶瓷薄膜所在平面的方向切割成多个子模块；
S4.将切割成的子模块进行排粘烧结；
S5.将排粘烧结后的子模块沿垂直于陶瓷薄膜所在平面的方向进行多线切割，将其切割为多个的模片；
S6.将步骤S5得到的模片的切割面进行研磨，使切割面平整，露出内电极；
S7.在模片的表面溅射外电极层；
S8.将步骤S7的模片沿垂直于步骤S6中所述切割面的方向切割，将其切割为单只多层芯片电容器成品。
2.根据权利要求1所述的多层芯片电容器的模块化制备方法，其特征在于：步骤S2中，所述内电极图案呈阵列分布，每个内电极之间留有一定距离的间隙。
3.根据权利要求1所述的多层芯片电容器的模块化制备方法，其特征在于：所述子模块为矩形体，所述模片为矩形体，所述子模块的长度和高度与所述模片的长度和高度对应相等，所述子模块的宽度是所述模片的宽度的整数倍。
4.根据权利要求1所述的多层芯片电容器的模块化制备方法，其特征在于：步骤S7中，所述模片的六个面均溅射外电极层。
5.根据权利要求4所述的多层芯片电容器的模块化制备方法，其特征在于：步骤S8中，还包括切除模片与内电极不连通的四个面的外电极层，留下与内电极连通的两个面的外电极层。
6.根据权利要求1所述的多层芯片电容器的模块化制备方法，其特征在于：步骤S2中，印刷内电极的金属浆料为银金属浆料。
7.根据权利要求1所述的多层芯片电容器的模块化制备方法，其特征在于：步骤S7中，外电极层材料为金。
CN201910569256.7A 2019-06-27 2019-06-27 一种多层芯片电容器的模块化制备方法 Active CN110379624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910569256.7A CN110379624B (zh) 2019-06-27 2019-06-27 一种多层芯片电容器的模块化制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910569256.7A CN110379624B (zh) 2019-06-27 2019-06-27 一种多层芯片电容器的模块化制备方法

Publications (2)

Publication Number Publication Date
CN110379624A CN110379624A (zh) 2019-10-25
CN110379624B true CN110379624B (zh) 2021-08-03

Family

ID=68251232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910569256.7A Active CN110379624B (zh) 2019-06-27 2019-06-27 一种多层芯片电容器的模块化制备方法

Country Status (1)

Country Link
CN (1) CN110379624B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113979739A (zh) * 2021-10-27 2022-01-28 中国科学院上海硅酸盐研究所 复合荧光陶瓷、制备方法及发光器件
CN116759236B (zh) * 2023-05-30 2024-04-02 潮州三环（集团）股份有限公司 一种多层陶瓷电容器的制备方法和应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683016A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
CN103026621A (zh) * 2010-07-22 2013-04-03 Tdk株式会社 层叠型电子部件的制造方法以及层叠型电子部件
CN103500655A (zh) * 2013-10-12 2014-01-08 成都宏明电子科大新材料有限公司 一种平整度高的微波单层陶瓷电容器的制造方法
JP2014143357A (ja) * 2013-01-25 2014-08-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2015076452A (ja) * 2013-10-07 2015-04-20 株式会社村田製作所 コンデンサ素子の製造方法
CN104576054A (zh) * 2013-10-25 2015-04-29 株式会社村田制作所 电子元器件的制造方法
CN105632758A (zh) * 2014-10-30 2016-06-01 陕西盛迈石油有限公司 一种陶瓷电容器用陶瓷基片烧制方法
CN108183024A (zh) * 2016-12-08 2018-06-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法
CN109273259A (zh) * 2018-09-13 2019-01-25 广东风华高新科技股份有限公司 一种多层陶瓷电容器的制备方法
CN109585162A (zh) * 2018-12-29 2019-04-05 广东爱晟电子科技有限公司 低应力单层芯片电容器及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026621A (zh) * 2010-07-22 2013-04-03 Tdk株式会社 层叠型电子部件的制造方法以及层叠型电子部件
CN102683016A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
JP2014143357A (ja) * 2013-01-25 2014-08-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2015076452A (ja) * 2013-10-07 2015-04-20 株式会社村田製作所 コンデンサ素子の製造方法
CN103500655A (zh) * 2013-10-12 2014-01-08 成都宏明电子科大新材料有限公司 一种平整度高的微波单层陶瓷电容器的制造方法
CN104576054A (zh) * 2013-10-25 2015-04-29 株式会社村田制作所 电子元器件的制造方法
CN105632758A (zh) * 2014-10-30 2016-06-01 陕西盛迈石油有限公司 一种陶瓷电容器用陶瓷基片烧制方法
CN108183024A (zh) * 2016-12-08 2018-06-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法
CN109273259A (zh) * 2018-09-13 2019-01-25 广东风华高新科技股份有限公司 一种多层陶瓷电容器的制备方法
CN109585162A (zh) * 2018-12-29 2019-04-05 广东爱晟电子科技有限公司 低应力单层芯片电容器及其制备方法

Also Published As

Publication number Publication date
CN110379624A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
CN110379624B (zh) 一种多层芯片电容器的模块化制备方法
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
CN107517044B (zh) 一种整板smd石英晶体谐振器基板结构及其加工方法
CN109585162B (zh) 低应力单层芯片电容器及其制备方法
CN115384178B (zh) 一种电容器的丝网印刷设备及电容器的制备方法
JP2000340448A (ja) 積層セラミックコンデンサ
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
CN201887726U (zh) 多元联排复合基板、频率器件组以及频率器件
CN111153683B (zh) 一种片式多层陶瓷电容器的制备方法
JPH0563007B2 (zh)
JPH0396207A (ja) 積層セラミック電子部品の製造方法
CN216957612U (zh) 一种采用复合材料加工的合金电阻
JP3493812B2 (ja) セラミック電子部品の製造方法
JPH06231992A (ja) 積層セラミックコンデンサ用グリーン体の製造方法
KR20030039464A (ko) 저온소성세라믹기판을 이용한 다층회로기판의캐비티형성방법과 그 몰드 및 이에 의해 제조된다층회로기판
CN108878148B (zh) 一种多层陶瓷电容器及其制备方法
JP4645962B2 (ja) 多層セラミック基板
KR100586942B1 (ko) 바인더 필름을 이용한 층간 적층방법
JP2946844B2 (ja) 積層セラミックコンデンサの製造方法
JPS63137835A (ja) 焼結セラミツク積層品の製造方法
JPH07135116A (ja) 複合部品及びその製造方法
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JPH02155211A (ja) 積層磁器コンデンサ用グリーンシート
JPH1126279A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant