KR20030039464A - 저온소성세라믹기판을 이용한 다층회로기판의캐비티형성방법과 그 몰드 및 이에 의해 제조된다층회로기판 - Google Patents

저온소성세라믹기판을 이용한 다층회로기판의캐비티형성방법과 그 몰드 및 이에 의해 제조된다층회로기판 Download PDF

Info

Publication number
KR20030039464A
KR20030039464A KR1020010070400A KR20010070400A KR20030039464A KR 20030039464 A KR20030039464 A KR 20030039464A KR 1020010070400 A KR1020010070400 A KR 1020010070400A KR 20010070400 A KR20010070400 A KR 20010070400A KR 20030039464 A KR20030039464 A KR 20030039464A
Authority
KR
South Korea
Prior art keywords
green tape
tape layer
circuit board
cavity
mold
Prior art date
Application number
KR1020010070400A
Other languages
English (en)
Other versions
KR100811138B1 (ko
Inventor
전종인
최혜정
Original Assignee
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리온전기 주식회사 filed Critical 오리온전기 주식회사
Priority to KR1020010070400A priority Critical patent/KR100811138B1/ko
Publication of KR20030039464A publication Critical patent/KR20030039464A/ko
Application granted granted Critical
Publication of KR100811138B1 publication Critical patent/KR100811138B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전기소자 설치용 캐비티가 형성된 회로기판으로 사용되는 저온소성세라믹기판에 있어서, 캐비티의 밑단의 표면을 평탄하게 해주어 칩을 올려 놓기에 용이하며, 캐비티의 직각도가 향상됨으로써 와이어 본딩 등과 같이 모듈과 칩간의 연결시에 거리가 감소함에 따라 사용환경이 고주파일 경우 발생할 가능성이 매우 높은 기생 인덕턴스를 줄여줄 수 있어 신호 처리의 안정화를 도모할 수 있는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판을 제공한다.
그 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법은, 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층(91,92)을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판(90)과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 있어서: 상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판(90)을 순차로 적층하고, 그 캐비티(71,72)에 대응하는 몰드(80)의 돌출부(81,82)를 캐비티(71,72)에 삽입하면서 적층된 상기 적어도 하나의 그린 테이프층의 상면에 열가소성수지로 된 몰드(80)를 설치한 후, 등방압 라미네이션을 수행함으로써 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도를 향상시킬 수 있는 것을 특징으로 한다.

Description

저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판{method of forming cavities in a multilayer circuit board using low temperature cofired ceramic on metal, a mold therefor and a multilayer circuit board manufactured thereby}
본 발명은, 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판에 관한 것으로, 더 상세하게는 전기소자 설치용 캐비티가 형성된 회로기판으로 사용되는 저온소성세라믹기판에 있어서, 캐비티의 밑단의 표면을 평탄하게 해주어 칩을 올려 놓기에 용이하며, 캐비티의 직각도가 향상됨으로써 와이어 본딩 등과 같이 모듈과 칩간의 연결시에 거리가 감소함에 따라 사용환경이 고주파일 경우 발생할 가능성이 매우 높은 기생 인덕턴스를 줄여줄 수 있어 신호 처리의 안정화를 도모할 수 있는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판에 관한 것이다.
저온소성세라믹기판(LTCCM: LOW TEMPERATURE COFIRED CERAMIC ON METAL)은, 금속제의 기판과 그 기판의 표면상에 적합한 결합 재료에 의해 결합된 유리계의 몸체를 포함하여 구성된다.
그 몸체는 함께 용융되는 다수의 층 또는 단일 유리층으로 구성된다. 몸체가 다수의 그린 테이프층으로 형성되는 때에는 다수의 그린 테이프층은 압착(colamination)공정에 의해 기판상에 결합된다. 즉, 그린 테이프층내의 유리가 용융되는 온도로 소결됨으로써 액체용액이 가장 먼저 증발하고 레신은 유리 구조물을 기판에 결합시키게 되며, 그린 테이프층내의 유리는 함께 용융되어 기판에 결합된 유리 몸체를 형성한다.
이러한 배면기판의 다중층 구조물에 적합한 재료는 코오디어라이트 충진제(900-925℃ 소결 온도) 몸체를 가진 MgO-Al2O3-SiO2유리로 구성된 기판으로서 구리-몰리부덴-구리로 구성된 샌드위치층; 포스테라이트와 코오디어라이트(825-850℃ 소결온도)를 가진 Mg0-ZnO-B2O3으로 구성된 코바아 금속 기판; 및 납 붕규산 유리와 알루미나 충진제(775-800℃ 소결온도) 몸체를 가진 구리-스테인레스 강철-구리로 구성된 금속 샌드위치층을 포함한다. 다른 기판 재료는 니켈, 구리-니켈-구리및 스테인레스 강철을 포함한다.
상술한 구성의 LTCC/LTCC-M을 적용하여 적층시킨 멀티칩 모듈용 적층체를 제조하는 경우에 칩이 부착되는 부위에 캐비티(cavity)를 형성시켜 칩을 부착하게 되는데, 이 때 캐비티를 형성시킨 적층체는 라미네이션 공정을 거친 후 소성하여 제품화된다.
캐비티를 라미네이션하는 방법은, 우선 그린 테입을 원하는 패턴으로 펀칭한 후 라미네이션용 지그를 사용하여 정렬하여 적층을 하면 되는 것으로서, 이때 중요한 것은 라미네이터로 일축압을 가하는데 보통 90℃에서 4-6ton의 압력으로 라미네이션을 실시한다.
상술한 소성체를 제조하는 공정에 있어 주로 사용되는 등방압 라미네이션의 경우 패킹용 필름에 의해 캐비티의 형상이 특히 캐비티의 윗단 모서리부분에서 변형이 발생하고, 이 변형형상이 소성공정에까지 이어져 결국 소성체의 캐비티 형상이 변형되게 되는 문제가 야기된다.
또한, 캐비티의 밑단까지 등방압력이 전달되지 않아 소성한 후 캐비티의 밑단을 관찰하면, 매우 심한 굴곡(undulation)이 발생함은 주지의 사실이다.
이러한 캐비티에 변형이 발생하기 때문에 캐비티가 형성되어 있는 LTCC 적층체에는 주로 일축압 라미네이션 공정이 채용되며, 이러한 일축압 라미네이션 공정을 적용하여 캐비티가 존재하는 적층체를 라미네이션하면, LTCC 적층체의 구조에 따라 캐비티 내부에 즉, 캐비티 밑단이나 모서리 부분에 라미네이션 압력이 충분히 균일하게 전달되지 못하게 되어 구조의 변형이 발생하게 된다는 문제가 있다. 이러한 경우에는 특수한 일축압 라미네이션 장비를 사용해야 하는 문제가 있고, 이 또한 캐비티의 직각도나 밑단의 균일성에는 충분히 만족할 만한 결과를 얻지 못하고 있는 것이 사실이지만, 현실적으로 캐비티가 존재하는 LTCC 적층체의 라미네이션 공정에 위와 같은 특수한 일축압 라미네이션 장비를 사용하여 진행하고 있는 실정이다.
따라서, 본 발명에서는 이러한 문제를 해결하기 위한 것으로, 전기소자 설치용 캐비티가 형성된 저온소성세라믹기판에 있어서, 캐비티의 밑단의 표면을 평탄하게 해주어 칩을 올려 놓기에 용이하며, 캐비티의 직각도가 향상됨으로써 와이어 본딩 등과 같이 모듈과 칩간의 연결시에 거리가 감소함에 따라 사용환경이 고주파일 경우 발생할 가능성이 매우 높은 기생 인덕턴스를 줄여줄 수 있어 신호 처리의 안정화를 도모할 수 있는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판을 제공하는 데에 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른, 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법을 설명하기 위한 분해사시도,
도 2는 본 발명에 따라 등방압 라미네이션 공정을 위해 적층된 상태를 도시한 단면도,
도 3은 본 발명에 따라 제조된 저온소성세라믹기판을 이용한 다층회로기판의 구조를 도시한 도 2와 유사한 단면도.
<도면의 주요 부분에 대한 부호 설명>
70: 다중 그린 테이프층71,72: 캐비티
80: 몰드81,82: 돌출부
90: 금속기판91,92,93: 그린 테이프층
100: 저온소성세라믹기판
이러한 목적을 달성하기 위해 본 발명의 일실시예에 따른 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법은, 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 있어서: 상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층하고, 그 캐비티에 대응하는 몰드의 돌출부를 캐비티에 삽입하면서 적층된 상기 적어도 하나의 그린 테이프층의 상면에 열가소성수지로 된 몰드를 설치한 후, 등방압 라미네이션을 수행하고, 몰드를 제거한 후, 소성시킴으로써 캐비티의 모서리 부분의 직각도와 밑단의 평활도를 향상시킬 수 있는 것을 특징으로 한다.
또한, 본 발명의 다른 범주에 따른 저온소성세라믹기판을 이용한 다층회로기판은, 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 제조되는 저온소성세라믹기판을 이용한 다층회로기판에 있어서: 상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층하고, 그 캐비티에 대응하는 몰드의 돌출부를 캐비티에 삽입하면서 적층된 상기 적어도 하나의 그린 테이프층의 상면에 열가소성수지로 된 몰드를 설치한 후, 등축압 라미네이션을 수행하고, 몰드를 제거한 후, 소성시킴으로써 등방압 라미네이션에 의해 제조되고, 캐비티의 모서리 부분의 직각도와 밑단의 평활도가 높은 것을 특징으로 한다.
또, 본 발명의 다른 범주에 속하는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법용 몰드는, 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 있어서: 캐비티의 모서리 부분의 직각도와 밑단의 평활도가 높도록 등방압 라미네이션에 의해 제조하기 위해서 상기 적어도 하나의 그린 테이프층의 상면에 설치되고, 상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층시킨 후, 소성전에 그 캐비티에 삽입되는 돌출부를 하면에 지니며, 열가소성수지로 된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1에는 본 발명의 일실시예에 따른, 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법을 설명하기 위한 분해사시도가 도시되며, 도에는 도4의 각 구성요소들을 적층된 소성전 상태가 단면도로 도시되고, 도 3에는 본 발명에 따라 제조된 저온소성세라믹기판을 이용한 다층회로기판의 구조가 단면도로 도시된다.
도 1 및 도 2에서, 적어도 하나의 그린 테이프층(91,92)은, 바인더내에 유리 입자가 분산되어 테이프 형태로 형성된 것으로, 다중층인 그린 테이프층 구조물(70)을 형성하며, 그 그린 테이프층 구조물(70)에 형성되는 전기소자의 설치공, 리드선의 통과공(설치공) 등을 위한 적어도 하나의 캐비티(71,72)는, 각 각 그린 테이프층(91 또는 92)에 프레스가공, 캐스팅가공, 롤링가공 등에 의해 관통공을 형성하여 이들을 적층시킴으로써 형성된다. 도 2 및 도 3에서 저온소성세라믹기판(100)은 다수의 그린 테이프층(91,92,93)과 금속기판(90)으로 구성되는 것이 도시되지만, 본 발명은, 하나의 그린 테이프층(91 또는 92)으로 구성된 저온소성세라믹기판(100)에도 적용될 수 있으며, 다수의 그린 테이프층(91,92)들만으로 구성된 것에도 적용될 수 있다. 캐비티(71,72)는, 하나의 그린 테이프층(91 또는 92)에 형성된 관통공 내지 홈일 수도 있으며, 각각 관통공을 지니는 다수의 그린 테이프층(91,92)의 관통공에 의해 형성되는 관통공 내지 홈일 수도 있을 뿐만 아니라, 도 2에서 좌측에 도시한 바와 같이 단이 없는 관통공 내지는 홈일 수도 있으며, 우측에 도시된 바와 같이 전기소자 등의 배치를 위한 단이 있는 관통공 내지는 홈일 수도 있다. 즉, 본 발명에서 캐비티(71,72)는 특별한 제한을 가지는 것은 아니다.
이와 같은 그린 테이프층 구조물(70)은, 금속기판(90)과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판으로 제조된다.
도 1 및 도 2에서 본 발명의 일실시예에 따라서는 소성전에 상기 적어도 하나의 그린 테이프층(91,92)을 상부로 하여 다른 그린 테이프층(93) 및/또는 금속기판(90)을 순차로 적층한 상태에서, 그 캐비티(71,72)에 대응하는 몰드(80)의 돌출부(81,82)를 캐비티(71,72)에 삽입하면서 상기 적층된 적어도 하나의 그린 테이프층(91,92)의 상면에 열가소성수지로 된 몰드(80)를 설치한 후, 등축압 라미네이션이 수행된다.
그 등축압 라미네이션은, 물 속에서 동일한 압력을 시편에 가하는 작업이기 때문에 가장 중요한 것이 물의 침투를 막는 것이므로 시편을 진공 팩에 넣고 공기를 제거하는 동시에 팩의 입구를 막아 수분과 공기의 출입을 차단한 후 등축압 라미네이션이 실시된다.
상술한 등축압 라미네이션을 실시한 후, 몰드(80)를 제거하고 종래와 같이, 소성함으로써 본 발명의 저온소성세라믹기판을 이용한 다층회로기판이 제조되는 바, 도 3에 도시된 바와 같이 등방압 라미네이션을 수행하더라도 종래와는 달리 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도를 크게 향상되게 나타났으며, 이에 따라 고가의 일축압 라미네이션 장비를 채용할 필요가 없으며, 그 일축압 라미네이션 장비를 사용한 때보다 월등하게 우수한 것으로 나타났다.
즉, 등방압 라미네이션 공정시 열가소성 수지로 된 몰드(80)가 적층체의 상부층인 그린 테이프층(91)과 캐비티(71,72)의 모서리와 밑단까지 동일한 등방압을 가하여 주게 되어 적층체와 그 캐비티(71,72) 부분의 소성전 단계에 발생하는 응력불균일 문제를 줄여줌으로써 소성시 발생하는 적층체의 구조적 결함을 방지하여 멀티칩 모듈용 LTCC 적층체로 우수한 특성을 지니는 것이다.
또한, 본 발명은, 도 3에 도시된 바와 같이 상술한 방법을 포함하여 제조된 다층회로기판을 제공한다. 그 다층회로기판의 구조적 특징은, 도 3에 도시된 바와 같이, 캐비티(71,72)에 대응하는 몰드(80)의 돌출부(81,82)를 캐비티(71,72)에 삽입하여 소성함으로써 그 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도가 월등하게 높은 것이다.
또, 본 발명에 따른 몰드(80)는, 도 1 및 도 2에 도시된 바와 같이, 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 있어서, 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도가 높도록 등방압 라미네이션에 의해 제조하는 때에 사용되는 것으로서, 상기 적어도 하나의 그린 테이프층(91)의 상면에 설치되고, 상기 적어도 하나의 그린 테이프층(91)을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층시킨 후, 소성전에 그 캐비티(71,72)에 삽입되는 돌출부(81,82)를 하면에 지니는 것이며, 열가소성수지로 제조된다.
상술한 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법을 플라즈마 디스플레이 패널의 배면기판의 제조에 적용될 경우, 다음과 같다.
즉, 상기 저온소성세라믹기판이, 몸체로 사용되도록 상면에 직립형 배리어리브를 가지는 평행하게 배치된 다수의 채널을 포함하며, 내부에 삽입되고 각각의 채널의 기저부를 따라 연장되거나, 채널의 기저 표면을 따라 위치하거나 또는 몸체와 금속기판 사이의 몸체의 후방 표면상에 다수의 전극이 서로 평행하게 프린팅되어 형성된다. 또한, 적색, 녹색 및 청색을 발광하는 형광체가 각각 채널중 하나의 채널 표면상에 코팅되며, 상기 캐비티에 플라즈마 디스플레이 구동 및 제어용 집적 회로 및 커패시터등과 같은 전기 소자가 설치됨으로써 플라즈마 디스플레이 패널의 배면기판로 사용되게 된다.
이상에서 설명한 본 발명의 실시예에 따른 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법과 그 몰드 및 이에 의해 제조된 다층회로기판의 구성과 작용에 의하면, 본 발명의 몰드(80)를 이용하여 그린 테이프층이나 그 그린 테이프층 구조물(70) 또는 저온소성세라믹기판(70)용 적층체를 소성함으로써 전기소자 설치용 캐비티가 형성된 플라즈마 디스플레이 패널용 LTCC-M 배면기판과 같이 회로기판으로 사용되는 저온소성세라믹기판에 있어서, 캐비티의 밑단의 표면을 평탄하게 해주어 칩을 올려 놓기에 용이하며, 캐비티의 직각도가 향상됨으로써 와이어 본딩 등과 같이 모듈과 칩간의 연결시에 거리가 감소함에 따라 사용환경이 고주파일 경우 발생할 가능성이 매우 높은 기생 인덕턴스를 줄여줄 수 있어 신호 처리의 안정화를 도모할 수 있는 등의 효과가 있다.

Claims (6)

  1. 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판(90)과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 있어서:
    상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판(90)을 순차로 적층하고, 그 캐비티(71,72)에 대응하는 몰드(80)의 돌출부(81,82)를 캐비티(71,72)에 삽입하면서 적층된 상기 적어도 하나의 그린 테이프층의 상면에 열가소성수지로 된 몰드(80)를 설치한 후, 등방압 라미네이션을 수행함으로써 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도를 향상시킬 수 있는 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법.
  2. 제 1 항에 있어서, 상기 적층된 몰드(80)와 그린테이프층을 진공 팩에 넣고 공기를 제거하는 동시에 팩의 입구를 막아 수분과 공기의 출입을 차단한 후 등축압 라미네이션을 실시하며, 그 상기 등축압 라미네이션은 물 속에서 동일한 압력을 가하여 실시되는 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성방법.
  3. 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 제조되는 저온소성세라믹기판을 이용한 다층회로기판에 있어서:
    상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층하고, 그 캐비티(71,72)에 대응하는 몰드(80)의 돌출부(81,82)를 캐비티(71,72)에 삽입하면서 적층된 상기 적어도 하나의 그린 테이프층의 상면에 열가소성수지로 된 몰드(80)를 설치한 후, 등방압 라미네이션을 수행하고, 몰드(80)를 제거한 후, 소성시킴으로써 제조되고, 캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도가 높은 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판.
  4. 제 3 항에 있어서, 상기 저온소성세라믹기판(100)이, 몸체로 사용되도록 상면에 직립형 배리어 리브를 가지는 평행하게 배치된 다수의 채널을 포함하며, 내부에 삽입되고 각각의 채널의 기저부를 따라 연장되거나, 채널의 기저 표면을 따라 위치하거나 또는 몸체와 금속기판 사이의 몸체의 후방 표면상에 다수의 제 1 전극이 서로 평행하게 프린팅되어 형성되고, 적색, 녹색 및 청색을 발광하는 형광체가 각각 채널중 하나의 채널 표면상에 코팅되며, 상기 캐비티에 플라즈마 디스플레이 구동 및 제어용 집적 회로 및 커패시터등과 같은 전기 소자가 설치됨으로써 플라즈마 디스플레이 패널의 배면기판으로 사용되는 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판.
  5. 바인더내에서 유리 입자가 분산되어 형성된 적어도 하나의 그린 테이프층을 포함하며, 상기 그린 테이프층에 소자설치공, 리드선의 통과공 등을 위한 적어도 하나의 캐비티가 프레스가공, 캐스팅가공, 롤링가공 등에 의해 형성되며, 다른 그린 테이프층 및/또는 금속기판과 함께 적층시켜 소성시킴으로써 저온소성세라믹기판을 이용한 다층회로기판을 제조하는 방법에 사용되는 것에 있어서:
    캐비티(71,72)의 모서리 부분의 직각도와 밑단의 평활도가 높도록 등방압 라미네이션에 의해 제조하기 위해서 상기 적어도 하나의 그린 테이프층의 상면에 설치되고, 상기 적어도 하나의 그린 테이프층을 상부로 하여 다른 그린 테이프층 및/또는 금속기판을 순차로 적층시켜 등축압 라미네이션을 수행하기 위한 것으로, 그 캐비티(71,72)에 삽입되는 돌출부(81,82)를 하면에 지니는 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성용 몰드.
  6. 제 5 항에 있어서, 상기 몰드는 실리콘 러버인 것을 특징으로 하는 저온소성세라믹기판을 이용한 다층회로기판의 캐비티형성용 몰드.
KR1020010070400A 2001-11-13 2001-11-13 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판 KR100811138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010070400A KR100811138B1 (ko) 2001-11-13 2001-11-13 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010070400A KR100811138B1 (ko) 2001-11-13 2001-11-13 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판

Publications (2)

Publication Number Publication Date
KR20030039464A true KR20030039464A (ko) 2003-05-22
KR100811138B1 KR100811138B1 (ko) 2008-03-07

Family

ID=29569163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070400A KR100811138B1 (ko) 2001-11-13 2001-11-13 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판

Country Status (1)

Country Link
KR (1) KR100811138B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005047334A1 (en) 2003-11-13 2005-05-26 Hanmi Pharmaceutical. Co., Ltd. Igg fc fragment for a drug carrier and method for the preparation thereof
KR100908674B1 (ko) * 2006-06-15 2009-07-22 알프스 덴키 가부시키가이샤 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈
CN114040599A (zh) * 2021-11-30 2022-02-11 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723652B (zh) * 2012-06-25 2014-10-08 中国航天科工集团第二研究院二十三所 一种台阶型ltcc带状线i/o接头的制作方法
CN108695040B (zh) * 2018-08-13 2021-10-08 西南应用磁学研究所 一种带有空气腔体的ltcf器件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529771A (ja) * 1991-07-23 1993-02-05 Fujitsu Ltd セラミツク回路基板およびその製造方法
JP3100796B2 (ja) * 1993-05-14 2000-10-23 松下電器産業株式会社 多層セラミック基板の製造方法
JP3127797B2 (ja) * 1995-09-21 2001-01-29 住友金属鉱山株式会社 コンデンサ内蔵ガラスセラミック基板
JPH0992978A (ja) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
KR970053870A (ko) * 1995-12-23 1997-07-31 김광호 반도체 장치의 저항체
JPH1065341A (ja) * 1996-08-12 1998-03-06 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JP2001118705A (ja) * 1999-10-20 2001-04-27 Rohm Co Ltd チップ型抵抗器
KR100604366B1 (ko) * 1999-12-10 2006-07-25 고등기술연구원연구조합 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
KR100447032B1 (ko) * 2002-12-02 2004-09-07 전자부품연구원 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100566052B1 (ko) * 2003-12-26 2006-03-30 전자부품연구원 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
JP4123278B2 (ja) * 2006-01-23 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005047334A1 (en) 2003-11-13 2005-05-26 Hanmi Pharmaceutical. Co., Ltd. Igg fc fragment for a drug carrier and method for the preparation thereof
WO2005047337A1 (en) 2003-11-13 2005-05-26 Hanmi Pharmaceutical Co., Ltd. A pharmaceutical composition comprising an immunoglobulin fc region as a carrier
KR100908674B1 (ko) * 2006-06-15 2009-07-22 알프스 덴키 가부시키가이샤 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈
CN114040599A (zh) * 2021-11-30 2022-02-11 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法
CN114040599B (zh) * 2021-11-30 2024-03-29 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法

Also Published As

Publication number Publication date
KR100811138B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
US5747931A (en) Plasma display and method of making same
KR100377066B1 (ko) 플라즈마디스플레이와그제조방법
US20090232972A1 (en) Method for the production of a metal-ceramic substrate
EP0428997B1 (en) Method for fabricating multilayer circuits
US20060191714A1 (en) High frequency multilayer circuit structure and method for the manufacture thereof
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
KR20020077187A (ko) 적층 세라믹 기판 제작 방법
KR100811138B1 (ko) 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판
KR100473773B1 (ko) 다층 세라믹 기판 제조 방법
US7240424B2 (en) Method of laminating low temperature co-fired ceramic (LTCC) Material
JPH01115033A (ja) ガス放電表示装置
CN112672505A (zh) Ltcc基板多层通孔堆叠的烧结平坦化的控制方法
GB2222800A (en) Making hybrid circuits
KR20010041630A (ko) 티타늄 지지 기판을 사용하는 양면 세라믹 회로 보드 제조방법
JP4383141B2 (ja) 積層セラミック部品の製造方法
KR100506737B1 (ko) 캐비티를 갖는 세라믹 패키지의 제조방법 및 이 방법에의해 제조된 세라믹 패키지
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP2012019152A (ja) セラミック多層基板の製造方法、及びセラミック多層基板製造方法用の石英ガラス板
KR20030039463A (ko) 플라즈마 디스플레이 패널 제조방법
KR20010055385A (ko) 금속상 저온 동시 소성 세라믹 플라즈마 디스플레이 패널제조 방법
JPH05198459A (ja) 積層セラミック電子部品の製造方法
JP2014029889A (ja) セラミック多層基板、およびセラミック多層基板の製造方法
JPH05283281A (ja) 薄膜コンデンサの製造方法
JPH08330751A (ja) セラミックパッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee