CN109585162A - 低应力单层芯片电容器及其制备方法 - Google Patents
低应力单层芯片电容器及其制备方法 Download PDFInfo
- Publication number
- CN109585162A CN109585162A CN201811629941.6A CN201811629941A CN109585162A CN 109585162 A CN109585162 A CN 109585162A CN 201811629941 A CN201811629941 A CN 201811629941A CN 109585162 A CN109585162 A CN 109585162A
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- ceramic
- low stress
- single layer
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 39
- 239000002356 single layer Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 99
- 239000010410 layer Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims description 22
- 239000012528 membrane Substances 0.000 claims description 18
- 239000011265 semifinished product Substances 0.000 claims description 17
- 238000003475 lamination Methods 0.000 claims description 9
- 238000005245 sintering Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000010345 tape casting Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims 1
- 238000013467 fragmentation Methods 0.000 abstract description 6
- 238000006062 fragmentation reaction Methods 0.000 abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052573 porcelain Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000792 Monel Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明涉及一种低应力单层芯片电容器，所述低应力单层芯片电容器包括陶瓷基片、面电极、底电极以及设于陶瓷基片内部的至少一个缓冲层，所述面电极设于所述陶瓷基片的顶面，所述底电极设于所述陶瓷基片的底面；各缓冲层在垂直于所述陶瓷基片的底面的方向上间隔设置，所述缓冲层为内部中空的呈封闭框形的金属层，其边框沿所述陶瓷基片的侧面布置，并外露于所述陶瓷基片的侧面。本发明还涉及所述低应力单层芯片电容器的制备方法。本发明所述低应力单层芯片电容器的切割面不易发生碎裂，结构完整性好和可靠性高。
Description
技术领域
本发明涉及电子元件技术领域，特别是涉及一种低应力单层芯片电容器及其制备方法。
背景技术
单层陶瓷电容器具有体积小、结构坚固、频率特性优异等特点，用于微波通讯线路及抗EMI器件，与MLCC相比具有等效串联电阻低、介质损耗小和可靠性高的优点。单层陶瓷电容器的基本结构为金属电极-陶瓷介质基片-金属电极三层结构，其常规的制备工艺流程为：流延→叠片→层压切块→排胶→烧结→溅射→电镀→切割。单层陶瓷电容器的制备工艺中，切割一般采用机械切割方式，例如采用旋转刀片切割，然而，由于陶瓷材料脆性大，刀片切割时容易使陶瓷基片的切割面产生碎裂，不利于电容器的结构完整性和可靠性。
发明内容
基于此，本发明的目的在于，提供一种低应力单层芯片电容器，其陶瓷基片的切割面不易发生碎裂，结构完整性好和可靠性高。
本发明采取的技术方案如下：
一种低应力单层芯片电容器，包括陶瓷基片、面电极、底电极以及设于陶瓷基片内部的至少一个缓冲层，所述面电极设于所述陶瓷基片的顶面，所述底电极设于所述陶瓷基片的底面；各缓冲层在垂直于所述陶瓷基片的底面的方向上间隔设置，所述缓冲层为内部中空的呈封闭框形的金属层，其边框沿所述陶瓷基片的侧面布置，并外露于所述陶瓷基片的侧面。
本发明在单层芯片电容器的陶瓷基片中设置缓冲层，该缓冲层为金属层，其在电容器制备中切割陶瓷基片时，能减少切割应力对陶瓷基片的切割面的影响，避免切割面产生碎裂，从而使单层芯片电容器整体结构完好，保证单层芯片电容器的性能和可靠性。同时，通过设置至少一个间隔设置的金属层，能够分散切割应力，防碎裂效果更好。
进一步地，所述缓冲层设于所述陶瓷基片的底部，陶瓷基片底部为刀片最后彻底切断的部位，是最容易发生碎裂的部位，在此处设置缓冲层能更有针对性地防碎裂，并减少不必要的成本。
进一步地，所述缓冲层的分布范围占所述陶瓷基片厚度的1/5～1/3，通过此处设置，能更有针对性地防碎裂，并减少不必要的成本。
进一步地，每相邻两层缓冲层的间距相等，有利于各缓冲层对切割应力的缓冲作用平均化分散。
进一步地，所述缓冲层的厚度为0.5～3微米，可采取丝网印刷法制备。
进一步地，共包括2-5个缓冲层，有利于更好地分散切割应力，提高防碎裂效果，同时减少不必要的缓冲层材料成本。
本发明的另一目的在于，提供上述任一项所述的低应力单层芯片电容器的制备方法，所述制备方法包括如下步骤：
S1：采用流延法将陶瓷浆料制成陶瓷膜；
S2：用金属浆料在步骤S1制得的陶瓷膜表面印刷呈多个封闭框形的缓冲层；
S3：将步骤S1制得的陶瓷膜与至少一个步骤S2得到的陶瓷膜进行叠片、层压，得到各缓冲层间隔设于底部的陶瓷生坯巴块；
S4：将步骤S3得到的陶瓷生坯巴块划切成尺寸更小的陶瓷生坯小块，然后从上至下沿缓冲层的边框中线对陶瓷生坯小块预切割成槽，且所得切槽底部为含缓冲层的预留部，该预留部不切断；
S5：将步骤S4得到的半成品排胶、烧结；
S6：在步骤S5得到的半成品的顶面和底面分别制作面电极和底电极；
S7：沿切槽对步骤S6得到的半成品进行贯穿式切割，切断预留部，得到单个的所述低应力单层芯片电容器。
本发明所述的制备方法中，步骤S1流延法得到的陶瓷膜面积较大，造成S3得到的陶瓷生坯巴块也较大不方便后续步骤的处理，因此在步骤S4中先将陶瓷生坯巴块划切成较小的陶瓷生坯小块，并对得到陶瓷生坯小块预切割成槽，而由于陶瓷生坯具有塑性，所以层压后对其划切和预切割不会产生碎裂，完成步骤S5和S6之后，在步骤S7中再切断预留部，虽然此时切割对象为脆性较大的陶瓷熟料，但由于预留部含可缓冲切割应力的缓冲层，因此切断时能防止碎裂，而且相对于现有技术，对陶瓷熟料的切割厚度大为减少，更有效防止切割面发生碎裂。
进一步地，步骤S1制得的陶瓷膜厚度为5～60微米。
进一步地，步骤S5中，所述排胶是将步骤S4得到的半成品在空气中以250～400℃进行排胶，以保证烧结后的陶瓷均匀致密，所述烧结是将排胶后的半成品以900～1350℃进行烧结。
进一步地，步骤S6中，采用溅射或电镀方式制作面电极和底电极。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为本发明的低应力单层芯片电容器的结构示意图；
图2为本发明的低应力单层芯片电容器的侧视图；
图3为本发明的低应力单层芯片电容器的制备方法流程图；
图4为本发明的制备方法中步骤S2印刷缓冲层的示意图；
图5为本发明的制备方法中步骤S4预切割成槽的示意图；
图6为本发明的制备方法中步骤S7切断预留部后的示意图。
具体实施方式
请参阅图1-2，本发明的低应力单层芯片电容器包括陶瓷基片1、面电极2、底电极3以及设于陶瓷基片1内部的至少一个缓冲层4，所述面电极2设于所述陶瓷基片1的顶面，所述底电极3设于所述陶瓷基片1的底面；各缓冲层4在垂直于所述陶瓷基片1的底面的方向上间隔设置，所述缓冲层4为内部中空的呈封闭框形的金属层，其边框沿所述陶瓷基片1的侧面布置，并外露于所述陶瓷基片1的侧面。
更优地，所述缓冲层4设于所述陶瓷基片1的底部，且所述缓冲层4的分布范围占所述陶瓷基片1厚度的1/5～1/3；每相邻两层缓冲层4的间距相等，有利于各缓冲层对切割应力的缓冲作用平均化分散，每相邻两层缓冲层4的间距具体为5～20微米，适应于电容器的小型化要求；所述缓冲层4的厚度为0.5～3微米；所述缓冲层4可以采用银浆通过丝网印刷法制成。
具体地，低应力单层芯片电容器共包括2-5个缓冲层4。
本实施例中，优选包括4个缓冲层4，所述4个缓冲层4相互平行；所述陶瓷基片1为方形片状结构，所述面电极2覆盖于所述陶瓷基片1的顶面，所述底电极3覆盖于所述陶瓷基片1的底面，且所述面电极2与底电极3的厚度分别为2微米，其材料可以为钛、钨、铂、钴、铜、镍、钯、金、锡中的至少一种金属或任意几种组合而成的合金，对电极金属材料的选择主要取决于金属材料的电性能、机械性能等是否符合元件对金属材料的要求，所述面电极2与底电极3采用溅射或电镀等常用工艺形成；所述缓冲层4的边框沿所述陶瓷基片1的四个侧面布置，其边框的外端面外露于陶瓷基片1的四个侧面并与该四个侧面齐平，具体地，所述缓冲层4的边框的宽度为0.1～1毫米，可以起到对切割应力较大的缓冲作用，又可以提供较大的加工余量从而降低制备步骤S7中切割的对位精度要求，还能节约材料。
请参阅图3-6，本发明的低应力单层芯片电容器的制备方法按如下步骤进行：
S1：采用流延法将陶瓷浆料制成陶瓷膜。
具体地，陶瓷浆料可采用本行业所惯用的工艺技术用陶瓷粉料制备得到，陶瓷粉料可采用电容陶瓷用的Ⅰ类瓷、Ⅱ类瓷或Ⅲ类瓷的粉末配成；制得陶瓷膜的厚度为5～60微米。
S2：用金属浆料在步骤S1制得的陶瓷膜表面印刷呈多个封闭框形的缓冲层40。
具体地，采用的金属浆料可以为银、钯、银钯合金、镍、铜、镍铜合金等的浆料，优选适于与步骤S1制得的陶瓷膜共烧的金属浆料；采用丝网印刷法印刷缓冲层40，且得到的缓冲层40呈纵横交错的方格网状；印刷缓冲层40的厚度为0.5～3微米。
S3：将步骤S1制得的陶瓷膜与至少一个步骤S2得到的陶瓷膜进行叠片、层压，得到各缓冲层40间隔设于底部的陶瓷生坯巴块。
具体地，所述叠片为：先将四个步骤S2得到的陶瓷膜层叠在一起，并使该四个陶瓷膜上的缓冲层40相互间隔，然后在外露的缓冲层40的一侧再层叠多个步骤S1制得的陶瓷膜直至达到电容器所需的厚度；所得陶瓷生坯巴块中相邻两个缓冲层40的间距相等且为5～20微米。
S4：将步骤S3得到的陶瓷生坯巴块划切成尺寸更小的陶瓷生坯小块，然后从上至下沿缓冲层40的边框中线对陶瓷生坯小块预切割成槽，如图4所示，图中点划线为切割线，且所得切槽A底部为含缓冲层40的预留部B，该预留部B不切断，如图5所示。
具体地，划切得到的陶瓷生坯小块为矩形，其长和宽分别优选为2～10毫米，陶瓷生坯小块面积较小，操作起来比较方便，不容易折断，并且烧结时不容易变形，保证烧结后的平整度好；所述切槽A的深度为陶瓷生坯小块的厚度的2/3～4/5，则预留部B的厚度为陶瓷生坯小块的厚度的1/5～1/3；划切和预切割可以采用旋转刀片切割。
S5：将步骤S4得到的半成品排胶、烧结；
具体地，所述排胶是将步骤S4得到的半成品在空气中以250～400℃进行排胶，以保证烧结后的陶瓷均匀致密；所述烧结是将排胶后的半成品在空气中或还原气氛中以900～1350℃进行烧结。
S6：在步骤S5得到的半成品的顶面和底面分别制作面电极2和底电极3。
具体地，采用溅射或电镀方式制作面电极2和底电极3，材料可为钛、钨、铂、钴、铜、镍、钯、金、锡中的至少一种金属或任意几种组合而成的合金，制得的面电极2与底电极3的厚度分别为2微米。
S7：沿切槽对步骤S6得到的半成品进行贯穿式切割，切断预留部B，得到单个的所述低应力单层芯片电容器。
具体地，将半成品的面电极2朝下并用热离胶贴在一衬板上，半成品的底电极3朝上，用旋转刀片沿切槽A从底电极3往下切割，直至切断预留部B，则得到单个的所述低应力单层芯片电容器，缓冲层40被分割成单个电容器中的缓冲层4，如图6所示，最后将电容器从衬板上取下。优选地，切割前在底电极3表面贴上保护胶膜如PVC等，以达到更好的防碎裂效果。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (10)
1.一种低应力单层芯片电容器，包括陶瓷基片、面电极和底电极，所述面电极设于所述陶瓷基片的顶面，所述底电极设于所述陶瓷基片的底面；其特征在于：还包括设于所述陶瓷基片内部的至少一个缓冲层，各缓冲层在垂直于所述陶瓷基片的底面的方向上间隔设置，所述缓冲层为内部中空的呈封闭框形的金属层，其边框沿所述陶瓷基片的侧面布置，并外露于所述陶瓷基片的侧面。
2.根据权利要求1所述的低应力单层芯片电容器，其特征在于：所述缓冲层设于所述陶瓷基片的底部。
3.根据权利要求2所述的低应力单层芯片电容器，其特征在于：所述缓冲层的分布范围占所述陶瓷基片厚度的1/5～1/3。
4.根据权利要求1所述的低应力单层芯片电容器，其特征在于：每相邻两层缓冲层的间距相等。
5.根据权利要求1所述的低应力单层芯片电容器，其特征在于：所述缓冲层的厚度为0.5～3微米。
6.根据权利要求1所述的低应力单层芯片电容器，其特征在于：共包括2-5个缓冲层。
7.权利要求1-6任一项所述的低应力单层芯片电容器的制备方法，其特征在于：包括如下步骤：
S1：采用流延法将陶瓷浆料制成陶瓷膜；
S2：用金属浆料在步骤S1制得的陶瓷膜表面印刷呈多个封闭框形的缓冲层；
S3：将步骤S1制得的陶瓷膜与至少一个步骤S2得到的陶瓷膜进行叠片、层压，得到各缓冲层间隔设于底部的陶瓷生坯巴块；
S4：将步骤S3得到的陶瓷生坯巴块划切成尺寸更小的陶瓷生坯小块，然后从上至下沿缓冲层的边框中线对陶瓷生坯小块预切割成槽，且所得切槽底部为含缓冲层的预留部，该预留部不切断；
S5：将步骤S4得到的半成品排胶、烧结；
S6：在步骤S5得到的半成品的顶面和底面分别制作面电极和底电极；
S7：沿切槽对步骤S6得到的半成品进行贯穿式切割，切断预留部，得到单个的所述低应力单层芯片电容器。
8.根据权利要求7所述的低应力单层芯片电容器的制备方法，其特征在于：步骤S1制得的陶瓷膜厚度为5～60微米。
9.根据权利要求7所述的低应力单层芯片电容器的制备方法，其特征在于：步骤S5中，所述排胶是将步骤S4得到的半成品在空气中以250～400℃进行排胶，所述烧结是将排胶后的半成品以900～1350℃进行烧结。
10.根据权利要求7所述的低应力单层芯片电容器的制备方法，其特征在于：步骤S6中，采用溅射或电镀方式制作面电极和底电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811629941.6A CN109585162B (zh) | 2018-12-29 | 2018-12-29 | 低应力单层芯片电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811629941.6A CN109585162B (zh) | 2018-12-29 | 2018-12-29 | 低应力单层芯片电容器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109585162A true CN109585162A (zh) | 2019-04-05 |
| CN109585162B CN109585162B (zh) | 2020-11-17 |
Family
ID=65932326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811629941.6A Active CN109585162B (zh) | 2018-12-29 | 2018-12-29 | 低应力单层芯片电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585162B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
| CN111180204A (zh) * | 2019-12-31 | 2020-05-19 | 广东爱晟电子科技有限公司 | 一种应力缓冲金属电极结构芯片电容 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1420576A (zh) * | 2001-11-21 | 2003-05-28 | 日本电池株式会社 | 蓄电池 |
| CN1728926A (zh) * | 2005-07-26 | 2006-02-01 | 邬明晖 | Smd元器件陶瓷封装壳座制备方法 |
| US20080137261A1 (en) * | 2004-11-04 | 2008-06-12 | Showa Denko K.K. | Jig For Producing Capacitors, Apparatus For Producing Capacitors And Method For Producing Capacitors |
| JP2009267320A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| CN102013320A (zh) * | 2010-10-22 | 2011-04-13 | 广东风华高新科技股份有限公司 | 一种单层电容器及其制备方法 |
| CN103120034A (zh) * | 2010-10-08 | 2013-05-22 | 日本特殊陶业株式会社 | 多图案化布线基板及其制造方法 |
| CN106935397A (zh) * | 2015-12-31 | 2017-07-07 | 昆山萬豐電子有限公司 | 一种单层陶瓷电容器或单层压敏电阻器的制造方法 |
| CN107316744A (zh) * | 2017-07-13 | 2017-11-03 | 中国振华集团云科电子有限公司 | 一种片式多层金电极芯片电容器及其制备方法 |
| CN107517044A (zh) * | 2017-08-10 | 2017-12-26 | 烟台明德亨电子科技有限公司 | 一种整板smd石英晶体谐振器基板结构及其加工方法 |
-
2018
- 2018-12-29 CN CN201811629941.6A patent/CN109585162B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1420576A (zh) * | 2001-11-21 | 2003-05-28 | 日本电池株式会社 | 蓄电池 |
| US20080137261A1 (en) * | 2004-11-04 | 2008-06-12 | Showa Denko K.K. | Jig For Producing Capacitors, Apparatus For Producing Capacitors And Method For Producing Capacitors |
| CN1728926A (zh) * | 2005-07-26 | 2006-02-01 | 邬明晖 | Smd元器件陶瓷封装壳座制备方法 |
| JP2009267320A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| CN103120034A (zh) * | 2010-10-08 | 2013-05-22 | 日本特殊陶业株式会社 | 多图案化布线基板及其制造方法 |
| CN102013320A (zh) * | 2010-10-22 | 2011-04-13 | 广东风华高新科技股份有限公司 | 一种单层电容器及其制备方法 |
| CN106935397A (zh) * | 2015-12-31 | 2017-07-07 | 昆山萬豐電子有限公司 | 一种单层陶瓷电容器或单层压敏电阻器的制造方法 |
| CN107316744A (zh) * | 2017-07-13 | 2017-11-03 | 中国振华集团云科电子有限公司 | 一种片式多层金电极芯片电容器及其制备方法 |
| CN107517044A (zh) * | 2017-08-10 | 2017-12-26 | 烟台明德亨电子科技有限公司 | 一种整板smd石英晶体谐振器基板结构及其加工方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
| CN110379624B (zh) * | 2019-06-27 | 2021-08-03 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
| CN111180204A (zh) * | 2019-12-31 | 2020-05-19 | 广东爱晟电子科技有限公司 | 一种应力缓冲金属电极结构芯片电容 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109585162B (zh) | 2020-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3926746A (en) | Electrical interconnection for metallized ceramic arrays | |
| US3518756A (en) | Fabrication of multilevel ceramic,microelectronic structures | |
| CN103219151B (zh) | 多层陶瓷电子元件及其制造方法 | |
| KR100204345B1 (ko) | 더어미스터 | |
| CN103377826B (zh) | 多层陶瓷电子元件及其制造方法 | |
| TW562737B (en) | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body | |
| CN103718288A (zh) | 陶瓷基板及其制造方法 | |
| CN109585162A (zh) | 低应力单层芯片电容器及其制备方法 | |
| JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
| CN103887067A (zh) | 多层陶瓷电子部件及其制造方法 | |
| JPH09266130A (ja) | 積層コンデンサ | |
| JPH09260206A (ja) | 積層コンデンサ | |
| WO2019029132A1 (zh) | 一种整板smd石英晶体谐振器基板结构及其加工方法 | |
| CN209544336U (zh) | 一种提高平整度的陶瓷封装基板组合板 | |
| US20230245832A1 (en) | Ceramic electronic device and manufacturing method of the same | |
| CN206611637U (zh) | 在陶瓷基板上制作多层精密线路的产品结构 | |
| JP4277012B2 (ja) | 多数個取り配線基板 | |
| CN103515093A (zh) | 一种具有内部互连结构的片式电容及其制备方法 | |
| JPH09129477A (ja) | 積層コンデンサ | |
| CN206313103U (zh) | 一种具有高成品率的ltcc滤波器 | |
| JP2001179731A (ja) | セラミック製配線基板及びその製造方法 | |
| JPH09260204A (ja) | 積層コンデンサ | |
| CN100568423C (zh) | 高频介质电容器及其制备方法 | |
| JP3148387B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2007258264A (ja) | 集合基板および個別基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200612 Address after: 526070 room 319, 3 / F, Mingxuan garden, oxygen bar, 39 District, Kengkou new town, Dinghu District, Zhaoqing City, Guangdong Province Applicant after: Guangdong Xinsheng Electronic Technology Co., Ltd Address before: 526020 Tangxia industrial district, Zhaoqing Town, Duanzhou District, Guangdong, China Applicant before: EXSENSE ELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |