CN103219151B - 多层陶瓷电子元件及其制造方法 - Google Patents

多层陶瓷电子元件及其制造方法 Download PDF

Info

Publication number
CN103219151B
CN103219151B CN201210371994.9A CN201210371994A CN103219151B CN 103219151 B CN103219151 B CN 103219151B CN 201210371994 A CN201210371994 A CN 201210371994A CN 103219151 B CN103219151 B CN 103219151B
Authority
CN
China
Prior art keywords
thickness
external electrode
electrode
ceramic main
electric capacity
Prior art date
Application number
CN201210371994.9A
Other languages
English (en)
Other versions
CN103219151A (zh
Inventor
全炳俊
李圭夏
具贤熙
金昶勋
朴明俊
Original Assignee
三星电机株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020120005750A priority Critical patent/KR102029468B1/ko
Priority to KR10-2012-0005750 priority
Application filed by 三星电机株式会社 filed Critical 三星电机株式会社
Publication of CN103219151A publication Critical patent/CN103219151A/zh
Application granted granted Critical
Publication of CN103219151B publication Critical patent/CN103219151B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Abstract

提供一种多层陶瓷电子元件,该多层陶瓷电子元件包括:陶瓷主体;多个内电极,该多个内电极层压在所述陶瓷主体内;以及外电极,该外电极形成在所述陶瓷主体的外表面上并与所述内电极电连接,其中,所述外电极的平均厚度为小于或等于10μm,并且当所述外电极在所述陶瓷主体的中间部分沿厚度方向的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形成区域的厚度的25%的点处的所述外电极31和32的厚度为T1时,满足0.8≤|T1/Tc|≤1.0,所述内电极在所述电容形成区域内层压以形成电容。

Description

多层陶瓷电子元件及其制造方法

[0001] 相关申请交叉引用

[0002] 本申请要求于2012年1月18日向韩国知识产权局提交的韩国专利申请No . 10-2012-0005750的优先权,该申请公开的内容作为参考结合于此。

技术领域

[0003] 本发明涉及具有高容量的多层陶瓷电子元件,通过降低外电极中的厚度偏差,该 多层陶瓷电子元件具有良好的可靠性,同时具有更薄的外电极。 现有技术

[0004] 目前,随着电子产品的尺寸减小,多层陶瓷电子元件也被要求减小尺寸,但具有大 的电容量。

[0005] 因此,已经尝试各种方法来使得介电层和内电极更薄且更加多层化,并且,近来, 已经制作出了其中层压了增大的量的薄介电层的多层陶瓷电子元件。

[0006] 另外,由于还要求外电极变得更薄,这潜在地导致了电镀液穿过外电极渗入基片 的缺陷,因而难以减小多层陶瓷元件的尺寸。

[0007] 具体地,当外电极的形状不均勾(uniform)时,电镀液渗入外电极的较薄部分的可 能性进一步增大,导致无法获得安全的可靠性。

[0008] 因此,当大电容产品相对较小时,其外电极的形状是关键因素。

发明内容

[0009] 本发明的一个方面提供一种高容量多层陶瓷电子元件,提供减小外电极的厚度偏 差,该高电容多层陶瓷电子元件具有良好可靠性,同时具有较薄的外电极。

[0010] 根据本发明的一个方面,提供一种多层陶瓷电子元件,该多层陶瓷电子元件包括: 陶瓷主体;多个内电极,该多个内电极层压在所述陶瓷主体内;以及外电极,该外电极形成 在所述陶瓷主体的外表面上并与所述内电极电连接,其中,所述外电极的平均厚度为小于 或等于10M1,并且当所述外电极在所述陶瓷主体的中间部分沿厚度方向的厚度为Tc,且在 沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形成区域的厚度的25%的 点处的所述外电极的厚度为T1时,满足0.8< I T 1/Tc I < 1.0,所述内电极在所述电容形成区 域内层压以形成电容。

[0011] 当所述外电极在所述陶瓷主体的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0012] 所述外电极包括小于或等于总重的60wt%的导电金属。

[0013] 所述导电金属为选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0014] 根据本发明的另一方面,提供一种多层陶瓷电子元件,该多层陶瓷电子元件包括: 陶瓷主体;多个内电极,该多个内电极层压在所述陶瓷主体内;以及外电极,该外电极形成 在所述陶瓷主体的外表面上并与所述内电极电连接,其中,所述外电极的平均厚度为小于 或等于10M1,并且当所述外电极在所述陶瓷主体的中间部分的沿厚度方向的厚度为Tc,且 所述外电极在其中层压所述内电极以形成电容的所述陶瓷主体的最外内电极处的厚度为 T2 时,满足O · I T2/Tc 1 · O。

[0015] 当所述外电极在所述陶瓷主体的边缘部分的最薄点为T3时,满足0.I T3/Tc I < 1.0。

[0016] 所述外电极包括小于或等于总重的60wt%的导电金属。

[0017] 所述导电金属为选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0018] 根据本发明的另一方面,提供一种多层陶瓷电子元件,该多层陶瓷电子元件包括: 陶瓷主体;多个内电极,该多个内电极层压在所述陶瓷主体内;以及外电极,该外电极形成 在所述陶瓷主体的外表面上并与所述内电极电连接,其中,所述外电极的平均厚度为小于 或等于10M1,并且当所述外电极在所述陶瓷主体的中间部分沿厚度方向的厚度为Tc,在沿 厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形成区域的厚度的25%的点 处的所述外电极的厚度为Tl时,所述内电极在所述电容形成区域内层压以形成电容,且所 述外电极在其中层压所述内电极以形成电容的的所述陶瓷主体的最外内电极处的厚度为 T2,满足0.8彡 |T1/Tc| 彡1.0和0.5彡 |T2/Tc| 彡1.0。

[0019] 当所述外电极在所述陶瓷主体的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0020] 所述外电极包括小于或等于总重的60wt%以下的导电金属。

[0021] 所述导电金属为选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0022] 根据本发明的另一方面,提供一种制作多层陶瓷电子元件的方法,该方法包括:制 备陶瓷主体,该陶瓷主体包括介电层和多个第一内电极和第二内电极,该多个第一内电极 和第二内电极彼此相对地设置并使每个所述介电层插入所述第一内电极和第二内电极之 间;制备用于外电极的导电糊,该导电糊包括导电金属;将所述用于外电极的导电糊涂覆到 所述陶瓷主体的端部,以使所述陶瓷主体与所述内电极电连接;以及烧结所述陶瓷主体,以 形成外电极;其中,所述外电极的平均厚度为小于或等于ΐ〇μπι,并且当所述外电极在所述陶 瓷主体的中间部分沿厚度方向的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相 距所述陶瓷主体的电容形成区域的厚度的25%的点处的所述外电极的厚度为Tl时,满足0.8 <|T1/Tc I <1.0,所述内电极在所述电容形成区域内层压以形成电容。

[0023] 当所述外电极在其中形成所述内电极的所述陶瓷主体的最外内电极处的厚度为 T2时,可以满足0.5$ |T2/Tc|<1.0。

[0024] 当所述外电极在所述陶瓷主体的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0025] 所述导电金属为选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0026] 所述外电极包括小于或等于总重的60wt%以下的导电金属。

附图说明

[0027] 通过下面参考附图的详细说明,将更清楚地理解本发明的上述和其他方面、特征 和其他优点,附图中:

[0028] 图1是示意地显示根据本发明的第一实施方式到第三实施方式的多层陶瓷电容器 (MLCC)的立体图;

[0029] 图2是沿图1中B-B’线截取的横截面图;

[0030] 图3是图2中“A”部的根据本发明的第一实施方式的放大图;

[0031] 图4是图2中“A”部的根据本发明的第二实施方式的放大图;

[0032] 图5是图2中“A”部的根据本发明的第三实施方式的放大图;

[0033] 图6是显示制作根据本发明的第四实施方式的MLCC的步骤的视图。

具体实施方式

[0034] 本发明的实施方式将参照附图予以详细说明。但是,本发明可以通过多种不同的 形式实施而不应被理解为仅限于上述实施方式。相反地,提供这些实施方式使得公开充分 且完整,并且对本领域技术人员充分地表述本发明的范围。附图中,为了清楚起见,元件的 形状和尺寸可能会被放大,并且将统一使用相同的附图标记来表述相同或相似的元件。

[0035] 图1是示意地显示根据本发明的第一实施方式到第三实施方式的多层陶瓷电容器 (MLCC)的立体图。

[0036] 图2是沿图1中B-B’线截取的截面图。

[0037] 图3是图2中“A”部的根据本发明的第一实施方式的放大视图。

[0038] 参照图1至图3,根据本发明的第一实施方式的多层陶瓷电子元件可以包括:陶瓷 主体10;多个内电极21和22,该多个内电极21和22层压在陶瓷主体内;以及外电极31和32, 该外电极31和32形成在陶瓷主体10的外表面上并与内电极21和22电连接,其中,外电极31 和32的平均厚度为小于或等于ΙΟμπι,并且当外电极31和32在陶瓷主体10的中间部分沿厚度 方向的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形 成区域的厚度的25%的点处的所述外电极31和32的厚度为T1时,满足0.8 < I TI /Tc I < 1.0, 所述内电极在所述电容形成区域内层压以形成电容。

[0039] 当外电极31和32的位于陶瓷主体10的边缘部的最薄点为T3时,可以满足0.2$ T3/Tc| ^1.0〇

[0040] 外电极31和32可以包括小于或等于总重的60wt%的导电金属。

[0041 ] 导电金属可以是选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0042] 下文将说明根据本发明的一种实施方式的多层陶瓷电子元件,具体地,将以多层 陶瓷电容器(MLCC)作为多层陶瓷电子元件的例子,但本发明不限于此。

[0043] 陶瓷主体10可以具有长方体形状。

[0044] 另外,在根据本发明的MLCC中,定义“长度方向”为图1中的“L”方向,“宽度方向”为 图1中的“W”方向,“厚度方向”为图1中的T方向。这里,“厚度方向”可以具有与介电层堆叠 的“层压方向”相同的概念。

[0045] 根据本发明的第一实施方式,用于形成陶瓷主体10的原材料不作特别限定,只要 能够获得足够的容量即可。例如,原材料可以是例如钛酸钡(BaTiO3)的粉末。

[0046] 根据本发明的目的,各种材料例如陶瓷添加剂、有机溶剂、增塑剂、结合剂 (bonding agent)、分散剂等可以作为用于陶瓷主体10的材料而添加到所述粉末如钛酸钡 (BaTiO3)中。

[0047] 用于形成第一内电极21和第二内电极22的材料不作特别限定。例如,内电极21和 22可以通过使用由银(Ag)、铅(Pb)、铂(Pt)、镍(Ni)和铜(Cu)中的一个或多个材料形成的导 电糊(conductive paste)形成。

[0048] 根据本发明的第一实施方式的MLCC可以包括与多个内电极21和22电连接的外电 极31和32。

[0049] 外电极31和32可以与内电极21和22电连接,以形成电容。

[0050] 根据本发明的第一实施方式,外电极31和32的平均厚度为小于或等于ΙΟμπι,并且 当平均厚度超过IOym时,由于外电极相对较厚,即使在外电极的厚度出现偏差的情况下,夕卜 电极的可靠性也不会受损。

[0051] 参考图2和图3,当外电极31和32在陶瓷主体10的中间部分沿厚度方向的厚度为 Tc,且在沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形成区域的厚度 的25%的点处的所述外电极31和32的厚度为T1时,满足0.8 < I TI /Tc I < 1.0,所述内电极在 所述电容形成区域内层压以形成电容。

[0052] 外电极31和32在陶瓷主体10的中间部分沿厚度方向的厚度为Tc指,沿陶瓷主体10 的长度方向从陶瓷主体10的沿厚度方向的中间点起始所画的虚拟线上的外电极31和32的 厚度。

[0053] 另外,内电极21和22在该电容形成区域内层压以形成电容,该电容形成区域的中 间部分指陶瓷主体10的沿电容形成区域中的厚度方向的中间部分。

[0054] 电容形成区域可以指内电极21和22在陶瓷主体10内层压的区域。

[0055] 厚度Tl为在沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形 成区域的厚度的25%的点处的所述外电极31和32的厚度,所述内电极在所述电容形成区域 内层压以形成电容,该厚度Tl可以是沿陶瓷主体10的长度方向从所述位置起始所画的虚拟 线上的外电极31和32的厚度。

[0056] 根据本发明的第一实施方式,Tc和Tl可以满足关系0.I Tl/Tc I < 1.0。

[0057] 由于I Tl/Tc I的比满足0.8彡I Tl/Tc I .0,因而厚度Tc与厚度Tl之间的偏差得以 减小,该厚度Tc为外电极31和32在陶瓷主体10的中间部分沿厚度方向的厚度,该厚度Tl为 外电极31和32在与其中层压内电极21和22以用于电容形成的电容形成区域的电容形成区 域的中间部分沿电容形成区域的厚度方向相距陶瓷主体10的厚度(S)的25%的位置的厚度, 因而防止了可靠性下降。

[0058] 当I Tl /Tc I的比小于0.8时,由于外电极31和32的厚度偏差相对较大,则电镀液可 以渗入其较薄部分中,从而降低可靠性。

[0059] 当外电极31和32在陶瓷主体10的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0060] 外电极31和32在陶瓷主体10的边缘部分的最薄点的厚度T3可以指外电极31和32 的形成在陶瓷主体10的边缘部分的区域处的区域的最薄厚度。

[0061] 由于I T3/Tc I的比满足0.2彡I T3/Tc I彡1.0,外电极31和32在陶瓷主体10的中间部 分沿厚度方向的厚度Tc与外电极31和32在陶瓷主体10的边缘部分的最薄点的厚度T3之间 的偏差得以降低,因而防止了可靠性下降。

[0062] 当I T3/Tc I的比小于0.2时,外电极31和32的厚度偏差相对较大,从而允许电镀液 渗入较薄部分中,降低了可靠性。

[0063] 为了测量外电极31和32的厚度,如图2所示,可以通过使用扫描电子显微镜(SEM) 扫描图2所示的MLCC的沿长度方向的横截面图像来进行测量。

[0064] 具体地,对于通过利用SEM如图2所示在沿宽度(W)方向截取的MLCC的中间部分沿 长度和厚度(L-T)方向扫描的MLCC的横截面图像所提取的外电极区域来说,可以测量外电 极横截面的每个点的厚度。

[0065] 外电极31和32可以形成为包括与内电极的材料相同的导电金属,但本发明不限于 此。例如,导电材料可以是选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0066] 外电极31和32可以通过涂覆导电糊来形成,所述导电糊通过向导电金属添加玻璃 熔块(glass frit)并随后对其进行烧结来制备,并且可以在烧结好的外电极31和32上另外 形成镀层(plated layer) 41 和42。

[0067] 如上所述,在根据本发明的第一实施方式的MLCC中,夕卜电极31和32可以包括含量 小于或等于总重的60wt%的导电金属,从而减小外电极31和32在陶瓷主体10的沿厚度方向 的中间区域的厚度Tc与外电极31和32的各点的厚度Tl和T3之间的偏差。

[0068] 具体地,根据本发明的第一实施方式,由于外电极31和32包括含量小于或等于总 重的60wt%的导电金属,外电极31和32的各点的厚度满足关系0.8彡I Tl/Tc 1.0和0.2彡 T3/Tc| ^1.0〇

[0069] 也就是说,由于在形成外电极31和32时涂覆的、包括含量小于或等于总重的60wt% 的导电金属的导电糊具有相对低粘度的物理性质,可以减小涂覆的导电糊的厚度,并且可 以减小在形成外电极31和32时的厚度偏差。

[0070] 当外电极31和32包括含量超过总重的60wt%的导电金属时,可以增加在形成外电 极31和32时涂覆的导电糊的粘度,从而致使无法减小涂覆的导电糊的厚度,且无法减小厚 度的偏差,从而降低了可靠性。

[0071] 另外,由于外电极31和32是通过使用具有低粘度的导电糊形成的,因而外电极的 构造可能不均匀,这里,并不特别限定用于使外电极的构造均匀的方法。例如,通过使用能 够被容易地去除的有机涂层膜(coating fi Im)来获得均匀的外电极,可以将外电极的构造 中不均匀区域的形成控制到相对来说最小。

[0072] 在上述方法中,在陶瓷主体10上形成外电极31和32之前,可以在陶瓷主体10的表 面上形成能够被容易地去除的有机涂层膜。

[0073] 接下来,可以进行从陶瓷主体10的形成有外电极31和32的部分上去除有机涂层膜 的步骤。

[0074] 然后,可以进行对陶瓷主体10的表面涂覆导电糊以形成外电极31和32的步骤。

[0075] 最后,可以从陶瓷主体10的形成有外电极31和32的表面去除有机涂层膜(从而去 除有机涂层膜),还包括从用于外电极的导电糊在所述陶瓷主体上流过的部分上去除有机 涂层膜。

[0076] 图4是图2中“A”部的根据本发明的第二实施方式的放大图。

[0077] 参考图4,根据本发明的第二实施方式的多层陶瓷电子元件可以包括:陶瓷主体 10;多个内电极21和22,该多个内电极21和22在陶瓷主体10内层压;以及外电极31和32,该 外电极31和32形成在陶瓷主体10的外表面上并与内电极21和22电连接,其中,外电极31和 32的平均厚度为小于或等于ΙΟμπι,并且当外电极31和32在陶瓷主体10的中间部分沿厚度方 向的厚度为Tc,且外电极31和32在其中层压内电极21和22以形成电容的陶瓷主体10的最外 (outermost)内电极处的厚度为T2时,满足0 · 5彡I T2/Tc I彡1 · 0〇

[0078] 当外电极31和32在陶瓷主体10的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0079] 外电极可以包括小于或等于总重的60wt%以下的导电金属。

[0080] 导电金属可以是选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一 者或多者。

[0081] 在第二实施方式的描述中,将省去对与根据本发明的第一实施方式的多层陶瓷电 子元件相同的特征的描述。

[0082] 根据本发明的第二实施方式,当外电极31和32在其中形成内电极21和22的陶瓷主 体10的最外内电极处的厚度为T2时,满足0.5<|T2/Tc|<1.0。

[0083] 外电极31和32在其中层压内电极21和22以用于电容形成的陶瓷主体10的最外内 电极处的厚度T2,该厚度T2可以是沿陶瓷主体10的长度方向从其中形成内电极21和22的陶 瓷主体10的最外内电极处起始所画虚拟线上的外电极31和32的厚度。

[0084] 由于I T2/Tc I的比满足0 · 5彡I T2/Tc I彡1 · 0,外电极31和32在陶瓷主体10的中间部 分沿厚度方向的厚度Tc与外电极31和32在其中形成内电极21和22的陶瓷主体10的最外内 电极处的厚度T2之间的偏差得以减小,因而防止了可靠性下降。

[0085] 当I T2/Tc I的比小于0.5时,由于外电极31和32的厚度偏差相对较大,电镀液会渗 入其较薄部分中,以降低可靠性。

[0086] 图5是图2中的“A”部根据本发明的第三实施方式的放大图。

[0087] 参考图5,根据本发明的第三实施方式的多层陶瓷电子元件可以包括:陶瓷主体 10;多个内电极21和22,该多个内电极21和22在陶瓷主体10内层压;以及外电极31和32,该 外电极31和32形成在陶瓷主体10的外表面上并与内电极21和22电连接,其中,外电极31和 32的平均厚度为小于或等于ΙΟμπι,并且当外电极31和32在陶瓷主体10的中间部分沿厚度方 向的厚度为Tc,在沿厚度方向与电容形成区域的中间部分相距所述陶瓷主体的电容形成区 域的厚度的25%的点处的所述外电极31和32的厚度为Tl,所述内电极在所述电容形成区域 内层压以形成电容,且在其中层压所述内电极以形成电容的所述陶瓷主体的最外的内电极 处的所述外电极的厚度为T2时,可以满足0.I Tl/Tc I <1.0且0.I T2/Tc I < 1.0。

[0088] 当外电极31和32在陶瓷主体10的边缘部分的最薄点为T3时,可以满足0.2$ I T3/ TcKl-O0

[0089] 外电极31和32可以包括小于或等于总重的60wt%以下的导电金属。

[0090] 导电金属看是选自由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一者 或多者。

[0091] 图6是显示制作根据本发明的第四实施方式的MLCC的方法的图。

[0092] 参考图6,制作根据本发明的第四实施方式的MLCC的方法可以包括:制备陶瓷主 体,该陶瓷主体包括介电层和多个第一内电极和第二内电极,该多个第一内电极和第二内 电极彼此相对地设置,同时使每个介电层插入第一内电极和第二内电极之间;制备用于外 电极的包括导电金属的导电糊;将用于外电极的导电糊涂覆到陶瓷主体的端部,从而电连 接于内电极;以及烧结陶瓷主体以形成外电极,其中,外电极的平均厚度为小于或等于ΐ〇μ m,并且当外电极在陶瓷主体的中间部分沿厚度方向的厚度为Tc,且在沿厚度方向与电容形 成区域的中间部分相距所述陶瓷主体的电容形成区域的厚度的25%的点处的所述外电极31 和32的厚度为Tl时,满足0.8<|T1/Tc I <1.0,所述内电极在所述电容形成区域内层压以形 成电容。

[0093] 在根据本发明的制作根据本发明的第四实施方式的多层陶瓷电子元件的方法所 制作的多层陶瓷电子元件中,外电极的平均厚度为小于或等于ΐ〇μπι,并且当外电极在陶瓷 主体的中间部分沿厚度方向的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相距 所述陶瓷主体的电容形成区域的厚度的25%的点处的所述外电极31和32的厚度为Tl时,满 足0.8<|1'1/1'(3|<1.0,所述内电极在所述电容形成区域内层压以形成电容。

[0094] 因此,由于减小了外电极的厚度之间的偏差,因而即使在减小外电极的厚度的情 况下,仍然可以获得具有良好可靠性的多层陶瓷电子元件。

[0095] 除了上述特征,根据本发明的第四实施方式的多层陶瓷电子元件的其他特征与根 据本发明的第一至第三实施方式的多层陶瓷电子元件的特征相同,并且制作根据本发明的 第四实施方式的陶瓷电子元件的方法与通常的制作方法相同,将省略其描述。

[0096] 将通过举例更具体地说明本发明,但本发明不限于此。

[0097] 对于包括平均厚度为小于或等于ΙΟμπι的外电极的多层陶瓷电容器(MLCC),根据外 电极的各点的厚度Tc、Tl、T2和Τ3之间的关系,实施实施例来测试高温加速老化(high temperature accelerated aging)和可靠性的提高。

[0098] 根据所述实施例的MLCC通过下述操作来制作。

[00"]首先,在载体膜(carrier film)上涂覆包括例如钛酸钡(BaTi〇3)等粉末的衆液 (slurry),然后干燥以制备多个陶瓷生片(ceramic green sheet),从而形成介电层。

[0100] 接下来,制备用于内电极的导电糊,该导电糊包括平均尺寸为〇. 05到0.2μπι的镍颗 粒。

[0101] 通过丝网印刷方法(screen printing method)将用于内电极的导电糊涂覆到多 个陶瓷生片,从而形成内电极,并且层压五十个内电极以形成层压件(laminate)。

[0102] 然后,挤压并切割所述层压件,以形成具有0603标准尺寸的基片(chip),然后在 1050°C到1200°C的温度范围内并在H2少于0.1%的还原气氛(reducing atmosphere)作用下 烧结所述基片。

[0103] 然后,通过使用用于外电极的导电糊形成外电极,所述导电糊包括导电金属和玻 璃熔块,以及然后进行例如电镀(PIating)等步骤,以制作MLCC。

[0104] 另外,对比例是普通的MLCC并以同样的方式制作,区别在于外电极的各点的厚度 Tc、Tl、T2和T3在本发明的数值范围之外。

[0105] 在下面的表1中,根据MLCC的外电极的平均厚度对可靠性进行比较。

[0106] 可靠性在温度为85°C、湿度为85%、施加的电压为1.5Vr的条件下确定,并且测试进 行一个小时。0表不好,X表不差。

[0107] 表1

[0108]

Figure CN103219151BD00111

[0109] 参考表1,样品1是外电极的平均厚度为ΙΟμπι的情况。当样品1在本发明的数值范围 之外时,由于外电极的平均厚度相对小,可靠性可能会出现问题。

[0110] 对比来说,样品2和样品3是外电极的平均厚度为大于或等于ΙΟμπι的情况。虽然样 品2和样品3在本发明的数值之外,但由于外电极的平均厚度相对较大,因而没有出现可靠 性的问题。

[0111] 因此,可以看出,根据本发明的一种实施方式的多层陶瓷电子元件的外电极的平 均厚度为小于或等于IOym时,无论是否满足本发明的数值范围,可靠性都会受到影响。

[0112] 在下面的表2中,当具有0603标准尺寸的基片的外电极的平均厚度为小于或等于 IOMi时,根据外电极的各点的厚度Tc、Tl、T2和Τ3之间的比,对可靠性的提高进行了比较。

[0113] 表 2

[0114]

Figure CN103219151BD00112

[0115] 从表2可以看出,样品4至样品12(即本发明的外电极的平均厚度为小于或等于10μ 111且满足0.8彡|1'1/1'(:|彡1.0、0.5彡|了2/1'(3|彡1.0和0.2彡|了3/1'(3|彡1.0实施例)的可靠性 得到了提高。

[0116] 对比来说,样品13到样品17(即对比例)的情况下,可以看出,外电极的平均厚度为 小于或等于ΙΟμπι,并且当样品13到样品17为本发明前述的数值范围之外时,可靠性降低。

[0117] 总结来说,可以看出,根据实施例,可以通过调节外电极的各点的厚度之间的偏差 来提高可靠性。

[0118] 具体地,可以通过将外电极形成为满足0.8彡I Tl/Tc I彡1.0、0.5彡I T2/Tc I彡1.0 和0.2$ I T3/Tc I .0来获得具有良好稳定性的高容量多层陶瓷电子元件。

[0119] 如上所述,根据本发明的实施方式,可以通过减小外电极的厚度之间的偏差,即使 在具有相对薄的外电极的情况下,也能够获得具有良好可靠性的高容量多层陶瓷电子元 件。

[0120] 虽然本发明通过实施方式予以显示和描述,但对于本领域技术人员来说,显然可 以在不脱离本发明的精神和由附带的权利要求限定的范围的情况下做出修改和改变。

Claims (4)

1. 一种多层陶瓷电子元件,该多层陶瓷电子元件包括: 陶瓷主体; 多个内电极,该多个内电极层压在所述陶瓷主体内;以及 外电极,该外电极形成在所述陶瓷主体的外表面上并与所述内电极电连接, 所述外电极的平均厚度为小于或等于ΐομπι,并且当在所述陶瓷主体的沿厚度方向的中 间部分的所述外电极的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相距所述陶 瓷主体的电容形成区域的厚度的25%的点处的所述外电极的厚度为Tl时,满足0.8<| Tl/ Tc I〈1.0,所述内电极在所述电容形成区域内层压以形成电容; 其中,当在所述陶瓷主体的边缘部分的所述外电极的最薄点为T3时,满足0.2$ I T3/Tc <1.0; 其中,当在所述陶瓷主体的沿厚度方向的中间部分的所述外电极的厚度为Tc,且在其 中层压所述内电极以形成电容的所述陶瓷主体的最外的内电极处的所述外电极的厚度为 T2时,满足0.5$ |T2/Tc|〈1.0, 其中,所述陶瓷主体的边缘部分具有角形状, 其中,所述外电极的内部不存在边界,以及 其中,所述外电极包括小于或等于总重的60wt %的导电金属。
2. 根据权利要求1所述的多层陶瓷电子元件,其中,所述导电金属为选自由铜(Cu)、镍 (Ni)、银(Ag)和银-钯(Ag-Pd)构成的组中的一者或多者。
3. —种制作多层陶瓷电子元件的方法,该方法包括: 制备陶瓷主体,该陶瓷主体包括介电层、多个第一内电极和第二内电极,该多个第一内 电极和第二内电极彼此相对地设置并使每个所述介电层插入所述第一内电极和第二内电 极之间; 制备用于外电极的导电糊,该导电糊包括导电金属; 将所述用于外电极的导电糊涂覆到所述陶瓷主体的端部,以使其与所述内电极电连 接;以及 烧结所述陶瓷主体,以形成外电极; 所述外电极的平均厚度为小于或等于ΐ〇μπι,并且当在所述陶瓷主体的沿厚度方向的中 间部分的所述外电极的厚度为Tc,且在沿厚度方向与电容形成区域的中间部分相距所述陶 瓷主体(10)的电容形成区域的厚度的25%的点处的所述外电极的厚度为Tl时,满足0.8$ Tl/Tc I〈1.0,所述内电极在所述电容形成区域内层压以形成电容; 其中,当在所述陶瓷主体的边缘部分的所述外电极的最薄点为T3时,满足0.2$ I T3/Tc <1.0; 其中,当在所述陶瓷主体的沿厚度方向的中间部分的所述外电极的厚度为Tc,且在其 中层压所述内电极以形成电容的所述陶瓷主体的最外的内电极处的所述外电极的厚度为 T2时,满足0.5$ |T2/Tc|〈1.0, 其中,所述陶瓷主体的边缘部分具有角形状, 其中,所述外电极的内部不存在边界,以及 其中,所述外电极包括小于或等于总重的60wt %的导电金属。
4. 根据权利要求3所述的方法,其中,所述导电金属为选自由铜(Cu)、镍(Ni)、银(Ag)和 银-钯(Ag-Pd)构成的组中的一者或多者。
CN201210371994.9A 2012-01-18 2012-09-28 多层陶瓷电子元件及其制造方法 CN103219151B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120005750A KR102029468B1 (ko) 2012-01-18 2012-01-18 적층 세라믹 전자부품 및 이의 제조방법
KR10-2012-0005750 2012-01-18

Publications (2)

Publication Number Publication Date
CN103219151A CN103219151A (zh) 2013-07-24
CN103219151B true CN103219151B (zh) 2017-11-10

Family

ID=48779797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371994.9A CN103219151B (zh) 2012-01-18 2012-09-28 多层陶瓷电子元件及其制造方法

Country Status (4)

Country Link
US (1) US9165712B2 (zh)
JP (1) JP2013149939A (zh)
KR (1) KR102029468B1 (zh)
CN (1) CN103219151B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452128B1 (ko) * 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2017073434A (ja) * 2015-10-06 2017-04-13 Tdk株式会社 電子部品
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR101813368B1 (ko) 2016-04-05 2017-12-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101883061B1 (ko) 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101973442B1 (ko) * 2017-07-11 2019-04-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US20190019624A1 (en) * 2017-07-11 2019-01-17 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2019062100A (ja) 2017-09-27 2019-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1545111A (en) * 1923-04-30 1925-07-07 Pratt & Whitney Co Gear-grinding machine
JPH04328814A (en) * 1991-04-30 1992-11-17 Matsushita Electric Ind Co Ltd Electrode formation of laminated ceramic capacitor
JPH06224073A (ja) 1993-01-25 1994-08-12 Tokin Corp 積層セラミックコンデンサの製造方法
JP2000058374A (ja) * 1998-08-13 2000-02-25 Murata Mfg Co Ltd 電子部品及びその製造方法
US7083744B2 (en) * 2003-01-24 2006-08-01 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
JP2005026403A (ja) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP4868145B2 (ja) 2006-10-27 2012-02-01 Tdk株式会社 セラミック電子部品及びその製造方法
JP4569784B2 (ja) * 2007-12-26 2010-10-27 Tdk株式会社 電子部品及びその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5206440B2 (ja) * 2009-01-16 2013-06-12 Tdk株式会社 セラミック電子部品
CN101692410B (zh) * 2009-08-21 2011-11-09 广东风华高新科技股份有限公司 一种mlcc端电极用银浆
JP5141708B2 (ja) * 2010-03-29 2013-02-13 Tdk株式会社 電子部品および電子部品の製造方法
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品

Also Published As

Publication number Publication date
US20130182368A1 (en) 2013-07-18
KR20130084852A (ko) 2013-07-26
KR102029468B1 (ko) 2019-10-07
CN103219151A (zh) 2013-07-24
US9165712B2 (en) 2015-10-20
JP2013149939A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP6524275B2 (ja) 積層セラミック電子部品
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
CN103680947B (zh) 多层陶瓷电容器及其制造方法
TWI544507B (zh) 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
CN103854850B (zh) 多层陶瓷电容器和用于安装该电容器的板件
CN1832069B (zh) 多端子型层叠电容器及其制造方法
US10037849B2 (en) Ceramic capacitor and methods of manufacture
CN104576056B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
US8228663B2 (en) Laminated ceramic electronic component
US9036328B2 (en) Multilayer ceramic electronic component
KR100826388B1 (ko) 전자 부품 및 그 제조 방법
CN104240950B (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
CN107331509B (zh) 多层陶瓷电子组件
CN105097282A (zh) 层叠陶瓷电容器
CN104103423B (zh) 多层陶瓷电容器及其制造方法
US9076596B2 (en) Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same
JP2016189423A (ja) 積層セラミックコンデンサ
CN104517730B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
KR100464220B1 (ko) 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
US9412520B2 (en) Multilayer ceramic electronic component
JP2012253338A (ja) 積層セラミック電子部品
JP2017191948A (ja) 積層セラミック電子部品
KR100464219B1 (ko) 적층 세라믹 전자부품의 제조방법, 및 적층 세라믹 전자부품
JP6016637B2 (ja) 表面積の大きな3次元電極を備えるキャパシタ及び製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant