CN104576054A - 电子元器件的制造方法 - Google Patents
电子元器件的制造方法 Download PDFInfo
- Publication number
- CN104576054A CN104576054A CN201410578768.7A CN201410578768A CN104576054A CN 104576054 A CN104576054 A CN 104576054A CN 201410578768 A CN201410578768 A CN 201410578768A CN 104576054 A CN104576054 A CN 104576054A
- Authority
- CN
- China
- Prior art keywords
- piece
- matrix
- mother tuber
- electronic devices
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 111
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims description 52
- 239000000919 ceramic Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 42
- 238000012545 processing Methods 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 238000005187 foaming Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007756 gravure coating Methods 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- -1 rare-earth compounds Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
- Y10T29/49078—Laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
电子元器件的制造方法包括：准备将成为基体的多个陶瓷生片(10)进行层叠而构成的第1块的工序；在第1方向上切断第1块来分割成多个第2块、以使内部导体中与外部电极相连接的部分露出至切断面的工序；以及在与第1方向交叉的第2方向上对多个第2块分别进行切断、以使露出至两个切断面的内部导体在第1方向上位于成为各基体的部分的中央的工序。
Description
技术领域
本发明涉及电子元器件的制造方法，尤其涉及由从母块切出的多个芯片中的各个芯片形成的电子元器件的制造方法。
背景技术
作为公开将母块切断来形成多个芯片的切断方法的现有文献，存在日本专利特开2005-88161号公报。在日本专利特开2005-88161号公报记载的切断方法中，相对配置CCD(charge-coupled device：电荷耦合元件)摄像头，以能拍摄母块的相对的两个端面。通过CCD摄像头对形成于母块的端面的切断痕迹进行拍摄，从而校正因母块的变形所引起的内部导体的位置偏移来进行切断。
在将成为芯片的部分配置成矩阵状的母块的内部，在设计上，将内部导体等间隔地配置成矩阵状。实际上，因制作母块时的陶瓷生片的层叠工序及内部导体的印刷工序中的各位置精度的影响，会产生母块的变形引起的内部导体的位置偏移。而且，在将母块进行压接的冲压工序中的陶瓷生片的流动成为产生母块的变形引起的内部导体的位置偏移的较大的因素。
对于母块，在基于对母块的两个端面进行拍摄的结果来切断母块的情况下，根据母块的变形状态的不同，有时在从远离上述两个端面的母块的中央部切出的芯片中无法降低内部导体的位置偏移。
发明内容
本发明的主要目的在于提供一种能在从母块切出的多个芯片的各芯片中降低内部导体的位置偏移的电子元器件的制造方法。
基于本发明的电子元器件的制造方法是用于制造电子元器件的方法，该电子元器件包括：基体，该基体埋设有内部导体；以及外部电极，该外部电极设置在基体的表面上，并与内部导体进行电连接。电子元器件的制造方法包括：准备由成为基体的多个陶瓷生片进行层叠而构成的第1块的工序；在第1方向上切断第1块来分割成多个第2块、以使内部导体中与外部电极相连接的部分露出至切断面的工序；以及在与第1方向交叉的第2方向上对多个第2块分别进行切断、以使露出至两个切断面的内部导体在第1方向上位于成为各基体的部分的中央、并使内部导体不露出至切断面的工序。
在本发明的一个实施方式中，切断第1块而分割成多个第2块的工序包含以在第1方向上使成为基体的部分在第2块上排成一列的方式将第1块进行切断的工序，在第2方向上将多个第2块分别进行切断的工序包含使成为基体的部分单片化的工序。
在本发明的一个实施方式中，切断第1块而分割成多个第2块的工序包含以在第1方向上使成为基体的部分在第2块上排成多列的方式将第1块进行切断的工序，在第2方向上将多个第2块分别进行切断的工序包含在第1及第2方向上将多个第2块分别进行切断、从而使成为基体的部分单片化的工序。
根据本发明，能在从母块切出的多个芯片的各个芯片中降低内部导体的位置偏移。
本发明的这些及其它目的、特征、形态及优点将会通过下面结合附图能很好理解的有关本发明的的详细的说明而得以清晰。
附图说明
图1是表示本发明的一个实施方式所涉及的电子元器件的外观的立体图。
图2是从II-II线箭头标记方向观察图1的电子元器件所得到的剖视图。
图3是从III-III线箭头标记方向观察图2的电子元器件所得到的剖视图。
图4是从IV-IV线箭头标记方向观察图2的电子元器件所得到的剖视图。
图5是从V-V线箭头标记方向观察图2的电子元器件所得到的剖视图。
图6是表示形成有成为内部电极及切断标记的导电图案的陶瓷生片的外观的俯视图。
图7是表示将形成有第1及第2导电图案的陶瓷生片进行层叠的状态的俯视图。
图8是表示发生了第1导电图案的位置偏移的母块的俯视图。
图9是表示在比较例中将粘贴在粘接片材上的母块在第1方向上进行了切断的状态的俯视图。
图10是表示在比较例中将在第1方向上进行了切断的母块在第2方向上进行了切断的状态的俯视图。
图11是表示在比较例中利用图像处理装置进行了检测的沿着第1切断线的各切断面中的第1导电图案与第3切断线的位置关系的侧视图。
图12是表示在比较例中位于母块的Y方向的中央的芯片中的第1导电图案与第3切断线的位置关系的侧视图。
图13是表示在本发明的一个实施方式中对将母块在第1方向上进行切断而分割成的中间块在第2方向上进行了切断的状态的俯视图。
图14是表示在本发明的一个实施方式中利用图像处理装置进行了检测的沿着第1切断线的各切断面中的导电图案与第3切断线的位置关系的侧视图。
图15是表示将在第2方向上进行了切断的中间块在第1方向上进行切断而单片化的状态的俯视图。
图16是表示在本发明的一个实施方式的变形例中对将母块在第1方向上进行切断而分割成的中间块在第2方向上进行了切断的状态的俯视图。
图17是表示在本发明的一个实施方式的变形例中利用图像处理装置进行了检测的第1切断线的各切断面中的导电图案与第3切断线的位置关系的侧视图。
图18是表示在第1切断线的切断面中沿层叠方向进行排列的导电图案彼此产生位置偏移的状态的剖视图。
图19是表示本发明的一个实施方式及变形例所涉及的电子元器件的制造方法的结构的流程图。
图20是对块的变形量进行比较的曲线图。
图21是表示位于母块的Y方向的中央的芯片的第1间隙及第2间隙的测定值的曲线图。
图22是表示位于将母块一分为二所制成的中间块的Y方向的中央的芯片的第1间隙及第2间隙的测定值的曲线图。
图23是表示以在第1方向上使芯片排成一列的方式分割母块所制成的中间块的芯片的第1间隙及第2间隙的测定值的曲线图。
具体实施方式
以下，参照附图对本发明的一个实施方式所涉及的电子元器件的制造方法进行说明。在以下的实施方式的说明中，对图中的相同或相当的部分标注相同的标号，并不再重复其说明。此外，作为电子元器件对层叠陶瓷电容器进行说明，但电子元器件并不限于电容器，也可以是压电元器件、热敏电阻或电感器等。
首先，对本发明的一个实施方式所涉及的电子元器件即层叠陶瓷电容器的结构的一个示例进行说明。图1是表示本发明的一个实施方式所涉及的电子元器件的外观的立体图。图2是从II-II线箭头标记方向观察图1的电子元器件所得到的剖视图。图3是从III-III线箭头标记方向观察图2的电子元器件所得到的剖视图。图4是从IV-IV线箭头标记方向观察图2的电子元器件所得到的剖视图。图5是从V-V线箭头标记方向观察图2的电子元器件所得到的剖视图。在图1中，将下述的基体的长边方向用L来表示，将基体的宽度方向用W来表示，将基体的厚度方向用T来表示。
如图1～图5所示，本发明的一个实施方式所涉及的电子元器件100包括：基体110，该基体110埋设有内部导体；以及外部电极，该外部电极设置在基体110的表面上，并与内部导体进行电连接。
基体110具有近似长方体状的外形。在基体110中，作为电介质层的陶瓷层150与作为内部导体的平板状的内部电极140交替地进行层叠。在本实施方式所涉及的电子元器件100中，在基体110的两个端部设有外部电极。
外部电极包含设置在基体110的长边方向一侧的端部上的第1外部电极120、以及设置在基体110的长边方向另一侧的端部上的第2外部电极130。
在本实施方式所涉及的基体110中，陶瓷层150与内部电极140的层叠方向与基体110的长边方向L及基体110的宽度方向W正交。即，陶瓷层150与内部电极140的层叠方向与基体110的厚度方向T平行。
基体110具有与厚度方向T正交的一对主面、与长边方向L正交的一对端面、以及与宽度方向W正交的一对侧面。如上所述，基体110具有近似长方体状的外形，但角部也可以具有圆弧。此外，在一对主面、一对端面及一对侧面中的任一个面上也可以形成有凹凸。
下面详细说明各结构。
作为构成陶瓷层150的材料，能使用以BaTiO3、CaTiO3、SrTiO3或CaZrO3等为主要成分的电介质陶瓷。此外，也可以使用在上述材料的任一个主要成分中作为副成分而添加了Mn化合物、Co化合物、Si化合物或稀土类化合物等的材料。
另外，在电子元器件为压电元器件的情况下，能用压电陶瓷来构成陶瓷层150。作为压电陶瓷，例如，存在PZT(锆钛酸铅)类陶瓷等。
在电子元器件为热敏电阻的情况下，能用半导体陶瓷来构成陶瓷层150。作为半导体陶瓷，例如，存在尖晶石(spinel)类陶瓷等。
在电子元器件为电感器的情况下，能用磁性体陶瓷来构成陶瓷层150。作为磁性体陶瓷，例如，存在铁氧体陶瓷等。
内部电极140包含俯视时呈近似矩形形状的第1内部电极141、以及俯视时呈近似矩形形状的第2内部电极142。第1内部电极141与第2内部电极142沿着基体110的厚度方向T等间隔地交替配置。此外，第1内部电极141和第2内部电极142配置成将陶瓷层150夹在它们之间而彼此相对。
第1内部电极141从基体110的长边方向一侧的端部朝另一侧的端部延伸。如图3所示，第1内部电极141在基体110的一侧的端面处与第1外部电极120相连接。
第2内部电极142从基体110的长边方向另一侧的端部朝一侧的端部延伸。如图4所示，第2内部电极142在基体110的另一侧的端面处与第2外部电极130相连接。
作为构成内部电极140的材料，能使用Ni、Cu、Ag、Pd、Au等金属，或者包含这些金属中的至少一种金属的合金、例如Ag与Pd的合金等。
在本实施方式中，外部电极包含以覆盖基体110的两个端部的方式进行设置的内侧外部电极、以及以覆盖该内侧外部电极的方式进行设置的外侧外部电极。
作为构成内侧外部电极的材料，只要是能起到焊料阻挡层的作用的金属即可，能使用Ni或Cu等金属、或者包含这些金属中的至少一种金属的合金。
作为构成外侧外部电极的材料，只要是与焊料具有良好的润湿性的金属即可，能使用Sn或Au等金属、或者包含这些金属中的至少一种金属的合金。
如图2～图5所示，第1外部电极120包含第1内侧外部电极121和第1外侧外部电极122。第1内侧外部电极121覆盖基体110的长边方向一侧的端部。第1外侧外部电极122覆盖第1内侧外部电极121。
第2外部电极130包含第2内侧外部电极131和第2外侧外部电极132。第2内侧外部电极131覆盖基体110的长边方向另一侧的端部。第2外侧外部电极132覆盖第2内侧外部电极131。
下面对本实施方式所涉及的电子元器件的制造方法进行说明。
首先，利用光学涂布法、凹版涂布法或微凹版涂布法等将包含陶瓷粉末的陶瓷糊料涂布成片状，并使其干燥，从而制成陶瓷生片。
对于所制成的多个陶瓷生片中的一部分，利用丝网印刷法、喷墨印刷法或凹版印刷法等，将内部电极形成用的导电糊料在陶瓷生片上涂布成规定的图案。
由此，准备形成有成为内部电极的导电图案的陶瓷生片、以及未形成有导电图案的陶瓷生片。另外，也可以在陶瓷糊料及内部电极形成用的导电糊料中包含公知的粘合剂及溶剂。
图6是表示形成有成为内部电极及切断标记的导电图案的陶瓷生片的外观的俯视图。如图6所示，在陶瓷生片10上，形成有成为内部电极的第1导电图案11、以及成为切断标记的第2导电图案12。切断标记是用于切断块的记号。
在本实施方式中，将矩形形状的多个第1导电图案11在X方向以及与X方向正交的Y方向上配置成矩阵状。具体而言，将多个第1导电图案11配置成各第1导电图案11的长边方向与Y方向平行。
此外，将位于陶瓷生片10的X方向两端的一对矩形形状的第2导电图案12在Y方向上隔开间隔地配置多对。具体而言，将多个第2导电图案12配置成各第2导电图案12的长边方向与X方向平行。各第2导电图案12配置在通过沿X方向排列的第1导电图案11的长边方向的大致中央的位置的直线上。
将未形成有导电图案的多片陶瓷生片10进行层叠，在其上面依次层叠形成有第1及第2导电图案11、12的数百片左右的陶瓷生片10，再在其上面层叠未形成有导电图案的多片陶瓷生片10，从而制成第1块即母块。这样，准备将成为基体110的多个陶瓷生片10进行层叠而构成的母块。另外，也可以准备从母块切断而形成的中间块来作为第1块。在此情况下，通过将作为第1块的中间块进行切断，从而形成作为第2块的其它中间块。
图7是表示将形成有第1及第2导电图案的陶瓷生片进行层叠的状态的俯视图。如图7所示，在将形成有第1及第2导电图案11、12的多个陶瓷生片10依次进行层叠时，将多个陶瓷生片10的位置在Y方向上相互错开地进行层叠，以使在重叠的陶瓷生片10中位于相对应的部位的第1导电图案11彼此只有长边方向的大致一半相重合。
然后，利用静水压冲压或金属模冲压(metal mold pressing)等方法，将母块在层叠方向上进行热压接。在热压接时，由于陶瓷生片10具有流动性，因此，有时第1导电图案11的位置会发生偏移。
图8是表示发生了第1导电图案的位置偏移的母块的俯视图。在以下的图8～图10、图13、图15、图16中，对陶瓷生片10进行了透明图示，仅图示了第1导电图案11中的功能区域13，在该功能区域13中，在重叠的陶瓷生片10中位于相对应的部位的第1导电图案11彼此重合而起到作为电容器的作用。此外，图示了各功能区域13的中心点13x。对于各功能区域13，在每个电子元器件100中成为基体110的部分即芯片中包含一个功能区域13。另外，为了便于说明，显著地图示了第1导电图案的位置偏移，但实际上是数μm左右的位置偏移。
如图8所示，若发生第1导电图案11的位置偏移，则电子元器件100中包含在芯片中的功能区域13的位置会发生偏移。第1导电图案11的位置偏移的形态是各种各样的，但在本实施方式中，越是从母块的Y方向的两端朝向中央，功能区域13越是朝X方向的一侧(图8中的右侧)偏移。
因此，相对于将位于母块的Y方向的两端的功能区域13的中心点13x相互连接的直线Lx，功能区域13的中心点13x的位置从母块的Y方向的两端越朝中央越偏离。
在本实施方式中，在将母块粘贴在下述的发泡粘接片材20上的状态下对母块进行切断。不过，未必一定要将母块粘贴在发泡粘接片材20上，在此情况下，也可以在能吸附保持母块的载放台上对母块进行切断。
此处，对比较例所涉及的母块的切断方法进行说明。图9是表示在比较例中将粘贴在发泡粘接片材上的母块在第1方向上进行了切断的状态的俯视图。
如图9所示，在比较例所涉及的母块的切断方法中，将粘贴在发泡粘接片材20上的母块在用箭头标记1表示的第1方向上进行切断。此时，沿将位于母块的Y方向的各端部侧的一对第2导电图案12相互连接成直线状的第1切断线30切断母块及发泡粘接片材20。对于其它部分，沿将一对第2导电图案12相互连接成直线状的第2切断线31仅切断母块。
这样，通过切断母块的Y方向的两个端部，能使第1导电图案11中与外部电极相连接的部分露出至沿第1切断线30进行了切断的切断面。此外，在第2切断线31上，由于发泡粘接片材20未被切断，因此，能将母块维持为一体。
图10是表示在比较例中将在第1方向上进行了切断的母块在第2方向上进行了切断的状态的俯视图。如图10所示，在比较例所涉及的母块的切断方法中，在与第1方向交叉的用箭头标记2表示的第2方向上将母块进行切断，以使露出至沿第1切断线30进行了切断的切断面的第1导电图案11在第1方向上位于各芯片的中央。
具体而言，首先，如用箭头标记41所表示的那样利用图像处理装置40对沿第1切断线30进行了切断的两个切断面进行拍摄，从而检测出露出至各切断面的第1导电图案11的位置。
接下来，基于利用图像处理装置40进行了检测的第1切断线30的各切断面的第1导电图案11的位置，沿在第2方向上延伸的第3切断线50仅切断母块。
图11是表示在比较例中利用图像处理装置进行了检测的第1切断线的各切断面中的第1导电图案与第3切断线的位置关系的侧视图。在图11中，仅图示了一个芯片。
如图10、图11所示，在比较例所涉及的母块的切断方法中按照如下的方法来确定第3切断线50的位置：即，在利用图像处理装置40进行了检测的第1切断线30的各切断面中，使第1方向上的一侧的第1导电图案11的端部与第3切断线50之间的间隔即第1间隙G1a与第1方向上的另一侧的第1导电图案11的端部与第3切断线50之间的间隔即第2间隙G2a大致相等。
如上所述，相对于将位于母块的Y方向的两端的功能区域13的中心点13x相互连接的直线Lx，功能区域13的中心点13x的位置从母块的Y方向的两端越朝中央越偏离。因此，位于母块的Y方向的中央的功能区域13的中心点13x与直线Lx隔开距离S1。其结果是，在位于母块的Y方向的中央的芯片中，第1导电图案11处于偏向一方的位置。
图12是表示在比较例中位于母块的Y方向的中央的芯片中的第1导电图案与第3切断线的位置关系的侧视图。如图12所示，在位于母块的Y方向的中央的芯片中，第1方向上的一侧的第1导电图案11的端部与第3切断线50之间的间隔即第1间隙G1b比第1方向上的另一侧的第1导电图案11的端部与第3切断线50之间的间隔即第2间隙G2b要小。
这样，在成为内部电极的第1导电图案11在芯片内处于偏向一方的位置的情况下，电子元器件100的耐水性下降。在水分进入层叠陶瓷电容器内的情况下，电绝缘性下降，从而品质变差。因此，要求在所有的芯片中使成为内部电极的第1导电图案11在第1方向上位于中央。
因此，在本实施方式所涉及的电子元器件的制造方法中，如下面叙述的那样对母块进行切断。图13是表示在本实施方式中将在第1方向上切断母块而分割成的第2块即中间块在第2方向上进行了切断的状态的俯视图。
如图13所示，在本实施方式中，以在第1方向上将芯片在中间块上排成两列的方式切断母块。即，在中间块的Y方向上，在第2切断线31的相邻两侧设有第1切断线30。如上所述，沿第1切断线30切断母块及发泡粘接片材20，沿第2切断线31仅切断母块。
这样，通过将母块切断来分割成多个中间块，能使第1导电图案11中与外部电极相连接的部分露出至沿第1切断线30进行了切断的切断面。此外，在第2切断线31，由于发泡粘接片材20未被切断，因此，能将中间块维持在一体状态。
在第1方向上切断母块时，利用未图示的图像处理装置对露出至母块的X方向的两个端面的一对第2导电图案12进行拍摄来进行检测。以对所检测到的一对第2导电图案12进行连接的方式设置第1切断线30。
在第2导电图案12未露出至母块的端面的情况下，也可以切断母块的X方向的端部，以使第2导电图案12露出。此外，未必一定要设置第2导电图案12，在此情况下，也可以切断母块的X方向的端部，以使第1导电图案11露出，并切断第1导电图案11的功能区域13以外的部分。作为母块的切断方法，存在按压切削法(press-cutting method)或使用切割的切削法(cuttingmethod using dicing)等。
这样，在将母块分割成多个中间块之后，将中间块一个一个取出。在与第1方向交叉的用箭头标记2a表示的第2方向上，将所取出的中间块分别进行切断，以使露出至沿第1切断线30进行了切断的切断面的第1导电图案11在第1方向上位于各芯片的中央。
具体而言，首先，如用箭头标记41所表示的那样利用图像处理装置40对沿第1切断线30进行了切断的两个切断面进行拍摄，从而检测出露出至各切断面的第1导电图案11的位置。
接下来，基于利用图像处理装置40进行了检测的露出至第1切断线30的各切断面的第1导电图案11的位置，沿在第2方向上延伸的第3切断线51仅切断中间块。由此，能使芯片单片化。
图14是表示在本发明的一个实施方式中利用图像处理装置进行了检测的第1切断线的各切断面中的导电图案与第3切断线的位置关系的侧视图。在图14中，仅图示了一个芯片。
如图13、图14所示，在本实施方式所涉及的母块的切断方法中，按照如下的方法来确定第3切断线51的位置：即，在利用图像处理装置40进行了检测的第1切断线30的各切断面中，使第1方向上的一侧的第1导电图案11的端部与第3切断线51之间的间隔即第1间隙G1c与第1方向上的另一侧的第1导电图案11的端部与第3切断线51之间的间隔即第2间隙G2c大致相等。其结果是，第3切断线51与第1切断线30倾斜相交。
为了沿这样倾斜的第3切断线51切断中间块，将载放有中间块的载放台设置成能在载放面的面内进行旋转。即，在将中间块载放在载放台的旋转中心上的状态下，通过使载放台与第3切断线51的倾斜角度相对应地进行旋转，能使中间块相对于切刀的方向倾斜。
在本实施方式中，以在第1方向上将芯片排成两列的方式构成中间块，因此，能在所有的芯片中使成为内部电极的第1导电图案11在第1方向上处于靠近中央侧的位置。
另外，在本实施方式中，在将母块分割成多个中间块时设置了第2切断线31，但也可以不设置第2切断线31。在此情况下，在第1方向及第2方向上将多个中间块分别进行切断，从而使芯片单片化。在第1方向及第2方向上将多个中间块分别进行切断时，对于第1方向的切断和第2方向的切断，随便哪个先进行都可以。
图15是表示将在第2方向上进行了切断的中间块在第1方向上进行切断而使芯片单片化的状态的俯视图。如图15所示，在第1方向上切断中间块时，如箭头标记43所表示的那样利用图像处理装置42对露出至中间块的X方向的两个端面的一对第2导电图案12进行拍摄来进行检测。以对检测到的一对第2导电图案12进行连接的方式设置第1切断线32，沿着该第1切断线32来切断中间块及发泡粘接片材20，从而使芯片单片化。
此外，也可以以在第1方向上将芯片在中间块上排成一列的方式将母块进行切断。此处，对这样切断母块的本实施方式的变形例所涉及的电子元器件的制造方法进行说明。
图16是表示在本发明的一个实施方式的变形例中将在第1方向上切断母块而分割成的中间块在第2方向上进行了切断的状态的俯视图。
如图16所示，在本发明的一个实施方式的变形例中，以在第1方向上将芯片在中间块上排成一列的方式将母块进行切断。即，将第1切断线30设置成沿母块的Y方向进行排列。
这样，通过将母块切断来分割成多个中间块，能使第1导电图案11中与外部电极相连接的部分露出至沿第1切断线30进行了切断的切断面。
在将母块分割成多个中间块之后，将中间块一个一个取出。在与第1方向交叉的用箭头标记2b表示的第2方向上，将所取出的中间块分别进行切断，以使露出至沿第1切断线30进行了切断的切断面的第1导电图案11在第1方向上位于各芯片的中央。
具体而言，首先，如箭头标记41所表示的那样利用图像处理装置40对沿第1切断线30进行了切断的两个切断面进行拍摄，从而检测出露出至各切断面的第1导电图案11的位置。
接下来，基于利用图像处理装置40进行了检测的露出至第1切断线30的各切断面的第1导电图案11的位置，沿在第2方向上延伸的第3切断线52仅切断中间块。由此，能使芯片单片化。
图17是表示在本发明的一个实施方式的变形例中利用图像处理装置进行了检测的第1切断线的各切断面中的导电图案与第3切断线的位置关系的侧视图。在图17中，仅图示了一个芯片。
如图16、图17所示，在本发明的一个实施方式的变形例所涉及的母块的切断方法中，按照如下的方法来确定第3切断线52的位置：即，在利用图像处理装置40进行了检测的第1切断线30的各切断面中，使第1方向上的一侧的第1导电图案11的端部与第3切断线52之间的间隔即第1间隙G1c与第1方向上的另一侧的第1导电图案11的端部与第3切断线52之间的间隔即第2间隙G2c大致相等。其结果是，第3切断线52与第1切断线30倾斜相交。
为了在这样倾斜的第3切断线52上切断中间块，将载放有中间块的载放台设置成能在载放面的面内方向上进行旋转。即，在将中间块载放在载放台的旋转中心上的状态下，通过使载放台与第3切断线52的倾斜角度相对应地进行旋转，能使中间块相对于切刀的方向倾斜。
在本实施方式的变形例中，以在第1方向上将芯片排成一列的方式构成中间块，因此，与本实施方式相比，能在所有的芯片中使成为内部电极的第1导电图案11在第1方向上处于靠近中央侧的位置。
另外，在第1切断线30的各切断面上，有时沿层叠方向进行排列的第1导电图案11彼此会产生位置偏移。图18是表示在第1切断线的切断面中沿层叠方向进行排列的导电图案彼此产生位置偏移的状态的剖视图。在图18中，仅图示了相当于两个芯片的部分。
如图18所示，在第1切断线30的各切断面中，在层叠方向上排列的第1导电图案11彼此产生位置偏移的情况下，按照如下的方法来确定第3切断线51、52的位置：即，使第3切断线51、52通过在第1方向上相邻的成对的第1导电图案11中最为彼此接近的第1导电图案11彼此的中间位置。
在此情况下，使第3切断线51、52通过在第1方向上相邻的第1导电图案11中最为彼此接近的第1导电图案11相互之间的间隔2Gmin的中间位置，沿所述第3切断线51、52切断中间块，从而在位于图18中的左侧的芯片中，第1方向上的一侧的第1导电图案11的端部与第3切断线51、52之间的间隔即第1间隙G1c成为间隔Gmin，在位于图18中的右侧的芯片中，第1方向上的另一侧的第1导电图案11的端部与第3切断线51、52之间的间隔即第2间隙G2c成为间隔Gmin。
图19是表示本发明的一个实施方式及变形例所涉及的电子元器件的制造方法的结构的流程图。如图19所示，本实施方式及变形例所涉及的电子元器件的制造方法包括：准备由成为基体110的多个陶瓷生片10进行层叠而构成的母块的工序(S100)；在第1方向上切断母块而分割成多个中间块、以使在内部电极中与外部电极相连接的部分露出至切断面的工序(S110)；从多个中间块中一个一个地取出中间块的工序(S120)；以及对于所取出的各中间块、在与第1方向交叉的第2方向上切断中间块、以使露出至切断面的内部电极在第1方向上位于成为基体的部分的中央的工序(S130)。
通过上述的工序使芯片单片化，能确保第1间隙G1c及第2间隙G2c大致均等。其结果是，能抑制电子元器件100的耐水性的下降。因此，能抑制电绝缘性因水分进入层叠陶瓷电容器内而下降，从而导致品质变差。
另外，如上所述，对单片化后的芯片进行加热，使发泡粘接片材20进行发泡来使粘接性下降，能容易地将发泡粘接片材20从芯片剥离。
接下来，对剥离了发泡粘接片材20的芯片进行滚筒抛光，从而对芯片的角部进行倒圆角。不过，未必一定要进行滚筒抛光。然后，将芯片进行烧制来使其固化，从而制成基体110。烧制温度可以根据陶瓷材料及导电材料的种类适当进行设定，例如，设定在900℃以上1300℃以下的范围内。
接下来，将以Ni为主要成分的导电性糊料涂布在基体110的长边方向的两个端部，例如在700℃左右的温度下进行加热，从而将导电性糊料烧结在基体110上来形成内侧外部电极。另外，也可以将导电性糊料涂布在芯片上之后进行烧制，从而同时形成基体110和内侧外部电极。
然后，通过电镀，在内侧外部电极上形成由Sn构成的外侧外部电极。具体而言，利用滚筒镀敷法来设置外侧外部电极。使收容有多个设有内侧外部电极的基体110的滚筒在浸渍在镀敷槽内的镀敷液中的状态下一边旋转一边通电，从而在内侧外部电极上设置外侧外部电极。
通过上述工序，能制成电子元器件100。根据本实施方式及变形例所涉及的电子元器件的制造方法，能在从母块切出的多个芯片的各个芯片中降低内部导体的位置偏移。
以下，在比较例及本实施方式所涉及的电子元器件的制造方法中，对将块的变形量及芯片的间隙量进行比较的实验例进行说明。
(实验例)
在块的变形量中，对母块、将母块一分为二所制成的中间块、以及将母块一分为三所制成的中间块的、各个块的25个部位进行了测定。
图20是对块的变形量进行比较的曲线图。在图20中，纵轴表示块的变形量，横轴表示块的种类。此外，在图20中，用误差棒表示测定结果的范围，用柱状图表示测定结果的平均值。
另外，块的变形量相当于图10的距离S1的值。即，块的变形量是测定以下的距离所得到的值：该距离是将位于各块的Y方向的两端的功能区域13的中心点13x相互连接的直线Lx与位于各块的Y方向的中央的功能区域13的中心点13x之间的距离。
如图20所示，母块的变形量的平均值为42μm，与此不同的是，将同样制成的母块一分为二制成的中间块的变形量的平均值为19μm，将同样制成的母块一分为三制成的中间块的变形量的平均值为12μm。由该结果确认了母块的分割数越多中间块的变形量越下降。
对于芯片的间隙量，对从母块、将母块一分为二所制成的中间块、以及以使芯片在第1方向上排成一列的方式分割母块所制成的中间块的、各个块切出的25个芯片进行了测定。
对母块以及将母块一分为二制成的中间块中位于Y方向的中央的25个芯片测定了图12的第1间隙G1b和第2间隙G2b。对以在第1方向上使芯片排成一列的方式分割母块所制成的中间块中的25个芯片测定了图17的第1间隙G1c和第2间隙G2c。
图21是表示位于母块的Y方向的中央的芯片的第1间隙及第2间隙的测定值的曲线图。图22是表示位于将母块一分为二所制成的中间块的Y方向的中央的芯片的第1间隙及第2间隙的测定值的曲线图。图23是表示以在第1方向上使芯片排成一列的方式分割母块所制成的中间块的芯片的第1间隙及第2间隙的测定值的曲线图。在图21～图23中，纵轴表示间隙量，横轴表示芯片编号。
如图21～图23所示，确认了母块的分割数越多，越能稳定地确保各芯片的间隙量。尤其是，在从以在第1方向上使芯片排成一列的方式分割母块所制成的中间块切出的芯片中，各芯片的第1间隙G1c和第2间隙G2c大致相同并且保持稳定。
对本发明的实施方式进行了说明，但在此公开的实施方式应视作在所有方面均为例示而并非限制。本发明的范围由权利要求的范围来表示，本发明的范围还包括与权利要求的范围等同的意思及范围内的所有变更。
Claims (3)
1.一种电子元器件的制造方法，该电子元器件的制造方法用于制造电子元器件，所述电子元器件包括：基体，该基体埋设有内部导体；以及外部电极，该外部电极设置在该基体的表面上，并与所述内部导体进行电连接，所述电子元器件的制造方法的特征在于，包括：
准备由成为所述基体的多个陶瓷生片进行层叠而构成的第1块的工序；
在第1方向上切断所述第1块来将其分割成多个第2块、以使所述内部导体中与所述外部电极相连接的部分露出至切断面的工序；以及
在与所述第1方向交叉的第2方向上将多个所述第2块分别进行切断、以使露出至两个所述切断面的所述内部导体在所述第1方向上位于成为各所述基体的部分的中央、并使所述内部导体不露出至切断面的工序。
2.如权利要求1所述的电子元器件的制造方法，其特征在于，
切断所述第1块而分割成多个所述第2块的工序包含以下工序：即，以在所述第1方向上使成为所述基体的部分在所述第2块上排成一列的方式将所述第1块进行切断的工序，
在所述第2方向上将多个所述第2块分别进行切断的工序包含以下工序：即，在所述第2方向上进行切断的工序中使成为所述基体的部分单片化的工序。
3.如权利要求1所述的电子元器件的制造方法，其特征在于，
切断所述第1块而分割成多个所述第2块的工序包含以下工序：即，以在所述第1方向上使成为所述基体的部分在所述第2块上排成多列的方式将所述第1块进行切断的工序，
在所述第2方向上将多个所述第2块分别进行切断的工序包含以下工序：即，在所述第1方向及所述第2方向上将多个所述第2块分别进行切断、从而使成为所述基体的部分单片化的工序。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-222154 | 2013-10-25 | ||
| JP2013222154 | 2013-10-25 | ||
| JP2014168325A JP6191557B2 (ja) | 2013-10-25 | 2014-08-21 | 電子部品の製造方法 |
| JP2014-168325 | 2014-08-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576054A true CN104576054A (zh) | 2015-04-29 |
| CN104576054B CN104576054B (zh) | 2017-11-14 |
Family
ID=52993816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410578768.7A Active CN104576054B (zh) | 2013-10-25 | 2014-10-24 | 电子元器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9576736B2 (zh) |
| JP (1) | JP6191557B2 (zh) |
| KR (1) | KR101709285B1 (zh) |
| CN (1) | CN104576054B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6855688B2 (ja) | 2016-05-19 | 2021-04-07 | 株式会社村田製作所 | グラビア印刷版、グラビア印刷方法および電子部品の製造方法 |
| US11525739B2 (en) * | 2018-05-08 | 2022-12-13 | Texas Instruments Incorporated | Thermistor die-based thermal probe |
| CN116058110A (zh) | 2020-07-03 | 2023-05-02 | 京瓷株式会社 | 压电元件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336142C (zh) * | 2003-09-19 | 2007-09-05 | 株式会社村田制作所 | 切割装置及切割方法 |
| US20090229860A1 (en) * | 2008-03-17 | 2009-09-17 | Samsung Electro-Mechanics Co., Ltd. | Green sheet for multi-layered electronics parts and manufacturing method for green chip using the same |
| US20110309718A1 (en) * | 2010-06-17 | 2011-12-22 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| KR20130070098A (ko) * | 2011-12-19 | 2013-06-27 | 삼성전기주식회사 | 적층 세라믹 전자부품의 제조방법 |
| CN103247441A (zh) * | 2012-02-13 | 2013-08-14 | 株式会社村田制作所 | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0655233U (ja) * | 1992-12-28 | 1994-07-26 | 京セラ株式会社 | チップ状電子部品 |
| JP3531887B2 (ja) * | 1995-10-30 | 2004-05-31 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2003039418A (ja) * | 2001-08-02 | 2003-02-13 | Matsushita Electric Ind Co Ltd | セラミック電子部品の製造方法 |
| JP2003257782A (ja) * | 2002-02-27 | 2003-09-12 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
| JP2003158376A (ja) * | 2002-09-02 | 2003-05-30 | Ibiden Co Ltd | セラミックス多層基板の製造方法 |
| JP4492138B2 (ja) * | 2004-01-30 | 2010-06-30 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
-
2014
- 2014-08-21 JP JP2014168325A patent/JP6191557B2/ja active Active
- 2014-10-08 US US14/509,495 patent/US9576736B2/en active Active
- 2014-10-15 KR KR1020140139105A patent/KR101709285B1/ko active IP Right Grant
- 2014-10-24 CN CN201410578768.7A patent/CN104576054B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336142C (zh) * | 2003-09-19 | 2007-09-05 | 株式会社村田制作所 | 切割装置及切割方法 |
| US20090229860A1 (en) * | 2008-03-17 | 2009-09-17 | Samsung Electro-Mechanics Co., Ltd. | Green sheet for multi-layered electronics parts and manufacturing method for green chip using the same |
| US20110309718A1 (en) * | 2010-06-17 | 2011-12-22 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| KR20130070098A (ko) * | 2011-12-19 | 2013-06-27 | 삼성전기주식회사 | 적층 세라믹 전자부품의 제조방법 |
| CN103247441A (zh) * | 2012-02-13 | 2013-08-14 | 株式会社村田制作所 | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
| CN110379624B (zh) * | 2019-06-27 | 2021-08-03 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9576736B2 (en) | 2017-02-21 |
| JP6191557B2 (ja) | 2017-09-06 |
| US20150113780A1 (en) | 2015-04-30 |
| KR101709285B1 (ko) | 2017-02-22 |
| KR20150048036A (ko) | 2015-05-06 |
| JP2015109413A (ja) | 2015-06-11 |
| CN104576054B (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431379B2 (en) | Method of manufacturing a multilayer ceramic capacitor | |
| JP5551296B1 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US8824119B2 (en) | Multilayer ceramic capacitor having increased overlapping area between inner electrodes and method of manufacturing same | |
| US8542476B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US9123472B2 (en) | High capacity multilayer ceramic capacitor and method of manufacturing the same | |
| KR101337275B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| KR101634598B1 (ko) | 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법 | |
| KR20120082029A (ko) | 적층형 세라믹 콘덴서 | |
| US9818538B2 (en) | Multilayer ceramic electronic component and board for mounting thereof | |
| CN104576054A (zh) | 电子元器件的制造方法 | |
| US10553359B1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20120000529A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
| JP2010258069A (ja) | 電子部品 | |
| US10886067B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US9961815B2 (en) | Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component | |
| JP5347350B2 (ja) | 積層型電子部品の製造方法 | |
| JP4561826B2 (ja) | 積層型電子部品の製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2009164189A (ja) | 積層セラミック電子部品の製造方法 | |
| US20140376151A1 (en) | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby | |
| TWI833298B (zh) | 積層陶瓷電容器及其安裝構造體 | |
| KR20240073120A (ko) | 적층 세라믹 콘덴서 및 그 실장 구조체 | |
| JP2020027830A (ja) | 電子部品の製造方法、及び、導体層の形成方法 | |
| JP2003178932A (ja) | コンデンサアレイおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |