KR20120082029A - 적층형 세라믹 콘덴서 - Google Patents

적층형 세라믹 콘덴서 Download PDF

Info

Publication number
KR20120082029A
KR20120082029A KR1020127014680A KR20127014680A KR20120082029A KR 20120082029 A KR20120082029 A KR 20120082029A KR 1020127014680 A KR1020127014680 A KR 1020127014680A KR 20127014680 A KR20127014680 A KR 20127014680A KR 20120082029 A KR20120082029 A KR 20120082029A
Authority
KR
South Korea
Prior art keywords
ceramic
sintered body
internal electrodes
ceramic sintered
width direction
Prior art date
Application number
KR1020127014680A
Other languages
English (en)
Other versions
KR101400262B1 (ko
Inventor
다이키 후쿠나가
켄이치 오카지마
야스하루 야마시타
나오토 무라니시
히데아키 타나카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120082029A publication Critical patent/KR20120082029A/ko
Application granted granted Critical
Publication of KR101400262B1 publication Critical patent/KR101400262B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

소형 대용량이면서 열 충격에 의한 크랙이 일어나기 어려운 적층형 세라믹 콘덴서를 제공한다.
적층형 세라믹 콘덴서(1)는 적층된 복수의 세라믹층(15)을 포함하는 세라믹 소결체(10)와, 세라믹 소결체(10)의 내부에, 세라믹층(15)을 개재하여, 적층방향에 있어서 서로 대향하도록 번갈아 마련되어 있는 제1 및 제2 내부전극(11, 12)을 구비하고 있다. 세라믹층(15) 중 제1 내부전극과 제2 내부전극 사이에 마련되어 있는 세라믹층의 층 수는 232 이상이다. 세라믹 소결체(10)에서 제1 및 제2 내부전극(11, 12)이 차지하는 체적비율은 0.37 이상이다. 사이드 갭부(10C, 10D)의 치수는 40㎛ 이하이다.

Description

적층형 세라믹 콘덴서{LAMINATED CERAMIC CAPACITOR}
본 발명은 적층형 세라믹 콘덴서에 관한 것이다. 특히 본 발명은 세라믹 소결체와, 세라믹 소결체의 내부에, 세라믹층을 개재하여 서로 대향하도록 번갈아 마련되어 있는 복수의 제1 및 제2 내부전극을 구비하는 적층형 세라믹 콘덴서에 관한 것이다.
종래, 휴대전화나 노트북 컴퓨터 등의 전자기기에서 예를 들면 적층 세라믹 콘덴서가 많이 이용되고 있다.
최근, 적층형 세라믹 콘덴서가 탑재되어 있는 전자기기의 소형화 및 고기능화가 진행되고 있어, 적층형 세라믹 콘덴서에 대한 소형화 및 대용량화가 진행되고 있다. 예를 들어 종래 10~100㎌의 대용량 콘덴서로서는 알루미늄 전해 콘덴서나 탄탈 콘덴서가 주류였지만, 적층형 세라믹 콘덴서가 사용되게 되어 오고 있다.
일반적으로 적층형 세라믹 콘덴서의 정전용량은 유전체층의 비유전율, 내부전극의 대향 면적, 내부전극의 적층 매수에 비례하고, 유전체층의 두께에 반비례한다. 이 때문에, 정해진 치수 내에서 큰 정전용량을 얻기 위해서는 내부전극의 적층 매수를 많이, 유전체층의 두께를 얇게 할 필요가 있는데, 소성시에 크랙이나 디라미네이션(delamination) 등의 구조 결함을 초래하기 쉬워진다는 문제가 있다. 이것을 감안하여, 예를 들면 하기 특허문헌 1 등에서, 세라믹 그린시트 및 내부전극을 박층화하여 고(高)적층화해도 소성시에 크랙이나 디라미네이션 등의 구조 결함을 방지할 수 있는 수단이 다양하게 제안되어 있다.
일본국 공개특허공보 2003-318060호
그러나 세라믹층이 얇고 적층 수가 많은 적층형 세라믹 콘덴서는 솔더링 시 등에 가해지는 열 충격에 의해 크랙이 생기기 쉽다는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은 소형 대용량이면서, 열 충격에 의한 크랙이 일어나기 어려운 적층형 세라믹 콘덴서를 제공하는 것에 있다.
본 발명에 따른 적층형 세라믹 콘덴서는 직육면체형상의 세라믹 소결체와, 제1 및 제2 내부전극을 구비하고 있다. 세라믹 소결체는 적층된 복수의 세라믹층을 포함한다. 세라믹 소결체는 길이방향과 길이방향에 수직인 폭방향을 따라 연장되는 제1 및 제2 주면(主面)과, 길이 및 폭방향 양쪽에 수직인 두께방향과 상기 길이방향을 따라 연장되는 제1 및 제2 측면과, 폭 및 두께방향을 따라 연장되는 제1 및 제2 단면을 가진다. 제1 및 제2 내부전극은 세라믹 소결체의 내부에, 세라믹층을 개재하여, 제3 방향에 있어서 서로 대향하도록 번갈아 마련되어 있다. 세라믹층 중 제1 내부전극과 제2 내부전극 사이에 마련되어 있는 세라믹층의 층 수는 232 이상이다. 세라믹 소결체는 두께방향에서 봤을 때에, 제1 및 제2 내부전극이 대향하고 있는 내층부와, 두께방향에 있어서의 내층부의 양측에 위치하며, 제1 및 제2 내부전극이 모두 마련되어 있지 않은 외층부와, 폭방향에 있어서의 내층부의 양측에 위치하며, 제1 및 제2 내부전극이 모두 마련되어 있지 않은 사이드 갭(side gap)부를 포함한다. 세라믹 소결체에서 제1 및 제2 내부전극이 차지하는 체적비율은 0.37 이상이다. 폭방향에서의 사이드 갭의 치수는 40㎛ 이하이다.
본 발명에서는 세라믹층 중 제1 내부전극과 제2 내부전극 사이에 마련되어 있는 세라믹층의 층 수(N)가 232 이상이다. 이로 인해 본 발명에 따른 적층형 세라믹 콘덴서는 세라믹층의 적층 수가 많고 소형이면서 고성능이다. 또한 세라믹 소결체에서 제1 및 제2 내부전극이 차지하는 체적비율이 0.37 이상이다. 또한 폭방향에서의 사이드 갭부의 치수가 40㎛ 이하이다. 이로 인해 본 발명에 따른 적층형 세라믹 콘덴서에는 크랙이 생기기 어렵다.
도 1은 본 발명의 한 실시형태에 따른 세라믹 콘덴서의 약도적 사시도이다.
도 2는 도 1의 선II-II을 따라 자른 약도적 단면도이다.
도 3은 도 2의 선III-III을 따라 자른 약도적 단면도이다.
도 4는 도 2의 선IV-IV을 따라 자른 약도적 단면도이다.
도 5는 도체 패턴이 인쇄된 세라믹 그린시트의 약도적 평면도이다.
도 6은 세라믹 부재의 약도적 사시도이다.
도 7은 양측면상에 세라믹층을 형성하는 공정을 나타내는 약도적 사시도이다.
이하, 본 발명을 실시한 바람직한 형태의 다른 예로서, 도 1에 나타내는 세라믹 콘덴서(1)에 대하여 설명한다. 단, 본 발명의 세라믹 콘덴서는 세라믹 콘덴서(1)에 전혀 한정되지 않는다.
도 1은 본 발명의 한 실시형태에 따른 세라믹 콘덴서의 약도적 사시도이다. 도 2는 도 1의 선II-II을 따라 자른 약도적 단면도이다. 도 3은 도 2의 선III-III을 따라 자른 약도적 단면도이다. 도 4는 도 2의 선IV-IV을 따라 자른 약도적 단면도이다.
도 1에 나타내는 바와 같이, 본 실시형태의 세라믹 콘덴서(1)는 직육면체형상의 세라믹 소결체(10)를 구비하고 있다. 세라믹 소결체(10)는 제1 및 제2 주면(10a, 10b)과, 제1 및 제2 측면(10c, 10d)과, 제1 및 제2 단면(10e, 10f)을 구비하고 있다. 제1 및 제2 주면(10a, 10b)은 길이방향(L) 및 폭방향(W)을 따라 연장되어 있다. 제1 및 제2 측면(10c, 10d)은 길이방향(L) 및 두께방향(T)을 따라 연장되어 있다. 제1 및 제2 단면(10e, 10f)은 폭방향(W) 및 두께방향(T)을 따라 연장되어 있다.
한편, 본 발명에서 "직육면체"에는 각부(角部)나 능선부의 적어도 일부가 모따기나 R모따기되어 있는 것도 포함되는 것으로 한다.
도 2에 나타내는 바와 같이, 세라믹 소결체(10)는 복수의 세라믹층(15)을 포함한다. 본 실시형태에서 세라믹층(15) 중 제1 내부전극(11)과 제2 내부전극(12) 사이에 마련되어 있는 세라믹층의 층 수(N)는 232 이상이다.
세라믹층(15)은 세라믹 재료로 이루어진다. 본 실시형태에서는 세라믹 재료에는 세라믹 외에 Si나 유리 성분 등의 소성 조제 등이 포함되어 있다. 소성 조제로서의 유리 성분의 구체예로는 알칼리 금속 성분이나 알칼리 토류 금속 성분을 포함하는 규산염 유리, 붕산염 유리, 붕규산 유리, 인산염 유리 등을 들 수 있다.
세라믹 재료에 주로 포함되는 세라믹 재료의 구체예로는 유전체 세라믹을 들 수 있다. 유전체 세라믹의 구체예로는 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다. 유전체 세라믹에는 예를 들면 Mn 화합물, Fe 화합물, Mg 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 적절히 첨가해도 된다.
도 2~도 4에 나타내는 바와 같이, 세라믹 소결체(10)의 내부에는 복수의 제1 및 제2 내부전극(11, 12)이 마련되어 있다. 복수의 제1 및 제2 내부전극(11, 12)은 두께방향(T)에 있어서 세라믹층(15)을 개재하여 서로 대향하도록 번갈아 배치되어 있다. 제1 및 제2 내부전극(11, 12) 각각은 제1 및 제2 주면(10a, 10b)에 대하여 평행하게 마련되어 있다. 제1 및 제2 내부전극(11, 12) 각각의 평면형상은 직사각형이다.
제1 내부전극(11)은 제1 단면(10e)에 노출되어 있는 한편, 제2 단면(10f), 제1 및 제2 측면(10c, 10d)과 제1 및 제2 주면(10a, 10b)에는 노출되어 있지 않다. 한편 제2 내부전극(12)은 제2 단면(10f)에 노출되어 있는 한편, 제1 단면(10f), 제1 및 제2 측면(10c, 10d)과 제1 및 제2 주면(10a, 10b)에는 노출되어 있지 않다.
제1 단면(10e)상에는 제1 외부전극(13)이 마련되어 있다. 제1 외부전극(13)은 제1 내부전극(11)에 접속되어 있다. 한편 제2 단면(10f)상에는 제2 외부전극(14)이 마련되어 있다. 제2 외부전극(14)은 제2 내부전극(12)에 접속되어 있다.
한편, 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)의 형성 재료는 도전 재료인 한 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 예를 들면 Ag, Au, Pt, Pd, Ni, Cr, Cu 등의 금속이나, 그들 금속 중 1종 이상을 포함하는 합금에 의해 형성할 수 있다. 또한 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 복수의 도전막의 적층체에 의해 구성되어 있어도 된다.
도 2~도 4에 나타내는 바와 같이, 세라믹 소결체(10)에는 제1 및 제2 외층부(10A, 10B)와, 제1 및 제2 사이드 갭부(10C, 10D)와, 내층부(10E)가 마련되어 있다.
제1 및 제2 외층부(10A, 10B)는 제1 및 제2 내부전극의 적층방향(=두께방향(T))에 있어서, 제1 및 제2 내부전극이 마련되어 있는 부분(내층부(10E))보다도 외측에 위치하는 부분이다. 구체적으로는 본 실시형태에서는, 제1 및 제2 외층부(10A, 10B)는 세라믹 소결체(10)의 두께방향(T)에 있어서의 양 단부에 마련되어 있다.
제1 및 제2 사이드 갭부(10C, 10D)는 적층방향(=두께방향(T))에서 봤을 때에 제1 및 제2 내부전극(11, 12)이 모두 마련되어 있지 않은 부분이다. 구체적으로는 본 실시형태에서는, 제1 및 제2 사이드 갭부(10C, 10D)는 세라믹 소결체(10)의 폭방향(W)에 있어서의 양 단부에 마련되어 있다.
내층부(10E)는 세라믹 소결체(10)의 제1 및 제2 외층부(10A, 10B)와 제1 및 제2 사이드 갭부(10C, 10D)를 제외한 부분이다. 구체적으로는 본 실시형태에서는 세라믹 소결체(10)의 폭방향(W)의 양 단부와 두께방향(T)의 양 단부를 제외한 영역에 마련되어 있다. 내층부(10E)에는 두께방향(T)에 있어서 제1 및 제2 내부전극(11, 12)이 서로 대향하고 있는 부분과, 두께방향(T)에서 봤을 때에 제1 또는 제2 내부전극(11, 12)만 마련되어 있는 부분을 포함하고 있다.
폭방향(W)에서의 사이드 갭부(10C, 10D)의 치수는 40㎛ 이하이다.
본 실시형태의 적층 세라믹 콘덴서(1)에서는 제1 및 제2 내부전극(11, 12) 사이에 마련되어 있는 세라믹층(15)의 적층 수(N)가 232 이상이다. 이러한 적층형 세라믹 콘덴서에서는 솔더링 시 등에 가해지는 열 충격에 의해 크랙이 생기기 쉽다.
그러나 본 실시형태에서는, 또한 세라믹 소결체(10)에 있어서의 제1 및 제2 내부전극(11, 12)이 차지하는 체적비율이 0.37 이상으로 되어 있다. 이 때문에, 세라믹 소결체(10)에서 금속 성분(금속과 합금을 포함함)이 차지하는 비율이 높다. 따라서 높은 기계적 강도를 실현할 수 있다. 즉, 본 실시형태에 의하면, 소형 및 고성능과, 휨 강도나 항절 강도(flexural strength) 등의 기계적 강도가 높은 것과의 양립을 꾀할 수 있다.
세라믹 소결체(10)에서 제1 및 제2 내부전극(11, 12)이 차지하는 비율을 높이는 관점에서는, 제1 및 제2 내부전극(11, 12)이 마련되어 있지 않은 사이드 갭부(10C, 10D)와 외층부(10A, 10B) 각각이 작은 것이 바람직하다.
구체적으로는 폭방향에서의 사이드 갭부(10C, 10D)의 치수가 40㎛ 이하이다. 이 때문에 적층형 세라믹 콘덴서(1)에는 크랙이 생기기 어렵다. 이 이유는 확실하지 않지만, 적층형 세라믹 콘덴서(1)에 열 충격이 가해졌을 경우, 내부전극(11, 12)의 비율이 비교적 높은 내층부(10E)가 두께방향(T)으로 열팽창하려고 하는 한편, 그 양측에 배치된 사이드 갭부(10C, 10D)는 내층부(10E)의 열팽창에 저항하려고 하지 않고 유연하게 추종한다. 이로 인해 내층부(10E)와 사이드 갭부(10C, 10D) 사이에서의 변형 차이가 작아지기 때문이라고 생각된다.
다음으로 본 실시형태의 세라믹 콘덴서(1)의 제조방법의 일례에 대하여, 도 5~도 7을 참조하면서 상세하게 설명한다.
먼저, 도 5에 나타내는 세라믹 그린시트(20)를 성형한다. 세라믹 그린시트(20)의 성형방법은 특별히 한정되지 않는다.
다음으로 세라믹 그린시트(20) 위에, 복수개의 선형상 도체 패턴(21)을 형성한다. 이 도체 패턴(21)은 제1 및 제2 내부전극(11, 12)을 형성하기 위한 것이다. 도체 패턴(21)의 형성방법은 특별히 한정되지 않는다. 도체 패턴(21)은 예를 들면 스크린 인쇄법, 잉크젯법, 그라비어 인쇄법 등으로 형성할 수 있다.
다음으로 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)를 복수장 적층한 후에, 도체 패턴(21)이 형성되어 있는 세라믹 그린시트(20)를, x방향의 한쪽과 다른쪽에 번갈아 비켜 놓아서 복수장 적층한다. 또 그 위에, 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)를 복수장 적층하여 적층체를 완성시킨다. 한편 처음과 마지막에 적층하는, 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)는 제1 및 제2 외층부(10A, 10B)를 형성하기 위한 것이다.
다음으로 얻어진 적층체를 정수압 프레스법 등에 의해 적층방향(z)으로 프레스한다.
다음으로 프레스 후의 적층체를 도 5에 나타내는 가상 커트 라인(L)을 따라 절단함으로써, 도 6에 나타내는 직육면체형상의 세라믹 부재(23)를 복수개 형성한다. 한편 적층체의 절단은 다이싱이나 푸쉬 커팅(push cutting)에 의해 실시할 수 있다. 또, 레이저를 이용하여 적층체를 절단해도 된다.
다음으로 도 7에 나타내는 바와 같이, 세라믹 부재(23)의 단면(23e, 23f) 위에, 단면(23e, 23f)을 덮도록 세라믹층(24, 25)을 형성한다. 이 세라믹층(24, 25)은 제1 및 제2 사이드 갭부(10C, 10D)를 형성하기 위한 것이다.
한편, 세라믹층(24, 25)의 형성방법은 특별히 한정되지 않으며, 스크린 인쇄법 등의 인쇄법, 잉크젯법, 그라비어 코팅법 등의 코팅법, 분무법 등으로 실시할 수 있다.
다음으로 세라믹층(24, 25)을 형성한 세라믹 부재(23)를 소결한다. 이로써 세라믹 소결체(10)를 완성시킨다.
그리고 마지막으로 제1 및 제2 외부전극(13, 14)을 형성함으로써, 도 1~도 4에 나타내는 세라믹 콘덴서(1)를 완성시킨다. 한편 제1 및 제2 외부전극(13, 14)의 형성방법은 특별히 한정되지 않는다. 제1 및 제2 외부전극(13, 14)은 예를 들면 도전성 페이스트를 도포한 후에 베이킹함으로써 형성해도 된다. 그 경우, 상기 세라믹 부재(23)의 소성 전에 도전성 페이스트를 도포하고, 소성과 동시에 제1 및 제2 외부전극(13, 14)을 형성해도 된다. 또, 제1 및 제2 외부전극(13, 14)은 예를 들면 도금 등으로 형성해도 된다.
상기 실시형태에서는 제1 및 제2 내부전극(11, 12)이 제1 및 제2 측면(10c, 10d)에 평행하면서, 제1 내부전극(11)이 제1 주면(10a)에 인출되어 있는 한편, 제2 내부전극(12)이 제2 주면(10b)에 인출되어 있는 예에 대하여 설명하였다. 단, 본 발명에서는 세라믹 소결체에 갭층이 형성되는 한, 제1 및 제2 내부전극의 배치는 특별히 한정되지 않는다.
예를 들면 제1 및 제2 내부전극은 제1 및 제2 주면 혹은 제1 및 제2 단면에 평행하게 형성되어 있어도 된다.
(실험예)
상기 실시형태에 따른 세라믹 콘덴서(1)를, 동일한 재료로 하기 표 1~3에 나타내는 조건으로, 각 조건에 대하여 300개씩 샘플을 제작하였다.
한편, 하기의 표 1~3에 나타내는 각종 치수 중, 세라믹 소결체의 길이, 폭, 두께에 대해서는 광학 현미경(가부시키가이샤 니콘 제품 MEASURESCOPE MM-10)에 의해 배율 50배, 정밀도 ±0.01mm로 측정하였다. 세라믹층의 두께 및 내부전극의 두께에 대해서는 주사형 전자 현미경(니혼덴시 가부시키가이샤 제품 JSM-5800)에 의해 가속 전압 20kV, 배율 15000배, 정밀도 ±0.01㎛로 측정하였다. 그 밖의 치수에 대해서는 광학 현미경에 의해 배율 500배, 정밀도 ±0.001mm로 측정하였다.
내부전극의 선단에서 외부전극까지의 거리는 콘덴서의 폭방향의 중앙에서 측정하였다.
사이드 갭부의 치수는 길이방향의 중앙부에서 측정하였다.
외층부의 두께, 세라믹층의 두께, 내부전극의 두께는 평면에서 봤을 때의 중심에서 측정하였다.
내부전극의 커버리지는 이하의 요령으로 측정하였다. 즉, 콘덴서를 연마하고, 내층부 중, 제1 및 제2 내부전극이 두께방향(T)으로 대향하고 있는 부분만 남겼다. 그 부분을, 두께가 절반이 될 때까지 연마하여 내부전극을 노출시켰다. 다음으로 수산화칼륨 수용액에 침지함으로써 내부전극을 박리하였다. 다음으로 박리한 내부전극의 중앙부를 광학 현미경을 이용해서 촬영하여 2값화(binarizing)함으로써 전극이 있는 부분의 비율을 구함으로써 커버리지를 얻었다.
세라믹 소결체에서 내부전극이 차지하는 체적은 (세라믹 소결체의 길이-엔드 갭부의 길이)×(세라믹 소결체의 폭-사이드 갭부의 폭×2)×내부전극의 두께×(세라믹층의 적층 수+1)×내부전극의 커버리지에 의해 구하였다. 한편 엔드 갭부란, 내층부 중, 제1 및 제2 내부전극이 두께방향으로 대향하고 있지 않은 부분이다. 엔드 갭부의 길이란, 엔드 갭부의 길이방향을 따른 치수이다. 사이드 갭부의 폭이란, 사이드 갭부의 폭방향 치수이다.
세라믹 소결체의 체적은 세라믹 소결체의 길이×(세라믹 소결체의 폭-사이드 갭부의 폭×2)×세라믹층의 적층 수+세라믹 소결체의 길이×세라믹 소결체의 폭×외층부의 두께×2+사이드 갭부의 폭×(세라믹 소결체의 두께-외층부의 두께×2)×2로 구하였다.
다음으로 작성한 샘플에 대하여, 이하의 요령으로 열 충격 시험을 하였다. 즉, 각 샘플에 대하여 하기의 조건으로 솔더 욕조에 침지함으로써 열 충격을 가했을 때의 크랙 불량의 발생률을 현미경을 이용해서 관찰함으로써 구하였다. 결과를 상기 표 1~표 3에 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
상기 표 1~3에 나타내는 결과로부터, 세라믹 소결체(10)에서 제1 및 제2 내부전극(11, 12)이 차지하는 체적비율이 0.37 이상이고, 사이드 갭부(10C, 10D)의 치수가 40㎛ 이하일 경우에는 크랙이 생기기 어렵고, 열 충격 내성이 높음을 알 수 있다.
(열 충격 시험의 조건)
?솔더 온도: 실온+275℃
?솔더에의 침지 속도: 40±5mm/초
?침지 시간: 3초
?시험 샘플 수: 300개
1 세라믹 콘덴서
10 세라믹 소결체
10A, 10B 외층부
10C, 10D 갭부
10E 내층부
10G 제1 부분
10a 제1 주면
10b 제2 주면
10c 제1 측면
10d 제2 측면
10e 제1 단면
10f 제2 단면
11 제1 내부전극
12 제2 내부전극
13 제1 외부전극
14 제2 외부전극
20 세라믹 그린시트
21 도체 패턴
22 적층체
23 세라믹 부재
23e, 23f 세라믹 부재의 단면
24, 25 세라믹층

Claims (1)

  1. 적층된 복수의 세라믹층을 포함하고, 길이방향과, 상기 길이방향에 수직인 폭방향을 따라 연장되는 제1 및 제2 주면(主面)과, 상기 길이방향 및 폭방향 양쪽에 수직인 두께방향과 상기 길이방향을 따라 연장되는 제1 및 제2 측면과, 상기 폭방향 및 두께방향을 따라 연장되는 제1 및 제2 단면을 가지는 직육면체형상의 세라믹 소결체와,
    상기 세라믹 소결체의 내부에, 상기 세라믹층을 개재하여, 상기 두께방향에 있어서 서로 대향하도록 번갈아 마련되어 있는 제1 및 제2 내부전극을 포함하고,
    상기 세라믹층 중, 상기 제1 내부전극과 상기 제2 내부전극 사이에 마련되어 있는 세라믹층의 층 수(N)가 232 이상인 적층형 세라믹 콘덴서로서,
    상기 세라믹 소결체는,
    상기 두께방향에서 봤을 때에 상기 제1 및 제2 내부전극이 대향하고 있는 내층부와,
    상기 두께방향에서의 상기 내층부의 양측에 위치하며, 상기 제1 및 제2 내부전극이 모두 마련되어 있지 않은 외층부와,
    상기 폭방향에서의 상기 내층부의 양측에 위치하며, 상기 제1 및 제2 내부전극이 모두 마련되어 있지 않은 사이드 갭부를 포함하고,
    상기 세라믹 소결체에서 상기 제1 및 제2 내부전극이 차지하는 체적비율이 0.37 이상이며,
    상기 폭방향에서의 각 사이드 갭부의 치수가 40㎛ 이하인 것을 특징으로 하는 적층형 세라믹 콘덴서.
KR1020127014680A 2009-12-11 2010-12-10 적층형 세라믹 콘덴서 KR101400262B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-281684 2009-12-11
JP2009281684 2009-12-11
PCT/JP2010/072218 WO2011071146A1 (ja) 2009-12-11 2010-12-10 積層型セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20120082029A true KR20120082029A (ko) 2012-07-20
KR101400262B1 KR101400262B1 (ko) 2014-05-27

Family

ID=44145689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014680A KR101400262B1 (ko) 2009-12-11 2010-12-10 적층형 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US9082556B2 (ko)
KR (1) KR101400262B1 (ko)
CN (1) CN102652342B (ko)
WO (1) WO2011071146A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180089890A (ko) * 2015-03-30 2018-08-09 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101452058B1 (ko) * 2012-12-06 2014-10-22 삼성전기주식회사 적층 세라믹 전자부품
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6915645B2 (ja) * 2015-03-27 2021-08-04 Tdk株式会社 積層セラミック電子部品
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6302960B2 (ja) * 2016-08-02 2018-03-28 太陽誘電株式会社 積層コンデンサ及びその製造方法
KR102551219B1 (ko) 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 3端子型積層セラミックコンデンサおよび3端子型積層セラミックコンデンサの製造方法
JP6879334B2 (ja) * 2019-06-20 2021-06-02 Tdk株式会社 積層セラミック電子部品
KR102620520B1 (ko) * 2019-06-26 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
JP7172927B2 (ja) * 2019-09-19 2022-11-16 株式会社村田製作所 積層セラミック電子部品、およびその製造方法
JP6860051B2 (ja) * 2019-09-20 2021-04-14 Tdk株式会社 積層セラミック電子部品
JP2022073573A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ包装体

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222917A (ja) 1983-06-02 1984-12-14 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JPS60124813A (ja) 1983-12-09 1985-07-03 東北金属工業株式会社 積層セラミックコンデンサの製造方法
JPS6115315A (ja) 1984-07-02 1986-01-23 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61237413A (ja) 1985-04-12 1986-10-22 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JP2599478B2 (ja) 1990-02-20 1997-04-09 松下電器産業株式会社 チップ型電子部品
JPH03241813A (ja) 1990-02-20 1991-10-29 Matsushita Electric Ind Co Ltd チップ型電子部品の外装方法
JPH0613259A (ja) 1992-06-26 1994-01-21 Tokin Corp 積層セラミックコンデンサとその製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH09153433A (ja) 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP3307270B2 (ja) 1997-05-07 2002-07-24 株式会社村田製作所 積層型電子部品の製造方法
JPH10312933A (ja) 1997-05-09 1998-11-24 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000277381A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP3463610B2 (ja) * 1999-06-21 2003-11-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2003318060A (ja) 2002-04-23 2003-11-07 Kyocera Corp 積層型電子部品の製法
JP2004152909A (ja) * 2002-10-29 2004-05-27 Kyocera Corp セラミック積層体の製法
JP4359914B2 (ja) 2003-05-28 2009-11-11 京セラ株式会社 積層型電子部品およびその製法
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5332480B2 (ja) 2008-10-08 2013-11-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5532027B2 (ja) 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5751080B2 (ja) 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180089890A (ko) * 2015-03-30 2018-08-09 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US20120250217A1 (en) 2012-10-04
CN102652342B (zh) 2016-08-03
KR101400262B1 (ko) 2014-05-27
CN102652342A (zh) 2012-08-29
WO2011071146A1 (ja) 2011-06-16
US9082556B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
KR101400262B1 (ko) 적층형 세라믹 콘덴서
KR101184150B1 (ko) 세라믹 전자부품
KR101533411B1 (ko) 적층형 세라믹 전자부품
KR101379874B1 (ko) 적층형 세라믹 전자부품
KR102077617B1 (ko) 적층 세라믹 콘덴서
JP5362033B2 (ja) 積層型セラミックコンデンサ
KR101634598B1 (ko) 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법
KR101925286B1 (ko) 적층 세라믹 전자부품
CN113140405B (zh) 层叠陶瓷电容器
JP2018067568A (ja) 積層セラミックコンデンサの製造方法
JP2020053577A (ja) 電子部品
KR20170071424A (ko) 콘덴서
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2004235377A (ja) セラミック電子部品
KR20220040994A (ko) 적층 세라믹 콘덴서
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2021086972A (ja) 積層セラミックコンデンサ
JP6029491B2 (ja) 積層セラミック電子部品の製造方法
JP2022123936A (ja) 積層セラミックコンデンサ
JP5609093B2 (ja) セラミック電子部品
CN217061783U (zh) 层叠陶瓷电容器
CN216773068U (zh) 层叠陶瓷电容器
CN216015095U (zh) 层叠陶瓷电容器
JP6189742B2 (ja) 積層型電子部品およびその製造方法
WO2023210465A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 5