KR20180089890A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20180089890A
KR20180089890A KR1020180087293A KR20180087293A KR20180089890A KR 20180089890 A KR20180089890 A KR 20180089890A KR 1020180087293 A KR1020180087293 A KR 1020180087293A KR 20180087293 A KR20180087293 A KR 20180087293A KR 20180089890 A KR20180089890 A KR 20180089890A
Authority
KR
South Korea
Prior art keywords
pair
thickness
internal electrode
ceramic capacitor
multilayer ceramic
Prior art date
Application number
KR1020180087293A
Other languages
English (en)
Other versions
KR101990248B1 (ko
Inventor
요이찌 가또
고따로 미즈노
유끼히로 고니시
요시노리 다나까
유스께 고와세
쇼헤이 기따무라
토루 마끼노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180089890A publication Critical patent/KR20180089890A/ko
Application granted granted Critical
Publication of KR101990248B1 publication Critical patent/KR101990248B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 과제는 사이드 마진이 30㎛ 이하로 얇은 적층 세라믹 콘덴서에 있어서, 누설 전류를 억제하는 것이다. 유전체층과 극성이 상이한 내부 전극층이 교대로 적층되어 이루어지고, 한 쌍의 주면, 한 쌍의 단부면 및 한 쌍의 측면을 갖는 대략 직육면체 형상의 소체를 구비하는 적층 세라믹 콘덴서로서, 상기 소체의 한 쌍의 측면에, 두께 30㎛ 이하의 한 쌍의 사이드 마진을 갖고, 상기 소체의 한 쌍의 단부면과, 상기 한 쌍의 주면 중 적어도 한쪽에 외부 전극이 형성되어 있는, 적층 세라믹 콘덴서.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 얇은 사이드 마진을 가지면서도, 외부 전극과 내부 전극과의 사이의 누설 전류가 억제된 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서(MLCC)는 일반적으로 유전체층과 극성이 상이한 내부 전극층이 교대로 적층된 적층체를 구비하고, 당해 적층체에 있어서 내부 전극층이 번갈아 인출되어 있는 한 쌍의 면에 외부 전극이 형성된 구조를 갖고 있다. 그리고, 도 7에 대표적인 적층 세라믹 콘덴서(100)의 개략 사시도를 도시하지만, 일반적으로 내부 전극층이 좌우의 외부 전극(104)으로 인출되는 면을 단부면(102a, b)이라고 칭하고, 내부 전극층 및 유전체층의 적층 방향 상하의 면을 주면(102c, d)이라고 칭하고, 나머지의 한 쌍의 면을 측면(102e, f)이라고 칭한다.
또한, 일반적으로, 내부 전극층이 외부에 노출되어 파괴 또는 손상되는 것을 방지하는 등의 목적으로, 한 쌍의 측면을 구성하는 한 쌍의 사이드 마진이 형성된다.
여기서, 특허문헌 1에서는, 내부 전극 패턴의 용량을 확보할 수 있는 최대한의 유효 면적을 확보하는 검토가 행해지고 있다. 그와 같이 유효 면적을 확보한 바, 마진부의 두께가 얇아져 내부 전극 패턴이 쇼트 또는 단락되는 문제가 발생한 것이 상기 문헌에 기재되어 있다.
그리고 상기 문헌은 이 문제를 해결하기 위해, 유전체층과 내부 전극 패턴의 적층체를 형성하고, 그 후에, 소정의 세라믹 슬러리를 사용하여 사이드 마진부를 형성하는 것을 제안하고 있다. 이에 의해, 사이드 마진을 얇게 하여 유효 면적을 확보하고, 또한 상기한 쇼트 또는 단락이 방지되는 취지가 설명되어 있다.
그런데, 최근 들어, 휴대 전화나 태블릿 단말기 등의 디지털 전자 기기에 사용되는 전자 회로의 고밀도화에 수반되는 전자 부품의 소형화에 대한 요구는 높아, 당해 회로를 구성하는 적층 세라믹 콘덴서의 소형화, 대용량화가 급속하게 진행되고 있다.
적층 세라믹 콘덴서의 용량은, 당해 콘덴서를 구성하는 유전체층의 구성 재료의 유전율이나 유전체층의 적층수 및 번갈아 외부 전극에 인출되는 내부 전극층의 오버랩 부분인 유효 면적에 비례하고, 유전체층 1층당의 두께에 반비례한다.
일본 특허 공개 제2012-195555호 공보
적층 세라믹 콘덴서의 사이드 마진의 두께가 크면, 그만큼 내부 전극층의 면적이 감소하고, 그 결과로서 유효 면적도 감소하고, 당해 콘덴서의 용량이 감소해 버린다.
따라서 본 발명자들은, 사이드 마진을 얇게 형성하는 검토를 행한 바, 30㎛ 이하로의 박형화가 가능하지만, 새롭게, 사이드 마진이 얇기 때문에, 외부 전극의 형성 부분과 근접하는 내부 전극층과의 사이에서 누설 전류가 커진다고 하는 문제를 발견하였다.
이 점에 대해, 도 8을 참조하여 보다 상세하게 설명한다. 도 8은 적층 세라믹 콘덴서(100)의, 주면(102c, d)에 평행한, 내부 전극층(106)이 보이는 위치에서의 단면의 모식도이다. 적층 세라믹 콘덴서(100)는 기판과의 접속 등으로 인해 한 쌍의 외부 전극(104)을 양 단부면에 갖고 있지만, 이 외부 전극(104)은 일반적으로, 양 단부면 이외의 다른 4개의 면에도 형성되어 있고(소위 5면 전극), 어느 면에서도 기판 등과의 접속이 가능한 구성으로 되어 있다. 그리고, 도 8에 있어서는 내부 전극층(106)은 우측의 외부 전극(104)에 접속하고 있고, 좌측의 외부 전극(104)에는 접속하고 있지 않고 일정한 거리를 취하고 있고, 절연 상태에 있다. 그런데, 사이드 마진(108)이 30㎛ 이하로 얇아지면, 상기 거리보다도 사이드 마진(108)의 두께가 작아지고 있고, 이로 인해, 내부 전극층(106)의 좌측의 외부 전극(104)에 가까운 단부 테두리에 있어서, 내부 전극층(106) 및 사이드 마진(108)의 계면 부분과, 측면에 형성된 외부 전극(104)과의 사이에서 누설 전류가 발생해 버리는 것이 명확해졌다.
따라서 본 발명은 사이드 마진이 30㎛ 이하로 얇은 적층 세라믹 콘덴서에 있어서, 누설 전류를 억제하는 것을 과제로 한다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토한 결과, 사이드 마진이 30㎛ 이하로 박층의 것으로 되어도, 외부 전극이 거기에 형성되지 않는 구성으로 함으로써, 상기한 누설 전류의 문제를 해결할 수 있는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 유전체층과 극성이 상이한 내부 전극층이 교대로 적층되어 이루어지고, 한 쌍의 주면, 한 쌍의 단부면 및 한 쌍의 측면을 갖는 대략 직육면체 형상의 소체를 구비하는 적층 세라믹 콘덴서로서, 상기 소체의 한 쌍의 측면에, 두께 30㎛ 이하의 한 쌍의 사이드 마진을 갖고, 상기 소체의 한 쌍의 단부면과, 상기 한 쌍의 주면 중 적어도 한쪽에 외부 전극이 형성되어 있는, 적층 세라믹 콘덴서이다.
적층 세라믹 콘덴서의 생산성 향상의 관점에서는, 상기 한 쌍의 사이드 마진의 두께가 1㎛ 이상인 것이 바람직하다.
상기 외부 전극이, 상기 소체의 한 쌍의 단부면과 한쪽의 주면에 형성되어 있는 구성으로 하면, 다른 쪽의 주면에 외부 전극이 없어진 만큼, 내부 전극층의 적층수를 늘릴 수 있으므로, 적층 세라믹 콘덴서의 대용량화의 관점에서 바람직하다.
또한, 동일하게 적층 세라믹 콘덴서의 대용량화의 관점에서, 상기 유전체층의 두께를 0.8㎛ 이하로 얇게 하고, 내부 전극층의 적층수를 증가시키는 것이 바람직하다.
본 발명에 따르면, 사이드 마진이 30㎛ 이하로 얇은 적층 세라믹 콘덴서에 있어서, 누설 전류를 억제하고, 신뢰성이 우수한 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명의 적층 세라믹 콘덴서의 개략 사시도.
도 2는 본 발명의 적층 세라믹 콘덴서(10)의, 측면(12e, f)에 평행한 단면의 모식도.
도 3은 사이드 마진(24)의 두께를 구할 때의 개념도.
도 4는 적층 세라믹 콘덴서(10)의, 주면(12c, d)에 평행한, 내부 전극층(18)이 보이는 위치에서의 단면의 모식도.
도 5는 사이드 마진의 형성 방법의 일례를 도시하는 모식도.
도 6은 사이드 마진의 형성 방법의 일례를 도시하는 모식도.
도 7은 대표적인 적층 세라믹 콘덴서의 개략 사시도.
도 8은 적층 세라믹 콘덴서(100)의, 주면(102c, d)에 평행한, 내부 전극층(106)이 보이는 위치에서의 단면의 모식도.
이하, 본 발명의 일 실시 형태에 의한 적층 세라믹 콘덴서를 설명한다. 도 1은 본 발명의 적층 세라믹 콘덴서(10)의 개략 사시도이다. 본 발명에 있어서도, 종래와 마찬가지로, 내부 전극층이 좌우의 외부 전극(14)으로 인출되는 면을 단부면(12a, b)이라고 칭하고, 내부 전극층 및 유전체층의 적층 방향 상하의 면을 주면(12c, d)이라고 칭하고, 나머지의 한 쌍 면을 측면(12e, f)이라고 칭한다.
[적층 세라믹 콘덴서]
도 2에, 본 발명의 적층 세라믹 콘덴서(10)의, 측면(12e, f)에 평행한 단면의 모식도를 도시한다. 적층 세라믹 콘덴서(10)는 규격으로 정해진 칩 치수 및 형상(예를 들어 1.0×0.5×0.5㎜의 대략 직육면체)을 갖는 소체(16)와, 주로 소체(16)의 양 단부면측에 형성되는 한 쌍의 외부 전극(14)으로 대략 구성된다. 소체(16)는, 예를 들어 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등의 입자 결정을 주성분으로 하고, 내부에 유전체층(17)과 내부 전극층(18)이 교대로 적층되어 이루어지는 적층체(20)와, 적층 방향 상하의 최외층으로서 형성되는 커버층(22)을 갖고 있다. 또한, 도시되지 않지만, 적층체(20)(의 내부 전극층(18))가 외부에 노출되지 않도록 이것을 커버하여 한 쌍의 측면(12e, f)을 형성하는 사이드 마진(24)이 존재한다(도 1 참조).
적층체(20)는 정전 용량이나 요구되는 내압 등의 사양에 따라, 내부 전극층(18) 및 2매의 내부 전극층(18) 사이에 끼워지는 유전체층(17)의 두께가 소정의 범위로 설정되고, 전체의 적층수가 수백∼천 정도의 고밀도 다층 구조를 갖고 있다.
적층체(20)의 주위에 형성되는 커버층(22) 및 사이드 마진(24)은 유전체층(17) 및 내부 전극층(18)을 외부로부터의 습기나 컨터미네이션 등의 오염으로부터 보호하여, 그들의 경시적인 열화를 방지한다.
또한, 내부 전극층(18)은 그 단부 테두리가, 유전체층(17)의 길이 방향 양단부에 있는 극성이 상이한 한 쌍의 외부 전극(14)에 교대로 인출되고, 전기적으로 접속하고 있다.
그리고 본 발명의 적층 세라믹 콘덴서(10)에 있어서는, 사이드 마진(24)의 두께가 30㎛ 이하로 극히 얇다. 또한, 사이드 마진(24)의 두께는, 지나치게 얇으면 생산이 극히 곤란해지거나, 내부 전극층(18)이 외부로부터 오염되거나 대미지를 받을 가능성이 나오므로, 이들 관점에서 1㎛ 이상인 것이 바람직하다. 또한, 본 발명에 있어서 사이드 마진(24)의 두께는 이하와 같이 구해지는 것으로 한다.
도 3은 사이드 마진(24)의 두께를 구할 때의 개념도이다. 도 3의 (a)와 같이 소체(16)의 주면(12c)의 중앙부, 우측 및 좌측에 있어서 소체(16)를 절단하여 단부면(12a, b)에 평행한 3개의 단면(26a, b, c)을 작성하고(단면(26a) 및 (26c)에 대해, 각각이 가까운 단부면까지의 거리:중앙까지의 거리=2:3이며, 중앙에 단면(26b)이 있다. 그리고 도 3의 (b)는 이들 단면의 모식도), 이들을 SEM을 사용하여 확대 배율 3000배로 관찰한다. 관찰하는 시야는, 도 3의 (b)에 도시한 바와 같이, 얻어진 단면(26a, b, c)에 있어서의 사이드 마진(24)의 상부(상측의 커버층(22)의 상단부(도 3의 (b)에 있어서의, 상하 커버층(22) 및 좌우 사이드 마진(24)에 의해 형성되는 프레임 형상의 우측 상단측의 코너)로부터 100um 하방으로 이동한 지점 부근이 시야의 중심)·중앙부(상하 커버층(22)의 각각 상단부면 및 하단부면의 중점이 시야의 중심)·하부(하측의 커버층(22)의 하단부(상기 프레임 형상의 우측 하단측의 코너)로부터 100um 상방으로 이동한 지점 부근이 시야의 중심)의 3시야이며, 좌우 양쪽의 사이드 마진(24)에 대해 관찰을 행한다. 즉, 1개의 소체(16)당 3(시야)×2(양측)×3(단면)=18시야 관찰하게 된다. 도 3의 (c)에, (b)에 있어서 Ⅲc의 부호가 부여된 시야의 확대 화상(SEM 관찰상의 모식도)을 도시한다.
이들 각각의 시야 내에 있어서의 내부 전극층(18)의 사이드 마진(24)에 접촉하는 단부로부터 사이드 마진(24)을 빠져나와 소체(16)의 외부와의 계면에 이르기까지의 길이에 있어서, 최단의 것(사이드 마진(24)과 적층체(20)의 계면은, 도 3의 (c)에 모식도를 도시한 바와 같이, 직선이 아닌 경우가 있음)을 그 시야에 있어서의 커버 유효 두께로서 정의하고(양방향 화살표로 나타내어진 길이), 소체(16)에 18 시야 각각의 커버 유효 두께를 구한다. 이것을 3개의 소체(16)에 대해 행하고, 합계 54시야의 커버 유효 두께의 평균값을, 각 제조 조건의 적층 세라믹 콘덴서(10)의 사이드 마진(24)의 두께로 한다.
본 발명의 적층 세라믹 콘덴서(10)에 있어서는, 상기한 바와 같이 정의되는 사이드 마진(24)의 두께가 30㎛로 극히 얇기 때문에, 그만큼 내부 전극층(18)의 유효 면적을 크게 하여, 콘덴서를 대용량화할 수 있다.
그러나, 이와 같이 사이드 마진을 얇게 하면, 상기 [발명이 해결하고자 하는 과제]에서 설명한 바와 같이, 내부 전극층의, 그것이 인출되는 것과 반대측의 외부 전극에 가까운 단부 테두리에 있어서, 내부 전극층 및 사이드 마진의 계면 부분과, 측면에 형성된 외부 전극과의 사이에서 누설 전류가 발생해 버린다.
따라서 본 발명은 이와 같은 문제점을 해결하기 위해, 외부 전극(14)을 소체(16)의 한 쌍의 단부면(12a, b)과, 한 쌍의 주면(12c, d) 중 적어도 한쪽에 형성하고, L자형 2면 전극 또는 コ자형 3면 전극으로 하고 있다. 이와 같이 외부 전극(14)을 형성하여 한 쌍의 측면(12e, f)에는 외부 전극이 형성되지 않는 구성으로 함으로써, 상기한 누설 전류의 문제를 방지할 수 있다.
또한, 한 쌍의 측면(12e, f)에 형성되지 않는다고 함은, 측면(12e, f) 상에 완전히 외부 전극(14)이 존재하지 않는 경우뿐만 아니라, 일정 정도 형성되어 있는 경우도 포함한다. 구체적으로는, 도 4는 적층 세라믹 콘덴서(10)의, 주면(12c, d)에 평행한, 내부 전극층(18)이 보이는 위치에서의 단면의 모식도인데, 예를 들어 측면(12f)과 단부면(12a)의 교점으로부터, 단부면(12b)측으로 인출된 내부 전극층(18)의 단부면(12a)측의 종단부에 대응하는 위치(30)까지, 측면(12f) 상에 외부 전극(14)이 형성되어 있어도 된다. 여기까지라면 누설 전류가 발생하지 않기 때문이다. 반대측의 단부면(12b)이나 측면(12e)에 대해서도 마찬가지이다.
또한, 본 발명에 있어서는 한 쌍의 주면(12c, d) 중 적어도 한쪽에 외부 전극(14)이 형성되어 있으므로, 예를 들어 한쪽의 주면(12c)에 외부 전극(14)이 형성되어 있지 않는 경우가 있다. 이 경우의 한쪽의 주면(12c)에 외부 전극(14)이 형성되어 있지 않다고 함은, 측면(12e, f)의 경우와 마찬가지로, 주면(12c) 상에 완전히 외부 전극(14)이 존재하지 않는 경우뿐만 아니라, 예를 들어 주면(12c)과 단부면(12a)의 교점으로부터, 단부면(12b)측으로 인출된 내부 전극층(18)의 단부면(12a)측의 종단부에 대응하는 위치까지, 커버층(22) 상에 외부 전극(14)이 형성되어 있는 경우도 포함한다. 반대측의 단부면(12b)에 대해서도 마찬가지이다.
본 발명에 있어서는, 외부 전극(14)은 한 쌍의 주면(12c, d) 중, 한쪽에 형성되어 있는 것이 바람직하다. 이에 의해 다른 쪽의 주면 상의 외부 전극이 없어진 만큼, 내부 전극층(18)의 적층수를 증가시킬 수 있어, 적층 세라믹 콘덴서(10)의 용량을 증가시킬 수 있기 때문이다. 또한, 외부 전극(14)이 형성되어 있는 주면에 있어서, 외부 전극(14)이 주면 전체를 피복하는 일은 없고, 단부면(12a)측과 단부면(12b)측에, 일정한 거리를 두고 분리되어 형성되어 있다.
적층 세라믹 콘덴서(10)의 대용량화의 관점에서는, 유전체층(17)의 두께가 0.8㎛ 이하인 것이 바람직하다. 유전체층(17)의 두께를 얇게 함으로써 용량이 증가하고, 그리고 유전체층(17)이 얇은 만큼 내부 전극층(18)의 적층수를 증가시킬 수도 있기 때문이다.
또한 마찬가지로 내부 전극층(18)의 적층수를 증가시켜 적층 세라믹 콘덴서(10)를 대용량화하는 관점에서는, 한쪽의 주면(12d)에 형성된 외부 전극(14)의 두께가 1∼30㎛인 것이 바람직하다. 또한, 외부 전극(14)의 두께는, 도 2에 있어서, 외부 전극(14) 부분을 지나는 주면(12d)의 법선(32)(복수 존재함) 상의, 주면(12d)으로부터 외부 전극(14)의 종료 부분까지의 길이 T의 최대값으로 한다. 또한, 도 2에 있어서는 주면(12d)의 명확한 시점이 없지만, 이와 같은 경우에는, 단부면(12a)의 곡선 부분이 종료된 부분으로부터 주면(12d)으로 한다.
그 외, 본 발명의 적층 세라믹 콘덴서(10)에 있어서, 커버층(22)의 두께 및 내부 전극층(18)의 두께는 특별히 제한되는 것은 아니지만, 커버층(22)의 두께는 통상 5∼40㎛이며, 내부 전극층(18)의 두께는 통상 0.2∼1.0㎛이다.
[적층 세라믹 콘덴서의 제조 방법]
이어서, 이상 설명한 본 발명의 적층 세라믹 콘덴서의 제조 방법에 대해 설명한다.
먼저, 유전체층을 형성하기 위한 원료 분말을 준비한다. 원료 분말로서는, 예를 들어 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등, 세라믹 소결체를 형성할 수 있는 각종 분말을 사용할 수 있다.
이들은 각종 금속 원료를 반응시킴으로써 합성할 수 있다. 그 합성 방법으로서는 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸겔법, 수열법 등이 알려져 있다. 본 발명에 있어서는, 이들 모두 채용 가능하다.
얻어진 원료 분말에는, 목적에 따라 부성분이 되는 화합물을 소정량 첨가해도 된다. 부성분으로서는, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er의 희토류 산화물 및 Mg, Mn, Ni, Co, Fe, Cr, Cu, Al, Mo, W, V 및 Si의 산화물을 들 수 있다.
예를 들어 상기한 바와 같이 하여 얻어진 원료 분말에 대해, 필요에 따라 분쇄 처리하여 입경을 조절하거나, 또는 분급 처리와 조합함으로써 입경을 조정해도 된다.
그리고 원료 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더, 에탄올 및 톨루엔 등의 유기 용제 및 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 띠 형상의 상기 슬러리를 도포 시공하여 건조시키고, 두께 1.2㎛ 이하의 유전체 그린 시트를 얻는다. 그리고, 얻어진 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 금속 도전 페이스트를 스크린 인쇄나 그라비아 인쇄에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층의 패턴을 배치한다. 상기 금속으로서는, 비용의 관점에서 니켈이 널리 채용되어 있다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하여, 펀칭된 상기 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층과 유전체층이 엇갈려지도록, 또한 내부 전극층이 유전체층의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되도록, 소정 층수(예를 들어 100∼1000층) 적층한다. 적층한 유전체 그린 시트의 상하에 커버층이 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 소성 후의 사이즈가 1.2㎜×0.7㎜×0.7㎜)로 커트한다.
여기서, 사이드 마진을 형성하는 방법으로서는, 본 발명에서 규정되는 두께의 사이드 마진을 형성하는 것이 가능한 한, 종래 공지의 각종 방법이 특별히 제한없이 채용 가능하다. 예를 들어, 상기 소정 칩 치수로 커트할 때에, 내부 전극층의 저스트의 위치에서 커트하는 것은 아니고, 그것보다 약간 폭을 가지게 하여 내부 전극층에 피복되어 있지 않은 유전체층의 부분을 포함하도록 커트함으로써, 적층체의 양측면에 30㎛ 이하의 두께의 사이드 마진을 형성하여, 소성에 의해 소체(16)가 되는 소체 전구체를 얻을 수 있다.
또한, 이와 같은 방법에서는 인쇄된 복수의 내부 전극층이 인쇄된 상태의 형상으로 소체 전구체 중에 존재하는데, 내부 전극층의 인쇄 형상을 완전히 동일하게 하는 것은 곤란한 경우가 있고, 또한 내부 전극층이 인쇄된 유전체 그린 시트의 적층 시에, 번갈아 이루어져 있는 복수의 내부 전극층의 각각이 완전히 겹치도록 적층하는 것도 곤란하여, 약간 어긋나게 적층되는 경우가 있다. 이로 인해, 상기 소체 전구체 중에 있어서는, 도 3의 (c)에 도시한 바와 같이, 복수의 내부 전극층(18) 및 유전체층(17)의 적층체(20)와 사이드 마진(24)과의 계면은 직선으로는 되지 않는 경우가 있고, 이 경우에는 사이드 마진(24)이 국소적으로 매우 얇아져, 그 부분에서 내부 전극층(18)이 외부로부터 오염이나 대미지를 받기 쉬워진다고 생각된다.
이와 같은 사태를 방지하기 위해, 본 발명에 있어서는, 이하와 같이 하여 사이드 마진을 형성할 수 있다. 즉, 도 5의 (a)에 도시한 바와 같이, 소정의 간격(이것이, 도 2에 있어서, 외부 전극(14)과, 당해 외부 전극(14)과 반대측의 외부 전극(14)으로 인출된 내부 전극층(18)의 단부 테두리와의 거리의 2배에 상당함)을 두고 스트라이프 형상으로 내부 전극 패턴(200)을 인쇄한 복수의 유전체 그린 시트를, 당해 스트라이프의 중앙부와 내부 전극 패턴(200)끼리의 간격이 형성되어 있는 부분이 겹쳐지도록 적층한다.
이것을, C1-C1선으로 나타내는 바와 같이 스트라이프 형상의 내부 전극 패턴(200)을 횡단하도록 절단하여, 도 5의 (b)에 도시하는, 한 쌍의 대향하는 사이드 마진(204)을 제외한 부분의 막대 형상의 적층체(202)를 얻는다. 여기서, 절단폭(절단에 의해 발생하는 단면끼리의 거리)은 제조하는 적층 세라믹 콘덴서의 사이즈, 즉 소체(16)의 한 쌍의 측면(12e, f)간의 거리에 대응하는 것으로 한다.
얻어진 막대 형상의 적층체(202)의 측면에 소성 후의 두께가 30㎛ 이하로 되도록 사이드 마진(204)을 형성하고(사이드 마진은 통상 유전체층(17)과 동일한 소재로 형성됨), 또한 C2-C2선으로 나타내는 바와 같이 개별의 칩 사이즈로 커트하여(C2-C2선은, 내부 전극 패턴(200)의 중앙부 또는 내부 전극 패턴(200)끼리의 간격의 중앙부를 지남), 개개의 적층체 칩(206)을 얻는다(도 5의 (c)). 당해 칩(206)에 있어서는, 상기 절단에 의해 발생한 단면에 교대로 내부 전극이 인출되어 있고, 당해 칩(206)은 소성에 의해 소체(16)가 되는 소체 전구체이다.
또한, 다른 방법으로서, 이하와 같이 하여 사이드 마진을 형성할 수 있다. 즉, 도 6에 도시한 바와 같이, 유전체 그린 시트의 적층체에 있어서 내부 전극층의 저스트의 위치 또는 그것보다 내측에서 커트하여, 얻어진 적층체 칩(300)(측면에 있어서 내부 전극층이 노출되어 있음)을, 그 측면이 위로 되도록 하여 집합 스테이지(302) 상에 배치한다. 그리고 집합 스테이지(302) 상에서, 도시된 화살표로 나타내는 방향으로 슬라이드할 수 있는 복수의 블록재(304a∼304d)를 집합 스테이지(302) 상에서 화살표 방향으로 슬라이드시킨다. 이와 같이 하여, 복수의 적층체 칩(300)끼리가 밀착된, 평면 형상이 직사각형인 집합체를 얻을 수 있다.
그리고, 이 상태에서 스퀴지(306)를 사용하여 세라믹 페이스트(통상 유전체층(17)의 형성 재료와 동일한 재료)를 도포함으로써, 집합체의 상면에 소정 두께의 세라믹 페이스트층을 형성하고, 이것을 건조시킨다. 이 두께는, 배치된 적층체 칩(300)의 높이와, 블록재(304)의 높이의 차를 조절함으로써, 조정할 수 있다.
또한, 세라믹 페이스트층은 적층체 칩(300)의 집합체 전체면 상에 형성되므로, 롤러를 집합체의 상면으로부터 압접시키고, 주행시키거나, 적층체 칩(300)의 경계에 대응하는 위치에 블레이드를 압박함으로써, 세라믹 페이스트층을 개개의 적층체 칩(300)에 대응하도록 분할한다.
이상과 같이 하여 적층체 칩(300)의 한쪽의 측면에 사이드 마진이 형성되고, 이것을 반전시켜 상기와 동일한 조작을 반복함으로써, 다른 쪽의 측면에도 동일한 사이드 마진을 형성하고, 소성에 의해 소체(16)가 되는 소체 전구체를 얻을 수 있다.
또한, 커버층 및 사이드 마진을 형성한 후에, 소체 전구체의 코너 부분을 모따기하여, 소체 전구체의 각 면의 연결 부분이 만곡한 형상으로 해도 된다. 이에 의해, 소체 전구체의 코너부의 결함을 억제할 수 있다.
이와 같은 형상으로 하기 위해서는, 예를 들어 폴리에틸렌 등의 재료를 포함하는 밀폐 회전 포트에 물과 복수의 상기 소체 전구체와 연마용의 미디어를 넣어, 이 밀폐 회전 포트를 회전시킴으로써, 상기 소체 전구체의 코너 부분의 모따기를 행하면 된다.
이상과 같이 하여 얻어진, 유전체층 및 내부 전극층의 적층체와, 당해 적층체의 상하 주면을 커버하는 커버층과, 적층체의 양측면을 피복하는 사이드 마진을 포함하는 소체 전구체에 대해, 250∼500℃의 N2 분위기 중에서 탈바인더한 후에, 환원 분위기 중에서 1100∼1300℃에서 10분∼2시간 소성함으로써, 상기 유전체 그린 시트를 구성하는 각 화합물이 소결하여 치밀화한다. 이와 같이 하여, 본 발명의 적층 세라믹 콘덴서(10)에 있어서의 소체(16)가 얻어진다.
또한, 본 발명에 있어서는 또한, 600∼1000℃에서 재산화 처리를 실시해도 된다.
그리고, 얻어진 소체(16)의 양 단부면 및 적어도 한쪽의 주면에 외부 전극(14)을 형성한다. 이와 같은 특정한 위치에 외부 전극을 형성하기 위해서는, 예를 들어 이하의 방법을 채용할 수 있다.
소체(16)의 주면 또는 측면이 하면에 접하도록 정렬되고, Cu 등의 금속 입자와 에틸셀룰로오스 등의 유기 바인더, 분산제, 용제를 포함하는 외부 전극 페이스트를 한쪽 또는 양쪽의 주면에 인쇄 도포, 건조하고, 주면 상에 외부 전극을 형성한다(양주면에 외부 전극을 형성하면 コ자형 3면 전극, 한쪽의 주면에 형성하면 L자형 2면 전극이 된다). 그 후, 소체(16)의 양 단부면에 동일한 페이스트를 디핑 도포하고, 건조하고, 베이킹을 행한다. 그 후, Ni, Sn의 도금막을 형성한다.
또한, 주면 상으로의 외부 전극(14)의 형성은, 커버층(22)의 형성에 있어서, 미리 외부 전극 패턴을 표면에 인쇄하고 있는 커버 시트를 사용하는 것에 의해서도 가능하다.
또한, 주면 및 단부면의 어느 쪽에 대해서도, 스퍼터나 증착을 함으로써, 외부 전극(14)을 형성하는 것이 가능하다.
이와 같이 하여, 상기 소체(16)의 한 쌍의 단부면과, 한 쌍의 주면 중 적어도 한쪽에 외부 전극(14)이 형성되고, 한 쌍의 측면에 두께 30㎛ 이하의 사이드 마진을 갖는 본 발명의 적층 세라믹 콘덴서(10)가 제조된다.
[실시예]
이하, 실시예에 의해 본 발명을 보다 상세하게 설명한다. 그러나, 본 발명은 이들 실시예로 전혀 한정되는 것은 아니다.
[적층 세라믹 콘덴서의 제조]
평균 입경 0.1㎛의 티타늄산바륨 100mol에 대해 Dy, Mg을 1.0mol씩, V 및 Mn을 0.5mol씩 첨가하고, 이것과, 알코올을 주성분으로 하는 유기 용제, 폴리비닐부티랄 수지, 분산제, 가소제를 혼합, 분산하여 도포 시공 슬러리를 제작하였다. 그리고 이 슬러리를 다이 코터에 의해 기재 상에 도포 시공함으로써 유전체 그린 시트를 제작하였다. 이때, 다이 코터에의 슬러리의 공급액량을 조정함으로써, 시트 두께를 제어하였다.
계속해서, 평균 입경 200㎚의 Ni 분말과 알코올을 주성분으로 하는 유기 용제, 에틸셀룰로오스 수지, 분산제 및 가소제를 혼합 분산한 도체 페이스트를 사용하여, 상기 유전체 그린 시트 상에 스크린 인쇄를 행하고, 내부 전극 인쇄 유전체 그린 시트를 제작하였다. 이때, 도체 페이스트의 고형분 농도를 페이스트 용제량으로 조정하고, 내부 전극의 두께의 제어를 행하였다.
복수층의 유전체 그린 시트(커버층 형성을 위해) 및 복수층의 내부 전극 인쇄 유전체 그린 시트를 적층하고, 압착, 커트를 행하고, 개편의 미소성 적층체를 제작하였다.
미소성 적층체를 사이드 마진면(측면)이 상면으로 되도록 정렬시켰다. 평균 입경 0.1㎛의 티타늄산바륨 100mol에 대해 Dy, Mg을 1.0mol씩, V 및 Mn을 0.5mol씩 첨가하고, 이것과, 알코올을 주성분으로 하는 유기 용제, 에틸셀룰로오스 수지, 분산제 및 가소제를 혼합, 분산하여 세라믹 페이스트를 제작하였다. 그리고 이 세라믹 페이스트를 정렬한 미소성 적층체의 상면에 도포 건조시키고, 사이드 마진부를 형성하였다. 이때, 페이스트의 도포 두께를 바꿈으로써, 사이드 마진 두께의 제어를 행하였다. 또한, 대향하는 사이드 마진면에도 동일한 처리를 행하여, 소체 전구체를 얻었다.
밀폐 회전 포트에 물과 복수의 상기 소체 전구체와 연마용의 미디어를 넣어, 이 밀폐 회전 포트를 회전시킴으로써, 상기 소체 전구체의 코너 부분의 모따기를 행하였다.
이상과 같이 하여 얻어진, 유전체층 및 내부 전극층의 적층체와, 당해 적층체의 상하 주면을 커버하는 커버층과, 적층체의 양측면을 피복하는 사이드 마진을 포함하는 소체 전구체에 대해, 250∼500℃의 N2 분위기 중에서 탈바인더한 후에, 환원 분위기 중에서 1100∼1300℃에서 10분∼2시간 소성을 행하였다.
얻어진 소체를 주면 또는 측면이 하면에 접하도록 정렬하고, Cu 입자와 에틸셀룰로오스, 분산제, 용제를 포함하는 외부 전극 페이스트를 한쪽 또는 양쪽의 주면에 인쇄 도포, 건조하고, 주면 상에 외부 전극을 형성하였다. 그 후, 소체의 양 단부면에 동일한 페이스트를 디핑 도포하고, 건조하고, 베이킹을 행하였다. 그 후, Ni, Sn의 도금막을 형성하였다.
또한, 비교예가 되는 5면 전극에 대해서는, 한쪽의 단부면의 높이를 일치시킨 상태에서 소체를 정렬시키고, 단부면과 양주면 및 양측면의 일부가 침지되도록 상기와 동일한 외부 전극 페이스트를 디핑 도포하고, 건조시켰다. 다른 쪽의 단부면에 대해서도 마찬가지로 외부 전극을 형성한 후, 베이킹을 행하였다. 그 후, Ni, Sn의 도금막을 형성하였다.
이상과 같이 하여, 하기에 나타내는 구성의 적층 세라믹 콘덴서를 제조하였다.
칩 치수(세로×가로×높이) 1.0㎜×0.5㎜×0.5㎜
유전체층 두께 0.5㎛, 0.8㎛
유전체층수 300층
내부 전극층 두께 0.7㎛
내부 전극층수 301층
커버층 두께 35㎛
사이드 마진 두께 1.2㎛∼39.1㎛
외부 전극 두께(도금 포함) 30㎛
엔드 마진 두께 50㎛
* 엔드 마진 두께라 함은, 내부 전극층의, 그것이 인출되어 있지 않은 외부 전극측의 단부 테두리와, 당해 외부 전극과의 거리의 최솟값이다.
또한, 유전체층 및 내부 전극층의 두께는, 이하와 같이 하여 측정하였다. 즉 적층 세라믹 콘덴서에 대해, 한쪽의 단부면으로부터 다른 쪽의 단부면까지를 4등분하여 단부면에 평행한 단면을 3매 작성하고, 당해 단면마다에 있어서의 임의의 유전체층 및 내부 전극층 각각 20층의 두께를 측정하고, 그들의 평균값을 구하여, 각각 유전체층 두께 및 내부 전극층 두께로 하였다.
[누설 전류의 측정]
얻어진 실시예 및 비교예의 각 적층 세라믹 콘덴서에 대해, 누설 전류의 측정을 행하였다.
장치:ADCMT-5451 디지털 초고저항/미소 전류계
조건:실온(인가 4V, 60초 후), 측정 개수:10개
역치:5면 전극(비교예의 적층 세라믹 콘덴서)보다 낮은 값
ADCMT사제 5451 디지털 초고저항/미소 전류계를 사용하여, 실시예 및 비교예의 적층 세라믹 콘덴서의 양단부의 외부 전극에 DC전압을 인가한 때에, 콘덴서를 흐르는 전류값을 측정하였다. 측정은 실온에서 행하고, 인가 전압은 4V로 측정은 전압 인가 개시로부터 60초 후로 하였다. 이 조건으로 각 콘덴서마다 10개씩 측정을 행하고, 그 평균값을 구하였다. 결과를 하기 표 1 및 2에 나타내었다.
Figure pat00001
Figure pat00002
표 1 및 2로부터 알 수 있는 바와 같이, 사이드 마진의 두께가 30㎛보다 큰 경우에는, 비교예의 5면 전극의 전류값 쪽이 약간 큰 경향이 있지만, 실시예 및 비교예의 어느 적층 세라믹 콘덴서에서도, 전류값은 대체로 동등한 정도이고, 누설 전류는 발생하고 있지 않다.
한편, 비교예의 5면 전극의 적층 세라믹 콘덴서에서는, 사이드 마진 두께가 얇아지면 그것에 수반되는 전류값의 증가가 보여지게 된다.(이것이 누설 전류임) 특히, 사이드 마진 두께가 30㎛ 이하가 되면, 사이드 마진 두께의 감소에 대해 누설 전류의 증가는 현저해진다. 이에 대해, 측면에 외부 전극이 형성되어 있지 않은 L자 또는 コ자형 전극인 본 발명의 적층 세라믹 콘덴서에서는, 사이드 마진 두께의 감소에 대한 전류의 증가는 5면 전극만큼 관측되지 않았다.
따라서 본 발명에 따르면, 사이드 마진의 두께를 30㎛ 이하로 해도, 사이드 마진을 얇게 한 것에 기초하는 측면 부분에서의 누설 전류를 억제하고, 적층 세라믹 콘덴서의 절연 저항을 높게 유지하는 것이 가능하다.
10 : 적층 세라믹 콘덴서
12a, b : 단부면
12c, d : 주면
12e, f : 측면
14 : 외부 전극
16 : 소체
17 : 유전체층
18 : 내부 전극층
20 : 적층체
22 : 커버층
24 : 사이드 마진
26a, b, c : 단면
30 : 내부 전극층의 종단부에 대응하는 위치
32 : 주면 d의 법선
100 : 적층 세라믹 콘덴서
102a, b : 단부면
102c, d : 주면
102e, f : 측면
104 : 외부 전극
106 : 내부 전극층
108 : 사이드 마진
200 : 내부 전극 패턴
202 : 막대 형상의 적층체
204 : 사이드 마진
206 : 적층체 칩
300 : 적층체 칩
302 : 집합 스테이지
304a∼d : 블록재
306 : 스퀴지

Claims (3)

  1. 유전체층과 극성이 상이한 내부 전극층이 교대로 적층되어 있고, 한 쌍의 주면, 한 쌍의 단부면 및 한 쌍의 측면을 갖는 직육면체 형상의 소체를 구비하는 적층 세라믹 콘덴서로서,
    상기 소체의 한 쌍의 측면에, 두께 1㎛ 이상 30㎛ 이하의 한 쌍의 사이드 마진을 갖고,
    상기 소체의 한 쌍의 단부면과, 상기 한 쌍의 주면 중 적어도 한쪽의 주면에 외부 전극이 형성되어 있고,
    두께 방향에서 보아 상기 극성이 상이한 내부 전극층이 겹치는, 상기 한 쌍의 측면의 영역 R에는 외부 전극이 존재하지 않고,
    상기 한 쌍의 주면 중 적어도 한쪽에 형성된 상기 외부 전극은 두께 방향에서 보아 상기 영역 R까지 연장되고,
    외부 전극은 또한 두께 방향에서 보아 상기 극성이 상이한 내부 전극층이 겹치지 않는, 상기 영역 R 이외의, 상기 한 쌍의 측면의 영역에 형성되어 있고, 상기 사이드 마진의 두께는 엔드 마진의 두께보다 작은 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    커버층의 두께는 상기 엔드 마진의 두께보다 작은 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 사이드 마진의 두께는 커버층의 두께보다 작은 적층 세라믹 콘덴서.
KR1020180087293A 2015-03-30 2018-07-26 적층 세라믹 콘덴서 KR101990248B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015069462 2015-03-30
JPJP-P-2015-069462 2015-03-30
JP2015250225 2015-12-22
JPJP-P-2015-250225 2015-12-22
JPJP-P-2016-002749 2016-01-08
JP2016002749A JP6436921B2 (ja) 2015-03-30 2016-01-08 積層セラミックコンデンサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016318A Division KR101884392B1 (ko) 2015-03-30 2016-02-12 적층 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20180089890A true KR20180089890A (ko) 2018-08-09
KR101990248B1 KR101990248B1 (ko) 2019-06-17

Family

ID=59234835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087293A KR101990248B1 (ko) 2015-03-30 2018-07-26 적층 세라믹 콘덴서

Country Status (3)

Country Link
JP (2) JP6436921B2 (ko)
KR (1) KR101990248B1 (ko)
PH (1) PH12016000122B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957488B2 (en) 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102550163B1 (ko) 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021082644A (ja) * 2019-11-15 2021-05-27 太陽誘電株式会社 セラミック電子部品の製造方法
KR20230090738A (ko) 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054726A (ko) * 2008-11-14 2010-05-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR20120082029A (ko) * 2009-12-11 2012-07-20 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 콘덴서
JP2012195555A (ja) 2011-03-14 2012-10-11 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサー及びその製造方法
KR20150013921A (ko) * 2015-01-08 2015-02-05 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993301B2 (ja) * 1992-11-26 1999-12-20 松下電器産業株式会社 積層セラミックコンデンサ
JPH08138968A (ja) * 1994-11-10 1996-05-31 Tdk Corp 積層型コンデンサ
JP2002343649A (ja) * 2001-05-21 2002-11-29 Koa Corp 積層セラミックチップ部品
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP4479747B2 (ja) * 2007-05-30 2010-06-09 Tdk株式会社 積層コンデンサ
JP2009176946A (ja) * 2008-01-24 2009-08-06 Tdk Corp 積層コンデンサ
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
JP5533387B2 (ja) * 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5929279B2 (ja) * 2012-02-10 2016-06-01 Tdk株式会社 積層コンデンサ
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ
JP6282111B2 (ja) * 2013-03-26 2018-02-21 株式会社村田製作所 セラミック電子部品
JP2014203862A (ja) * 2013-04-02 2014-10-27 パナソニック株式会社 セラミック電子部品およびその製造方法
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102061507B1 (ko) * 2013-05-31 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054726A (ko) * 2008-11-14 2010-05-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR20120082029A (ko) * 2009-12-11 2012-07-20 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 콘덴서
JP2012195555A (ja) 2011-03-14 2012-10-11 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサー及びその製造方法
KR20150013921A (ko) * 2015-01-08 2015-02-05 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
JP6436921B2 (ja) 2018-12-12
JP2019050410A (ja) 2019-03-28
PH12016000122A1 (en) 2017-10-09
KR101990248B1 (ko) 2019-06-17
PH12016000122B1 (en) 2017-10-09
JP2017118083A (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
KR101884392B1 (ko) 적층 세라믹 콘덴서
KR101876621B1 (ko) 적층 세라믹 콘덴서
JP6632808B2 (ja) 積層セラミックコンデンサ
KR101990248B1 (ko) 적층 세라믹 콘덴서
JP5711696B2 (ja) 積層セラミック電子部品
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
KR20120133696A (ko) 적층 세라믹 전자부품
KR20130042924A (ko) 적층 세라믹 전자 부품
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
JP2017085129A (ja) 積層セラミックコンデンサ
KR20130107799A (ko) 전자 부품 및 그 제조 방법
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2013048208A (ja) 積層セラミック電子部品
US11380490B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20130012716A (ko) 적층 세라믹 전자부품
CN103377827B (zh) 多层陶瓷电子部件
JP2012190874A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR101853131B1 (ko) 적층 세라믹 전자 부품
EP4394822A2 (en) Multilayer ceramic electronic component
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
KR102048173B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant