KR102620520B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR102620520B1
KR102620520B1 KR1020190076143A KR20190076143A KR102620520B1 KR 102620520 B1 KR102620520 B1 KR 102620520B1 KR 1020190076143 A KR1020190076143 A KR 1020190076143A KR 20190076143 A KR20190076143 A KR 20190076143A KR 102620520 B1 KR102620520 B1 KR 102620520B1
Authority
KR
South Korea
Prior art keywords
ceramic body
electrode
disposed
dummy electrode
dummy
Prior art date
Application number
KR1020190076143A
Other languages
English (en)
Other versions
KR20210000889A (ko
Inventor
김제중
정도영
정은희
김민향
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190076143A priority Critical patent/KR102620520B1/ko
Priority to US16/742,659 priority patent/US11257621B2/en
Priority to CN202010247953.3A priority patent/CN112151272B/zh
Publication of KR20210000889A publication Critical patent/KR20210000889A/ko
Priority to US17/574,087 priority patent/US11705279B2/en
Priority to KR1020230076872A priority patent/KR20230093209A/ko
Application granted granted Critical
Publication of KR102620520B1 publication Critical patent/KR102620520B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부에는 제1 더미전극이 배치되고, 상기 제2 내부전극의 마진부에는 제2 더미전극이 배치되며, 상기 세라믹 바디의 제2 방향에 있어서, 상기 제1 더미 전극과 제2 더미전극 사이의 거리(Ld)와 상기 세라믹 바디의 제2 방향에 있어서, 상기 제1 내부전극 및 제2 내부전극 각각의 마진부 길이(Lm)는 Ld ≤ Lm 을 만족하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 {Multi-layered ceramic electronic component}
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품의 소형화, 슬림화 및 다기능화에 따라 적층 세라믹 커패시터도 소형화가 요구되고 있으며, 적층 세라믹 커패시터의 실장도 고 집적화되고 있다.
전자부품 중 하나인 적층 세라믹 커패시터는 액정 표시 장치 (LCD, Liquid Crystal Display) 및 플라즈마 표시 장치 패널 (PDP, Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기 (PDA, Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 적층 세라믹 커패시터에 대하여, 가혹 환경에서의 휨강도와 내습 특성을 요구하고 있어, 내습 및 휨특성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.
일본공개특허공보 2011-018874
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부에는 제1 더미전극이 배치되고, 상기 제2 내부전극의 마진부에는 제2 더미전극이 배치되며, 상기 세라믹 바디의 제2 방향에 있어서, 상기 제1 더미 전극과 제2 더미전극 사이의 거리(Ld)와 상기 세라믹 바디의 제2 방향에 있어서, 상기 제1 내부전극 및 제2 내부전극 각각의 마진부 길이(Lm)는 Ld ≤ Lm 을 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부에는 제1 더미전극이 배치되고, 상기 제2 내부전극의 마진부에는 제2 더미전극이 배치되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 전극층 및 상기 제1 및 제2 전극층 상에 배치된 제1 및 제2 전도성 수지층을 포함하며, 상기 제1 및 제2 전극층과 제1 및 제2 전도성 수지층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 세라믹 바디의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극의 단부까지의 길이(L2)는 각각 상기 제1 및 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 긴 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 세라믹 바디의 길이 방향 마진부의 길이 (Lm) 대비 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 제1 및 제2 전도성 수지층의 두께 (Tb)의 비율을 조절함으로써, 휨강도를 개선할 수 있어 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 본 발명의 제1 실시예에 따른 도 1의 I-I' 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 도 1의 I-I' 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 도 1의 I-I' 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 도 1의 I-I' 단면도이다.
도 7은 본 발명의 제5 실시예에 따른 도 1의 I-I' 단면도이다.
도 8은 본 발명의 제6 실시예에 따른 도 1의 I-I' 단면도이다.
도 9는 도 1의 II-II' 단면도이다.
도 10은 도 9의 B 영역 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 본 발명의 제1 실시예에 따른 도 1의 I-I' 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하는 세라믹 바디(110) 및 상기 세라믹 바디(110)의 외측에 배치되되, 상기 복수의 내부전극(121, 122)과 전기적으로 연결되는 외부전극(131, 132)을 포함한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에서, 세라믹 바디(110)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
상기 세라믹 바디(110)는 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함할 수 있다.
상기 제1 면(S1) 및 제2 면(S2)은 제1 방향인 세라믹 바디(110)의 두께 방향으로 마주보는 면으로, 상기 제3 면(S3) 및 제4 면(S4)은 제2 방향인 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(S5) 및 제6 면(S6)은 제3 방향인 폭 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 제1 및 제2 내부전극(121, 122)은 세라믹 바디의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(S3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(S4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 복수 개의 제1 및 제2 내부전극(121, 122)은 기판 실장면에 수직 방향으로 적층될 수 있다.
본 발명의 일 실시형태는 적층 세라믹 커패시터가 포함하는 상기 복수 개의 제1 및 제2 내부전극(121, 122)이 기판 실장면에 수직 방향으로 적층될 경우 휨강도에 취약한 문제가 있어 이를 해결하기 위하여 제1 및 제2 더미전극(141, 142)을 세라믹 바디가 더 포함하는 것을 특징으로 한다.
따라서, 본 발명의 일 실시형태에서는 상기 세라믹 바디의 6 면 중 상기 기판의 실장면은 제5 면(S5) 또는 제6 면(S6)일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장 배치될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 바디(110)의 외측에 배치되되, 상기 내부전극(121, 122)과 전기적으로 연결되는 제1 및 제2 전극층(131a, 132a)과 상기 제1 및 제2 전극층(131a, 132a) 상에 각각 배치된 제1 및 제2 전도성 수지층(131b, 132b)을 포함할 수 있다.
구체적으로, 상기 제1 외부전극(131)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3)에 배치되되, 상기 제1 내부전극(121)과 전기적으로 연결되는 제1 전극층(131a)과 상기 제1 전극층(131a) 상에 배치된 제1 전도성 수지층(131b)을 포함할 수 있다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제4 면(S4)에 배치되되, 상기 제2 내부전극(122)과 전기적으로 연결되는 제2 전극층(132a)과 상기 제2 전극층(132a) 상에 배치된 제2 전도성 수지층(132b)을 포함할 수 있다.
상기 제1 및 제2 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 제1 및 제2 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 및 제2 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 제1 및 제2 전도성 수지층(131b, 132b)은 각각 제1 및 제2 전극층(131a, 132a) 상에 형성되며, 제1 및 제2 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
상기 제1 및 제2 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 제1 및 제2 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 제1 및 제2 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 제1 및 제2 전극층(131a, 132a)과 제1 및 제2 전도성 수지층(131b, 132b)은 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 적층 세라믹 전자부품(100)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121)의 마진부에는 제1 더미전극(141)이 배치되고, 상기 제2 내부전극(122)의 마진부에는 제2 더미전극(142)이 배치되며, 상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 더미 전극(141)과 제2 더미전극(142) 사이의 거리(Ld)와 상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부 길이(Lm)는 Ld ≤ Lm 을 만족한다.
상술한 바와 같이, 상기 세라믹 바디(110)의 제3 방향은 폭 방향이고, 제2 방향은 길이 방향이다.
또한, 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121)과 제2 내부전극(122)의 마진부는 세라믹 바디(110)의 폭 방향 마진부를 지칭한다.
상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 더미 전극(141)과 제2 더미전극(142) 사이의 거리(Ld)는 상기 제1 더미 전극(141)과 제2 더미전극(142)이 세라믹 바디(110)의 일면에서 세라믹 바디(110)의 내부로 연장 배치되되, 서로 소정 간격 이격된 형태로 배치되며, 이 때 그 이격된 거리를 의미한다.
한편, 상기 제1 더미 전극(141)과 제2 더미전극(142)은 세라믹 바디(110)의 일면 및 타면에 노출된 형태로 세라믹 바디(110)의 내부로 연장 배치된 형태일 수 있으나, 반드시 이에 제한되는 것은 아니며 후술하는 제3 및 제6 실시예와 같이 각각 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)으로부터 소정 간격 이격된 형태일 수 있다.
즉, 상기 제1 더미 전극(141)은 제1 내부전극(121)의 형상과 유사하게 세라믹 바디(110)의 제3 면(S3)으로 노출될 수도 있고, 제3 면(S3)으로부터 소정 간격 이격된 형태일 수도 있다.
마찬가지로, 상기 제2 더미 전극(142)은 제2 내부전극(122)의 형상과 유사하게 세라믹 바디(110)의 제4 면(S4)으로 노출될 수도 있고, 제4 면(S4)으로부터 소정 간격 이격된 형태일 수도 있다.
상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부 길이(Lm)는 상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단이 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성될 경우 상기 일정 간격을 의미한다.
즉, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부는 상기 세라믹 바디(110)의 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격 이격된 영역을 의미하며, 세라믹 바디(110)의 길이 방향 마진부로 정의될 수 있다.
본 발명의 제1 실시예에 따르면, 상기 제1 더미 전극(141)과 제2 더미전극(142) 사이의 거리(Ld)와 상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부 길이(Lm)가 Ld ≤ Lm 을 만족하도록 조절함으로써, 적층 세라믹 커패시터의 휨강도를 개선할 수 있다.
특히, 상기 제1 더미 전극(141)과 제2 더미전극(142) 사이의 거리(Ld)와 상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부 길이(Lm)가 Ld ≤ Lm 을 만족할 경우, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 면적이 크기 때문에 적층 세라믹 커패시터의 휨강도 개선 효과가 매우 크다.
반면, 상기 제1 더미 전극(141)과 제2 더미전극(142) 사이의 거리(Ld)가 상기 세라믹 바디(110)의 제2 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122) 각각의 마진부 길이(Lm)보다 길 경우, 휨강도 향상 효과가 상기 제1 실시예에 비하여 낮아질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 더미 전극(141)과 제2 더미전극(142)은 상기 세라믹 바디(110)의 모서리부에 있어서, 상기 세라믹 바디(110)의 제1 방향으로 변곡 지점(P) 하부에 배치될 수 있다.
상기 세라믹 바디(110)의 제1 방향으로 변곡 지점(P)은 상기 세라믹 바디(110)의 제1 방향의 양 단부는 직선부와 모서리부에 곡선부가 존재하며, 상기 직선부에서 곡선부로 전환되는 지점으로서, 직선부와 곡선부가 만나는 지점을 의미할 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)이 상기 세라믹 바디(110)의 모서리부에 있어서, 상기 세라믹 바디(110)의 제1 방향으로 변곡 지점(P) 하부에 배치됨으로써, 내습 신뢰성이 우수할 수 있다.
즉, 상기 제1 더미 전극(141)과 제2 더미전극(142)이 상기 세라믹 바디(110)의 모서리부에 있어서, 상기 세라믹 바디(110)의 제1 방향으로 변곡 지점(P)의 상부 즉, 곡선부 영역에까지 배치될 경우, 부유 용량 발생 등의 문제 및 외기에 의한 내습 신뢰성 저하가 발생할 수 있다.
도 3에 도시된 바와 같이, 본 발명의 일 실시형태에 따르면, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 20 내지 60 %를 만족할 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭을 의미한다.
상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부는 상기 제1 내부전극(121) 및 제2 내부전극(122)이 상기 세라믹 바디(110)의 제5 면(S5) 및 제6 면(S6)으로부터 일정 간격 이격된 영역을 의미하며, 세라믹 바디(110)의 폭 방향 마진부로 정의될 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)이 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 20 내지 60 %를 만족하도록 조절함으로써, 적층 세라믹 커패시터의 휨강도 향상과 동시에 내습 신뢰성을 향상시킬 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)이 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 20 % 미만일 경우에는 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)이 너무 작아 적층 세라믹 커패시터의 휨강도 향상 효과가 미미하다.
한편, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)이 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 60 %를 초과하는 경우에는 부유 용량 발생 등의 문제 및 외기에 의한 내습 신뢰성 저하가 발생할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 더미 전극(141)과 제2 더미전극(142)은 각각 서로 다른 유전체층(111) 상에 배치될 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)이 각각 서로 다른 유전체층(111) 상에 배치됨으로써, 쇼트 불량 및 부유 용량 발생 가능성이 낮아져 신뢰성이 향상될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 도 1의 I-I' 단면도이다.
도 4를 참조하면, 본 발명의 제2 실시예에서, 상기 제1 더미전극(141)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121)의 마진부 중 어느 한 영역에 배치되며, 상기 제2 더미전극(142)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제2 내부전극(122)의 마진부 중 어느 한 영역에 배치될 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)이 각각 상기 제1 내부전극(121)과 제2 내부전극(122)의 마진부 중 어느 한 영역에 배치될 경우, 상기 제1 더미 전극(141)과 제2 더미전극(142)은 세라믹 바디(110)의 길이-폭(L-W) 방향 단면에서 대각선에 위치할 수 있다.
이와 같이 상기 제1 더미 전극(141)과 제2 더미전극(142)이 세라믹 바디(110)의 길이-폭(L-W) 방향 단면에서 대각선에 위치함으로써, 휨강도를 개선하는 효과뿐만 아니라, 서로 가장 멀리 배치될 수 있기 때문에, 쇼트 불량 및 부유 용량 발생 가능성이 낮아져 신뢰성이 향상될 수 있다.
도 5는 본 발명의 제3 실시예에 따른 도 1의 I-I' 단면도이다.
도 5를 참조하면, 본 발명의 제3 실시예에서, 상기 제1 더미전극(141) 및 제2 더미전극(142)은 각각 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)으로부터 소정 간격 이격되어 배치될 수 있다.
상기 제1 더미전극(141) 및 제2 더미전극(142)이 각각 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)으로부터 소정 간격 이격되어 배치됨으로써, 상기 제1 더미전극(141) 및 제2 더미전극(142)에는 전압이 인가되지 않게 되고, 이로 인하여 쇼트 불량 및 부유 용량 발생 가능성이 낮아져 신뢰성이 향상될 수 있다.
도 6은 본 발명의 제4 실시예에 따른 도 1의 I-I' 단면도이다.
본 발명의 다른 실시형태는 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하는 세라믹 바디(110) 및 상기 세라믹 바디(110)의 외측에 배치되되, 상기 제1 및 제2 내부전극(121, 122)과 각각 전기적으로 연결되는 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121)의 마진부에는 제1 더미전극(141)이 배치되고, 상기 제2 내부전극(122)의 마진부에는 제2 더미전극(142)이 배치되며, 상기 제1 및 제2 외부전극(131, 132)은 상기 제1 및 제2 내부전극(121, 122)과 각각 전기적으로 연결되는 제1 및 제2 전극층(131a, 132a) 및 상기 제1 및 제2 전극층(131a, 132a) 상에 배치된 제1 및 제2 전도성 수지층(131b, 132b)을 포함하며, 상기 제1 및 제2 전극층(131a, 132a)과 제1 및 제2 전도성 수지층(131b, 132b)은 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)는 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 긴 적층 세라믹 전자부품을 제공한다.
도 6을 참조하여, 본 발명의 제4 실시예에 따른 특징만을 이하에서는 설명하며, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 중복되는 부분은 생략하도록 한다.
본 발명의 제4 실시예에 따르면, 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 길게 조절함으로써, 적층 세라믹 커패시터의 휨강도를 개선할 수 있다.
상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 짧을 경우에는 5 mm 휨강도 측정시 불량이 발생하여, 휨강도 향상 효과가 없다.
한편, 본 발명의 다른 실시형태에 따르면, 상기 제1 더미 전극(141)의 상기 세라믹 바디(110) 내에 배치된 단부는 상기 제1 전극층(131a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제1 전도성 수지층(131b)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치되며, 상기 제2 더미 전극(142)의 상기 세라믹 바디(110) 내에 배치된 단부는 상기 제2 전극층(132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제2 전도성 수지층(132b)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치될 수 있다.
이로 인하여, 적층 세라믹 커패시터의 휨강도 향상 효과 및 내습 신뢰성 향상 효과를 얻을 수 있다.
도 7은 본 발명의 제5 실시예에 따른 도 1의 I-I' 단면도이다.
도 7을 참조하면, 본 발명의 제5 실시예에서, 상기 제1 더미전극(141)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121)의 마진부 중 어느 한 영역에 배치되며, 상기 제2 더미전극(142)은 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제2 내부전극(122)의 마진부 중 어느 한 영역에 배치될 수 있다.
상기 제1 더미 전극(141)과 제2 더미전극(142)이 각각 상기 제1 내부전극(121)과 제2 내부전극(122)의 마진부 중 어느 한 영역에 배치될 경우, 상기 제1 더미 전극(141)과 제2 더미전극(142)은 세라믹 바디(110)의 길이-폭(L-W) 방향 단면에서 대각선에 위치할 수 있다.
이와 같이 상기 제1 더미 전극(141)과 제2 더미전극(142)이 세라믹 바디(110)의 길이-폭(L-W) 방향 단면에서 대각선에 위치함으로써, 휨강도를 개선하는 효과뿐만 아니라, 서로 가장 멀리 배치될 수 있기 때문에, 쇼트 불량 및 부유 용량 발생 가능성이 낮아져 신뢰성이 향상될 수 있다.
도 8은 본 발명의 제6 실시예에 따른 도 1의 I-I' 단면도이다.
도 8을 참조하면, 본 발명의 제6 실시예에서, 상기 제1 더미전극(141) 및 제2 더미전극(142)은 각각 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)으로부터 소정 간격 이격되어 배치될 수 있다.
상기 제1 더미전극(141) 및 제2 더미전극(142)이 각각 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)으로부터 소정 간격 이격되어 배치됨으로써, 상기 제1 더미전극(141) 및 제2 더미전극(142)에는 전압이 인가되지 않게 되고, 이로 인하여 쇼트 불량 및 부유 용량 발생 가능성이 낮아져 신뢰성이 향상될 수 있다.
도 9는 도 1의 II-II' 단면도이다.
도 10은 도 9의 B 영역 확대도이다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td ＞ 2 × te 를 만족할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.
일반적으로 고전압 전장용 전자부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)는 상기 내부전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.
상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.
상기 내부전극의 두께(te)는 1 μm 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 μm 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성하고, 폭 방향 마진부에 더미 전극용 도전성 페이스트를 형성한 후 내부전극 패턴과 더미 패턴이 배치된 그린시트를 적층하여 세라믹 바디(110)를 만들었다.
다음으로, 상기 세라믹 바디의 외측에 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 글라스를 포함하는 전극층을 형성할 수 있다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 전극층은 상기 세라믹 바디의 상하면 및 단부에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.
상기 전극층은 도전성 금속 대비 글라스를 5 부피% 이상 포함할 수 있다.
다음으로, 상기 전극층(131a, 132a) 상에 전도성 수지 조성물을 도포한 후 경화시켜 전도성 수지층(131b, 132b)을 형성할 수 있다.
상기 전도성 수지층(131b, 132b)은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 베이스 수지를 포함하며, 상기 베이스 수지는 에폭시 수지일 수 있다.
이하, 표 1에서는 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd) 대비 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 비율에 따른 휨크랙 발생 빈도를 측정하였다.
휨크랙 발생 빈도 측정에 있어서, 기판에 적층 세라믹 커패시터의 샘플들을 실장한 후 벤딩시 누름을 받는 중심부에서의 거리를 각각 3 mm, 4 mm, 5 mm, 6 mm 및 7 mm로 설정하여 각 60개의 시료를 대상으로 측정하고, 5 mm 이상에서 휨강도가 보증되는지의 여부를 관찰하였다.
샘플 Wm/Wd 3 mm 4 mm 5 mm 6 mm 7 mm
1 60 % 0/60 0/60 0/60 0/60 0/60
2 50 % 0/60 0/60 0/60 0/60 0/60
3 40 % 0/60 0/60 0/60 0/60 0/60
4 30 % 0/60 0/60 0/60 0/60 0/60
5 20 % 0/60 0/60 0/60 1/60 1/60
*6 10 % 0/60 0/60 1/60 1/60 3/60
*7 0 % 0/60 3/60 4/60 4/60 7/60
*: 비교예
상기 표 1을 참조하면, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd)이 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 20 내지 60 %를 만족하도록 조절함으로써, 적층 세라믹 커패시터의 휨강도 향상의 효과가 있음을 알 수 있다.
즉, 본 발명의 실시예인 샘플 1 내지 5의 경우 5 mm 이상에서 휨강도가 보증되는 것을 알 수 있다.
반면, 상기 제1 더미 전극(141)과 제2 더미전극(142)의 폭(Wd) 대비 상기 세라믹 바디(110)의 제3 방향에 있어서, 상기 제1 내부전극(121) 및 제2 내부전극(122)의 마진부 폭(Wm)의 비율이 10%인 샘플 6과 더미 전극이 배치되지 않은 종래의 샘플 7의 경우에는 5 mm 이하의 휨강도 테스트에서도 불량이 발생하여 휨강도 특성에 문제가 있음을 알 수 있다.
이하, 표 2에서는 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)에 따른 휨크랙 발생 빈도를 측정하였다.
휨크랙 발생 빈도 측정에 있어서, 기판에 적층 세라믹 커패시터의 샘플들을 실장한 후 벤딩시 누름을 받는 중심부에서의 거리를 각각 3 mm, 4 mm, 5 mm, 6 mm 및 7 mm로 설정하여 각 60개의 시료를 대상으로 측정하고, 5 mm 이상에서 휨강도가 보증되는지의 여부를 관찰하였다.
비교예인 샘플 8과 9는 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 짧은 경우이다.
특히, 샘플 8은 L2가 L1의 50%인 경우이고, 샘플 9는 L2가 L1의 80%인 경우이다.
실시예인 샘플 10과 11은 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 긴 경우이다.
특히, 샘플 10은 L2가 L1의 110%인 경우이고, 샘플 11은 L2가 L1의 150%인 경우이다.
샘플 3 mm 4 mm 5 mm 6 mm 7 mm
*8 0/60 0/60 1/60 2/60 2/60
*9 0/60 0/60 1/60 1/60 1/60
10 0/60 0/60 0/60 0/60 0/60
11 0/60 0/60 0/60 0/60 0/60
*: 비교예
상기 표 2를 참조하면, 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 긴 샘플 10과 11의 경우, 5 mm 이상에서 휨강도가 보증되는 것을 알 수 있다.
반면, 상기 세라믹 바디(110)의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극(141, 142)의 단부까지의 길이(L2)가 각각 상기 제1 및 제2 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 짧은 샘플 8과 9의 경우에는 5 mm의 휨강도 테스트에서 불량이 발생하여 휨강도 특성에 문제가 있음을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부 전극
141, 142: 제1 및 제2 더미전극
131a, 132a: 제1 및 제2 전극층
131b, 132b: 제1 및 제2 전도성 수지층

Claims (16)

  1. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 상기 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하며,
    상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부에는 상기 유전체층을 사이에 두고 상기 제1 방향으로 서로 이격되어 배치되는 복수의 제1 더미전극이 배치되고, 상기 제2 내부전극의 마진부에는 상기 유전체층을 사이에 두고 상기 제2 방향으로 서로 이격되어 배치되는 복수의 제2 더미전극이 배치되며,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 전극층 및 상기 제1 및 제2 전극층 상에 배치된 제1 및 제2 전도성 수지층을 포함하며, 상기 제1 및 제2 전극층과 제1 및 제2 전도성 수지층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고,
    상기 세라믹 바디의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극의 단부까지의 길이(L2)는 각각 상기 제1 및 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 긴 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 더미 전극의 상기 세라믹 바디 내에 배치된 단부는 상기 제1 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제1 전도성 수지층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치되며,
    상기 제2 더미 전극의 상기 세라믹 바디 내에 배치된 단부는 상기 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제2 전도성 수지층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치된 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 상기 세라믹 바디의 모서리부에 있어서, 상기 세라믹 바디의 제1 방향으로 변곡 지점 하부에 배치된 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 더미전극 및 제2 더미전극의 폭은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극 및 제2 내부전극의 마진부 폭의 20 내지 60 %를 만족하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 더미전극은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부 중 어느 한 영역에 배치되며, 상기 제2 더미전극은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제2 내부전극의 마진부 중 어느 한 영역에 배치된 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 각각 상기 세라믹 바디의 제2 방향으로 대향하는 제3 면 및 제4 면으로부터 소정 간격 이격된 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 각각 서로 다른 유전체층 상에 배치된 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 유전체층의 두께(td)와 상기 제1 및 제2 내부전극의 두께(te)는 td ＞ 2 × te 를 만족하는 적층 세라믹 전자부품.
  9. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 상기 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하며,
    상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부에는 제1 더미전극이 배치되고, 상기 제2 내부전극의 마진부에는 제2 더미전극이 배치되며,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 각각 전기적으로 연결되는 제1 및 제2 전극층 및 상기 제1 및 제2 전극층 상에 배치된 제1 및 제2 전도성 수지층을 포함하며, 상기 제1 및 제2 전극층과 제1 및 제2 전도성 수지층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고,
    상기 세라믹 바디의 단부에서 세라믹 바디의 내측으로 배치된 제1 및 제2 더미 전극의 단부까지의 길이(L2)는 각각 상기 제1 및 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이(L1)보다 길며,
    상기 제1 더미 전극의 상기 세라믹 바디 내에 배치된 단부는 상기 제1 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제1 전도성 수지층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치되며,
    상기 제2 더미 전극의 상기 세라믹 바디 내에 배치된 단부는 상기 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부와 제2 전도성 수지층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 단부 사이에 배치된 적층 세라믹 전자부품.
  10. 제9항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 상기 세라믹 바디의 모서리부에 있어서, 상기 세라믹 바디의 제1 방향으로 변곡 지점 하부에 배치된 적층 세라믹 전자부품.
  11. 제9항에 있어서,
    상기 제1 더미전극 및 제2 더미전극의 폭은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극 및 제2 내부전극의 마진부 폭의 20 내지 60 %를 만족하는 적층 세라믹 전자부품.
  12. 제9항에 있어서,
    상기 제1 더미전극은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제1 내부전극의 마진부 중 어느 한 영역에 배치되며, 상기 제2 더미전극은 상기 세라믹 바디의 제3 방향에 있어서, 상기 제2 내부전극의 마진부 중 어느 한 영역에 배치된 적층 세라믹 전자부품.
  13. 제9항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 각각 상기 세라믹 바디의 제2 방향으로 대향하는 제3 면 및 제4 면으로부터 소정 간격 이격된 적층 세라믹 전자부품.
  14. 제9항에 있어서,
    상기 제1 더미전극 및 제2 더미전극은 각각 서로 다른 유전체층 상에 배치된 적층 세라믹 전자부품.
  15. 제9항에 있어서,
    상기 유전체층의 두께(td)와 상기 제1 및 제2 내부전극의 두께(te)는 td ＞ 2 × te 를 만족하는 적층 세라믹 전자부품.
  16. 삭제
KR1020190076143A 2019-06-26 2019-06-26 적층 세라믹 전자부품 KR102620520B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190076143A KR102620520B1 (ko) 2019-06-26 2019-06-26 적층 세라믹 전자부품
US16/742,659 US11257621B2 (en) 2019-06-26 2020-01-14 Multilayer ceramic electronic component
CN202010247953.3A CN112151272B (zh) 2019-06-26 2020-04-01 多层陶瓷电子组件
US17/574,087 US11705279B2 (en) 2019-06-26 2022-01-12 Multilayer ceramic electronic component
KR1020230076872A KR20230093209A (ko) 2019-06-26 2023-06-15 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190076143A KR102620520B1 (ko) 2019-06-26 2019-06-26 적층 세라믹 전자부품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230076872A Division KR20230093209A (ko) 2019-06-26 2023-06-15 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20210000889A KR20210000889A (ko) 2021-01-06
KR102620520B1 true KR102620520B1 (ko) 2024-01-03

Family

ID=73891895

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190076143A KR102620520B1 (ko) 2019-06-26 2019-06-26 적층 세라믹 전자부품
KR1020230076872A KR20230093209A (ko) 2019-06-26 2023-06-15 적층 세라믹 전자부품

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230076872A KR20230093209A (ko) 2019-06-26 2023-06-15 적층 세라믹 전자부품

Country Status (3)

Country Link
US (2) US11257621B2 (ko)
KR (2) KR102620520B1 (ko)
CN (1) CN112151272B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453888B2 (ja) * 2020-09-16 2024-03-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2023048494A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 電子部品
KR20230086223A (ko) * 2021-12-08 2023-06-15 삼성전기주식회사 적층형 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2013004569A (ja) * 2011-06-13 2013-01-07 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法
JP2015109411A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品
JP2017212276A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03207273A (ja) * 1990-01-09 1991-09-10 Daikin Ind Ltd インバータのパルス幅変調制御装置
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101053329B1 (ko) 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
WO2011071146A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ
JP2011151224A (ja) 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
KR20120058128A (ko) * 2010-11-29 2012-06-07 삼성전기주식회사 적층 세라믹 캐패시터
KR102067173B1 (ko) * 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102097328B1 (ko) * 2014-02-17 2020-04-06 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101630029B1 (ko) 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101630068B1 (ko) * 2014-10-06 2016-06-13 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2016149479A (ja) * 2015-02-13 2016-08-18 株式会社村田製作所 積層コンデンサ
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102380837B1 (ko) * 2017-09-26 2022-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
CN111886663B (zh) * 2018-03-06 2022-11-04 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2013004569A (ja) * 2011-06-13 2013-01-07 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法
JP2015109411A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品
JP2017212276A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20200411243A1 (en) 2020-12-31
CN112151272A (zh) 2020-12-29
CN112151272B (zh) 2023-03-28
US20220139627A1 (en) 2022-05-05
KR20230093209A (ko) 2023-06-27
US11257621B2 (en) 2022-02-22
US11705279B2 (en) 2023-07-18
KR20210000889A (ko) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR102185055B1 (ko) 적층 세라믹 전자부품
US11705279B2 (en) Multilayer ceramic electronic component
KR102139752B1 (ko) 세라믹 전자 부품
KR20190121213A (ko) 세라믹 전자 부품
KR20190116186A (ko) 적층 세라믹 전자부품
KR102620518B1 (ko) 적층 세라믹 전자부품
KR102637096B1 (ko) 적층 세라믹 전자부품
KR102589835B1 (ko) 적층 세라믹 전자부품
KR102145311B1 (ko) 세라믹 전자 부품
KR102620519B1 (ko) 적층 세라믹 전자부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품
KR20210009627A (ko) 적층 세라믹 전자 부품
KR20210009628A (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant