KR102620518B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR102620518B1
KR102620518B1 KR1020190044836A KR20190044836A KR102620518B1 KR 102620518 B1 KR102620518 B1 KR 102620518B1 KR 1020190044836 A KR1020190044836 A KR 1020190044836A KR 20190044836 A KR20190044836 A KR 20190044836A KR 102620518 B1 KR102620518 B1 KR 102620518B1
Authority
KR
South Korea
Prior art keywords
ceramic body
disposed
electrode layer
thickness
electrode
Prior art date
Application number
KR1020190044836A
Other languages
English (en)
Other versions
KR20200122059A (ko
Inventor
김제중
강정모
김동영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190044836A priority Critical patent/KR102620518B1/ko
Priority to US16/502,547 priority patent/US11056284B2/en
Priority to CN201910957512.XA priority patent/CN111834125B/zh
Publication of KR20200122059A publication Critical patent/KR20200122059A/ko
Application granted granted Critical
Publication of KR102620518B1 publication Critical patent/KR102620518B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 외부전극은 상기 내부전극과 전기적으로 연결되는 제1 전극층 및 상기 제1 전극층 상에 배치된 제2 전극층을 포함하며, 상기 제1 전극층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)의 비율(t2/t1)은 40 내지 120%를 만족하며, 상기 제1 전극층의 일 단부에서 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 {Multi-layered ceramic electronic component}
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품의 소형화, 슬림화 및 다기능화에 따라 적층 세라믹 커패시터도 소형화가 요구되고 있으며, 적층 세라믹 커패시터의 실장도 고 집적화되고 있다.
전자부품 중 하나인 적층 세라믹 커패시터는 액정 표시 장치 (LCD, Liquid Crystal Display) 및 플라즈마 표시 장치 패널 (PDP, Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기 (PDA, Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 적층 세라믹 커패시터에 대해 가혹 환경에서 내습 특성을 요구하고 있어, 내습 신뢰성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.
일본공개특허공보 2011-018874
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 외부전극은 상기 내부전극과 전기적으로 연결되는 제1 전극층 및 상기 제1 전극층 상에 배치된 제2 전극층을 포함하며, 상기 제1 전극층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)의 비율(t2/t1)은 40 내지 120%를 만족하며, 상기 제1 전극층의 일 단부에서 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 외부전극 중 내부전극과 연결되는 제1 전극층에 있어서, 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)의 비율(t2/t1)과 일 단부에서 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1)의 비율(t1/BW)을 조절함으로써, 세라믹 바디의 모서리부의 커버리지를 향상할 수 있어, 내습 환경에서 신뢰성을 강화할 수 있으며, 휨강도를 동시에 개선할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 4는 도 3의 B 영역 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 4는 도 3의 B 영역 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하는 세라믹 바디(110) 및 상기 세라믹 바디(110)의 외측에 배치되되, 상기 복수의 내부전극(121, 122)과 전기적으로 연결되는 외부전극(131, 132)을 포함하며, 상기 세라믹 바디(110)는 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극(121, 122)을 포함하여 용량이 형성되는 액티브부(A)와 상기 액티브부(A)의 상부 및 하부에 형성된 커버부(C1, C2)를 포함한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에서, 세라믹 바디(110)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
상기 세라믹 바디(110)는 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함할 수 있다.
상기 제1 면(S1) 및 제2 면(S2)은 제1 방향인 세라믹 바디(110)의 두께 방향으로 마주보는 면으로, 상기 제3 면(S3) 및 제4 면(S4)은 제2 방향인 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(S5) 및 제6 면(S6)은 제3 방향인 폭 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(S3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(S4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성된다.
상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(C1) 및 하부 커버부(C2)로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장 배치될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 바디(111)의 외측에 배치되되, 상기 내부전극(121, 122)과 전기적으로 연결되는 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a) 상에 배치된 제2 전극층(131b, 132b)을 포함한다.
상기 제1 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 제1 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 제1 전극층(131a, 132a)은 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된다.
상기 제2 전극층(131b, 132b)은 제1 전극층(131a, 132a) 상에 형성되며, 제1 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
상기 제2 전극층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지일 수 있다.
상기 제2 전극층(131b, 132b)에 포함되는 도전성 금속은 제1 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)은 40 내지 120%를 만족한다.
상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)는 액티브부(A) 내에 배치된 복수의 제1 및 제2 내부 전극(121, 122) 중 최외층 내부전극에 대응하는 위치의 두께를 측정하여 결정될 수 있다.
상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)는 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부를 기준으로 중심부의 두께를 측정하여 결정될 수 있다.
상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)이 40 내지 120%를 만족하도록 조절함으로써, 세라믹 바디의 모서리부의 커버리지를 향상할 수 있어, 내습 환경에서 신뢰성을 강화할 수 있다.
즉, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 제1 전극층(131a, 132a)의 두께(t2)를 종래에 비해 더 두껍게 형성함으로써, 모서리부의 두께 역시 증가될 수 있어 모서리부의 커버리지 향상에 따른 신뢰성 개선이 가능하다.
상기 두 영역의 두께 비율(t2/t1)이 40% 미만일 경우에는 내습 신뢰성 불량이 발생할 수 있다.
한편, 상기 두 영역의 두께 비율(t2/t1)이 120% 를 초과하는 경우에는 적층 세라믹 커패시터의 외부전극 형성이 어려울 수 있어 그 상한값은 120%로 한정하였다.
본 발명의 다른 실시형태에 따르면, 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)은 80 내지 120%를 만족할 수 있다.
상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)은 80 내지 120%를 만족함으로써, 모서리부의 커버리지 향상에 따른 신뢰성 개선이 보다 우수할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 특징에 더하여 상기 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족한다.
상기 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족하도록 조절함으로써, 적층 세라믹 커패시터의 휨강도를 개선할 수 있다.
상기 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 를 초과하는 경우에는 휨응력에 의한 층깨짐 발생 빈도가 높아져 신뢰성이 저하될 수 있다.
상기 비율(t1/BW)의 하한값은 특별히 제한되지 않으며, 제1 전극층(131a, 132a)의 두께와 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW)는 제품별로 필요한 설계 사항이 있으며, 이를 만족하는 한 특별히 제한되지 않는다.
본 발명의 일 실시형태에서, 상기 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW)는 제품의 사이즈 별로 차이가 날 수 있으며, 소형 사이즈의 경우 400 μm 이상일 수 있으며, 사이즈가 커질 경우 그 상한값으로서 700 μm 이하의 값에서 결정될 수 있다.
상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 모서리부에 배치된 영역의 두께(t3)와 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)는 t3〈 t2 를 만족할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)를 두껍게 함으로써, 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 모서리부에 배치된 영역의 두께(t3)를 두껍게 하여 모서리부의 커버리지를 증가시키는 것이며, 다만, t3〈 t2 의 관계를 만족하는 것을 특징으로 한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극 패턴이 배치된 그린시트를 적층하여 세라믹 바디(110)를 만들었다.
다음으로, 상기 세라믹 바디의 외측에 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 글라스를 포함하는 제1 전극층을 형성할 수 있다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 제1 전극층은 상기 세라믹 바디의 상하면 및 단부에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.
상기 제1 전극층은 도전성 금속 대비 글라스를 5 부피% 이상 포함할 수 있다.
다음으로, 상기 제1 전극층(131a, 132a) 상에 전도성 수지 조성물을 도포한 후 경화시켜 제2 전극층(131b, 132b)을 형성할 수 있다.
상기 제2 전극층(131b, 132b)은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 베이스 수지를 포함하며, 상기 베이스 수지는 에폭시 수지일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)은 40 내지 120%를 만족한다.
또한, 상기 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족한다.
이하, 표 1에서는 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)에 따른 휨크랙 발생 빈도를 측정하였다.
휨크랙 발생 빈도 측정에 있어서, 기판에 적층 세라믹 커패시터의 샘플들을 실장한 후 벤딩시 누름을 받는 중심부에서의 거리를 각각 5 mm로 설정하여 각 60개의 시료를 대상으로 측정하고, 5 mm에서 휨강도가 보증되는지의 여부를 관찰하였다.
샘플 t1/BW 휨강도 평가 (불량개수/전체개수)
*1 40.0 % 6/60
*2 33.3 % 4/60
*3 28.6 % 5/60
*4 25.0 % 3/60
*5 22.2 % 3/60
6 20.0 % 0/60
7 16.6 % 0/60
8 14.2 % 0/60
9 12.5 % 0/60
*: 비교예
상기 표 1을 참조하면, 본 발명의 일 실시형태에 따라 제1 전극층(131a, 132a)의 일 단부에서 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족하는 샘플 6 내지 9의 경우에만 5 mm까지의 거리에서 휨강도 특성을 만족하는 것을 알 수 있다.
하기, 표 2에서는 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)에 따른 내습 신뢰성을 측정하였다.
내습 신뢰성 측정에 있어서, 적층 세라믹 커패시터의 샘플들을 각 비율에 따라 400개를 제작하고, 각 샘플에 대하여 온도 85℃, 습도 85% 및 1.5 VR 조건하에서 테스트 하여 내습 신뢰성 불량 개수를 측정하였다.
샘플 t2/t1 내습 신뢰성 평가 (불량개수/전체개수)
10 120.0 % 0/400
11 80.0 % 0/400
12 40.0 % 0/400
*13 20.0 % 2/400
*12 10.0 % 1/400
*13 7.0 % 3/400
*14 4.0 % 5/400
*15 0.0 % 4/400
*: 비교예
상기 표 2를 참조하면, 본 발명의 일 실시형태에 따라 상기 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)에 배치된 영역의 두께(t2)의 비율(t2/t1)이 40 내지 120%를 만족하는 샘플 10 내지 12의 경우에만 내습 신뢰성 불량이 발생하지 않는 것을 알 수 있다.
비교예인 샘플 13 내지 15의 경우에는 본 발명의 상기 수치범위를 만족하지 않는 경우로서, 내습 신뢰성 불량이 발생하는 것을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 전극층 131b, 132b: 제2 전극층

Claims (8)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
    상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고,
    상기 외부전극은 상기 내부전극과 전기적으로 연결되는 제1 전극층 및 상기 제1 전극층 상에 배치된 제2 전극층을 포함하며, 상기 제1 전극층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고,
    상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)의 비율(t2/t1)은 40 내지 120%를 만족하며,
    상기 제1 전극층의 일 단부에서 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 타 단부까지의 거리(BW) 대비 상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1)의 비율(t1/BW)이 20% 이하를 만족하고,
    상기 제1 전극층의 일 단부에서 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 타 단부까지의 거리(BW)는 400 내지 700 μm 인 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1)는 상기 복수의 내부전극 중 최외측 내부전극에 대응하는 영역의 두께인 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 전극층이 상기 세라믹 바디의 모서리부에 배치된 영역의 두께(t3)와 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)는 t3〈 t2 를 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 전극층이 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 영역의 두께(t1) 대비 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 영역의 두께(t2)의 비율(t2/t1)은 80 내지 120%를 만족하는 적층 세라믹 전자부품.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속을 포함하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 제2 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 베이스 수지는 에폭시 수지인 적층 세라믹 전자부품.
KR1020190044836A 2019-04-17 2019-04-17 적층 세라믹 전자부품 KR102620518B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190044836A KR102620518B1 (ko) 2019-04-17 2019-04-17 적층 세라믹 전자부품
US16/502,547 US11056284B2 (en) 2019-04-17 2019-07-03 Multi-layered ceramic electronic component
CN201910957512.XA CN111834125B (zh) 2019-04-17 2019-10-10 多层陶瓷电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044836A KR102620518B1 (ko) 2019-04-17 2019-04-17 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20200122059A KR20200122059A (ko) 2020-10-27
KR102620518B1 true KR102620518B1 (ko) 2024-01-03

Family

ID=72829329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044836A KR102620518B1 (ko) 2019-04-17 2019-04-17 적층 세라믹 전자부품

Country Status (3)

Country Link
US (1) US11056284B2 (ko)
KR (1) KR102620518B1 (ko)
CN (1) CN111834125B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302217B2 (ja) * 2019-03-25 2023-07-04 Tdk株式会社 電子部品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905994B2 (ja) 1999-03-31 2007-04-18 京セラ株式会社 積層セラミックコンデンサの製法
KR101053329B1 (ko) 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
KR101548770B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR101558025B1 (ko) * 2011-11-30 2015-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140041022A (ko) 2012-09-27 2014-04-04 삼성전기주식회사 칩 소자 및 그 제조 방법
KR101452065B1 (ko) * 2012-12-13 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
CN105144323B (zh) * 2013-04-25 2018-07-17 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
JP5920304B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
KR101659146B1 (ko) * 2013-10-22 2016-09-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015109411A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品
JP2015057834A (ja) * 2014-10-03 2015-03-26 株式会社村田製作所 積層セラミックコンデンサ
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
US10643781B2 (en) * 2016-05-30 2020-05-05 Tdk Corporation Multilayer coil component
JP6851747B2 (ja) * 2016-08-17 2021-03-31 太陽誘電株式会社 積層セラミック電子部品
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR102191251B1 (ko) * 2018-08-30 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102574412B1 (ko) * 2018-12-11 2023-09-04 삼성전기주식회사 커패시터 부품

Also Published As

Publication number Publication date
CN111834125B (zh) 2023-01-10
US11056284B2 (en) 2021-07-06
US20200335282A1 (en) 2020-10-22
CN111834125A (zh) 2020-10-27
KR20200122059A (ko) 2020-10-27

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR102185055B1 (ko) 적층 세라믹 전자부품
KR102139752B1 (ko) 세라믹 전자 부품
KR20230093209A (ko) 적층 세라믹 전자부품
KR20190116186A (ko) 적층 세라믹 전자부품
KR102620518B1 (ko) 적층 세라믹 전자부품
US11817259B2 (en) Multi-layered ceramic electronic component
KR102589835B1 (ko) 적층 세라믹 전자부품
KR102620519B1 (ko) 적층 세라믹 전자부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102426209B1 (ko) 적층 세라믹 전자부품
KR20210009627A (ko) 적층 세라믹 전자 부품
KR20210009628A (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant