KR102620519B1 - 적층 세라믹 전자부품 - Google Patents
적층 세라믹 전자부품 Download PDFInfo
- Publication number
- KR102620519B1 KR102620519B1 KR1020190044835A KR20190044835A KR102620519B1 KR 102620519 B1 KR102620519 B1 KR 102620519B1 KR 1020190044835 A KR1020190044835 A KR 1020190044835A KR 20190044835 A KR20190044835 A KR 20190044835A KR 102620519 B1 KR102620519 B1 KR 102620519B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- ceramic body
- electrode
- disposed
- conductive metal
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 91
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 26
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 239000003985 ceramic capacitor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000000843 powder Substances 0.000 description 6
- 229910002113 barium titanate Inorganic materials 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 외부전극은 상기 세라믹 바디의 모서리부에 배치된 제1 전극층과 상기 제1 전극층을 덮도록 배치되며 상기 내부전극과 전기적으로 연결되는 제2 전극층 및 상기 제2 전극층 상에 배치된 제3 전극층을 포함하며, 상기 제1 전극층과 상기 제2 전극층은 상기 세라믹 바디의 모서리부에서 서로 이격된 적층 세라믹 전자부품을 제공한다.
Description
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품의 소형화, 슬림화 및 다기능화에 따라 적층 세라믹 커패시터도 소형화가 요구되고 있으며, 적층 세라믹 커패시터의 실장도 고 집적화되고 있다.
전자부품 중 하나인 적층 세라믹 커패시터는 액정 표시 장치 (LCD, Liquid Crystal Display) 및 플라즈마 표시 장치 패널 (PDP, Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기 (PDA, Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 적층 세라믹 커패시터에 대해 가혹 환경에서 내습 특성을 요구하고 있어, 내습 신뢰성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 외부전극은 상기 세라믹 바디의 모서리부에 배치된 제1 전극층과 상기 제1 전극층을 덮도록 배치되며 상기 내부전극과 전기적으로 연결되는 제2 전극층 및 상기 제2 전극층 상에 배치된 제3 전극층을 포함하며, 상기 제1 전극층과 상기 제2 전극층은 상기 세라믹 바디의 모서리부에서 서로 이격된 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 세라믹 바디의 모서리부에 전극층을 도포한 후 세라믹 바디의 외측을 덮도록 외부전극을 형성함으로써, 세라믹 바디의 모서리부의 커버리지를 향상하여, 내습 환경에서 신뢰성을 강화할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하는 세라믹 바디(110) 및 상기 세라믹 바디(110)의 외측에 배치되되, 상기 복수의 내부전극(121, 122)과 전기적으로 연결되는 외부전극(131, 132)을 포함하며, 상기 세라믹 바디(110)는 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극(121, 122)을 포함하여 용량이 형성되는 액티브부(A)와 상기 액티브부(A)의 상부 및 하부에 형성된 커버부(C1, C2)를 포함한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에서, 세라믹 바디(110)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
상기 세라믹 바디(110)는 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함할 수 있다.
상기 제1 면(S1) 및 제2 면(S2)은 제1 방향인 세라믹 바디(110)의 두께 방향으로 마주보는 면으로, 상기 제3 면(S3) 및 제4 면(S4)은 제2 방향인 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(S5) 및 제6 면(S6)은 제3 방향인 폭 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(S3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(S4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(C1) 및 하부 커버부(C2)로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 외부전극(131, 132)은 상기 세라믹 바디(110)의 모서리부에 배치된 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a)을 덮도록 배치되며 상기 내부전극(121, 122)과 전기적으로 연결되는 제2 전극층(131b, 132b) 및 상기 제2 전극층(131b, 132b) 상에 배치된 제3 전극층(131c, 132c)을 포함한다.
구체적으로, 상기 제1 외부전극(131)은 상기 세라믹 바디(110)의 모서리부에 배치된 제1 전극층(131a)과 상기 제1 전극층(131a)을 덮도록 배치되며, 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3)에 배치되고, 상기 제1 내부전극(121)과 전기적으로 연결되는 제2 전극층(131b)과 상기 제2 전극층(131b) 상에 배치된 제3 전극층(131c)을 포함한다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 바디(110)의 모서리부에 배치된 제1 전극층(132a)과 상기 제1 전극층(132a)을 덮도록 배치되며, 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제4 면(S4)에 배치되고, 상기 제2 내부전극(122)과 전기적으로 연결되는 제2 전극층(132b)과 상기 제2 전극층(132b) 상에 배치된 제3 전극층(132c)을 포함한다.
종래의 적층 세라믹 커패시터의 구조에서, 외부전극은 딥핑 (Dipping) 방식에 의해 형성되며, 이 경우 세라믹 바디의 길이 방향 측면과 상면 및 하면에 배치된 외부전극의 두께 대비 세라믹 바디의 모서리부에 배치된 외부전극의 두께가 상대적으로 얇은 형태를 가진다.
이러한 구조의 경우에는 가혹한 내습 환경에서 신뢰성 평가시 커버리지가 저하된 상기 세라믹 바디의 모서리부로 습기 침투가 용이해 상대적으로 절연 저항 저하 및 쇼트 불량 발생이 높을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 외부전극(131, 132)은 상기 세라믹 바디(110)의 모서리부에 배치된 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a)을 덮도록 배치되며 상기 내부전극(121, 122)과 전기적으로 연결되는 제2 전극층(131b, 132b)을 포함함으로써, 세라믹 바디의 모서리부의 커버리지를 향상하여, 내습 환경에서 신뢰성을 강화할 수 있다.
또한, 본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)과 상기 제2 전극층(131b, 132b)은 상기 세라믹 바디(110)의 모서리부에서 서로 이격된다.
상기 제1 전극층(131a, 132a)과 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 모서리부에서 서로 이격된 구조를 가지기 때문에, 상기 제1 전극층이 제2 전극층의 경계에 접하거나 제2 전극층 너머로 돌출된 경우에 비하여 가혹 환경에서 내습 신뢰성이 보다 우수할 수 있다.
즉, 상기 제1 전극층(131a, 132a)과 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 모서리부에서 서로 이격된 구조를 가지기 때문에, 제1 전극층과 제2 전극층이 이중으로 도금액 등의 습기 침투를 막아 내습 신뢰성이 보다 우수할 수 있다.
특히, 상기 제1 전극층(131a, 132a)이 제2 전극층(131b, 132b)의 경계에 접하거나, 표면으로부터 일부 노출될 경우, 제1 전극층과 제2 전극층의 계면 결합력이 약화되어 내습 신뢰성 저하가 발생할 수 있다.
상기 제1 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 제1 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 제2 전극층(131b, 132b)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 제2 전극층(131b, 132b)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제2 전극층(131b, 132b)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제2 전극층(131b, 132b)이 포함하는 도전성 금속과 제1 전극층(131a, 132a)이 포함하는 도전성 금속은 서로 상이할 수 있다.
상기 제1 전극층(131a, 132a)은 니켈(Ni) 또는 니켈(Ni)-구리(Cu) 합금을 포함할 수 있으며, 이 때 제2 전극층(131b, 132b)은 구리(Cu)를 포함함으로써, 상기 제2 전극층(131b, 132b)이 포함하는 도전성 금속과 제1 전극층(131a, 132a)이 포함하는 도전성 금속은 서로 상이할 수 있다.
이 경우, 제2 전극층(131b, 132b)이 포함하는 도전성 금속과 제1 전극층(131a, 132a)이 포함하는 도전성 금속이 동일한 경우에 비하여, 도금액 등의 습기 침투를 보다 효과적으로 막을 수 있다.
상기 제2 전극층(131b, 132b)은 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치될 수 있다.
상기 제3 전극층(131c, 132c)은 제2 전극층(131b, 132b) 상에 형성되며, 제 전극층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다.
상기 제3 전극층(131c, 132c)은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함할 수 있다.
상기 제3 전극층(131c, 132c)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 제3 전극층(131c, 132c)에 포함되는 도전성 금속은 제2 전극층(131b, 132b)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 제3 전극층(131c, 132c)은 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치되며, 상기 제3 전극층(131c, 132c)이 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된 영역의 길이는 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된 영역의 길이보다 긴 것을 특징으로 한다.
즉, 상기 제3 전극층(131c, 132c)은 각각 제2 전극층(131b, 132b) 상에 형성되며, 제2 전극층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다.
따라서, 상기 제3 전극층(131c, 132c)이 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된 영역의 길이는 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치된 영역의 길이보다 길도록 배치된다.
본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)은 상기 복수의 내부전극(121, 122) 중 최상층 및 최하층 내부전극(121, 122)을 덮도록 배치될 수 있다.
구체적으로, 상기 제1 전극층(131a, 132a)은 상기 복수의 내부전극(121, 122) 중 최상층 및 최하층 내부전극(121, 122)의 상부에서부터 하부까지 완전히 덮도록 배치되며, 최상층 및 최하층 내부전극(121, 122)을 지나서 유전체층(111)의 일부에까지 연장 배치될 수 있다.
상기 제1 전극층(131a, 132a)이 상기 복수의 내부전극(121, 122) 중 최상층 및 최하층 내부전극(121, 122)을 덮도록 배치됨으로써, 제1 전극층(131a, 132a)과 복수의 내부전극(121, 122)과의 전기적 연결성이 향상될 수 있다.
또한, 상기 제1 전극층(131a, 132a)이 상기 복수의 내부전극(121, 122) 중 최상층 및 최하층 내부전극(121, 122)을 덮도록 배치되기 때문에, 최외층 내부전극의 끝단 산화를 막을 수 있어 내습 신뢰성 향상 효과가 보다 우수하다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 상기 제1 전극층(131a, 132a)의 치수는 상기 세라믹 바디(110)의 제3 면(S3) 및 제4 면(S4)에 배치된 상기 제1 전극층(131a, 132a)의 치수보다 큰 것을 특징으로 한다.
상기 제1 전극층(131a, 132a)의 치수가 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 부분이 세라믹 바디(110)의 제3 면(S3) 및 제4 면(S4)에 배치된 부분보다 크기 때문에, 내습 신뢰성 향상 효과가 더 우수하며 제2 전극층(131b, 132b)과의 결합력도 우수하여 신뢰성이 향상될 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극 패턴이 배치된 그린시트를 적층하여 세라믹 바디(110)를 만들었다.
다음으로, 상기 세라믹 바디의 모서리부에 니켈(Ni) 및 니켈(Ni)-구리(Cu) 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 글라스를 포함하는 제1 전극층(131a, 132a)을 형성할 수 있다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 제1 전극층(131a, 132a)은 상기 세라믹 바디(110)의 모서리부에 형성됨으로써, 종래와 달리 모서리부의 커버리지를 향상시킬 수 있다.
상기 제1 전극층(131a, 132a)은 상기 세라믹 바디(110)의 모서리부에 형성되며, 일 예로 상기 모서리부는 상기 세라믹 바디(110)의 제1 면, 제3 면 및 제5 면이 서로 교차하는 부분으로서, 상기 제1 전극층(131a, 132a)은 상기 세라믹 바디(110)의 제1 면, 제3 면 및 제5 면의 일부에 까지 연장하여 형성될 수 있다.
상기 제1 전극층(131a, 132a)은 도전성 금속 대비 글라스를 5 부피% 이상 포함할 수 있다.
다음으로, 상기 세라믹 바디(110)의 외측에 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 글라스를 포함하는 제2 전극층(131b, 132b)을 형성할 수 있다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 제2 전극층(131b, 132b)은 상기 세라믹 바디의 상하면 및 단부에 형성됨으로써, 상기 제1 및 제2 내부전극(121, 122)과 각각 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(131b, 132b)은 상기 제1 전극층(131a, 132a)을 덮도록 형성될 수 있다.
상기 제2 전극층(131b, 132b)은 도전성 금속 대비 글라스를 5 부피% 이상 포함할 수 있다.
다음으로, 상기 제2 전극층(131b, 132b) 상에 전도성 수지 조성물을 도포한 후 경화시켜 제3 전극층(131c, 132c)을 형성할 수 있다.
상기 제3 전극층(131c, 132c)은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 베이스 수지를 포함하며, 상기 베이스 수지는 에폭시 수지일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 전극층 131b, 132b: 제2 전극층
131c, 132c: 제3 전극층
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 전극층 131b, 132b: 제2 전극층
131c, 132c: 제3 전극층
Claims (9)
- 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고,
상기 외부전극은 상기 세라믹 바디의 모서리부와 접하는 제1 전극층과 상기 제1 전극층을 덮도록 배치되며 상기 내부전극과 전기적으로 연결되는 제2 전극층 및 상기 제2 전극층 상에 배치된 제3 전극층을 포함하며,
상기 제1 전극층은 상기 제2 전극층의 외표면과 상기 세라믹 바디의 모서리부에서 서로 이격되고,
상기 제1 전극층은 제1 도전성 금속 및 글라스를 포함하고,
상기 제2 전극층은 제2 도전성 금속을 포함하며,
상기 제3 전극층은 제3 도전성 금속 및 수지를 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제2 전극층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 전극층은 상기 복수의 내부전극 중 최상층 및 최하층 내부전극을 덮도록 배치된 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 도전성 금속은 상기 제2 도전성 금속과 서로 상이한 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 세라믹 바디의 제1 면 및 제2 면에 배치된 상기 제1 전극층의 치수는 상기 세라믹 바디의 제3 면 및 제4 면에 배치된 상기 제1 전극층의 치수보다 큰 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 도전성 금속은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제2 도전성 금속은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제3 도전성 금속은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제3 전극층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되며, 상기 제3 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이는 상기 제2 전극층이 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치된 영역의 길이보다 긴 적층 세라믹 전자부품.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190044835A KR102620519B1 (ko) | 2019-04-17 | 2019-04-17 | 적층 세라믹 전자부품 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190044835A KR102620519B1 (ko) | 2019-04-17 | 2019-04-17 | 적층 세라믹 전자부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200122058A KR20200122058A (ko) | 2020-10-27 |
| KR102620519B1 true KR102620519B1 (ko) | 2024-01-03 |
Family
ID=73136406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190044835A KR102620519B1 (ko) | 2019-04-17 | 2019-04-17 | 적층 세라믹 전자부품 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102620519B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226017A (ja) * | 2009-03-25 | 2010-10-07 | Tdk Corp | 電子部品の製造方法 |
| KR101548859B1 (ko) * | 2014-02-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003052A (ko) * | 1998-06-25 | 2000-01-15 | 이형도 | 칩부품의 외부전극 형성방법 |
| KR101053329B1 (ko) | 2009-07-09 | 2011-08-01 | 삼성전기주식회사 | 세라믹 전자부품 |
-
2019
- 2019-04-17 KR KR1020190044835A patent/KR102620519B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226017A (ja) * | 2009-03-25 | 2010-10-07 | Tdk Corp | 電子部品の製造方法 |
| KR101548859B1 (ko) * | 2014-02-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200122058A (ko) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102191251B1 (ko) | 적층 세라믹 전자부품 | |
| KR102624876B1 (ko) | 적층형 전자 부품 | |
| KR102139752B1 (ko) | 세라믹 전자 부품 | |
| KR20230093209A (ko) | 적층 세라믹 전자부품 | |
| JP7401186B2 (ja) | キャパシタ部品 | |
| KR20190116186A (ko) | 적층 세라믹 전자부품 | |
| KR102620518B1 (ko) | 적층 세라믹 전자부품 | |
| KR102589835B1 (ko) | 적층 세라믹 전자부품 | |
| US11817259B2 (en) | Multi-layered ceramic electronic component | |
| KR102620519B1 (ko) | 적층 세라믹 전자부품 | |
| US11222748B2 (en) | Multi-layered ceramic electronic component | |
| KR20190116167A (ko) | 적층형 전자 부품 | |
| KR102426209B1 (ko) | 적층 세라믹 전자부품 | |
| KR102449365B1 (ko) | 세라믹 전자 부품 | |
| KR102441653B1 (ko) | 세라믹 전자 부품 | |
| CN112242248B (zh) | 多层陶瓷电子组件 | |
| KR20210009628A (ko) | 적층 세라믹 전자 부품 | |
| KR20200040429A (ko) | 적층 세라믹 전자부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |