JP6879334B2

JP6879334B2 - 積層セラミック電子部品

Info

Publication number: JP6879334B2
Application number: JP2019114824A
Authority: JP
Inventors: 俊彦兼子; 尚吾室澤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2019-06-20
Filing date: 2019-06-20
Publication date: 2021-06-02
Anticipated expiration: 2035-03-31
Also published as: JP2019179928A

Description

本発明は、誘電体層がきわめて薄い積層セラミック電子部品に関する。

電子機器の小型化および薄型化と共に、その内部に収容される積層セラミック電子部品の小型化および薄型化が求められている。そこで、積層セラミック電子部品における誘電体層を薄くすることが求められ、たとえば誘電体層の厚さを５μｍあるいはそれ以下とすることが要望されている。

しかし、誘電体層を薄くするにつれ、高温負荷寿命試験において誘電体層の絶縁劣化が起りやすくなり、また静電容量の温度特性が損なわれるなどの不具合が顕在化している。このような問題を解消するため、たとえば特許文献１には、誘電体層と内部電極層との間に金属薄膜層を設けることが提案されている。また、特許文献２には、バナジウム（Ｖ）成分を結晶粒界に偏在させることが提案されている。

しかしながら、電子部品の更なる小型化は常に要請されている。誘電体層の厚みを０．５μｍ以下にまで薄層化するには、誘電体層を構成する誘電体粒子自体が微粒化される。しかし、誘電体の比誘電率は、一般に誘電体粒子の粒径に依存する傾向があり、誘電体粒子を極度に微粒化すると、比誘電率が低下することがある。このため、積層セラミック電子部品における誘電体層を０．５μｍ、あるいはそれ以下まで薄層化すると、比誘電率が顕著に低下する。

特開２００３−７５６２号公報特開２００７−１９７２３３号公報

本発明は、このような実状に鑑みてなされ、その目的は、誘電体層の厚みを薄くするために誘電体層を構成する誘電体粒子を微粒化した場合においても、比誘電率の低下を抑制することができ、しかも静電容量の低下が少ない積層セラミック電子部品を提供することである。

本発明者等は、上記目的について鋭意検討した結果、積層セラミック電子部品において、いわゆる「容量領域」を構成する誘電体粒子の平均粒径を、容量領域を取り囲む他の領域（「外装領域」、電極の「引出領域」と呼ばれる）を構成する誘電体粒子の平均粒径よりも小さくすることで、誘電体層の厚みを０．５μｍ以下、さらには０．４μｍ以下に薄くした場合においても、比誘電率の低下を抑制することができ、しかも静電容量の低下が少ない積層セラミック電子部品を提供することができることを見出し、本発明を完成させるに至った。

すなわち、本発明に係る第１の積層セラミック電子部品は、
複数の誘電体層と、複数の内部電極層とが交互に積層されて形成されたセラミック素体と、
セラミック素体の表面に前記内部電極と接続される少なくとも一対の外部電極とを有する積層セラミック電子部品であって、
前記誘電体層の厚みは０．５μｍ以下であり、
積層方向に沿って前記内部電極層の間に位置する前記誘電体層を構成する第１誘電体粒子の平均粒径をＤｉとし、
前記積層方向に沿って前記内部電極層が前記誘電体層を挟んで積層する内装領域の積層方向外側に位置する外装領域に位置する第２誘電体粒子の平均粒径をＤｇとした場合に、
Ｄｇ／Ｄｉ≧１であることを特徴としている。

また、本発明に係る第２の積層セラミック電子部品は、
複数の誘電体層と、複数の内部電極層とが交互に積層されて形成されたセラミック素体と、
セラミック素体の表面に前記内部電極と接続される少なくとも一対の外部電極とを有する積層セラミック電子部品であって、
前記誘電体層の厚みは０．５μｍ以下であり、
積層方向に沿って前記内部電極層の間に位置する前記誘電体層を構成する第１誘電体粒子の平均粒径をＤｉとし、
いずれか一方の前記外部電極に接続する前記内部電極層の引出部の間に位置する引出領域を構成する第３誘電体粒子の平均粒径をＤｈとした場合に、
Ｄｈ／Ｄｉ≧１であることを特徴としている。

さらに、本発明の積層セラミック電子部品においては、前記第１誘電体粒子の総数の１０％以上が、誘電体層上下の内部電極層の両方に接している構造であることが好ましい。

「容量領域」を構成する第１誘電体粒子の平均粒径（Ｄｉ）と、「外装領域」を構成する第２誘電体粒子の平均粒径（Ｄｇ）あるいは「引出領域」を構成する第３誘電体粒子の平均粒径（Ｄｈ）とが上記の関係にある時に、誘電体層が薄層化しても、比誘電率の低下が抑制される。また、容量領域を構成する第１誘電体粒子の総数の１０％以上が、誘電体層上下の内部電極層の両方に接している構造とすることで、得られる電子部品の信頼性が向上する。

図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。図２は図１に示すII−II線に沿う断面図である。図３は図１に示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。図４は図３に示すIV-IV線に沿う内部電極層のパターンの一部を示す平面図である。図５Ａは図３に示すグリーンシートを積層後の積層体のＸ−Ｚ軸平面に平行な概略断面図である。図５Ｂは図３に示すグリーンシートを積層後の積層体のＹ−Ｚ軸平面に平行な概略拡大断面図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミック電子部品の全体構成
本発明に係る積層セラミック電子部品の全体構成について、その実施形態の非制限的な例として、積層セラミックコンデンサを例にとり説明する。

図１に示すように、積層セラミックコンデンサ２は、コンデンサ素体４と、第１端子電極６と第２端子電極８とを有する。コンデンサ素体４は、内側誘電体層１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２が交互に積層してある。内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。

コンデンサ素体４は、その積層方向Ｚ(Ｚ軸)の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い誘電体層を複数積層して形成してある。

交互に積層される一方の内部電極層１２は、コンデンサ素体４のＹ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、コンデンサ素体４のＹ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。

内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。

図２は図１に示すII−II線に沿う断面図である。図２に示すように、コンデンサ素体４のＸ軸方向の両端部には、側面保護領域１６が形成してある。側面保護領域１６は、内側誘電体層１０および／または外装領域１１の誘電体層を構成する誘電体材質と同じ、または異なる誘電体材質で構成してある。また、引出領域１５Ａおよび１５Ｂは、内側誘電体層１０を構成する誘電体材質と同じ、または異なる誘電体材質で構成してある。

内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえばＡＢＯ_３などのペロブスカイト構造の誘電体材料で構成される。ＡＢＯ_３において、Ａは、たとえばＣa、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ，Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。

内部電極層１２の材質は、特に限定されないが、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌなどの金属、またはそれらの合金を用いることができる。

端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦寸法Ｌ０（図１参照）は、０．２〜５．７ｍｍであるが、本実施形態では、好ましくは０．２〜２．０ｍｍ、さらに好ましくは０．２〜１．０ｍｍである。

なお、図１では、積層セラミックコンデンサ２の縦寸法Ｌ０を、コンデンサ素体４のＹ軸方向長さとして描いてあるが、端子電極６および８を含めた積層セラミックコンデンサ２のＹ軸方向長さと略同一である。図面では、図示の容易化のために、端子電極６および８の厚みを、実際よりも厚めに描いてあるが、実際には、それぞれ１０〜５０μｍ程度であり、縦寸法Ｌ０に比較してきわめて薄い。また、図面において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａおよび１５Ｂ（引出部１２Ａおよび１２Ｂ）が形成される方向に一致する。

図２に示すように、積層セラミックコンデンサ２の高さ寸法Ｈ０は、内側誘電体層１０および内部電極層１２の積層数などにより変化するが、一般的には、０．１〜５．０ｍｍであるが、本実施形態では、好ましくは０．１〜１．２ｍｍ、さらに好ましくは０．１〜０．５ｍｍである。なお、積層セラミックコンデンサ２の高さ寸法Ｈ０は、図２では、コンデンサ素体４のＺ軸方向の厚みとして描いてあるが、図１に示す端子電極６および８の厚みが十分に薄いため、これらを含んだ厚みと略同一である。

積層セラミックコンデンサ２の幅寸法Ｗ０は、一般的には、０．１〜５．０ｍｍであり、好ましくは０．１０〜１．２０ｍｍ、さらに好ましくは０．１０〜０．５０ｍｍである。誘電体層の厚みが０．５μｍ以下の場合には、幅寸法Ｗ０が大きくなりすぎると、製造後のコンデンサ素体にクラックが生じやすくなる。

各内側誘電体層１０の厚みｔｄ（図２参照）は、数μｍ〜数十μｍのものが一般的であるが、本実施形態では、０．５μｍ以下、好ましくは０．５〜０．１μｍ、さらに好ましくは０．５〜０．３μｍである。内部電極層１２の厚みｔｅ（図２参照）は、内側誘電体層１０の厚みと同程度であることが好ましいが、さらに好ましくはｔｅ／ｔｄが１．２５未満となるように決定され、特に好ましくは、ｔｅ／ｔｄが０．９５〜１．０５となるように決定される。このように構成することで、クラック抑制効果が向上する。

また、本実施形態では、図２に示す各側面保護領域１６のＸ軸方向の幅Ｗｇａｐは、セラミック素体４の幅方向（Ｘ軸方向）に沿って、セラミック素体４の外面（Ｘ軸方向の端面）から内部電極層１２の端部までの隙間寸法に一致する。この幅Ｗｇａｐは、好ましくは０．０１０〜０．０２５ｍｍ、さらに好ましくは０．０１５〜０．０２５ｍｍである。この幅Ｗｇａｐが小さすぎるとクラックが発生しやすくなり、この幅Ｗｇａｐが大きすぎると、静電容量の低下が大きくなる傾向にある。

この幅Ｗｇａｐは、コンデンサ２の幅寸法Ｗ０との関係で決定され、本実施形態では、それらの比率Ｗｇａｐ／Ｗ０は、好ましくは０．０２５以上であり、この比率が小さすぎると、クラックが発生しやすくなる傾向にある。なお、コンデンサ素体４のＸ軸方向の両側に形成される各側面保護領域１６のＸ軸方向の幅Ｗｇａｐのそれぞれは同一の幅であってもよく、互いに異なる幅であっても良い。

また、外装領域１１の厚みｔ０（図１参照）は、特に限定されないが、好ましくは、１５〜２００μｍ、さらに好ましくは１５〜８０μｍの範囲である。このような厚みｔ０に設定することで、クラックを抑制しつつ、内部電極層１２や内側誘電体層１０の保護を図り、しかもサイズの小型化に寄与する。コンデンサ素体４のＺ軸方向の両側に形成される外装領域１１の厚みｔ０のそれぞれは同一の厚みであってもよく、互いに異なる厚みであっても良い。

各層を構成する誘電体粒子の粒径
第１の実施形態では、内部電極層１２の間（容量領域１４）に位置する内側誘電体層１０を構成する第１誘電体粒子の平均粒径をＤｉとし、外装領域１１に位置する第２誘電体粒子の平均粒径をＤｇとした場合に、Ｄｇ／Ｄｉ≧１、好ましくはＤｇ／Ｄｉ≧１．０５、さらに好ましくはＤｇ／Ｄｉ≧１．１５の関係にある。このように構成することで、誘電体層が薄層化しても、比誘電率の低下が抑制され、静電容量が高いコンデンサ部品が得られる。一般的には、誘電体層が薄くなるにつれて、比誘電率が低下することが報告されている。しかしながら、本発明者等は、特定領域の誘電体粒子の粒径をコントロールすることで、誘電体層を薄くしても比誘電率の低下を抑制することができることを見出した。

Ｄｇ／Ｄｉ値の上限は特に限定はされないが、製造条件などの制約から、一般的には２．０以下、好ましくは１．７以下である。

また第２の実施形態では、容量領域１４を構成する第１誘電体粒子の平均粒径をＤｉとし、引出領域１５Ａおよび１５Ｂを構成する第３誘電体粒子の平均粒径をＤｈとした場合に、Ｄｈ／Ｄｉ≧１、好ましくはＤｈ／Ｄｉ≧１．１、さらに好ましくはＤｈ／Ｄｉ≧１．２の関係にある。このように構成することで、誘電体層が薄層化しても、比誘電率の低下が抑制され、静電容量が高いコンデンサ部品が得られる。一般的には、誘電体層が薄くなるにつれて、比誘電率が低下することが報告されている。しかしながら、本発明者等は、特定領域の誘電体粒子の粒径をコントロールすることで、誘電体層を薄くしても比誘電率の低下を抑制することができることを見出した。

Ｄｈ／Ｄｉ値の上限は特に限定はされないが、製造条件などの制約から、一般的には２．０以下、好ましくは１．９以下である。

さらに、第３の実施形態では、第１誘電体粒子の平均粒径と第２誘電体粒子の平均粒径が上記の関係を満たし、かつ第１誘電体粒子の平均粒径と第３誘電体粒子の平均粒径とも上記の関係を満たす。

誘電体層を薄くしても比誘電率の低下を抑制することができる理由としては、何ら理論的に拘束されるものではないが、次のように考えられる。すなわち、外装領域１１または引出領域１５Ａおよび１５Ｂを構成する誘電体粒子の平均粒径を、容量領域１４における誘電体粒子の平均粒径よりも大きくすることで、容量領域１４の誘電体に圧縮応力を与えることになると考えられる。一般に積層セラミックコンデンサにおいては、圧力を印加した状態で容量測定を行うと、圧力を印加していない状態よりも高い容量を示す。これは、圧力印加により誘電体層を取り巻く状態が変化したためと考えられる。容量領域を比較的粒径の小さな誘電体粒子で構成し、その周辺領域（外装領域、引出領域）を比較的粒径の大きな誘電体粒子で構成することで、焼成工程において周辺領域での粒成長に起因する応力が内部方向に対して圧縮応力として作用すると考えられる。そのために、上記構成とすることで、容量領域に定常的に圧縮応力が作用し、比誘電率が向上すると考えられる。積層セラミックコンデンサ２の容量領域１４の誘電体は多結晶体であるため、圧縮方向は限定されないが、特に外装領域１１または引出領域１５Ａおよび１５Ｂの誘電体の結晶粒径を大きくすることが、比誘電率の向上に寄与すると考えられる。

特に、誘電体層１０の厚みが極薄化し、０．５μｍ以下で上記の効果が顕著に発現することが確認された。０．５μｍより厚い誘電体層を有する場合においては、積層セラミックコンデンサの容量領域の誘電体に圧縮応力を与えなくても（粒径比率を制御しなくても）、比誘電率は高い。これに対し、誘電体層１０の厚みが０．５μｍ以下の場合に、上記のとおり粒径比率を制御することで、比誘電率の低下を抑制して、逆に比誘電率を向上させることができる。

引出領域１５Ａおよび１５Ｂと同様な誘電体粒子で構成されることが可能な側面保護領域１６における誘電体粒子に関しても、同様なことが言える。すなわち、第４の実施形態では、容量領域１４を構成する第１誘電体粒子の平均粒径をＤｉとし、側面保護領域１６を構成する第４誘電体粒子の平均粒径をＤｈ’とした場合に、好ましくはＤｈ’／Ｄｉ≧１、さらに好ましくはＤｈ’／Ｄｉ≧１．１、特に好ましくはＤｈ’／Ｄｉ≧１．２の関係にある。

Ｄｈ’／Ｄｉ値の上限は特に限定はされないが、製造条件などの制約から、一般的には２．０以下、好ましくは１．７以下である。

さらに、第５の実施形態では、第１誘電体粒子の平均粒径と、第２、第３および第４の誘電体粒子の平均粒径とが、上記した関係を満足する。

なお、本明細書における積層セラミック電子部品を構成する各領域における誘電体粒子の平均粒径は、コンデンサ試料の側面を研磨して内部電極層を露出させ、電子顕微鏡を２万倍にして容量領域１４、外装領域１１、引出領域１５Ａ，１５Ｂの誘電体粒子の観察を行い、画像処理ソフトを使用して各５００個の粒子の断面面積から円相当径を算出し平均粒径とする。

各層を構成する誘電体粒子の平均粒径は、上記の規定を満足する限り特に限定はされないが、容量領域１４を構成する第１誘電体粒子の平均粒径（Ｄｉ）は、好ましくは０．１０〜０．５０μｍである。また、外装領域１１に位置する第２誘電体粒子の平均粒径（Ｄｇ）は、好ましくは０．１０〜１．００μｍ、である。また、引出領域１５Ａおよび１５Ｂを構成する第３誘電体粒子の平均粒径（Ｄｈ）は、好ましくは０．１０〜１．００μｍである。さらに、側面保護領域１６を構成する第４誘電体粒子の平均粒径（Ｄｈ’）は、好ましくは０．１０〜１．００μｍである。

第６の実施形態は、上記第１〜第５の実施形態において、さらに前記第１誘電体粒子の総数の１０％以上、好ましくは１０〜８０％が、誘電体層上下の内部電極層の両方に接している態様である。

第１誘電体粒子は、容量領域１４において、上下が内部電極層１２に挟持されている内側誘電体層１０を構成する。本実施形態では、内側誘電体層１０が比較的大きな誘電体粒子で構成されている。具体的には内側誘電体層１０を構成する第１誘電体粒子の多くは、その粒径が内側誘電体層１０の層厚とほぼ等しいことが好ましい。内側誘電体層１０の層厚とほぼ等しい粒径を有する第１誘電体粒子は、各粒子が上下の内部電極層１２に接する。第６の実施形態では、容量領域１４に存在する第１誘電体粒子の全個数のうち、１０％以上、好ましくは１０〜８０％以上、が上下の内部電極層１２に接する。なお、１００％の第１誘電体粒子が上下の内部電極層１２に接する状態では、内側誘電体層１０の層厚とほぼ等しい粒径の誘電体粒子が、内部電極層間に挟持された状態となる。

このように、容量領域１４を構成する第１誘電体粒子を比較的大きな粒径とすることで、誘電体層の厚みを薄くし、０．５μｍ以下にしても、比誘電率の低下が抑制され、高容量のコンデンサが得られやすくなり、また信頼性も向上する。

なお、第１誘電体粒子が上下の内部電極層１２に接している割合は、次のように評価する。コンデンサ試料の側面を研磨して内部電極層を露出させ、上下の内部電極層を結ぶ線分をＺ軸に平行に引き、その線分と接する粒子（線分と交差する粒子）の個数を数える。線分内に１つの粒子のみが存在する場合（線分が１つの粒子のみと交差する場合）に、粒子が上下の内部電極層に接していると判定する。１００本以上の線分について上記判定を行い、第１誘電体粒子が上下の内部電極層に接している割合を算出する。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。まず、典型的な積層セラミックコンデンサの製造方法を説明する。

焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外装領域１１の外側誘電体層を構成することとなる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。

内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉体原料として、ペロブスカイト型結晶構造を有する化合物からなる主成分と、Ｍｇ，Ｃａ，Ｂａ，Ｓｉ、希土類などの酸化物の副成分とを、有機ビヒクルを分散媒として混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

主成分であるペロブスカイト型結晶構造を有する化合物は、一般式ＡＢＯ_３で表される。式中、Ａサイトは、Ｂａ、Ｃａ、ＳｒおよびＭｇから選択される１種以上の元素であり、Ｂサイトは、Ｔｉ、ＺｒおよびＨｆから選択される１種以上の元素である。本実施形態では、主成分となる誘電体酸化物としては、特に、主としてＡサイトをＢａで、ＢサイトをＴｉで構成されたＢａＴｉＯ_３、ＡサイトがＢａおよびＣａであり、ＢサイトがＴｉおよびＺｒで構成された（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ_３などが好ましい。

また、Ａサイトを構成する元素のモル数［Ａ］と、Ｂサイトを構成する元素のモル数［Ｂ］との比、［Ａ］／［Ｂ］は、０．９８０≦［Ａ］／［Ｂ］＜１．０２０を満たし、さらに好ましくは０．９９０≦［Ａ］／［Ｂ］≦１．０１０を満たし、特に好ましくは０．９９５≦［Ａ］／［Ｂ］≦１．０１０を満たす。

［Ａ］／［Ｂ］が小さすぎても、大きすぎても、焼結性が低下し、緻密化が困難になる傾向にある。［Ａ］／［Ｂ］の測定は、ガラスビード法、蛍光Ｘ線分析法、ＩＣＰ法などにより行うことができる。ＩＣＰ（誘導結合プラズマ)法としては、ＩＣＰ発光分光分析装置を用いたＩＣＰ発光分光分析法や、ＩＣＰ質量分析装置を用いたＩＣＰ質量分析法が例示される。

副成分は、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。

セラミック粉体の原料は、本実施形態では、平均粒径が０．２０μｍ以下、程度の粉体として用いられる。なお、所望のＤｇ／Ｄｉ比、Ｄｈ／Ｄｉ比、Ｄｈ’／Ｄｉ比を達成するため、容量領域を形成するためのセラミック粉体原料と、その他の領域（外装領域、引出領域、側面保護領域）を形成するためのセラミック粉体原料とを、それぞれ異なる平均粒径となるように選択したり、あるいは粒成長速度が異なるようにセラミック紛体原料や副成分の組成を選択することができる。これらについては後述する。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。

また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

次いで、図１に示す内部電極層１２を形成するための内部電極パターン層用ペーストを準備する。内部電極パターン層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極パターン層用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

上記にて調製した内側グリーンシート用ペーストおよび内部電極パターン層用ペーストを使用して、図３に示すように、焼成後に内側誘電体層１０となる内側グリーンシート１０ａと、焼成後に内部電極層１２となる内部電極パターン層１２ａと、を交互に積層し、焼成後に内装領域１３となる内部積層体１３ａを製造する。そして、内部積層体１３ａを製造した後に、または、その前に、外側グリーンシート用ペーストを使用して、焼成後に外装領域１１の外側誘電体層となる外側グリーンシート１１ａを形成する。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。

次いで、上記にて形成した内側グリーンシート１０ａの表面に、内部電極パターン層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得る。そして、得られた内部電極パターン層１２ａを有する内側グリーンシート１０ａを交互に積層し、内部積層体１３ａを得る。なお、内部電極パターン層１２ａの形成方法としては、特に限定されないが、印刷法、転写法などが例示される。なお、接着層を介して内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層してもよい。

外側グリーンシート１１ａは、内側グリーンシート１０ａと同様に、支持体としてのキャリアシート上に形成される。外側グリーンシート１１ａは、キャリアシート上に形成された後に乾燥される。なお、外側グリーンシート１１ａの厚みは、内側グリーンシート１０ａよりも十分に厚い。

図４は図３に示すIV-IV線に沿う内部電極層のパターンの一部を示す平面図である。図４に示すように、内側グリーンシート１０ａの表面には、内部電極パターン層１２ａが形成され、それらの相互間には、内部電極パターン層１２ａの長手方向Ｙに沿う隙間３０と、内部電極パターン層１２ａの短手方向Ｘに沿う隙間３２とが形成され、これらは、平面から見て格子状のパターンとなる。これらの格子状のパターンの隙間３０および３２には、図３に示す段差吸収層２０を形成しても良い。なお、図３では、隙間３２のみが図示してある。

これらの隙間３０および隙間３２に段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるコンデンサ素体４の変形防止にも寄与する。隙間３０に形成された段差吸収層２０は、その後の焼成により側面保護領域を形成し、隙間３２に形成された段差吸収層２０は、その後の焼成により引出領域を形成する。段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様にセラミック粉末と有機ビヒクルとを含むが、グリーンシート１１ａと異なり、印刷により形成されるために、印刷しやすいように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示され、特に限定されないが、好ましくはスクリーン印刷である。

段差吸収層２０を形成するための印刷ペーストにおける有機結合材成分（高分子樹脂＋可塑剤）と、各種添加物は、グリーンシート用スラリーに用いられるものと同様なものが用いられる。ただし、これらは、必ずしも、グリーンシート用スラリーに用いられるものと全く同じものである必要はなく、異なっていても良い。段差吸収層２０の厚みは、特に限定されないが、内部電極パターン層１２ａの厚みに対して、好ましくは５０〜１００％の厚みである。

なお、外側グリーンシート１１ａに内部積層体１３ａを積層するかわりに、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層してもよい。また、複数枚の内側グリーンシート１０ａと複数枚の内部電極パターン層１２ａとを交互に積層した積層体ユニットを予め作製しておき、それらを外側グリーンシート１１ａに所定数積層してもよい。

図５Ａおよび図５Ｂに示すように、得られたグリーン積層体４ａは、たとえば切断線Ｃに沿って所定の寸法に切断され、グリーンチップとする。グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、図１に示すコンデンサ素体４が得られる。なお、図５Ａおよび図５Ｂは、あくまで概略断面図であり、積層数や寸法関係などは、実際のものとは異なる。

このようにして得られた焼結体（素子本体４）には、バレル研磨等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極６，８が形成される。そして、必要に応じ、端子電極６，８上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した内部電極パターン層用ペーストと同様にして調製すればよい。

製造された積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

積層セラミックコンデンサ２の非制限的な具体例では、誘電体層１０の厚みは０．５μｍ以下であり、幅寸法Ｗ０は好ましくは０．５９ｍｍ以下であり、隙間寸法Ｗｇａｐは好ましくは０．０１０〜０．０２５ｍｍであり、隙間寸法と幅寸法との比率Ｗｇａｐ／Ｗ０寸法は好ましくは０．０２５以上である。このため、誘電体層の厚みを薄くした場合においても、クラック発生を抑制することができ、しかも静電容量の低下が少ない。

通常の積層セラミックコンデンサの製造では、図１および図２に示す内側誘電体層１０、外装領域１１、引出領域１５Ａおよび１５Ｂ、また側面保護領域１６を構成する各誘電体粒子を形成するための原料として誘電体ペーストに含まれる誘電体粒子の粒径が略同一である。そのため、得られる積層セラミックコンデンサ２において、内部電極層１２で挟まれている誘電体層１０の厚みを０．５μｍ以下に薄くすると、内部電極層１２で挟まれている誘電体層１０の誘電体粒子の方が、内部電極層で挟まれていない外装領域１１、引出領域１５Ａおよび１５Ｂの誘電体粒子に比較して平均粒径が大きくなる傾向がある。

何ら理論的に拘束されるものではないが、その原因は以下のように考えられる。内部電極層１２に使用しているＮｉやＣｕなどの金属粒子は、焼成工程において、誘電体原料粒子よりも早く収縮し、緻密化する。そのため、内部電極層１２で挟まれている誘電体層１０には、焼成工程において、電極層の圧縮による応力が加わる。この結果、電極層近傍の誘電体層は、他の領域よりも緻密化が促進され、粒成長を起しやすいと考えられる。この傾向は、誘電体層１０が薄層化し、誘電体原料粒子と上下の電極層との距離が近づくことでさらに促進される。このため、誘電体層を薄層化すると、内部電極層１２で挟まれている誘電体層１０の誘電体粒子は粒成長が進みやすくなる。

すなわち、通常の積層セラミックコンデンサの製造法では、誘電体層を薄層化すると、Ｄｇ／Ｄｉ、Ｄｈ／Ｄｉ、Ｄｈ’／Ｄｉはいずれも１未満になりやすい。

そこで、本発明の積層セラミック電子部品を得るための好ましい製造方法では、内側誘電体層１０を構成するための誘電体ペースト原料としての誘電体粒子の平均粒径（ｄｉ）を、外装領域１１および／または引出領域１５Ａ,１５Ｂあるいは側面保護領域１６を構成する各誘電体粒子を形成するための誘電体ペースト原料に含まれる誘電体粒子の平均粒径（ｄｇ、ｄｈ、ｄｈ’）に比較して大きくする。言い換えると、容量領域（内側誘電体層１０）を構成するための誘電体ペースト原料としての誘電体粒子の平均粒径（ｄｉ）に比較して、外周領域（外装領域１１および／または引出領域１５Ａ,１５Ｂあるいは側面保護領域１６）を構成する各誘電体粒子を形成するための誘電体ペースト原料に含まれる誘電体粒子の平均粒径（ｄｇ、ｄｈ、ｄｈ’）を小さくする。原料粒子の粒径が小さい程、焼結時に熱に対し活性化し、粒成長を起しやすい。一方、粒径の大きな原料粒子では、焼結時の粒成長は抑制される。このため、焼結工程後には、容量領域の誘電体粒子の粒径と、外周領域の誘電体粒子の粒径との大小関係が逆転し、外周領域の誘電体粒子が大径化し、Ｄｇ、Ｄｈ、Ｄｈ’がＤｉ以上になる。

また、副成分としても用いられるＭｇＯ、ＣａＯ、ＢａＯ、ＳｉＯ_２および希土類酸化物等の粒径は特に限定はされないが、上記した原料誘電体粒子の粒径と同様の指針に沿って、それぞれの領域に使用する副成分の粒径を決定することが好ましい。

なお、本明細書における原料として使用される誘電体粒子および副成分の平均粒径は、焼成後の粒径と同様の手法で円相当径として算出した。

原料として使用される誘電体粒子の粒径を上記のように制御することで、焼成後のコンデンサ素体４において、Ｄｇ／Ｄｉ≧１、またはＤｈ／Ｄｉ≧１、またはＤｈ’／Ｄｉ≧１の関係、これらを組み合わせた関係、あるいはそれらの全ての関係を満足させることができる。

一般的には、誘電体層１０が薄くなるにつれて、比誘電率が低下することが報告されている。しかしながら、本発明者等は、上記のとおり特定領域の誘電体粒子の粒径をコントロールすることで、誘電体層１０を薄くしても比誘電率の低下を抑制することができることを見出した。

さらに、本発明では、誘電体ペースト原料の誘電体粒子の平均粒径を変えること以外の方法で、焼成後のコンデンサ素体４において、上述した関係を満足させても良い。たとえば内側誘電体層１０を構成するための誘電体ペースト原料としての誘電体粒子の組成に比較して、外装領域１１および／または引出領域１５Ａ,１５Ｂを構成する各誘電体粒子を形成するための誘電体ペースト原料に含まれる誘電体粒子の組成を異ならせても良い。たとえば外装領域１１および／または引出領域１５Ａ,１５Ｂを構成する各誘電体粒子を形成するための誘電体ペースト原料に含まれる誘電体粒子の組成を、より粒成長しやすい組成にしてもよい。

あるいは、外装領域１１に、端子電極６，８には接続されないダミー電極を外側誘電体グリーンシートの間に介在させることなどでも、焼成後の誘電体粒子の粒径を制御することは可能である。電極層近傍では、上述したように誘電体粒子の粒成長が促進されるため、外装領域１１にダミー電極を用いると、外装領域での誘電体粒子の粒成長が促進され、Ｄｇ値が大きくなる傾向がある。

また、本発明の好ましい態様では、容量領域１４に存在する第１誘電体粒子の全個数うち、１０％以上が上下の内部電極層１２に接する。つまり、本発明では、比較的大きな誘電体粒子によって、容量領域１４が形成される。このような上下電極層に接する誘電体粒子の割合は、たとえば、焼成時の温度を上げることで粒成長を促進し、誘電体の粒子径を大きくすることによって、電極に接する誘電体粒子の割合を増やすことが可能となる。また、ほかにも内部電極パターン層用ペーストに含まれる共材の誘電体粒子の粒径をより小さくすることにより同様の効果を得る事ができる。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層型セラミック電子部品に適用することが可能である。その他の積層型セラミック電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実験例１
主原料の原料紛体として平均粒径が１００ｎｍの｛（Ｂａ_{１−ｘ−ｙ}Ｃａ_ｘＳｒ_ｙ）Ｏ｝_ｕ（Ｔｉ_１−ｚＺｒ_ｚ）_ｖＯ_３粉末（ｘ＝０．０５、ｙ＝０、Ｚ＝０．０５、ｕ／ｖ＝１．００４）を準備し、次にＭｇＣＯ_３、ＭｎＣＯ_３、Ｙ_２Ｏ_３、ＳｉＯ_２を副成分として準備した。なお、副成分はあらかじめ予備解砕を行い、４０ｎｍ程度に加工した。

次に上記で準備した各原料粉末を主原料１００モルに対して、ＭｇＣＯ_３粉末を０．５モル、ＭｎＣＯ_３粉末を０．３モル、Ｙ_２Ｏ_３粉末を０．２モルおよびＳｉＯ_２粉末を２モル秤量した。これら各粉末をボールミルで２０時間湿式混合、乾燥して、容量領域を形成するための誘電体原料を得た。このとき添加したＢａＣＯ_３、ＭｎＣＯ_３は、焼成後にはそれぞれＢａＯ、ＭｎＯとして誘電体磁器組成物中に含有されることとなる。

次いで、得られた誘電体原料：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、容量領域１４の誘電体層用ペーストを得た。

また、上記とは別に、Ｎｉ粒子：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、ペースト化して内部電極層用ペーストを作製した。

さらに、外装領域１１の誘電体原料として、平均粒径が、容量領域１４の誘電体粒子と同じ１００ｎｍの主原料粉末および、容量領域１４の誘電体粒子よりも小さな平均粒径６０ｎｍの主原料粉末を準備した。容量領域１４の誘電体原料と同様の手法で、それぞれの主原料粉末と、副成分とをボールミルで２０−６０時間湿式混合し、ペースト化を行い、外装領域の誘電体層用ペーストを得た。
なお、容量領域１４および外装領域１１の誘電体層用ペーストの作成時には、ボールミルで２０〜６０時間湿式混合を行い、ペースト化する。ボールミルでの湿式粉砕時間により、後の焼成工程において粒成長する程度を調製することができる。具体的には、粉砕時間を長くすることで、粒成長しやすいペーストが得られる。

そして、上記にて作製した誘電体層用ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。このとき、容量領域を形成するグリーンシートの厚みは、表１に記載の焼成後の誘電体層の厚みが得られるように調整を行った。次いで、この上に内部電極層用ペーストを用いて、電極層を所定パターンで印刷した。所定パターンの電極層の厚みは、焼成後の内部電極層の厚みが０．４５μｍとなるように調整を行った。

さらに電極が印刷されていない部分の段差を埋めるために、容量領域１４の誘電体用ペーストと同じものを使用してパターン印刷を行うことで、段差吸収層２０を形成し、内部電極パターン層１２ａと段差吸収層２０とを有するグリーンシート１０ａを作製した。

次いで、外装領域１１を形成するための誘電体ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。外装領域１１を形成するためのグリーンシートの厚みは１０μｍとした。このとき、試料番号１〜５については１００ｎｍの誘電体原料を使用したグリーンシートを用い、試料番号６〜１５については６０ｎｍの誘電体原料を使用したグリーンシートを用い、外装領域１１を形成するためのグリーンシートを形成した。なお、試料番号７〜１１は、湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。試料番号１２、１３も同様である。

内部電極層を有する内装領域１３のためのグリーンシートと、外装領域１１のためのグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。

脱バインダ処理条件は、昇温速度２５℃／時間、保持温度：２３５℃、保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度６００〜１０００℃／時間、保持温度１１００〜１１５０℃とし、保持時間を１時間とした。降温速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２＋Ｈ_２混合ガスとし、酸素分圧が１０^−１２ＭＰａとなるようにした。

アニール条件は、昇温速度：２００℃／時間、保持温度１０５０℃、保持時間：３時間、降温速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ガス（酸素分圧：１０^−７ＭＰａ）とした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

次いで、得られた積層セラミック焼成体の端面をバレル研磨した後、外部電極としてＣｕペーストを塗布し、還元雰囲気にて焼き付け処理を行い、表１に示す試料番号１〜１５の積層セラミックコンデンサ試料（以下、単に「コンデンサ試料」と表記する場合がある）を得た。

得られたコンデンサ試料のサイズは１．０ｍｍ×０．５ｍｍ×１．０ｍｍであり、容量領域の誘電体層の厚みは表１の通りであった。また内部電極層の厚みは０．４５μｍであり、誘電体層の数は３００層とした。

得られたコンデンサ試料について比誘電率、各領域の誘電体平均粒径を下記に示す方法で確認した。

（比誘電率）
比誘電率は、コンデンサ試料に対し、基準温度２５℃においてデジタルＬＣＲメーターにて、周波数１．０ｋＨｚ、入力信号レベル（測定電圧）１．０Ｖｒｍｓの条件化で測定した。コンデンサ試料に対し、１５０℃にて１時間熱処理を行い、２４時間後の静電容量値、誘電体厚み、内部電極どうしの重なり面積から比誘電率を算出した（単位なし）。比誘電率は高いほうが好ましい。本実験例では、誘電体層の厚みが等しい比較例よりも比誘電率が１０％高いものを良好（Ｂ判定）とし、２０％以上高いものを優良（Ａ判定）とした。また比誘電率の向上率が１０％に満たないものはＣ判定とした。

（誘電体平均粒径）
試料番号１〜１５のコンデンサ試料を積層方向が上側になるように垂直に立て、直径２５ｍｍ、縦２０ｍｍのテフロン（登録商標）製の容器を用いて試料の周辺を硬化樹脂で埋めた。ついでサンドペーパーと微細加工研磨機を使用して試料の長手方向の断面が出るように研磨を行った後、表面のダメージを取り除くために、アルゴンイオンを使用したミリングを行った。加工を行った試料の研磨面について、電子顕微鏡を２万倍にして各領域の誘電体粒子の観察を行い、画像処理ソフトを使用して５００個の粒子の断面面積から円相当径の算出を行った。

なお、試料番号１〜１５では、引出領域および側面保護領域を形成する段差吸収用ペーストには、平均粒径１００ｎｍの誘電体粒子を使用した。したがって、試料番号１〜１５におけるＤｈ／ＤｉおよびＤｈ’／Ｄｉは１未満となる。

試料番号１〜５は、Ｄｇ／Ｄｉが１．０未満であり、試料番号５、６は誘電体層の厚みが０．６５μｍであり、いずれも第１実施形態の要件を満足しない。試料番号１と試料番号７〜１１との対比、試料番号２と試料番号１２，１３との対比、試料番号３と試料番号１４との対比および試料番号４と試料番号１５との対比から、誘電体層の厚みが同じであってもＤｇ／Ｄｉを１．０以上とすることで、比誘電率が１０％以上向上することがわかる。一方、試料番号５と試料番号６との対比から、誘電体層の厚みが０．６５μｍの場合には、Ｄｇ／Ｄｉを１．０以上としても比誘電率の向上効果が低いことがわかる。

実験例２
引出領域を形成する段差吸収用ペーストに、下記表２に示す平均粒径の誘電体粒子を使用し、容量領域を形成するグリーンシートの厚みは、表１に記載の焼成後の誘電体層の厚みが得られるように調整を行った他は、試料番号１と同様にして、試料番号１６〜２５に示すコンデンサ試料を作成した。なお、試料番号１７〜２０は、湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。

なお、試料番号１６〜２５では、同じ段差吸収用ペーストを用いて引出領域および側面保護領域を形成したため、Ｄｈ’／ＤｉはＤｈ／Ｄｉとほぼ同じ値となる。また、外装領域１１を形成するための誘電体ペーストは試料番号１と同様であるため、試料番号１６〜２５のコンデンサ試料において、Ｄｇ／Ｄｉは１未満となる。

試料番号１６、２１、２３は、Ｄｈ／Ｄｉが１．０未満であり、試料番号２５は誘電体層の厚みが０．６５μｍであり、いずれも第２実施形態の要件を満足しない。試料番号１６と試料番号１７〜２０との対比、試料番号２１と試料番号２２との対比、試料番号２３と試料番号２４との対比から、誘電体層の厚みが同じであってもＤｈ／Ｄｉを１．０以上とすることで、比誘電率が１０％以上向上することがわかる。一方、試料番号２５と試料番号５との対比から、誘電体層の厚みが０．６５μｍの場合には、Ｄｈ／Ｄｉを１．０以上としても比誘電率の向上効果が低いことがわかる。

実験例３
主原料の原料紛体として平均粒径が１００ｎｍの｛（Ｂａ_{１−ｘ−ｙ}Ｃａ_ｘＳｒ_ｙ）Ｏ｝_ｕ（Ｔｉ_１−ｚＺｒ_ｚ）_ｖＯ_３粉末（ｘ＝ｙ＝ｚ＝０、ｕ／ｖ＝１．００４）を準備し、次にＭｇＣＯ_３、ＭｎＣＯ_３、Ｙ_２Ｏ_３、ＳｉＯ_２を副成分として準備した。なお、副成分はあらかじめ予備解砕を行い、４０ｎｍ程度に加工した。

次に上記で準備した各原料粉末を主原料１００モルに対して、ＭｇＣＯ_３粉末を０．３モル、ＭｎＣＯ_３粉末を０．２モル、Ｙ_２Ｏ_３粉末を０．６モルおよびＳｉＯ_２粉末を２モル秤量した。これら各粉末をボールミルで２０時間湿式混合、乾燥して、容量領域を形成するための誘電体原料を得た。

また、実験例１と同様に、外装領域１１、引出領域および側面保護領域を形成する誘電体原料として、平均粒径が、１００ｎｍの主原料粉末および、平均粒径６０ｎｍの主原料粉末を準備した。内装領域１３の誘電体原料と同様の手法で、それぞれの主原料粉末と、副成分とを湿式混合し、ペースト化を行い、外装領域、引出領域および側面保護領域の誘電体用ペーストを得た。

試料番号２６では、外装領域を形成する誘電体ペーストならびに、引出領域および側面保護領域の誘電体用ペーストの両方に、平均粒径が１００ｎｍの主原料粉末を用いた。

試料番号２７，２８では、外装領域を形成する誘電体ペーストに平均粒径６０ｎｍの主原料粉末を用い、引出領域および側面保護領域の誘電体用ペーストに、平均粒径が１００ｎｍの主原料粉末を用いた。なお、試料番号２７と２８とでは、外装領域を形成する誘電体ペーストを調製する際の湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。

試料番号２９，３０では、外装領域を形成する誘電体ペーストに平均粒径１００ｎｍの主原料粉末を用い、引出領域および側面保護領域の誘電体用ペーストに、平均粒径が６０ｎｍの主原料粉末を用いた。なお、試料番号２９と３０とでは、引出領域および側面保護領域を形成する誘電体ペーストを調製する際の湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。

実験例４
主原料の原料紛体として平均粒径が１００ｎｍの｛（Ｂａ_{１−ｘ−ｙ}Ｃａ_ｘＳｒ_ｙ）Ｏ｝_ｕ（Ｔｉ_１−ｚＺｒ_ｚ）_ｖＯ_３粉末（ｘ＝ｙ＝ｚ＝０、ｕ／ｖ＝１．００４）を準備し、次にＭｇＣＯ_３、ＭｎＣＯ_３、Ｙ_２Ｏ_３、ＳｉＯ_２を副成分として準備した。なお、副成分はあらかじめ予備解砕を行い、４０ｎｍ程度に加工した。

次に上記で準備した各原料粉末を主原料１００モルに対して、ＭｇＣＯ_３粉末を１．５モル、ＭｎＣＯ_３粉末を０．２モル、Ｙ_２Ｏ_３粉末を０．８モルおよびＳｉＯ_２粉末を２モル秤量した。これら各粉末をボールミルで２０時間湿式混合、乾燥して、容量領域を形成するための誘電体原料を得た。

試料番号３１では、外装領域を形成する誘電体ペーストならびに、引出領域および側面保護領域の誘電体用ペーストの両方に、平均粒径が１００ｎｍの主原料粉末を用いた。

試料番号３２，３３では、外装領域を形成する誘電体ペーストに平均粒径６０ｎｍの主原料粉末を用い、引出領域および側面保護領域の誘電体用ペーストに、平均粒径が１００ｎｍの主原料粉末を用いた。なお、試料番号３２と３３とでは、外装領域を形成する誘電体ペーストを調製する際の湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。

試料番号３４，３５では、外装領域を形成する誘電体ペーストに平均粒径１００ｎｍの主原料粉末を用い、引出領域および側面保護領域の誘電体用ペーストに、平均粒径が６０ｎｍの主原料粉末を用いた。なお、試料番号３４と３５とでは、引出領域および側面保護領域を形成する誘電体ペーストを調製する際の湿式粉砕の時間が異なり、試料番号が増加するほど、粉砕時間を長くした。

なお、試料番号２６〜３５では、同じ段差吸収用ペーストを用いて引出領域および側面保護領域を形成したため、Ｄｈ’／Ｄｉはそれぞれの試料におけるＤｈ／Ｄｉとほぼ同じ値となる。

試料番号２６および３１は、Ｄｇ／ＤｉおよびＤｈ／Ｄｉが１．０未満であり、第１および第２実施形態の要件を満足しない。試料番号２７、２８、３２、３３はＤｇ／Ｄｉが１以上であり、第１の実施態様の要件を具備し、試料番号２９、３０、３４、３５はＤｈ／Ｄｉが１以上であり、第２の実施形態の要件を具備する。試料番号２６と試料番号２７、２８との対比、試料番号３１と試料番号３２、３３との対比から、誘電体層の厚みが同じであってもＤｇ／Ｄｉを１．０以上とすることで、比誘電率が１０％以上向上することがわかる。試料番号２６と試料番号２９，３０との対比、試料番号３１と試料番号３４、３５との対比から、誘電体層の厚みが同じであってもＤｈ／Ｄｉを１．０以上とすることで、比誘電率が１０％以上向上することがわかる。

実験例５
試料番号３６〜３８では、焼成条件を昇温速度６００℃／時間、保持温度１０８０℃（試料番号３６）、１１１５℃（試料番号３７）および１１３５℃（試料番号３８）とし、保持時間を１時間とした他は、試料番号９と同様にしてコンデンサ試料を作製した。

得られたコンデンサ試料について、容量領域に存在する第１誘電体粒子の全個数のうち、上下の内部電極層に接する誘電体粒子の割合を下記の方法で算出した。また、得られたコンデンサ試料の信頼性を下記の方法で評価した。

（上下の内部電極層に接する誘電体粒子の割合の算出）
得られたコンデンサ試料をサンドペーパーと研磨機を用いて内部電極に垂直な面を出した後、アルゴンイオンを使用したミリングを行った。粒界を見やすくするために、１０００℃程度で３分間熱処理を行った。次に、走査型電子顕微鏡（ＦＥ−ＳＥＭ）により切断面の電子像を撮影する。電子像の写真の枚数、観察面積、倍率に特に制限は無いが、誘電体粒子が合計で約５００個以上含まれるように撮影する（複数回）ことが好ましい。また、倍率は２００００倍前後とすることが好ましい。得られた電子像について、上下の内部電極層を結ぶ線分を積層方向（Ｚ軸）に平行に引き、その線分と接する粒子（線分と交差する粒子）の個数を数える。線分内に１つの粒子のみが存在する場合（線分が１つの粒子のみと交差する場合）に、粒子が上下の内部電極層に接していると判定する。１００本以上の線分について上記判定を行い、第１誘電体粒子が上下の内部電極層に接している割合を算出する。

（高温負荷寿命：コンデンサの信頼性について）
コンデンサ試料に対し、１７０℃にて６Ｖの電界下で直流電圧の印加状態を保持し、コンデンサ試料の絶縁劣化時間を測定することにより、高温負荷寿命を評価した。本実施例においては、電圧印加開始から絶縁抵抗が１桁落ちるまでの時間を寿命とし定義した。また、本実施例では、上記の評価を２０個のコンデンサ試料について行い、これをワイブル解析することにより算出した平均故障時間（ＭＴＴＦ）をそのサンプルの平均寿命と定義した。本実施例では１時間以上を良好とした。なお、表４では、ＭＴＴＦ１時間以上をＡ、ＭＴＴＦ１時間未満をＢと評価している。

試料番号３６は、Ｄｇ／ＤｉおよびＤｈ／Ｄｉが第１、第２実施態様の要件を満足する。これらを満足しない試料番号１に比べて比誘電率は小幅ながら改善された。しかし、焼成温度が低いため、容量領域の第１誘電体粒子が小さく、上下電極に接する粒電体粒子の割合が少ない。このため、信頼性評価が十分ではなかった。試料番号９、３７、３８から、焼成温度が上がり、容量領域の第１誘電体粒子が粒成長するにつれ、比誘電率が向上することがわかる。また、容量領域の第１誘電体粒子が粒成長するにつれ、上下電極に接する誘電体粒子の割合も増大し、信頼性が向上することがわかる。

２… 積層セラミックコンデンサ
４… コンデンサ素体
６… 第１端子電極
８… 第２端子電極
１０… 内側誘電体層
１０ａ… 内側グリーンシート
１１… 外装領域
１１ａ… 外側グリーンシート
１２… 内部電極層
１２Ａ，１２Ｂ… 引出部
１２ａ… 内部電極パターン層
１３… 内装領域
１３ａ… 内部積層体
１４… 容量領域
１５Ａ，１５Ｂ…引出領域
１６… 側面保護領域
２０… 段差吸収層

Claims

複数の誘電体層と、複数の内部電極層とが交互に積層されて形成されたセラミック素体と、
セラミック素体の表面に前記内部電極と接続される少なくとも一対の外部電極とを有する積層セラミック電子部品であって、
前記誘電体層の厚みは０．５μｍ以下であり、
積層方向に沿って前記内部電極層の間に位置する前記誘電体層を構成する第１誘電体粒子の平均粒径をＤｉとし、
前記積層方向に沿って前記内部電極層が前記誘電体層を挟んで積層する内装領域の積層方向外側に位置する外装領域に位置する第２誘電体粒子の平均粒径をＤｇとした場合に、
Ｄｇ／Ｄｉ＞１である積層セラミック電子部品。
複数の誘電体層と、複数の内部電極層とが交互に積層されて形成されたセラミック素体と、
セラミック素体の表面に前記内部電極と接続される少なくとも一対の外部電極とを有する積層セラミック電子部品であって、
前記誘電体層の厚みは０．５μｍ以下であり、
積層方向に沿って前記内部電極層の間に位置する前記誘電体層を構成する第１誘電体粒子の平均粒径をＤｉとし、
前記積層方向に沿って前記内部電極層が前記誘電体層を挟んで積層する内装領域の幅方向外側に位置する側面保護領域を構成する第４誘電体粒子の平均粒径をＤｈ’とした場合に、
Ｄｈ’／Ｄｉ＞１である積層セラミック電子部品。
Ｄｇ／Ｄｉ≦２．０である請求項１に記載の積層セラミック電子部品。
Ｄｈ’／Ｄｉ≦２．０である請求項２に記載の積層セラミック電子部品。
前記誘電体層の厚みが０．４μｍ以下である請求項１から４のいずれかに記載の積層セラミック電子部品。
前記第１誘電体粒子の総数の１０％以上が、誘電体層上下の内部電極層の両方に接している請求項１から５のいずれかに記載の積層セラミック電子部品。