JP3463610B2 - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JP3463610B2 JP3463610B2 JP17377499A JP17377499A JP3463610B2 JP 3463610 B2 JP3463610 B2 JP 3463610B2 JP 17377499 A JP17377499 A JP 17377499A JP 17377499 A JP17377499 A JP 17377499A JP 3463610 B2 JP3463610 B2 JP 3463610B2
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- ceramic
- ceramic sintered
- laminated
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば積層コンデ
ンサや積層バリスタのような積層セラミック電子部品の
製造方法に関し、より詳細には、セラミック焼結体のコ
ーナー部を丸める工程が改良された積層セラミック電子
部品の製造方法に関する。
ンサや積層バリスタのような積層セラミック電子部品の
製造方法に関し、より詳細には、セラミック焼結体のコ
ーナー部を丸める工程が改良された積層セラミック電子
部品の製造方法に関する。
【０００２】
【従来の技術】従来、積層コンデンサのような積層セラ
ミック電子部品の製造は、以下のようにして行われてい
た。
ミック電子部品の製造は、以下のようにして行われてい
た。
【０００３】すなわち、マザーのセラミックグリーンシ
ート上に内部電極ペーストを印刷し、複数の内部電極パ
ターンを形成する。次に、内部電極パターンが形成され
たマザーのセラミックグリーンシートを積層し、厚み方
向に加圧することによりマザーの積層体を得る。しかる
後、マザーの積層体を個々の積層コンデンサ単位に切断
し、個々の積層コンデンサ単位の生積層体を得る。この
生積層体を焼成し、セラミック焼結体を得る。このセラ
ミック焼結体をバレル研磨し、セラミック焼結体のコー
ナー部を丸める。しかる後、セラミック焼結体の両端面
を覆うように導電ペーストを塗布し、焼き付けることに
より第１の外部電極層を形成する。しかる後、第１の外
部電極層上に、メッキ法により少なくとも１層の第２の
外部電極層を形成し、それによって第１，第２の外部電
極層からなる外部電極を形成する。
ート上に内部電極ペーストを印刷し、複数の内部電極パ
ターンを形成する。次に、内部電極パターンが形成され
たマザーのセラミックグリーンシートを積層し、厚み方
向に加圧することによりマザーの積層体を得る。しかる
後、マザーの積層体を個々の積層コンデンサ単位に切断
し、個々の積層コンデンサ単位の生積層体を得る。この
生積層体を焼成し、セラミック焼結体を得る。このセラ
ミック焼結体をバレル研磨し、セラミック焼結体のコー
ナー部を丸める。しかる後、セラミック焼結体の両端面
を覆うように導電ペーストを塗布し、焼き付けることに
より第１の外部電極層を形成する。しかる後、第１の外
部電極層上に、メッキ法により少なくとも１層の第２の
外部電極層を形成し、それによって第１，第２の外部電
極層からなる外部電極を形成する。
【０００４】上記バレル研磨は、内部電極が焼成に際し
て収縮し、内部電極がセラミック焼結体の端面から後退
することに鑑み、セラミック焼結体端面に内部電極を確
実に露出させるために行われている。
て収縮し、内部電極がセラミック焼結体の端面から後退
することに鑑み、セラミック焼結体端面に内部電極を確
実に露出させるために行われている。
【０００５】また、上記バレル研磨によりセラミック焼
結体のコーナー部分を丸めるのは、コーナー部分が角張
っている場合、外部電極がコーナー部分で十分な厚みと
ならず、コーナー部分で外部電極の断線が生じることが
あるからである。
結体のコーナー部分を丸めるのは、コーナー部分が角張
っている場合、外部電極がコーナー部分で十分な厚みと
ならず、コーナー部分で外部電極の断線が生じることが
あるからである。
【０００６】
【発明が解決しようとする課題】近年、積層コンデンサ
の大容量化技術の進歩により、電解コンデンサと同等の
非常に大きな容量を有する積層コンデンサが開発されて
いる。
の大容量化技術の進歩により、電解コンデンサと同等の
非常に大きな容量を有する積層コンデンサが開発されて
いる。
【０００７】上記のような大容量の積層コンデンサで
は、セラミック焼結体の長さ寸法及び幅寸法は、５ｍｍ
程度と非常に大きくなっている。従って、上述した製造
方法において、焼成後にバレル研磨を行うと、セラミッ
ク焼結体同士の衝突の衝撃により、コーナー部分に欠け
が発生したり、セラミック焼結体内に至る微小なクラッ
クが発生し、信頼性が低下するという問題があった。
は、セラミック焼結体の長さ寸法及び幅寸法は、５ｍｍ
程度と非常に大きくなっている。従って、上述した製造
方法において、焼成後にバレル研磨を行うと、セラミッ
ク焼結体同士の衝突の衝撃により、コーナー部分に欠け
が発生したり、セラミック焼結体内に至る微小なクラッ
クが発生し、信頼性が低下するという問題があった。
【０００８】上記のような問題を解決するには、衝撃が
弱くなるような条件でバレル研磨を行えばよい。しかし
ながら、衝撃が弱くなるような条件でバレル研磨を行う
と、研磨時間が数倍に延びることになる。すなわち、製
造に長時間を要することになる。
弱くなるような条件でバレル研磨を行えばよい。しかし
ながら、衝撃が弱くなるような条件でバレル研磨を行う
と、研磨時間が数倍に延びることになる。すなわち、製
造に長時間を要することになる。
【０００９】加えて、衝撃が弱くなるような条件でバレ
ル研磨した場合、セラミック焼結体端面において内部電
極が十分に露出せず、ＥＳＲ（等価直列抵抗）不良や静
電容量の低下といった問題が生じることもあった。
ル研磨した場合、セラミック焼結体端面において内部電
極が十分に露出せず、ＥＳＲ（等価直列抵抗）不良や静
電容量の低下といった問題が生じることもあった。
【００１０】本発明の目的は、焼成後のバレル研磨にお
いて品質を保持するための研磨条件制御が困難である大
型の積層セラミック電子部品であっても、バレル研磨時
のセラミック焼結体の欠けや微小クラックの発生を生じ
させることなく、セラミック焼結体のコーナー部分を所
望の程度に丸めることができ、さらに内部電極が外部電
極に確実に電気的に接続され、従って、信頼性に優れた
積層セラミック電子部品の製造方法を提供することにあ
る。
いて品質を保持するための研磨条件制御が困難である大
型の積層セラミック電子部品であっても、バレル研磨時
のセラミック焼結体の欠けや微小クラックの発生を生じ
させることなく、セラミック焼結体のコーナー部分を所
望の程度に丸めることができ、さらに内部電極が外部電
極に確実に電気的に接続され、従って、信頼性に優れた
積層セラミック電子部品の製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明は、コーナー部が
丸められたセラミック焼結体を有する積層セラミック電
子部品の製造方法であって、複数層の内部電極パターン
がセラミック層を介して積層された構造を有するマザー
の積層体を用意する工程と、前記マザーの積層体を厚み
方向に切断して、個々の積層セラミック電子部品単位の
生積層体を得る工程と、前記生積層体のコーナー部を、
最終的なコーナー部のＲ量の３０〜７０％の範囲となる
ようにバレル研磨により丸める工程と、前記バレル研磨
された生積層体を焼成してセラミック焼結体を得る工程
と、前記セラミック焼結体をバレル研磨し、内部電極を
セラミック焼結体端面に露出させると共に、セラミック
焼結体のコーナー部が所望のＲ量となるように該コーナ
ー部を丸める工程と、前記セラミック焼結体の外表面に
外部電極を付与する工程とを備えることを特徴とする。
丸められたセラミック焼結体を有する積層セラミック電
子部品の製造方法であって、複数層の内部電極パターン
がセラミック層を介して積層された構造を有するマザー
の積層体を用意する工程と、前記マザーの積層体を厚み
方向に切断して、個々の積層セラミック電子部品単位の
生積層体を得る工程と、前記生積層体のコーナー部を、
最終的なコーナー部のＲ量の３０〜７０％の範囲となる
ようにバレル研磨により丸める工程と、前記バレル研磨
された生積層体を焼成してセラミック焼結体を得る工程
と、前記セラミック焼結体をバレル研磨し、内部電極を
セラミック焼結体端面に露出させると共に、セラミック
焼結体のコーナー部が所望のＲ量となるように該コーナ
ー部を丸める工程と、前記セラミック焼結体の外表面に
外部電極を付与する工程とを備えることを特徴とする。
【００１２】本発明の特定の局面では、セラミック焼結
体として誘電体セラミックスが用いられ、それによって
積層コンデンサが製造される。
体として誘電体セラミックスが用いられ、それによって
積層コンデンサが製造される。
【００１３】
【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を説明することにより、本発明を明ら
かにする。
の具体的な実施例を説明することにより、本発明を明ら
かにする。
【００１４】（実施例１）本実施例の積層セラミック電
子部品の製造方法は、積層コンデンサの製造に応用した
例である。
子部品の製造方法は、積層コンデンサの製造に応用した
例である。
【００１５】まず、チタン酸バリウム系セラミック粉末
を主体とするセラミックスラリーをシート成形すること
により、１０μｍ以下の厚みのマザーのセラミックグリ
ーンシートを得た。
を主体とするセラミックスラリーをシート成形すること
により、１０μｍ以下の厚みのマザーのセラミックグリ
ーンシートを得た。
【００１６】上記マザーのセラミックグリーンシート上
に、平均粒径０．４μｍのＮｉ金属粉末含有導電ペース
トをスクリーン印刷し、内部電極パターンを形成した。
次に、上記内部電極パターンの形成されたマザーのセラ
ミックグリーンシートを積層し、厚み方向に剛体プレス
にて加圧し、マザーの積層体を得た。このマザーの積層
体を厚み方向に切断し、６．５×５．８×厚み２．３ｍ
ｍの個々の積層コンデンサ単位の生積層体を作製した。
に、平均粒径０．４μｍのＮｉ金属粉末含有導電ペース
トをスクリーン印刷し、内部電極パターンを形成した。
次に、上記内部電極パターンの形成されたマザーのセラ
ミックグリーンシートを積層し、厚み方向に剛体プレス
にて加圧し、マザーの積層体を得た。このマザーの積層
体を厚み方向に切断し、６．５×５．８×厚み２．３ｍ
ｍの個々の積層コンデンサ単位の生積層体を作製した。
【００１７】このようにして得られた生積層体を図２
（ａ）に示す。生積層体１では、複数の内部電極２〜７
がセラミック層を介して厚み方向に重なり合うように配
置されている。内部電極２，４，６は、生積層体１の端
面１ａに引き出されている。内部電極３，５，７は、端
面１ａとは反対側の端面１ｂに引き出されている。
（ａ）に示す。生積層体１では、複数の内部電極２〜７
がセラミック層を介して厚み方向に重なり合うように配
置されている。内部電極２，４，６は、生積層体１の端
面１ａに引き出されている。内部電極３，５，７は、端
面１ａとは反対側の端面１ｂに引き出されている。
【００１８】次に、上記生積層体１を、緩衝材としての
水と、研磨材としての玉石と共にポットに入れ、１３０
ｒｐｍの条件で４５分間バレル研磨し、コーナー部を丸
めた（図２（ｂ））。
水と、研磨材としての玉石と共にポットに入れ、１３０
ｒｐｍの条件で４５分間バレル研磨し、コーナー部を丸
めた（図２（ｂ））。
【００１９】図２（ｂ）に示されているように、コーナ
ー部１ａ〜１ｄが丸められているが、この丸められてい
る程度が、最終的にセラミック焼結体のコーナー部で丸
められる量、すなわちＲ量の４５％となるように、コー
ナー部１ａ〜１ｄを丸めた。
ー部１ａ〜１ｄが丸められているが、この丸められてい
る程度が、最終的にセラミック焼結体のコーナー部で丸
められる量、すなわちＲ量の４５％となるように、コー
ナー部１ａ〜１ｄを丸めた。
【００２０】次に、空気中にて、２５０℃の温度で５時
間維持することにより、生積層体１を脱脂し、次に、Ｈ
2 、Ｈ2 Ｏ及びＮ2 を混合し、ガスにより雰囲気を制御
しつつ、１３００℃の温度で２時間焼成した。このよう
にして、セラミック焼結体を得た。
間維持することにより、生積層体１を脱脂し、次に、Ｈ
2 、Ｈ2 Ｏ及びＮ2 を混合し、ガスにより雰囲気を制御
しつつ、１３００℃の温度で２時間焼成した。このよう
にして、セラミック焼結体を得た。
【００２１】次に、得られたセラミック焼結体を、緩衝
材としての水と、研磨材としての玉石と共にバレルポッ
トに投入し、１８０ｒｐｍで９０分間バレル研磨し、コ
ーナー部のＲ量が２００μｍとなるようにバレル研磨を
行った。
材としての水と、研磨材としての玉石と共にバレルポッ
トに投入し、１８０ｒｐｍで９０分間バレル研磨し、コ
ーナー部のＲ量が２００μｍとなるようにバレル研磨を
行った。
【００２２】バレル研磨後のセラミック焼結体を図３に
示す。セラミック焼結体１１では、コーナー部のＲ量
は、２００μｍである。なお、Ｒ量とは、コーナー部の
曲率半径をいうものとする。上記バレル研磨により、セ
ラミック焼結体１１の端面１１ａ，１１ｂに、内部電極
２，４，６及び３，５，７が確実に露出された。
示す。セラミック焼結体１１では、コーナー部のＲ量
は、２００μｍである。なお、Ｒ量とは、コーナー部の
曲率半径をいうものとする。上記バレル研磨により、セ
ラミック焼結体１１の端面１１ａ，１１ｂに、内部電極
２，４，６及び３，５，７が確実に露出された。
【００２３】次に、上記セラミック焼結体１１の端面１
１ａ，１１ｂを覆うように、Ｃｕペーストを塗布し、８
００℃の温度で焼き付けた。しかる後、Ｃｕペーストの
焼き付けにより構成された電極膜上に、Ｎｉメッキ膜及
びＳｎメッキ膜を順次形成し、Ｃｕからなる電極層と、
Ｎｉメッキ層及びＳｎメッキ層とが積層された第１，第
２の外部電極１２，１３を形成した。上記のようにし
て、外形寸法が５．７ｍｍ×５．０ｍｍ×厚さ２．０ｍ
ｍであり、かつ内部電極積層数が２８０層であり、静電
容量設計値が２２μＦである積層コンデンサ１４（図
４）を得た。本実施例の工程図を図１に示す。比較のた
めに、以下の要領で比較例１，２の積層コンデンサを作
製した。
１ａ，１１ｂを覆うように、Ｃｕペーストを塗布し、８
００℃の温度で焼き付けた。しかる後、Ｃｕペーストの
焼き付けにより構成された電極膜上に、Ｎｉメッキ膜及
びＳｎメッキ膜を順次形成し、Ｃｕからなる電極層と、
Ｎｉメッキ層及びＳｎメッキ層とが積層された第１，第
２の外部電極１２，１３を形成した。上記のようにし
て、外形寸法が５．７ｍｍ×５．０ｍｍ×厚さ２．０ｍ
ｍであり、かつ内部電極積層数が２８０層であり、静電
容量設計値が２２μＦである積層コンデンサ１４（図
４）を得た。本実施例の工程図を図１に示す。比較のた
めに、以下の要領で比較例１，２の積層コンデンサを作
製した。
【００２４】比較例１…生積層体１を得た後に、生積層
体のコーナー部をＲ量が２００μｍとなるようにバレル
研磨したこと、並びに焼成後のバレル研磨を行わなかっ
たことを除いては、実施例と同様にして積層コンデンサ
を得た。
体のコーナー部をＲ量が２００μｍとなるようにバレル
研磨したこと、並びに焼成後のバレル研磨を行わなかっ
たことを除いては、実施例と同様にして積層コンデンサ
を得た。
【００２５】比較例２…生積層体１のバレル研磨を行わ
ずに、セラミック焼結体１１を得た後に、Ｒ量が２００
μｍとなるようにバレル研磨を行ったことを除いて、実
施例と同様にして積層コンデンサを得た。
ずに、セラミック焼結体１１を得た後に、Ｒ量が２００
μｍとなるようにバレル研磨を行ったことを除いて、実
施例と同様にして積層コンデンサを得た。
【００２６】上記のようにして得た実施例１及び比較例
１，２において得られた積層コンデンサにおけるセラミ
ック焼結体の欠けやチッピング発生率を下記の表１に示
す。また、各積層コンデンサについて、静電容量を測定
した。静電容量が設計値＝１０％以下の場合、静電容量
不良とし、静電容量不良発生率を求めた。結果を下記の
表１に示す。
１，２において得られた積層コンデンサにおけるセラミ
ック焼結体の欠けやチッピング発生率を下記の表１に示
す。また、各積層コンデンサについて、静電容量を測定
した。静電容量が設計値＝１０％以下の場合、静電容量
不良とし、静電容量不良発生率を求めた。結果を下記の
表１に示す。
【００２７】
【表１】
【００２８】表１から明らかなように、従来の製造方法
に相当する比較例２では、静電容量不足は生じなかった
ものの、チッピング発生率が高かった。また、生積層体
段階でのみバレル研磨を行った比較例１では、欠けやチ
ッピングは生じなかったものの、静電容量不足の積層コ
ンデンサがかなりの割合で発生した。これに対して、上
記実施例の製造方法によれば、上記のように２度のバレ
ル研磨を行うため、セラミック焼結体のチッピングが生
じず、かつかつ静電容量不足の積層コンデンサも生じな
かった。
に相当する比較例２では、静電容量不足は生じなかった
ものの、チッピング発生率が高かった。また、生積層体
段階でのみバレル研磨を行った比較例１では、欠けやチ
ッピングは生じなかったものの、静電容量不足の積層コ
ンデンサがかなりの割合で発生した。これに対して、上
記実施例の製造方法によれば、上記のように２度のバレ
ル研磨を行うため、セラミック焼結体のチッピングが生
じず、かつかつ静電容量不足の積層コンデンサも生じな
かった。
【００２９】（実施例２）実施例１と同様にして生積層
体を得た。この生積層体を、緩衝材としての水と、研磨
材としての玉石と共にバレルポットに投入し、１５０ｒ
ｐｍでバレル研磨した。この場合、研磨時間を０〜１０
０分の間で変更し、バレル研磨量、すなわちコーナー部
のＲ量が異なる種々の生積層体を得た。
体を得た。この生積層体を、緩衝材としての水と、研磨
材としての玉石と共にバレルポットに投入し、１５０ｒ
ｐｍでバレル研磨した。この場合、研磨時間を０〜１０
０分の間で変更し、バレル研磨量、すなわちコーナー部
のＲ量が異なる種々の生積層体を得た。
【００３０】次に、実施例１と同様に脱脂及び焼成を行
い、セラミック焼結体を得た。得られた各セラミック焼
結体を、緩衝材としての水と、研磨材としての玉石と共
に、バレルポットに投入し、２００ｒｐｍでバレルポッ
トを回転し、Ｒ量が２００μｍとなるように研磨時間を
０〜１８０分の間で変更し、２回目のバレル研磨を行っ
た。このようにして、セラミック焼結体端面に内部電極
を露出させるとともに、セラミック焼結体２のコーナー
部のＲ量を２００μｍとした。
い、セラミック焼結体を得た。得られた各セラミック焼
結体を、緩衝材としての水と、研磨材としての玉石と共
に、バレルポットに投入し、２００ｒｐｍでバレルポッ
トを回転し、Ｒ量が２００μｍとなるように研磨時間を
０〜１８０分の間で変更し、２回目のバレル研磨を行っ
た。このようにして、セラミック焼結体端面に内部電極
を露出させるとともに、セラミック焼結体２のコーナー
部のＲ量を２００μｍとした。
【００３１】上記バレル研磨後に、セラミック焼結体の
外表面に実施例１と同様にして外部電極を形成し、外形
寸法が５．７ｍｍ×５．０ｍｍ×厚さ２．０ｍｍであ
り、かつ内部電極積層数が２８０層であり、静電容量設
計値が２２μＦである積層コンデンサを得た。
外表面に実施例１と同様にして外部電極を形成し、外形
寸法が５．７ｍｍ×５．０ｍｍ×厚さ２．０ｍｍであ
り、かつ内部電極積層数が２８０層であり、静電容量設
計値が２２μＦである積層コンデンサを得た。
【００３２】上記のようにして得られた各積層コンデン
サについて、生積層体段階における研磨量、すなわちＲ
量と、実施例１と同様にして評価したチッピング発生
率、及び静電容量不良発生率を下記の表２に示す。ま
た、各積層コンデンサについて、加速耐湿負荷試験を以
下の要領で行った。
サについて、生積層体段階における研磨量、すなわちＲ
量と、実施例１と同様にして評価したチッピング発生
率、及び静電容量不良発生率を下記の表２に示す。ま
た、各積層コンデンサについて、加速耐湿負荷試験を以
下の要領で行った。
【００３３】加速耐湿負荷試験…８５℃，８５％Ｒ．
Ｈ．の環境の下で２Ｗ．Ｖ．の条件で１０００ｈｒ通電
し、絶縁抵抗が５０×１０-6Ω以下の場合に不良と判断
した。結果を下記の表２に示す。
Ｈ．の環境の下で２Ｗ．Ｖ．の条件で１０００ｈｒ通電
し、絶縁抵抗が５０×１０-6Ω以下の場合に不良と判断
した。結果を下記の表２に示す。
【００３４】
【表２】
【００３５】表２から明らかなように、焼成後のＲ量は
全て２００μｍであるが、生積層体段階におけるＲ量を
異ならせることにより、チッピング発生率、加速耐湿負
荷試験結果及び静電容量不良発生率が変化することがわ
かる。すなわち、生積層体段階における研磨によるＲ量
の最終的なセラミック焼結体におけるコーナー部のＲ量
（＝２００μｍ）に対する割合が３０〜７０％の範囲に
ある試料番号７〜１１では、チッピングの発生がなく、
加速耐湿負荷試験において不良品が発生せず、かつ静電
容量不足も認められなかった。これに対して、生積層体
段階におけるバレル研磨のＲ量が少ない試料番号１〜６
では、加速耐湿負荷試験において不良が発生し、特に生
積層体段階のバレル研磨量が少ない試料番号１〜４で
は、チッピングの発生も認められた。
全て２００μｍであるが、生積層体段階におけるＲ量を
異ならせることにより、チッピング発生率、加速耐湿負
荷試験結果及び静電容量不良発生率が変化することがわ
かる。すなわち、生積層体段階における研磨によるＲ量
の最終的なセラミック焼結体におけるコーナー部のＲ量
（＝２００μｍ）に対する割合が３０〜７０％の範囲に
ある試料番号７〜１１では、チッピングの発生がなく、
加速耐湿負荷試験において不良品が発生せず、かつ静電
容量不足も認められなかった。これに対して、生積層体
段階におけるバレル研磨のＲ量が少ない試料番号１〜６
では、加速耐湿負荷試験において不良が発生し、特に生
積層体段階のバレル研磨量が少ない試料番号１〜４で
は、チッピングの発生も認められた。
【００３６】また、生積層体段階におけるバレル研磨量
が多い、試料番号１２〜１５では、チッピングの発生や
加速耐湿負荷試験における不良は認められなかったもの
の、所望の静電容量（＝２２μＦ）を得られないことが
あった。
が多い、試料番号１２〜１５では、チッピングの発生や
加速耐湿負荷試験における不良は認められなかったもの
の、所望の静電容量（＝２２μＦ）を得られないことが
あった。
【００３７】なお、上記実施例では、積層コンデンサの
製造方法につき説明したが、積層バリスタ、積層サーミ
スタなどの他の積層セラミック電子部品の製造方法にも
本発明を適用することができる。
製造方法につき説明したが、積層バリスタ、積層サーミ
スタなどの他の積層セラミック電子部品の製造方法にも
本発明を適用することができる。
【００３８】また、本発明の積層セラミック電子部品の
製造方法は、上記のように、生積層体段階においても、
バレル研磨を行うことにより、セラミック焼結体段階に
おけるバレル研磨の衝撃を和らげることに特徴を有する
ものであり、従って、セラミック焼結体として、２．０
ｍｍ×１．２５ｍｍ×１．２５ｍｍ〜５．７ｍｍ×５．
０ｍｍ×厚さ５．０ｍｍ程度の範囲の大型のセラミック
焼結体を用いた積層セラミック電子部品の製造に好適に
用いることができる。
製造方法は、上記のように、生積層体段階においても、
バレル研磨を行うことにより、セラミック焼結体段階に
おけるバレル研磨の衝撃を和らげることに特徴を有する
ものであり、従って、セラミック焼結体として、２．０
ｍｍ×１．２５ｍｍ×１．２５ｍｍ〜５．７ｍｍ×５．
０ｍｍ×厚さ５．０ｍｍ程度の範囲の大型のセラミック
焼結体を用いた積層セラミック電子部品の製造に好適に
用いることができる。
【００３９】
【発明の効果】本発明に係る積層セラミック電子部品の
製造方法では、生積層体が最終的なコーナー部のＲ量の
３０〜７０％の範囲となるようにバレル研磨され、バレ
ル研磨された生積層体を焼成してセラミック焼結体を得
た後に、セラミック焼結体が再度バレル研磨される。そ
れによって、セラミック焼結体のコーナー部が所望のＲ
量となるように該コーナー部が丸められるとともに、内
部電極がセラミック焼結体端面に確実に露出される。
製造方法では、生積層体が最終的なコーナー部のＲ量の
３０〜７０％の範囲となるようにバレル研磨され、バレ
ル研磨された生積層体を焼成してセラミック焼結体を得
た後に、セラミック焼結体が再度バレル研磨される。そ
れによって、セラミック焼結体のコーナー部が所望のＲ
量となるように該コーナー部が丸められるとともに、内
部電極がセラミック焼結体端面に確実に露出される。
【００４０】上記のように、セラミック焼結体をバレル
研磨するに先立ち、生積層体段階でバレル研磨が行われ
てセラミック焼結体のコーナー部が予め特定の割合で丸
められているので、大型のセラミック焼結体を用いる場
合であっても、２回目のバレル研磨に際してのセラミッ
ク焼結体同士の衝突による衝撃を効果的に和らげること
ができる。従って、セラミック焼結体のチッピングや微
小クラックを確実に抑制することができるとともに、内
部電極と外部電極との電気的接続の信頼性に優れた積層
セラミック電子部品を安定に提供することが可能とな
る。
研磨するに先立ち、生積層体段階でバレル研磨が行われ
てセラミック焼結体のコーナー部が予め特定の割合で丸
められているので、大型のセラミック焼結体を用いる場
合であっても、２回目のバレル研磨に際してのセラミッ
ク焼結体同士の衝突による衝撃を効果的に和らげること
ができる。従って、セラミック焼結体のチッピングや微
小クラックを確実に抑制することができるとともに、内
部電極と外部電極との電気的接続の信頼性に優れた積層
セラミック電子部品を安定に提供することが可能とな
る。
【００４１】本発明の特定の局面では、上記セラミック
焼結体として誘電体セラミックスが用いられ、それによ
って、チッピングや微小クラックが存在せず、内部電極
と外部電極との電気的接続の信頼性に優れ、目的とする
静電容量を有する積層コンデンサを安定に提供すること
が可能となる。
焼結体として誘電体セラミックスが用いられ、それによ
って、チッピングや微小クラックが存在せず、内部電極
と外部電極との電気的接続の信頼性に優れ、目的とする
静電容量を有する積層コンデンサを安定に提供すること
が可能となる。
【図１】本発明に係る積層セラミック電子部品の製造方
法を説明するための工程図。
法を説明するための工程図。
【図２】（ａ）及び（ｂ）は、それぞれ、実施例１で用
意される生積層体及びバレル研磨が行われた生積層体を
示す各縦断面図
意される生積層体及びバレル研磨が行われた生積層体を
示す各縦断面図
【図３】実施例１で得られたセラミック焼結体をバレル
研磨した後の状態を示す縦断面図。
研磨した後の状態を示す縦断面図。
【図４】実施例１で得られた積層コンデンサを示す縦断
面図。
面図。
１…生積層体。
１ａ，１ｂ…端面
１ａ〜１ｄ…コーナー部
２〜７…内部電極
１１…セラミック焼結体
１１ａ，１１ｂ…端面
１１ａ〜１１ｄ…コーナー部
１２，１３…外部電極
１４…積層コンデンサ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−143620（ＪＰ，Ａ)
特開 平７−235442（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01G 4/00 - 4/42
H01C 7/10
Claims (2)
- 【請求項１】 コーナー部が丸められたセラミック焼結
体を有する積層セラミック電子部品の製造方法であっ
て、 複数層の内部電極パターンがセラミック層を介して積層
された構造を有するマザーの積層体を用意する工程と、 前記マザーの積層体を厚み方向に切断して、個々の積層
セラミック電子部品単位の生積層体を得る工程と、 前記生積層体のコーナー部を、最終的なコーナー部のＲ
量の３０〜７０％の範囲となるようにバレル研磨により
丸める工程と、 前記バレル研磨された生積層体を焼成してセラミック焼
結体を得る工程と、 前記セラミック焼結体をバレル研磨し、内部電極をセラ
ミック焼結体端面に露出させると共に、セラミック焼結
体のコーナー部が所望のＲ量となるように該コーナー部
を丸める工程と、 前記セラミック焼結体の外表面に外部電極を付与する工
程とを備えることを特徴とする、積層セラミック電子部
品の製造方法。 - 【請求項２】 前記セラミック焼結体が誘電体セラミッ
クスを用いて構成されており、それによって積層コンデ
ンサが製造される、請求項１に記載の積層セラミック電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17377499A JP3463610B2 (ja) | 1999-06-21 | 1999-06-21 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17377499A JP3463610B2 (ja) | 1999-06-21 | 1999-06-21 | 積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001006964A JP2001006964A (ja) | 2001-01-12 |
| JP3463610B2 true JP3463610B2 (ja) | 2003-11-05 |
Family
ID=15966906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17377499A Expired - Lifetime JP3463610B2 (ja) | 1999-06-21 | 1999-06-21 | 積層セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463610B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4746422B2 (ja) * | 2005-12-22 | 2011-08-10 | 日本特殊陶業株式会社 | コンデンサの製造方法及びコンデンサ |
| CN102652342B (zh) * | 2009-12-11 | 2016-08-03 | 株式会社村田制作所 | 层叠型陶瓷电容器 |
| JP5362033B2 (ja) * | 2009-12-11 | 2013-12-11 | 株式会社村田製作所 | 積層型セラミックコンデンサ |
| JP5024421B2 (ja) * | 2010-04-27 | 2012-09-12 | Ｔｄｋ株式会社 | 積層電子部品 |
| JP6828405B2 (ja) * | 2016-12-08 | 2021-02-10 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2018098247A (ja) * | 2016-12-08 | 2018-06-21 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP7347919B2 (ja) | 2017-12-15 | 2023-09-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP7266969B2 (ja) | 2018-05-21 | 2023-05-01 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
-
1999
- 1999-06-21 JP JP17377499A patent/JP3463610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001006964A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101843190B1 (ko) | 세라믹 전자부품 및 이의 제조방법 | |
| KR102388227B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| US20100202098A1 (en) | Ceramic electronic part | |
| JP2017059820A (ja) | 積層電子部品 | |
| JP2017059632A (ja) | 積層電子部品 | |
| KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2943380B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP3463610B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3047708B2 (ja) | セラミック積層電子部品の製造方法 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP3468110B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH04320017A (ja) | 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト | |
| JP3944144B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH053134A (ja) | 積層セラミツクコンデンサの外部電極の製造方法 | |
| JP2004111698A (ja) | 積層セラミック電子部品 | |
| KR101942739B1 (ko) | 적층 세라믹 전자부품 | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JP7209072B2 (ja) | 積層セラミックコンデンサ | |
| US20210090801A1 (en) | Method of producing ceramic electronic component and ceramic electronic component | |
| JP2003045740A (ja) | 積層型電子部品 | |
| JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2021090071A (ja) | 積層セラミックコンデンサ | |
| KR20130027784A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP4702972B2 (ja) | 積層型電子部品およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3463610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |