JP2003318060A - 積層型電子部品の製法 - Google Patents

積層型電子部品の製法

Info

Publication number
JP2003318060A
JP2003318060A JP2002120813A JP2002120813A JP2003318060A JP 2003318060 A JP2003318060 A JP 2003318060A JP 2002120813 A JP2002120813 A JP 2002120813A JP 2002120813 A JP2002120813 A JP 2002120813A JP 2003318060 A JP2003318060 A JP 2003318060A
Authority
JP
Japan
Prior art keywords
layer
electronic component
ceramic green
green sheet
shr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002120813A
Other languages
English (en)
Inventor
Takahito Hoshino
敬人 星野
Original Assignee
Kyocera Corp
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, 京セラ株式会社 filed Critical Kyocera Corp
Priority to JP2002120813A priority Critical patent/JP2003318060A/ja
Publication of JP2003318060A publication Critical patent/JP2003318060A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】セラミックグリーンシートおよび内部電極パタ
ーンを薄層化し高積層化しても焼成後にクラックやデラ
ミネーション等の欠陥を防止できる積層型電子部品の製
法を提供する。 【解決手段】内層積層体31を形成するセラミックグリ
ーンシート23の厚みをt1、内部電極パターン27の
厚みをt2としたときに、t2/t1≧0.3の関係を満
足するとともに、前記内層積層体31の焼成収縮率をS
HR1、外層体33の焼成収縮率をSHR2としたとき、
SHR2−SHR1≦1%の関係を満足する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型電子部品の
製法に関し、特に、積層セラミックコンデンサのよう
に、セラミックグリーンシートと内部電極パターンとが
高積層化された積層型電子部品の製法に関する。
【0002】
【従来技術】従来より、積層型電子部品の一つである積
層セラミックコンデンサは、携帯電話やノート型パーソ
ナルコンピュータ等に代表される電子機器を初めとする
広範囲な分野で利用されている。このような積層型電子
部品として、例えば、特開平4−280411号公報に
開示されたものが知られている。
【0003】この公報に開示された積層型電子部品は、
図4に示すように、厚み30μmのセラミックグリーン
シート51と内部電極パターン53とがそれぞれ10層
交互に積層されて形成された内層積層体55と、この内
層積層体55の上下に、同じく厚み30μmのセラミッ
クグリーンシート51をそれぞれ9層積層して外層体5
7を形成し、これを焼成して形成されたものである。
【0004】そして、上記の積層型電子部品では、内層
積層体55を形成するためのセラミックグリーンシート
51の焼成収縮率に対して、外層体57を形成するセラ
ミックグリーンシートの焼成収縮率が2%を超えない範
囲で調整することにより、内部電極パターン53を含む
内層積層体55と内部電極パターン53を含まない外層
体57とが同時焼成される際に内部に発生する歪みを緩
和できる、と記載されている。
【0005】このように、上記公報に開示された積層型
電子部品は、内層積層体55が内部電極パターン53を
含むものであっても、セラミックグリーンシート51の
積層数が少ない上に、内層積層体55の上下に形成され
た外層体57のトータルの厚みが内層積層体55の厚み
の約2倍になるように設けてあることから、内層積層体
55に発生する内部応力を容易に緩和できる。
【0006】
【発明が解決しようとする課題】しかしながら、近年開
発されている積層セラミックコンデンサのように、誘電
体層の厚みが5μm以下で積層数が100層以上もある
ような小型高容量の製品においては、内層積層体内にお
ける内部電極パターンの体積比率が高く、内部電極パタ
ーンの焼成時による影響が大きい上に、内層積層体の厚
みに対する外層体の厚み比率が小さいことから、内層積
層体および外層体を形成するセラミックグリーンシート
のみの焼成収縮率を制御したとしても、積層型電子部品
の内部に発生する応力を緩和できず、焼成後にデラミネ
ーションやクラックが発生しやすいという問題があっ
た。
【0007】従って、本発明は、セラミックグリーンシ
ートおよび内部電極パターンを薄層化し高積層化しても
焼成後にクラックやデラミネーション等の欠陥を防止で
きる積層型電子部品の製法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の積層型電子部品
の製法は、セラミック粉末とバインダとを含有してなる
セラミックグリーンシートと、金属粉末を含有する内部
電極パターンとを交互に積層してなる内層積層体の積層
方向上下面に、前記セラミックグリーンシートを複数積
層してなる外層体が積層された母体積層体を形成する工
程と、該母体積層体を格子状に切断して電子部品本体成
形体を形成する工程と、該電子部品本体成形体を焼成す
る工程とを具備する積層型電子部品の製法において、前
記内層積層体を形成する前記セラミックグリーンシート
の厚みをt1、前記内部電極パターンの厚みをt2とした
ときに、t2/t1≧0.3の関係を満足するとともに、
前記内層積層体の焼成収縮率をSHR1、前記外層体の
焼成収縮率をSHR2としたとき、SHR2−SHR1
1%の関係を満足することを特徴とする。
【0009】このような製法によれば、内部電極パター
ンを含む内層積層体と、セラミックグリーンシートから
なる外層体とがほぼ同じ焼成収縮率を有することから、
内部電極パターンの体積比率が大きく、この内部電極パ
ターンの焼成時における影響が大きい場合であっても、
内層積層体および外層体を形成するセラミックグリーン
シートのみの焼成収縮率を制御する場合に比較して、積
層型電子部品の内部に発生する応力を確実に緩和でき、
焼成後のデラミネーションやクラックの発生を防止する
ことができる。なお、デラミネーションとは、内層積層
体やそれを焼成した電子部品本体の端面において、その
積層界面に発生する剥離のことであり、クラックとは焼
成後や熱衝撃試験後に電子部品本体に発生する亀裂のこ
とである。
【0010】上記積層型電子部品の製法では、内層積層
体を形成するセラミックグリーンシートの単体での収縮
率をSHR3、外層体を形成するセラミックグリーンシ
ートの単体での収縮率をSHR4としたときに、SHR4
−SHR3≧1%の関係を満足することが望ましい。
【0011】本発明では、内層積層体と外層体との焼成
収縮率を近似させる場合に、外層体を形成するセラミッ
クグリーンシート単体の焼成収縮率を、内層積層体を形
成するセラミックグリーンシート単体の焼成収縮率より
も、SHR4−SHR3≧1%と大きくすることにより、
内部電極パターンの焼成時による影響を相殺することが
でき、容易かつ確実に内層積層体と外層体との間の焼成
収縮率差を近づけることができ、このことにより積層型
電子部品の内部に発生する応力を容易に緩和でき、焼成
後のデラミネーションやクラックの発生をさらに防止で
きる。
【0012】上記積層型電子部品の製法では、導電性ペ
ーストに含まれる金属粉末の平均粒径が0.2〜0.5
μmの範囲であることが望ましい。
【0013】このように内部電極パターンを形成するの
に用いられる導電性ペースト中の金属粉末の平均粒径を
上記の範囲とすることにより、内部電極パターンの焼成
収縮率を制御でき、セラミックグリーンシートだけで内
層積層体および外層体の焼成収縮率の一致を図る場合に
比較して、内層積層体内部の応力をさらに低減でき、こ
のため積層型電子部品全体の応力がさらに低減され、デ
ラミネーションやクラックを防止できる。また、内部電
極パターンの過剰な焼成収縮を抑制できるとともに、内
部電極パターンの薄層化を容易に行うことができる。
【0014】上記積層型電子部品の製法では、内層積層
体の厚みをt3、外層体の厚みをt4としたときに、t4
/t3≦0.2の関係を満足することが望ましい。
【0015】また、本発明では、内層積層体の焼成収縮
率と外層体の収縮率とを近づけるために、外層体の厚み
に対する内層積層体の厚みを大きくしたとしても、積層
型電子部品の内部に発生する応力を低減できる。
【0016】上記積層型電子部品の製法では、内層積層
体のセラミックグリーンシートの積層数が100層以上
であることが望ましい。また、本発明では内層積層体お
よび外層体の焼成収縮率を近づけるために積層数を増し
たとしても焼成収縮による応力を低減でき、焼成後や耐
熱衝撃試験によるクラックを抑制できる。
【0017】上記積層型電子部品の製法では、電子部品
本体成形体を構成するセラミックグリーンシートの面積
をA1、該セラミックグリーンシート上に形成される内
部電極パターンの面積をA2としたときに、A2/A1
0.6の関係を満足することが望ましい。A2/A1
0.6の関係を満足し、内部電極パターンの面積が大き
くなると、内部電極パターンの焼成収縮が大きく影響す
るようになるが、このような場合であっても、内層積層
体と外層体との焼成収縮率を容易に近づけることができ
る。
【0018】
【発明の実施の形態】(構造)本発明の積層型電子部品
の製法を用いて形成される積層型電子部品の一つである
積層セラミックコンデンサについて、図1の概略断面図
をもとに詳細に説明する。
【0019】本発明の積層型電子部品は、直方体状の電
子部品本体1の両端部に外部電極3が形成されている。
【0020】電子部品本体1は、誘電体層5と内部電極
層7とが交互に積層されて形成された内層積層体9と、
この内層積層体9の積層方向の上下に誘電体層5からな
る外層体11により構成されている。
【0021】(製法)本発明の積層型電子部品の製法
は、電子部品の一つである積層セラミックコンデンサに
好適に用いられる。図2は本発明の積層型電子部品を製
造するための工程図である。
【0022】まず、セラミックグリーンシートを形成す
るためのセラミックスラリの調製について説明する。セ
ラミックスラリは、セラミック粉末、バインダ、溶媒、
分散剤、可塑剤などからなる。
【0023】本発明を実施するにあたっては、セラミッ
ク粉末の種類や具体的な組成に特別な制約は無く、チタ
ン酸バリウム系やチタン酸ストロンチウム系、チタン酸
鉛系などの誘電体セラミック粉末、アルミナ、シリカな
どの絶縁セラミック粉末などの種々のセラミック粉末を
用いたセラミックスラリに広く適用することが可能であ
る。
【0024】また、このセラミック粉末には、上記主成
分の他に、焼結性を高める焼結助剤や誘電特性を制御す
る添加剤を含んでも良い。例えば、セラミック粉末がチ
タン酸バリウムを主成分としている場合に、添加剤とし
てガラス、酸化マンガン、酸化マグネシウム、希土類酸
化物などを含有してもよい。
【0025】また、セラミック粉末の平均粒径について
は、セラミック粉末同士の凝集を抑えるとともに、セラ
ミックスラリの表面張力を低減できるという理由から、
0.1〜1μmであることが望ましく、特に、セラミッ
クスラリを均一に分散し、それを用いて形成されるセラ
ミックグリーンシートを高密度化するとともに、高精度
に焼成収縮するという理由から0.4〜0.8μmであ
ることがより望ましい。尚、セラミック粉末の平均粒径
は電子顕微鏡写真を切片法により評価した平均値とし
た。
【0026】また、バインダとしては、例えばポリビニ
ルブチラール、ポリビニルアセタール、セルロース、水
溶性アクリル樹脂、エマルジョンなどを用いることが可
能であるが、目的とするセラミックグリーンシートに応
じて、適宜その種類および量が選択される。その他のバ
インダとして、脱バインダ性の点で有利なアクリル系バ
インダを用いることもできる。
【0027】そして、本発明の積層型電子部品の製法に
おいては、内層積層体9を形成するために用いられるセ
ラミックグリーンシートに含まれるバインダ量は、セラ
ミック粉末100質量部に対して固形分で4〜13質量
部、好ましくは8〜10質量部であることが望ましく、
また、外層体を形成するために用いられるセラミックグ
リーンシートに含まれるバインダ量は、セラミック粉末
100質量部に対して固形分で6〜15質量部、好まし
くは10〜12質量部であることが望ましい。特に、外
層体を形成するセラミックグリーンシート中のバインダ
量と内層積層体を形成するセラミックグリーンシート中
のバインダ量との差が2〜4質量部であることがより望
ましい。
【0028】このように、本発明では外層体および内層
積層体を形成するセラミックグリーンシート中のバイン
ダ量を制御することにより外層体および内層積層体のそ
れぞれの焼成収縮率を制御することができる。
【0029】また、本発明のセラミックスラリを構成す
る溶媒としては、例えば、トルエン、やエチルアルコー
ルなどを用いることが可能であり、さらには、これらの
混合溶媒を用いることが好適である。
【0030】さらに、可塑剤としては、例えばポリエチ
レングリコール、フタル酸エステルなどのうち少なくと
も1種が用いられる。
【0031】そして、本発明のセラミックグリーンシー
トを形成するためのセラミックスラリは、上記のセラミ
ック粉末、少量のバインダおよび溶媒を配合して水及び
分散剤を加え、ボールミルにてジルコニアボールと共に
混合粉砕しプレスラリを調製した後、このプレスラリに
対して所定量となるように追加のバインダを添加して調
製される。
【0032】次に、上記セラミックスラリを用いて形成
されるセラミックグリーンシートについて説明する。
【0033】図2(a)に示すように、セラミックグリ
ーンシート23は、キャリアフィルム25上に上記のセ
ラミックスラリを塗布、乾燥して形成される。
【0034】また、本発明のセラミックグリーンシート
23の成形法としては、ドクターブレード法、リバース
ロールコータ法、ダイコート法などを用いることが可能
であるが、より薄層化したセラミックグリーンシート2
3を均一厚みで形成するという点でダイコート法が好適
に用いられる。
【0035】セラミックグリーンシート23の厚みは、
積層セラミックコンデンサの誘電体層5の薄層化による
高容量化に対して5μm以下であることが望ましく、特
に、高容量化と高絶縁性を得るために、厚みは1〜4μ
mであることがより望ましい。
【0036】また、その厚みばらつきは、誘電体層5の
静電容量の公差の向上および高絶縁性化のために、0.
05μm以下であることが好ましい。
【0037】次に、図2(b)に示すように、このセラ
ミックグリーンシートの表面に導電性ペーストをスクリ
ーン印刷法を用いて塗布し内部電極パターン27を形成
する。
【0038】導電性ペーストは、主として、金属粉末、
有機樹脂、溶媒、分散剤等を混合して調製される。
【0039】金属粉末としては、Cu、Ni、Co等の
卑金属から選ばれる少なくとも1種が好適に用いられ
る。卑金属としては低コストという点からNiが望まし
い。
【0040】また、金属粉末の平均粒径は、導電性ペー
ストの分散性を高め、添加される有機樹脂量を低減する
とともに、本発明の内層積層体の焼成収縮率を適正に制
御できるという理由から0.2〜0.5μmであること
が望ましく、特に、0.3〜0.5μmであることがよ
り望ましい。
【0041】有機樹脂としては、種々ある有機樹脂のう
ち、セルロース系やアクリル系の有機樹脂を好適に用い
ることが可能であり、また、この導電性ペーストに含ま
れる有機樹脂の含有量は、この導電性ペースト中の金属
粉末100質量部に対して、有機樹脂が1〜8質量部の
範囲にあることが、導電性ペーストの粘度特性を適正化
できるとともに、金属粉末の充填性および焼結後の内部
電極層7の有効面積を高くするという理由から望まし
く、特に、焼成収縮率を適宜制御できるという理由から
有機樹脂の含有量は3〜7質量部であることがより望ま
しい。この場合、有機樹脂の量とは固形分比率での量で
ある。
【0042】溶媒としては、種々ある溶媒の中で、選択
したバインダに対して溶解性の低い溶媒が用いられる。
【0043】また、導電性ペースト中には、固形分とし
て、金属粉末以外に、内部電極パターン27の焼成収縮
率を適正に制御するために、微細な誘電体粉末を混合し
ていることが望ましく、その量は、金属粉末100質量
部に対して15〜30質量部であることが望ましい。ま
た、内部電極層7の均一な粒子径の形成と、平滑性を向
上させるために、誘電体粉末の粒径は0.05〜0.2
μmが望ましい。
【0044】内部電極パターン27の厚みは、この内部
電極パターン27の段差を軽減し高積層化するという理
由から0.5〜2μmであることがより望ましい。
【0045】そして、本発明では、内層積層体を形成す
るセラミックグリーンシート23の厚みをt1、内部電
極パターン27の厚みをt2としたときに、t2/t1
0.3の関係を満足することが重要である。尚、t2
1比が0.3よりも小さい場合には内部電極パターン
の焼成収縮率への影響が小さくなるために、本発明の意
義を有しない。
【0046】また、図3は電子部品本体成形体35を構
成するセラミックグリーンシート23上に形成された内
部電極パターン27を示す概略図である。図3に示すよ
うに、電子部品本体成形体35を構成するセラミックグ
リーンシート23の面積をA 1、このセラミックグリー
ンシート23上に形成される複数の内部電極パターン2
7の面積をA2としたときに、A2/A1≧0.6の関係
を満足することが望ましい。これは本発明の製法によれ
ば、A2/A1比が0.6以上であっても内部電極パター
ン27の焼成収縮による内部応力への影響を小さくでき
るためである。
【0047】次に、図2(c)に示すように、内部電極
パターン27が形成されたセラミックグリーンシート2
3を複数積層し、さらに、この上下面に内部電極パター
ン27の形成されていない複数のセラミックグリーンシ
ート23を積層して母体積層体29を形成する。こうし
て内部電極パターン27とセラミックグリーンシート2
3とが交互に積層された内層積層体31が形成され、さ
らにその積層方向の上下にセラミックグリーンシート2
3からなる外層体33が形成される。
【0048】次に、図2(d)に示すように、この母体
積層体29を格子状に切断して電子部品本体成形体35
を形成する。この電子部品本体成形体35の両端面に
は、内部電極層7となる内部電極パターン27の一端が
交互に露出している。
【0049】次に、この電子部品本体成形体35を25
0〜400℃で脱バインダを行い、さらに、還元雰囲気
中、例えば、Niを内部電極パターン27に用いた場
合、1100〜1350℃まで昇温して2〜3時間焼成
することにより電子部品本体1が形成される。内部電極
パターン27としてCuを用いた場合には1000℃以
下で行われる。
【0050】この時、本発明の積層型電子部品では、内
層積層体31と外層体33の焼成収縮率が近くなり、電
子部品本体1の内部に応力が残らないように形成され
る。即ち本発明では、内層積層体31や外層体33を形
成するセラミックグリーンシート23、並びに内層積層
体31を構成する内部電極パターン27の焼成収縮率を
制御することにより内層積層体31と外層体33との焼
成収縮率を近づけることができる。
【0051】そして、本発明の積層型電子部品の製法に
用いられるセラミックグリーンシート23は、セラミッ
ク粉末間にバインダが存在していた部分は焼成中に空隙
となるが、本発明では、内部電極パターン27の焼成収
縮を伴う内層積層体31の焼成収縮を、内部電極パター
ン27を有しない外層体33と一致させるという理由か
ら、外層体33を形成するセラミックグリーンシート2
3中の空隙率が内層積層体31を形成するセラミックグ
リーンシート23の空隙率よりも高く設定されることが
望ましい。
【0052】そして、本発明の積層型電子部品では、内
層積層体31の焼成収縮率をSHR 1、外層体33の焼
成収縮率をSHR2としたとき、SHR2−SHR1≦1
%の関係を満足することが重要である。SHR2−SH
1の値が1%よりも大きいと積層型電子部品の内部応
力が高くなり、焼成後にクラックやデラミネーションが
発生しやすくなる。特に、耐熱衝撃性を高めるという理
由から、SHR2−SHR1は0.8%以下であることが
より望ましい。
【0053】そして、このような積層型電子部品を形成
するためには、特に、内部電極パターン27の焼成収縮
による内層積層体31の焼成収縮を緩和するように、内
層積層体31を形成するセラミックグリーンシート23
の単体での収縮率をSHR3、外層体33を形成するセ
ラミックグリーンシート23の単体での収縮率をSHR
4としたときに、SHR4−SHR3≧1%の関係を満足
することが望ましく、特に、外層体33の焼成収縮によ
る内層積層体31への応力を緩和するためにSHR4
SHR3は2.1〜2.4%の範囲であることがより望
ましい。
【0054】また、内層積層体31の厚みに対する外層
体33の厚みが薄く形成されても内部応力を形成できる
点で、内層積層体31の厚みをt3、外層体33の厚み
をt4としたときに、t4/t3≦0.2、特に、t4/t
3≦0.1の関係を満足することが望ましい。
【0055】さらには、本発明によれば内部電極層7が
増しても内部応力を緩和できるという理由からセラミッ
クグリーンシートの積層数が100層以上であることが
望ましい。
【0056】その後、図2(e)に示すように、得られ
た電子部品本体1の端面にCuを含む外部電極ペースト
を塗布して焼付けを行い外部電極3を形成し、さらに、
この外部電極3の表面にめっきを施し、内部電極層7と
外部電極3とが電気的に接続された積層セラミックコン
デンサを得ることができる。
【0057】また、上記実施の形態では、積層型電子部
品として積層セラミックコンデンサを用いて説明を行っ
たが、その他積層チップインダクタ、多層回路基板など
にも適用できる。
【0058】
【実施例】本発明の積層セラミックコンデンサを以下の
ようにして作製した。セラミックグリーンシートは、先
ず、チタン酸バリウム、酸化イットリウム、酸化マグネ
シウム及び酸化マンガンを所定量混合した混合物に水及
び分散剤を加え、ボールミルにてジルコニアボールと共
に混合粉砕し、これにバインダとして所定量のポリビニ
ルブチラールと、溶媒としてトルエンとエチルアルコー
ルとを混合したものを添加してセラミックスラリーを調
製し、ダイコート法を用いてキャリアフィルム上に成膜
し、厚み3μmのセラミックグリーンシートを作製し
た。尚、セラミック粉末は平均粒径が0.4〜0.8μ
mとなるように粉砕した。ポリビニルブチラールはチタ
ン酸バリウム等のセラミック粉末100質量部に対して
表1に示す割合で添加し、内層積層体および外層体とな
るセラミックグリーンシートを形成した。
【0059】内部電極パターンを形成するための導電性
ペーストは、表1に示す平均粒径を有するニッケル粉末
と、エチルセルロースからなる有機樹脂、脂肪族炭化水
素と高級アルコールとの混合物からなる有機溶剤とを3
本ロールで混練して調製した。
【0060】次に、得られたセラミックグリーンシート
の主面上に、スクリーン印刷装置を用いて、上記した導
電性ペーストを長方形状の所定寸法のマスクパターン形
状に印刷し、乾燥させ、複数の内部電極パターンを形成
した。
【0061】次に、その表面に内部電極パターンが形成
されたセラミックグリーンシートを100層積層して内
層積層体を形成するとともに、その上下に、内部電極パ
ターンが形成されていないセラミックグリーンシートを
積層した積層体を、温度80℃、圧力80MPa、時間
10分の条件で第2回目の加圧加熱を行い、内層積層体
となる内部電極パターンを形成したセラミックグリーン
シート、およびその上下の内部電極パターンを形成して
いない外層体となるセラミックグリーンシートとを完全
に密着させて母体積層体を得た。
【0062】この後、内層積層体を形成するセラミック
グリーンシートの厚みt1と内部電極パターンの厚みt2
の比(t2/t1)、セラミックグリーンシートの面積A
1とその上に形成される内部電極パターンの面積A2の比
(A2/A1)を調整し、また、母体積層体については、
内層積層体の厚みt3と外層体の厚みt4の比(t4
3)を調整した試料を作製した。
【0063】次に、この母体積層体を、母体積層体中に
形成された内部電極パターンの長寸方向に対して垂直方
向、および内部電極パターンの長寸方向の間を平行に切
断して電子部品本体成形体を形成した。
【0064】次に、この電子部品本体成形体を空気中、
300℃で脱バイした後、最高温度1260℃で2時間
の条件で焼成し電子部品本体を得た。
【0065】次に、バレル研磨機を用いて、電子部品本
体の稜線部分の面取りを行った後、内部電極層が露出し
た電子部品本体の端面に外部電極ペーストを塗布し、8
00℃で焼付けを行い外部電極が形成された積層セラミ
ックコンデンサを得た。こうして得られた積層セラミッ
クコンデンサは、外形寸法がおおよそ4.5mm×3.
2mm×1mmであった。
【0066】ここでは、内層積層体および外層体の焼成
収縮率は、内層積層体の構成および外層体の構成の積層
体をそれぞれ作製し、個別に焼成して焼成収縮率(SH
1、SHR2)を求めた。
【0067】また、内層積層体を形成するセラミックグ
リーンシートの単体での焼成収縮率SHR3、及び外層
体を形成するセラミックグリーンシートの単体での焼成
収縮率SHR4についても、個別にセラミックグリーン
シートを積層した試料を作製してそれぞれの焼成収縮率
を求めた。
【0068】上記のようにして得られた積層セラミック
コンデンサについて、焼成時および熱衝撃試験時のクラ
ックやデラミネーション等の欠陥の発生数を調べた。焼
成後のクラックは、試料200個を研磨し、研磨面を金
属顕微鏡で観察して欠陥の発生数を確認した。熱衝撃試
験後では、試料300個を340℃の半田槽に2秒間浸
せきして確認した。結果を表1に示した。
【0069】
【表1】
【0070】表1から明らかなように、内層積層体およ
び外層体を構成するセラミックグリーンシート中に含ま
れるバインダ量および内層積層体を構成する内部電極パ
ターンの金属粉末の平均粒径を調整し、また内部電極パ
ターンの厚みt2とセラミックグリーンシートの厚みt1
との比を0.3以上とし、かつ外層体の焼成収縮率から
内層積層体の焼成収縮率を差し引いた値が1%以下であ
る試料No.1〜4、8〜12、14〜22では、焼成
後の欠陥発生数が2/200個以下に、熱衝撃試験後に
おいても7/300個以下に低減できた。
【0071】これらの試料の中で、外層体を形成するセ
ラミックグリーンシートの単体での収縮率をSHR4
内層積層体を形成するセラミックグリーンシートの単体
での収縮率をSHR3との差を2.1%以上とした試料
No.8〜12、14〜22では、焼成後における欠陥
を無くし、熱衝撃試験後での欠陥を4/300個まで低
減できた。さらに、外層体を形成するセラミックグリー
ンシートの単体での収縮率をSHR4と内層積層体を形
成するセラミックグリーンシートの単体での収縮率をS
HR3との差を2.1%以上であり、内部電極パターン
を形成する金属粉末の平均粒径を0.3〜0.5μmと
した試料No.9〜12、15〜17、19、21、2
2では、焼成後および熱衝撃試験後においてクラックが
無かった。この場合、内層積層体の厚みt3と外層体の
厚みt4との厚み比(t4/t3)、および電子部品本体
成形体を構成するセラミックグリーンシートの面積A1
と内部電極パターンの面積A2との比を変えても欠陥は
無かった。
【0072】これに対し、外層体および内層積層体を構
成するセラミックグリーンシート中のバインダ量を同じ
とし、外層体を形成するセラミックグリーンシートの単
体での収縮率をSHR4と内層積層体を形成するセラミ
ックグリーンシートの単体での収縮率をSHR3との差
を1.1%以上とした試料5〜7、13では、焼成後、
熱衝撃試験後にクラックが多発した。
【0073】
【発明の効果】以上詳述した通り、本発明の積層型電子
部品の製法によれば、内層積層体を形成するセラミック
グリーンシートの厚みをt1、内部電極パターンの厚み
をt2としたときに、t2/t1≧0.3の関係を満たす
ように調整し、かつ内層積層体の焼成収縮率をSH
1、外層体の焼成収縮率をSHR2としたとき、SHR
2−SHR1≦1%の関係を満足するように焼成収縮率を
調整することにより、内層積層体および外層体を形成す
るセラミックグリーンシートのみの焼成収縮率を制御す
る場合に比較して、積層型電子部品の内部に発生する応
力を容易に緩和でき、焼成後のデラミネーションやクラ
ックの発生を防止することができる。また、熱衝撃試験
におけるクラックも抑制できる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品の概略断面図である。
【図2】本発明の積層型電子部品を製造するための工程
図である。
【図3】電子部品本体成形体を構成するセラミックグリ
ーンシート上に形成された内部電極パターンを示す概略
図である。
【図4】従来の積層型電子部品の概略断面図である。
【符号の説明】
23、51 セラミックグリーンシート 27、53 内部電極パターン 29 母体積層体 31、55 内層積層体 33、57 外層体 35 電子部品本体成形体

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】セラミック粉末とバインダとを含有してな
    るセラミックグリーンシートと、金属粉末を含有する内
    部電極パターンとを交互に積層してなる内層積層体の積
    層方向上下面に、前記セラミックグリーンシートを複数
    積層してなる外層体が積層された母体積層体を形成する
    工程と、該母体積層体を格子状に切断して電子部品本体
    成形体を形成する工程と、該電子部品本体成形体を焼成
    する工程とを具備する積層型電子部品の製法において、
    前記内層積層体を形成する前記セラミックグリーンシー
    トの厚みをt1、前記内部電極パターンの厚みをt2とし
    たときに、t2/t1≧0.3の関係を満足するととも
    に、前記内層積層体の焼成収縮率をSHR1、前記外層
    体の焼成収縮率をSHR2としたとき、SHR2−SHR
    1≦1%の関係を満足することを特徴とする積層型電子
    部品の製法。
  2. 【請求項2】内層積層体を形成するセラミックグリーン
    シートの単体での収縮率をSHR3、外層体を形成する
    セラミックグリーンシートの単体での収縮率をSHR4
    としたときに、SHR4−SHR3≧1%の関係を満足す
    ることを特徴とする請求項1に記載の積層型電子部品の
    製法。
  3. 【請求項3】導電性ペーストに含まれる金属粉末の平均
    粒径が0.2〜0.5μmの範囲であることを特徴とす
    る請求項1または2に記載の積層型電子部品の製法。
  4. 【請求項4】内層積層体の厚みをt3、外層体の厚みを
    4としたときに、t4/t3≦0.2の関係を満足する
    ことを特徴とする請求項1乃至3のうちいずれか記載の
    積層型電子部品の製法。
  5. 【請求項5】内層積層体のセラミックグリーンシートの
    積層数が100層以上であることを特徴とする請求項1
    乃至4のうちいずれか記載の積層型電子部品の製法。
  6. 【請求項6】電子部品本体成形体を構成するセラミック
    グリーンシートの面積をA1、該セラミックグリーンシ
    ート上に形成される内部電極パターンの面積をA2とし
    たときに、A2/A1≧0.6の関係を満足することを特
    徴とする請求項1乃至5のうちいずれか記載の積層型電
    子部品の製法。
JP2002120813A 2002-04-23 2002-04-23 積層型電子部品の製法 Withdrawn JP2003318060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002120813A JP2003318060A (ja) 2002-04-23 2002-04-23 積層型電子部品の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002120813A JP2003318060A (ja) 2002-04-23 2002-04-23 積層型電子部品の製法

Publications (1)

Publication Number Publication Date
JP2003318060A true JP2003318060A (ja) 2003-11-07

Family

ID=29536931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002120813A Withdrawn JP2003318060A (ja) 2002-04-23 2002-04-23 積層型電子部品の製法

Country Status (1)

Country Link
JP (1) JP2003318060A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216622A (ja) * 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ
US7338854B2 (en) 2003-12-05 2008-03-04 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multilayer ceramic capacitor
JP2009212261A (ja) * 2008-03-04 2009-09-17 Tdk Corp 積層型電子部品の製造方法
US7632427B2 (en) 2004-06-28 2009-12-15 Tdk Corporation Conductive paste and multilayer ceramic electronic device and its method of production
US8773839B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US8773840B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component
US9082556B2 (en) 2009-12-11 2015-07-14 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US9245688B2 (en) 2009-12-11 2016-01-26 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338854B2 (en) 2003-12-05 2008-03-04 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multilayer ceramic capacitor
US7632427B2 (en) 2004-06-28 2009-12-15 Tdk Corporation Conductive paste and multilayer ceramic electronic device and its method of production
JP2006216622A (ja) * 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ
JP4650007B2 (ja) * 2005-02-01 2011-03-16 株式会社村田製作所 積層コンデンサ
JP2009212261A (ja) * 2008-03-04 2009-09-17 Tdk Corp 積層型電子部品の製造方法
US8773839B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US8773840B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component
US9082556B2 (en) 2009-12-11 2015-07-14 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US9245688B2 (en) 2009-12-11 2016-01-26 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor

Similar Documents

Publication Publication Date Title
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
CN1941233B (zh) 叠层型陶瓷电子部件的制造方法
JP4859593B2 (ja) 積層セラミックコンデンサおよびその製法
JP2003318060A (ja) 積層型電子部品の製法
JP2001220224A (ja) 誘電体磁器と積層セラミック電子部品
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP2001230149A (ja) 積層セラミックコンデンサとその製造方法
JP2005044819A (ja) 積層型電子部品の製造方法
JP2004179349A (ja) 積層型電子部品およびその製法
JP4557472B2 (ja) 積層セラミックコンデンサ及びその製法
US20060171099A1 (en) Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
JP4022162B2 (ja) 積層型電子部品およびその製法
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2002289456A (ja) セラミック積層体およびその製法
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JPH10223424A (ja) 積層型インダクタ
JP2005294738A (ja) 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2001338828A (ja) 積層型電子部品
JP2001313225A (ja) 磁器コンデンサ
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP4858233B2 (ja) グリーンシート積層ユニット、電子部品の製造方法、および電子部品
KR100379205B1 (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
JP2003309036A (ja) 積層型電子部品およびその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060907