JP2005044819A - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
JP2005044819A
JP2005044819A JP2003173071A JP2003173071A JP2005044819A JP 2005044819 A JP2005044819 A JP 2005044819A JP 2003173071 A JP2003173071 A JP 2003173071A JP 2003173071 A JP2003173071 A JP 2003173071A JP 2005044819 A JP2005044819 A JP 2005044819A
Authority
JP
Japan
Prior art keywords
particles
conductive
ceramic
conductive particles
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003173071A
Other languages
English (en)
Other versions
JP3956136B2 (ja
Inventor
Masaharu Konoue
正晴 河野上
Kimiharu Anafuto
公治 穴太
Original Assignee
Murata Mfg Co Ltd
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002178710 priority Critical
Priority to JP2003147203 priority
Application filed by Murata Mfg Co Ltd, 株式会社村田製作所 filed Critical Murata Mfg Co Ltd
Priority to JP2003173071A priority patent/JP3956136B2/ja
Publication of JP2005044819A publication Critical patent/JP2005044819A/ja
Application granted granted Critical
Publication of JP3956136B2 publication Critical patent/JP3956136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】クラックやデラミネーション等の構造欠陥が生じることもなく、耐サージ特性や耐フラックス性が良好で且つ良好な電気特性を有する積層型電子部品を製造する。
【解決手段】導電性粒子と熱分解性を有する樹脂粒子とを含有し、前記樹脂粒子の平均粒径は前記導電性粒子の平均粒径に対し0.25〜1.50、前記樹脂粒子の含有量は前記導電性粒子の含有量に対し体積比率で0.5〜1.0の導電性ペーストを作製する。又は、積層体圧着後の内部電極中における導電性粒子の面積率が35〜50%となるように導電性ペーストを作製する。そして、セラミック層の表面に導電性ペーストを塗布して導電体層を形成し、セラミック層と導電体層とが交互になるように積層された積層体を焼成してセラミック焼結体を作製し、積層型電子部品を製造する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は積層型電子部品の製造方法に関し、より詳しくはセラミックグリーン層と導電性ペーストにより形成された導電体層とが積層された積層体を焼成してセラミック焼結体を作製し、積層型インダクタ等の積層型電子部品を製造する積層型電子部品の製造方法に関する。
【0002】
【従来の技術】
積層型のセラミック電子部品は、通常、薄層のセラミックシートの表面に内部電極用導電性ペーストをスクリーン印刷して導電パターンを形成し、斯かる導電パターンの形成されたセラミックシートを所定枚数積層して積層体を形成した後、該積層体に焼成処理を施し、その後外部電極を形成することにより製造している。
【0003】
そして、積層型のセラミック電子部品では、内部電極を構成する導電性材料とセラミック材料の熱膨張係数が異なり、収縮挙動が異なることから焼成時の冷却過程でセラミック素体と内部電極との間で引張応力が発生し、デラミネーション等の構造欠陥が生じ得る。しかも、セラミック材料としてフェライトを使用した場合はインピーダンスやインダクタンスが低下し、電気特性を損なうおそれがある。
【0004】
したがって、内部電極とセラミック素体との間に引張応力を発生させないようにするためには、内部電極とセラミック素体との接触率を低減することが有効と考えられる。
【0005】
そこで、従来より、セラミック素体である磁性体層の内部に複数の間隙を列設すると共に、該間隙内に一定の空隙を有して内部電極である導電体層を埋設し、前記間隙内にて、前記導電体層が占める断面積比の平均値が10〜85%であり、前記間隙内における前記磁性体層と前記導電体層との接触率が50%以下であり、前記導電体層中の空孔面積比の平均値が、1〜50%とした技術が提案されている(特許文献1)。
【0006】
特許文献1では、塗膜最外面に導電性粒子が存在しない領域の面積比が20〜60%となるように混練された導電性ペーストを使用して導電体層を形成し、焼成することにより、間隙内における導電体層の占める断面積比の平均値を10〜85%とし、磁性体層と導電体層との間に意図的に空隙を形成することにより、導電体層の膨張や収縮によって磁性体層が受ける影響を極力低減させ、電気特性の低下するのを回避している。
【0007】
【特許文献1】
特許第2987176号明細書
【0008】
【発明が解決しようとする課題】
しかしながら、上記特許文献1では、上記断面積比の平均値を10〜85%としているが、断面積比を小さくしてゆくと導電体層中の導電性粒子の量が減少し、このため直流抵抗の増加や、サージ電流が負荷された場合に断線し易くなるという問題点があった。特に、斯かる問題点は近年の電子部品の小型化に伴って内部電極の線幅が狭くなることでさらに顕在化している。
【0009】
また、断面積比を小さくすると、空隙容積が拡くなるため、めっき液やフラックスが侵入しやすくなり、これらに含有されるイオウ分等が導電性粒子に悪影響を及ぼし、信頼性低下を招来するという問題点があった。
【0010】
本発明はこのような問題点に鑑みなされたものであって、クラックやデラミネーション等の構造欠陥が生じることもなく、耐サージ特性や耐フラックス性が良好で且つ良好な電気特性を有する信頼性に優れた積層型電子部品を製造することができる積層型電子部品の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明者らは、内部電極とセラミック素体との間の引張応力を抑制すべく鋭意研究したところ、熱分解性を有する樹脂粒子を導電性ペーストに含有させると共に、該樹脂粒子と導電性粒子の平均粒径比や体積比率を所定範囲とすることにより、内部電極の連続性を損なうことなく成形密度を下げることができ、これにより内部電極とセラミック素体との間の界面が圧接状態になるのを極力回避して引張応力を緩和することができ、クラックやデラミネーション等の構造欠陥が発生するのを抑制することができ、電気特性等が良好で、しかもめっき液等の浸入もなく、信頼性の優れた積層型電子部品を製造することができるという知見を得た。
【0012】
本発明はこのような知見に基づきなされたものであって、本発明に係る積層型電子部品の製造方法は、セラミックグリーン層と導電性ペーストにより形成された導電体層とが積層された積層体を焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、前記導電性ペーストが、導電性粒子と熱分解性を有する樹脂粒子とを含有し、前記樹脂粒子の平均粒径は前記導電性粒子の平均粒径に対し0.25〜1.50であり、前記樹脂粒子の含有量は前記導電性粒子に対し体積比率で0.5〜1.0であることを特徴としている。
【0013】
また、本発明の製造方法は、前記樹脂粒子は、前記導電性粒子の焼結温度よりも低温で焼失することを特徴としている。
【0014】
上記製造方法によれば、有機成分が残留炭素として残るのを抑制することができ、空孔発生率を低減させることが可能となる。
【0015】
さらに、本発明者らは、導電体層中における導電性粒子の存在率に着目し、その存在率の評価指標として導電体層中に占める導電性粒子の面積率を使用し、前記引張応力を抑制すべく鋭意研究を行ったところ、セラミック積層体の圧着後における導電体層中の導電性粒子の面積率を所定範囲とすることにより、上述と同様の作用効果を得ることができ、本発明の課題を解決することができるという知見を得た。
【0016】
そこで、本発明に係る積層型電子部品の製造方法は、セラミックグリーン層と、導電性粒子を含有した導電性ペーストで形成された導電体層とが積層された積層体を、圧着し、焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、前記圧着後の前記導電体層中における前記導電性粒子の面積率が、35〜50%であることを特徴としている。
【0017】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照しながら詳説する。
【0018】
図1は本発明に係る積層型電子部品としての積層型インダクタの一実施の形態を示す斜視図であり、図2は積層型インダクタの断面図である。
【0019】
図1及び図2において、本積層型インダクタは、Ni−Zn−Cuフェライト系材料からなるセラミック素体1と、該セラミック素体1の両端部に形成された外部電極2a、2bと、セラミック素体1の内部にコイル状に埋設された内部電極5(5a〜5g)とから構成されている。
【0020】
すなわち、上記積層型インダクタは、セラミック素体1の内部に間隙3a〜3gが列設され、内部電極5a〜5gはセラミック素体1との間に空隙4a〜4g、4a′〜4g′を有するように間隙3a〜3g内に埋設されている。
【0021】
内部電極5aは、具体的には図3に示すように、セラミック素体1に対し圧接状態とならない程度に部分的に接触しており、また、内部電極5aの表面には空孔6…が形成されている。尚、本実施の形態では内部電極5aの一部拡大図で説明したが、他の内部電極5b〜5gについても同様である。
【0022】
また、本積層型インダクタは、図2に示すように、内部電極5aの引き出し部7が一方の外部電極2bと電気的に接続されると共に、内部電極5gの引き出し部8は他方の外部電極2aと電気的に接続されている。さらに、各内部電極5a〜5gは、セラミック素体1の図中、上下方向に形成されたビアホール(不図示)を介して電気的に直列に接続され、時計回り方向に巻回されたコイルパターンを形成している。
【0023】
次に、上記積層型インダクタの製造方法を説明する。
【0024】
まず、以下のようにして導電性ペーストを作製する。
【0025】
すなわち、有機バインダと溶剤との配合比率が、例えば1:9となるように調製して有機ビヒクルを作製し、次いで、該有機ビヒクルに導電性粒子及び熱分解性を有する樹脂粒子を混ぜて3本ロールミルで混練し、導電性ペーストを作製する。
【0026】
ここで、樹脂粒子及び導電性粒子は、樹脂粒子の導電性粒子に対する平均粒径比が0.25〜1.50、樹脂粒子の導電性粒子に対する含有量が体積比率で0.5〜1.0となるように配合する。
【0027】
次に、熱分解性を有する樹脂粒子を使用した理由、樹脂粒子の導電性粒子に対する平均粒径比及び含有量を上記範囲に設定した理由を述べる。
【0028】
(1)熱分解性を有する樹脂粒子を使用した理由
内部電極5は焼成過程で導電性ペーストに含有されている有機成分の脱バインダと導電性粒子の焼結によって収縮するが、脱バインダ過程で有機成分が残留炭素として残った場合、その後に行われる高温下での焼成処理で内部電極5中の残留炭素が気化膨張して空孔6を形成し、前記内部電極5は空孔6を伴ってセラミック素体1を押圧する勢いで膨張する。そしてその結果、セラミック素体1と内部電極5の界面が圧接状態となり、酸素の拡散が阻害されるため該酸素が界面に残留し、内部電極5とセラミック素体1とは酸素を介して強固に化学結合し、引張応力が発生する。
【0029】
換言すると、界面が圧接状態にならないようにすることにより、前記酸素は界面に留まることなく外方へと拡散し、化学結合力が弱くなり、引張応力も緩和され、クラックやデラミネーション等の構造欠陥の発生を回避し得る。そして、界面が圧接状態になるのを極力回避するためには、セラミック素体1と内部電極5との間に空隙4、4′を形成する必要がある。
【0030】
そして、このような空隙4、4′を形成するためには、導電性粒子が焼結する以前に樹脂粒子の焼失を開始させ、或いは完全に消失させ、導電性ペーストの焼結がセラミック素体1の焼結よりも早く完了させる必要がある。すなわち、例えば、導電性粒子としてAg粒子を使用した場合は、Agの焼結温度は300〜500℃であるので、樹脂粒子はAgの焼結温度である300〜500℃以下の低温で少なくとも焼失を開始させる必要がある。つまり、樹脂粒子としては、斯かる導電性粒子の焼結を阻害しない熱分解性の良好なものを使用する必要がある。
【0031】
そこで、本実施の形態では、熱分解性を有する樹脂粒子を使用することにしている。
【0032】
そして、このような熱分解性を有する樹脂として、例えばアクリル樹脂、メタクリル樹脂、ポリプロピレン樹脂、ポリエチレン樹脂、ポリスチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリイソブチレン樹脂、ポリエチレングリコール樹脂等を使用することができる。
【0033】
尚、圧縮強さが70MPa以上の樹脂を用いた場合は、セラミックグリーンシートを圧着する工程で樹脂粒子の潰れを抑制することができ、より高い電気特性を得ることができるため、特に好ましい。圧縮強さが70MPa以上の樹脂としては、例えば、ポリメタクリル酸メチル(PMMA)樹脂や、ポリスチレン樹脂等を使用することができる。これら樹脂のASTM試験法D695による圧縮強さは、例えばPMMA樹脂が73〜125MPa、ポリスチレン樹脂が82〜89MPaである。
【0034】
(2)樹脂粒子の導電性粒子に対する平均粒径比
比重の軽い樹脂粒子を導電性粒子と混合させることにより成形密度が下がるため、内部電極5の収縮量を大きくすることができ、これにより内部電極5とセラミック素体1との間に空隙4、4′を形成することができる。
【0035】
しかしながら、樹脂粒子の平均粒径が導電性粒子の平均粒径に対し0.25未満になると、樹脂粒子の粒径が導電性粒子の粒径に対して相対的に小さくなりすぎ、このため樹脂粒子が導電性粒子の隙間に入り込んで成形密度を下げることができず、所望の高収縮を得ることができない。
【0036】
一方、樹脂粒子の平均粒径が導電性粒子の平均粒径に対し1.5を超えると、樹脂粒子が相対的に大きくなりすぎ、このため導電性粒子同士が接触できなくなって該導電性粒子が島状に焼結してしまい、内部電極5の連続性が低下する。
【0037】
そこで、本実施の形態では、樹脂粒子の平均粒径を、導電性粒子の平均粒径に対し0.25〜1.5、好ましくは0.6〜1.0となるようにしている。
【0038】
このように樹脂粒子の平均粒径は、使用する導電性粒子の平均粒径との関係から決定されるが、内部電極5の連続性を考慮すると、導電性粒子は内部電極5中に均一に分散させるのが好ましく、導電性粒子の平均粒径としては、1.0〜4.0μm、好ましくは1.0〜2.0μmが望ましく、したがって樹脂粒子の平均粒径としては、0.25〜6.0μm、好ましくは0.25〜3.0μmが望ましい。
【0039】
すなわち、導電性粒子の平均粒径が1.0μm未満になると導電性粒子が微細になりすぎて凝集し、均一に分散し難くなり、また焼成処理で導電性粒子が拡散し易くなる。一方、導電性粒子の平均粒径が4.0μmを超えると内部電極5の厚み方向に導電性粒子のみ又は樹脂粒子のみが配されたり、或いは導電性粒子又は樹脂粒子の一方が極端に少ない部分が生じ、均一な分散が損なわれ、このため所望の高収縮が得られなかったり、内部電極5の連続性が低下する。
【0040】
したがって、導電性粒子の平均粒径としては、上述したように1.0〜4.0μm、好ましくは1.0〜2.0μmが望ましく、樹脂粒子の平均粒径としては0.25〜6.0μm、好ましくは0.25〜3.0μmが望ましい。
【0041】
(3)樹脂粒子の導電性粒子に対する体積比率
樹脂粒子の含有量が、導電性粒子の含有量に対し体積比率で0.5未満になると、導電性ペースト中に含有される樹脂粒子も過度に少なくなり、上記(2)と同様、成形密度を下げることができず、所望の高収縮を得ることができない。
【0042】
一方、樹脂粒子の含有量が、導電性粒子に対し体積比率で1.0を超えると樹脂粒子が多くなり過ぎ、このため導電性粒子同士が接触できなくなって導電性粒子が島状に焼結してしまい、内部電極5の連続性が低下する。
【0043】
そこで、本実施の形態では、樹脂粒子の含有量を導電性粒子の含有量に対し体積比率で0.5〜1、好ましくは0.65〜0.85となるようにしている。
【0044】
また、本実施の形態では、樹脂粒子及び導電性粒子の含有量総計が30〜60vol%となるように導電性ペーストを調製している。
【0045】
すなわち、導電性ペーストは、上述したように導電性粒子と樹脂粒子と有機ビヒクルとから構成されるが、固形分である樹脂粒子及び導電性粒子の含有量総計が60vol%を超えると有機ビヒクルの含有量が少なくなりすぎてペースト状とすることができない。
【0046】
一方、樹脂粒子及び導電性粒子の含有量総計が30vol%未満になると有機ビヒクルの含有量が多くなりすぎ、ペーストを作製することができても、塗布したときに電極パターンを所定膜厚とすることができなくなるおそれがある。
【0047】
そこで、本実施の形態では樹脂粒子及び導電性粒子の含有量総計を30〜60vol%、好ましくは40〜53vol%となるように導電性ペーストを調製している。
【0048】
尚、導電性粒子としては、導電性を有していれば特に限定されるものではなく、Ag、Pd、Pt、Au、Ni、Cuや、これらの2種又は2種以上の合金を使用することができる。
【0049】
また、有機ビヒクルに含有される有機バインダとしてはエチルセルロース樹脂、アクリル樹脂、ブチラール樹脂等を使用することができ、溶剤としてはα−テルピネオール、テトラリン、ブチルカルビトール等を使用することができる。
【0050】
そして、このように導電性ペーストを作製する一方で、NiO、CuO、ZnO、Fe等のフェライト系材料を所定量秤量し、これら秤量物をボールミルに投入して湿式で混合粉砕し、その後乾燥・仮焼を行う。
【0051】
次に、この仮焼物を再度ボールミルで十分に湿式粉砕し、乾燥して仮焼粉末を作製し、この後、該仮焼粉末をバインダ、可塑剤、分散剤と混合させ、溶剤中に分散させてセラミックスラリーを調製し、該セラミックスラリーをドクターブレード法等によりシート状に成形してセラミックグリーンシートを作製する。
【0052】
次に、セラミックシート上の所定位置にビアホールを貫設し、該セラミックグリーンシートの表面に上記導電性ペーストをスクリーン印刷して所定コイルパターンを形成する。
【0053】
そしてこの後、コイルパターンの形成されたセラミックグリーンシートをビアホールを介して電気的に直列接続可能となるように複数枚積層して積層体を形成すると共に、コイルパターンの形成されていないセラミックグリーンシートで前記積層体を挟持して圧着し、圧着ブロックを作製する。
【0054】
次いで、圧着ブロックを所定サイズに切断した後、所定温度(例えば、500℃以下)で脱バインダ処理を行った後、所定温度(例えば、800〜900℃)で焼成処理を行ない、セラミック焼結体を作製する。
【0055】
尚、脱バインダ処理では、導電性粒子の焼結温度(例えば300℃)よりも低温(例えば、150℃)で樹脂粒子の焼失が始まるため、樹脂粒子が抜けたところが空孔となり、有機成分の脱バインダ処理が促進され、500℃以上の焼成温度で炭素成分は残存することなく蒸発揮散する。
【0056】
次いで、該セラミック焼結体にバレル研磨を施した後、該セラミック焼結体の両端部に導電性ペーストを塗布、焼き付けて外部導電部を形成する。
【0057】
そしてこの後、電解めっきを施して外部導電部の表面にニッケル皮膜及びスズ皮膜を順次作製して外部電極2a、2bを形成し、これにより積層型インダクタが製造される。
【0058】
このように本実施の形態では、熱分解性を有する樹脂粒子を含有し、樹脂粒子の導電性粒子に対する平均粒径比が0.25〜1.50、体積比率が0.50〜1.0に配合された導電性ペーストを使用して内部電極5を形成することにより、(1)間隙3における内部電極5の占有比率の平均値が、前記間隙3に対し断面積比で86〜99%、(2)空孔面積の内部電極表面積に対する比率、すなわち空孔面積比の平均値が0.1〜10%、(3)間隙3内の内部電極5とセラミック素体1との接触率が60%以下となり、これにより断面積比を大きくしてもデラミネーションやクラック等の構造欠陥が生じることもなく、電気特性が低下するのを防止することができ、しかも、内部電極5の連続性を良好なものとすることができ、めっき液やフラックスが空隙4、4′に侵入するのを防ぐことができ、信頼性に優れた積層型インダクタを得ることができる。
【0059】
次に、断面積比、空孔面積比、及び接触率を上述の範囲とする意義について説明する。
【0060】
(1)断面積比
断面積比が86%未満になると間隙3内で空隙4、4′の容積が大きくなりすぎ、このため内部電極5の膜厚が薄くなって必然的に導電性粒子量が少なくなり、島状に焼結して該内部電極5の連続性が低下する。そしてその結果、直流抵抗が増加したり、耐サージ特性の低下を招来し、まためっき液やフラックスが浸入するおそれが生じて信頼性低下を招く。
【0061】
一方、前記断面積比が99%を超えると、それに伴って内部電極5とセラミック素体1との接触率も増加し、内部電極5とセラミック素体1との間に引張応力が発生してインダクタンスやインピーダンス等の電気特性が低下し、クラック等の構造欠陥も発生し易くなる。
【0062】
すなわち、前記断面積比を86〜99%とすることにより、内部電極5の連続性を確保できると共に、構造欠陥が発生するのを回避することが可能となる。
【0063】
(2)空孔面積比
脱バインダ処理等により内部電極5には不可避的に空孔が形成されるが、空孔面積比が10%を超える場合は、脱バインダ処理及び焼成処理で残留炭素が気化膨張して空孔を形成し、斯かる空孔を伴ってセラミック素体1を押圧し、内部電極5とセラミック素体1とが圧接状態になる。
【0064】
したがって、空孔面積比を0.1〜10%とすることにより、内部電極5とセラミック素体1とが圧接状態になるのを極力回避することができる。
【0065】
(3)接触率
引張応力の発生を抑制する観点からは、断面積比が大きくなっても内部電極5とセラミック素体1との間の接触率は、極力低い方が望ましい。すなわち、接触率が60%を超えると内部電極5とセラミック素体1との接触長が長くなって引張応力が発生し易くなり、電気特性の低下や構造欠陥を招来するおそれがある。
【0066】
すなわち、接触率を60%以下とすることにより、引張応力が緩和され、電気特性の低下や構造欠陥の発生を極力回避することができる。
【0067】
このように本実施の形態では、熱分解性を有する樹脂粒子と導電性粒子との平均粒径比が0.25〜1.50、前記樹脂粒子と導電性粒子との体積比率が0.50〜1.0に調製された導電性ペーストを使用して内部電極5を形成しているので、得られた積層型インダクタは、前記断面積比が86〜99%、前記空孔面積比が0.1〜10%、前記接触率が60%以下となり、これにより内部電極5とセラミック素体1の界面が圧接状態になるのを回避することができ、引張応力の発生が抑制される。そして、構造欠陥が発生したり電気特性が低下するのを防止することができると共に、内部電極5の連続性低下を回避することができ、且つめっき液やフラックスが空隙4、4′に侵入するのを防ぐことができ、信頼性に優れた積層型インダクタを得ることができる。
【0068】
また、上記実施の形態では、樹脂粒子の導電性粒子に対する平均粒径比及び含有量を上記所定範囲に設定し、これにより内部電極5の連続性を損なうことなく、かつめっき液やフラックスが空隙4、4′に侵入するのを防ぎつつ引張応力を緩和しているが、導体層中の導電性粒子の面積率を制御することによっても同様の作用効果を得ることができ、所期の目的を達成することができる。
【0069】
すなわち、上述したように積層型インダクタは、コイルパターンの形成されたセラミックグリーンシートの積層体をコイルパターンの形成されていないセラミックグリーンシートで挟持して圧着し、圧着ブロックを形成しているが、この場合、圧着後の内部電極5を形成する導体層中の導電性粒子の面積率を35〜50%となるように導電性ペーストを作製することにより、所期の目的を達成することができる。
【0070】
ここで、導体層中における導電性粒子の面積率が、35〜50%となるようにしたのは以下の理由による。
【0071】
前記導電性粒子の面積率が35%未満になると、導電性粒子同士が接触できなくなって、該導電性粒子が島状に焼結してしまい、内部電極5の連続性が低下する。一方、前記導電性粒子の面積率が50%を超えると、導電性粒子が量的に多くなり過ぎて成形密度を下げることができなくなり、所望の高収縮を得ることができない。
【0072】
そこで、本実施の形態では、圧着後の導電体層中における導電性粒子の面積率を、35%〜50%となるようにしている。
【0073】
尚、前記面積率は、圧着時の圧力、温度、導電性粒子と有機ビヒクルとの含有比率、導電性ペースト中への樹脂粒子の混入、樹脂粒子の硬さ等を適宜設定することにより、容易に制御することができる。
【0074】
本発明は上記実施の形態に限定されるものではない。上記実施の形態ではセラミック材料としてフェライト系材料を使用したが、ガラス粉末材料やその他のセラミック材料に適用できるのはいうまでもなく、したがって積層型インダクタ以外の電子部品、例えば積層型セラミックコンデンサ等にも適用できるのはいうまでもない。
【0075】
また、上記実施の形態では、セラミックグリーンシートを複数枚積層するシート工法を使用したが、例えば印刷工法等、その他の工法を使用できるのはいうまでもない。
【0076】
【実施例】
次に、本発明の実施例を具体的に説明する。
【0077】
(実施例1)
本発明者らは、まず、NiO、CuO、ZnO、Fe等のフェライト系材料を所定量秤量した後、粉砕媒体として直径1mmのPSZ(部分安定化ジルコニア)が内有されたボールミルに前記秤量物を投入して湿式で混合粉砕してスラリー状粉末とし、該スラリー状粉末をPSZと分離した後、スプレードライヤで乾燥し、温度650℃で2時間仮焼し、仮焼物を作製した。
【0078】
次に、該仮焼物を前記ボールミルに再投入して十分に湿式で粉砕し、スプレードライヤで乾燥して仮焼粉末を作製した。
【0079】
次に、この仮焼粉末にバインダとしてポリビニルブチラール、可塑剤としてジブチルフタレート、分散剤としてポリカルボン酸アンモニウム塩、溶剤としてトルエン及びエチルアルコールを加えて混合し、セラミックスラリーを調製し、次いで、該セラミックスラリーをドクターブレード法によりシート状に成形し、厚さ50μmの磁性体シート(セラミックグリーンシート)を作製した。
【0080】
一方、以下のようにして導電性ペーストを作製した。
【0081】
すなわち、まず、溶剤としてα−テルピネオールを使用し、有機バインダとしてエチルセルロース樹脂を使用し、エチルセルロース樹脂とα−テルピネオールとの比が10vol%:90vol%となるようにエチルセルロース樹脂をα−テルピネオールに溶解させて有機ビヒクルを作製した。
【0082】
次いで、平均粒径が1.5μmのAg粒子と、平均粒径が1.0μmのポリアクリル酸エステル樹脂(以下、単に「樹脂粒子」という)を用意し、Ag粒子の含有量が23vol%、樹脂粒子の含有量が17vol%となるようにAg粒子及びアクリル樹脂を有機ビヒクル(エチルセルロース樹脂:α−テルピネオール=6vol%:54vol%)と共に3本ロールミルで十分に混練し、導電性ペーストを作製した。
【0083】
次に、内部電極同士が電気的に直列接続可能となるようにレーザ加工機を使用してビアホールを形成し、前記導電性ペーストを使用して電極パターンをスクリーン印刷し、膜厚40μm、線幅120μmのコイルパターンを形成した。尚、膜厚はレーザ変位計で測定した。
【0084】
そしてこの後、コイルパターンの形成された磁性体シートを複数枚積層して積層体を形成すると共に、コイルパターンの形成されていない磁性体シートで前記積層体を挟持し、9.8×10Pa(1000kgf/cm)で圧着し、圧着ブロックを作製した。
【0085】
次に、前記圧着ブロックを所定サイズに切断した後、温度500℃以下で脱バインダ処理を行い、温度870℃で焼成処理を行ってセラミック焼結体(セラミック素体)を作製した。
【0086】
さらに、本発明者らは、Ag粉末にガラスフリット及び有機ビヒクルを加えて分散させた外部電極用Agペーストを別途作製すると共に、前記セラミック焼結体をバレル研磨し、該セラミック焼結体の両端部に外部電極用Agペーストを塗布、700℃で焼き付け、外部導電部とした。
【0087】
そしてこの後、周知の電解めっきを施して導電部の表面にニッケル皮膜及びスズ皮膜を順次作製して外部電極を形成し、これにより大きさが縦1.6mm、横
0.8mm、厚み0.8mmの積層型インダクタを製造した。
【0088】
(実施例2)
導電性ペースト中のAg粒子の含有量を20vol%、樹脂粒子の含有量を20vol%とした以外は、実施例1と同様の方法・手順で実施例2の積層型インダクタを作製した。
【0089】
(実施例3)
導電性ペースト中のAg粒子の含有量を26vol%、樹脂粒子の含有量を14vol%とした以外は、実施例1と同様の方法・手順で実施例3の積層型インダクタを作製した。
【0090】
(実施例4)
導電性ペースト中のAg粒子の平均粒径を1.0μm、含有量を26vol%、樹脂粒子の平均粒径を0.7μm、含有量を14vol%とした以外は、実施例1と同様の方法・手順で実施例4の積層型インダクタを作製した。
【0091】
(実施例5)
導電性ペースト中のAg粒子の平均粒径を2.0μm、含有量を24vol%、樹脂粒子の平均粒径を1.5μm、含有量を16vol%とした以外は、実施例1と同様の方法・手順で実施例5の積層型インダクタを作製した。
【0092】
(実施例6)
導電性ペースト中のAg粒子の平均粒径を1.2μm、樹脂粒子の平均粒径を0.3μmとした以外は、実施例1と同様の方法・手順で実施例6の積層型インダクタを作製した。
【0093】
(実施例7)
導電性ペースト中のAg粒子の平均粒径を1.2μm、樹脂粒子の平均粒径を1.8μmとした以外は、実施例1と同様の方法・手順で実施例7の積層型インダクタを作製した。
【0094】
(比較例1)
導電性ペースト中のAg粒子の含有量を18vol%、樹脂粒子の含有量を22vol%とした以外は、実施例1と同様の方法・手順で比較例1の積層型インダクタを作製した。
【0095】
(比較例2)
導電性ペースト中のAg粒子の含有量を35vol%、樹脂粒子の含有量を5vol%とした以外は、実施例1と同様の方法・手順で比較例2の積層型インダクタを作製した。
【0096】
(比較例3)
導電性ペースト中の樹脂粒子の平均粒径を0.3μmとした以外は、実施例1と同様の方法・手順で比較例3の積層型インダクタを作製した。
【0097】
(比較例4)
導電性ペースト中の樹脂粒子の平均粒径を2.6μmとした以外は、実施例1と同様の方法・手順で比較例4の積層型インダクタを作製した。
【0098】
(比較例5)
導電性ペースト中のAg粒子の含有量を28vol%、樹脂粒子の含有量を12vol%とした以外は、実施例1と同様の方法・手順で比較例5の積層型インダクタを作製した。
【0099】
次に、本発明者らは、各試験片(実施例及び比較例)を鏡面研磨した後、集束イオンビーム装置(FIB;Focused Ion Beam)(セイコーインスルメンツ社製SMI−9200)で各試験片を加工し、加工面をFIBに内蔵されている走査型イオン顕微鏡(SIM;Scanning Ion Microscopy)で観察し、その観察像を画像処理して断面積比、空孔面積比、接触率を測定した。
【0100】
尚、観察箇所は各試験片の内部電極の引き出し部、引き出し部と反対側に位置する内部電極の端部、内部電極中央部の3点において、縦100μm×横100μmの範囲で測定し、平均値を算出した。
【0101】
また、内部電極中におけるAg粒子の面積率(以下、単に「Ag粒子の面積率」という)を以下の方法で求めた。
【0102】
すなわち、各実施例及び比較例について、圧着ブロックを所定サイズに切断して得たチップを破断し、SEM(Secondary Electron Microscope)(JEOL社製JSM−5310)で組成像を観察し、内部電極中央部から任意に選定した3点において、縦20μm×横25μmの範囲で測定し、平均値を算出して求めた。
【0103】
また、1MHzのインダクタンス及び100MHzのインピーダンスをRFインピーダンスアナライザ(ヒューレット・パッカード社製HP4291A)で測定した。
【0104】
また、各試験片を100個づつ使用してサージ試験、及び耐水溶性フラックス試験を行い、また構造欠陥の有無を調べた。
【0105】
尚、サージ試験は、30kVのサージ電流を通電し、断線率を算出して評価した。
【0106】
また、耐水溶性フラックス試験は、以下のようにして行った。
【0107】
すなわち、各試験片の裏面に接着剤を塗布し、各試験片を所定寸法の基板に貼着し、該基板を温度150℃に調整したオーブンに20分間入れて接着剤を硬化させ、この後、基板を水溶性フラックスに浸漬し、フローはんだ付けを行い、次いで、水洗浄・乾燥を行った後、常温にて500時間放置し、放置前後の直流抵抗の変化が±0.1Ω以内の試験片を良品と判断して評価した。
【0108】
また、構造欠陥は、鏡面研磨した断面を実体顕微鏡で観察し、クラックやデラミネーションの発生有無を観察し、評価した。
【0109】
表1は各試験片について導電性ペーストの主な仕様、導電性粒子に対する樹脂粒子の平均粒径比、導電性粒子に対する樹脂粒子の体積比率、Ag粒子の面積率、断面積比、空孔面積比、及び接触率を夫々示し、表2はインダクタンス、インピーダンス、サージ試験、フラックス試験、及び構造欠陥発生率の結果を夫々示している。
【0110】
【表1】
【0111】
【表2】
この表1及び表2から明らかなように比較例1は、体積比率が1.22と大きく、またAg粒子の面積率が30%と小さく、したがって内部電極に含まれているAg粒子が量的に少ないため、内部電極が島状に焼結して内部電極の連続性が低下し、耐サージ試験で断線率が16%となり、また耐水溶性フラックス試験で不良品が22%となって直流抵抗の増加することが確認された。
【0112】
また、比較例2は、体積比率が0.14と小さく、またAg粒子の面積率が66vol%と大きく、したがって樹脂粒子の含有量が過度に少ないため、内部電極とセラミック素体とが圧接状態となる箇所が多く、このため内部電極とセラミック素体との間の引張応力が大きく、インダクタンスやインピーダンス等の電気特性の低下が認められ、構造欠陥が11%発生した。
【0113】
比較例3は、平均粒径比が0.20と小さいため樹脂粒子が導電性粒子の隙間に入り込み、またAg粒子の面積率も55%と大きく、このため成形密度を下げることができず、内部電極とセラミック素体とが圧接状態となる箇所が多くなり、その結果内部電極とセラミック素体との間の引張応力が大きく、インダクタンスやインピーダンス等の電気特性の低下が認められ、構造欠陥が3%発生した。
【0114】
比較例4は、平均粒径比が1.73と大きく、またAg粒子の面積率が33%と小さく、このため導電性粒子同士が接触できなくなって導電性粒子が島状に焼結し、その結果内部電極の連続性が低下し、耐サージ試験で断線が生じ、また耐水溶性フラックス試験で不良品が発生し、直流抵抗の増加することが確認された。
【0115】
比較例5は、体積比率が0.43と小さく、Ag粒子の面積率が55%と大きく、したがって樹脂粒子の含有量が少ないため、内部電極とセラミック素体とが圧接状態となる箇所が多く、このため内部電極とセラミック素体との間の引張応力が大きく、インダクタンスやインピーダンス等の電気特性の低下や構造欠陥の発生が認められた。
【0116】
これに対して実施例1〜7は、平均粒径比が0.25〜1.50、体積比率が0.54〜1.00であり、またAg粒子の面積率が35〜50%であるので、インダクタやインピーダンス等の電気特性が良好であり、耐サージ試験や耐フラックス試験の結果も良好であり、構造欠陥も生じないことが確認された。尚、これら実施例1〜7は、断面積比が86〜99%、空孔面積比が0.1〜5.0%、接触率が30%以下であり、断面積比、空孔面積比及び接触率が前記範囲とされた積層型インダクタは、インダクタンスやインピーダンス等の電気特性が良好であり、耐サージ試験や耐フラックス試験の結果も良好であり、構造欠陥も生じないことが確認された。
【0117】
また、本発明者らは、図4に示すように、実施例1と比較例2について、インピーダンス特性、及びインピーダンスを構成する抵抗RとリアクタンスXの特性を測定した。図中。横軸は周波数F(MHz)を示し、縦軸はインピーダンスZ(=R+jX)(Ω)を示している。
【0118】
この図4から明らかなように、実施例1は比較例2に比べて特性の優れていることが確認された。
【0119】
【発明の効果】
以上詳述したように本発明に係る積層型電子部品の製造方法は、セラミックグリーン層と導電性ペーストにより形成された導電体層とが積層された積層体を焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、前記導電性ペーストが、導電性粒子と熱分解性を有する樹脂粒子とを含有し、前記樹脂粒子の平均粒径は前記導電性粒子の平均粒径に対し0.25〜1.50であり、前記樹脂粒子の含有量は前記導電性粒子に対し体積比率で0.5〜1.0であるので、熱分解性を有する樹脂粒子の混入により圧着時の成形密度を下げることができて気化膨張が抑制されて引張応力が緩和され、これにより内部電極とセラミック素体との界面が圧接状態となるのを回避することが可能となり、内部電極の連続性を向上させることができ、クラックやデラミネーション等の構造欠陥が生じることもなく、耐サージ特性や耐フラックス性が良好で且つ良好な電気特性を有する信頼性に優れた積層型電子部品を製造することができる。
【0120】
また、前記樹脂粒子は、前記導電性粒子の焼結温度よりも低温で焼失するので、有機成分が残留炭素として残るのを抑制され、空孔発生率を低減させることが可能となる。
【0121】
また、本発明に係る積層型電子部品は、セラミックグリーン層と、導電性粒子を含有した導電性ペーストで形成された導電体層とが積層された積層体を、圧着し、焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、前記圧着後の前記導電体層中における前記導電性粒子の面積率が、35〜50%であるので、上述と同様、内部電極の連続性を向上させることができ、クラックやデラミネーション等の構造欠陥が生じることもなく、耐サージ特性や耐フラックス性が良好で且つ良好な電気特性を有する信頼性に優れた積層型電子部品を製造することができる。
【図面の簡単な説明】
【図1】本発明に係る積層型電子部品としての積層型インダクタの一実施の形態を示す斜視図である。
【図2】上記積層型インダクタの縦断面図である。
【図3】図2のA部拡大断面図である。
【図4】本発明実施例1のインピーダンス特性を比較例2と共に示した図である。
【符号の説明】
1 セラミック素体
3 間隙
4 空隙
4′ 空隙
5 内部電極

Claims (3)

  1. セラミックグリーン層と、導電性ペーストにより形成された導電体層とが積層された積層体を焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、
    前記導電性ペーストが、導電性粒子と熱分解性を有する樹脂粒子とを含有し、前記樹脂粒子の平均粒径は前記導電性粒子の平均粒径に対し0.25〜1.50であり、前記樹脂粒子の含有量は前記導電性粒子の含有量に対し体積比率で0.5〜1.0であることを特徴とする積層型電子部品の製造方法。
  2. 前記樹脂粒子は、前記導電性粒子の焼結温度よりも低温で焼失することを特徴とする請求項1記載の積層型電子部品の製造方法。
  3. セラミックグリーン層と、導電性粒子を含有した導電性ペーストで形成された導電体層とが積層された積層体を、圧着し、焼成してセラミック焼結体を作製し、積層型電子部品を製造する積層型電子部品の製造方法において、
    前記圧着後の前記導電体層中における前記導電性粒子の面積率が、35〜50%であることを特徴とする積層型電子部品の製造方法。
JP2003173071A 2002-06-19 2003-06-18 積層型インダクタの製造方法 Active JP3956136B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002178710 2002-06-19
JP2003147203 2003-05-26
JP2003173071A JP3956136B2 (ja) 2002-06-19 2003-06-18 積層型インダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003173071A JP3956136B2 (ja) 2002-06-19 2003-06-18 積層型インダクタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005181437A Division JP4020131B2 (ja) 2002-06-19 2005-06-22 積層型電子部品

Publications (2)

Publication Number Publication Date
JP2005044819A true JP2005044819A (ja) 2005-02-17
JP3956136B2 JP3956136B2 (ja) 2007-08-08

Family

ID=34279442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003173071A Active JP3956136B2 (ja) 2002-06-19 2003-06-18 積層型インダクタの製造方法

Country Status (1)

Country Link
JP (1) JP3956136B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034824A1 (ja) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法
WO2010026825A1 (ja) * 2008-09-04 2010-03-11 株式会社村田製作所 積層コイル部品およびその製造方法
WO2010035559A1 (ja) * 2008-09-24 2010-04-01 株式会社村田製作所 積層コイル部品
JP2014045081A (ja) * 2012-08-27 2014-03-13 Tdk Corp 積層型コイル部品
JP2019125605A (ja) * 2018-01-11 2019-07-25 株式会社村田製作所 積層コイル部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560765B2 (ja) * 2003-12-05 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法
KR20150080738A (ko) * 2014-01-02 2015-07-10 삼성전기주식회사 적층형 인덕터의 제조방법
KR20150139268A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 적층형 인덕터의 제조방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5195758B2 (ja) * 2007-09-14 2013-05-15 株式会社村田製作所 積層コイル部品およびその製造方法
WO2009034824A1 (ja) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法
USRE46353E1 (en) 2007-09-14 2017-03-28 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JPWO2009034824A1 (ja) * 2007-09-14 2010-12-24 株式会社村田製作所 積層コイル部品およびその製造方法
USRE45645E1 (en) 2007-09-14 2015-08-04 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
US8004383B2 (en) 2007-09-14 2011-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JP5229323B2 (ja) * 2008-09-04 2013-07-03 株式会社村田製作所 積層コイル部品およびその製造方法
WO2010026825A1 (ja) * 2008-09-04 2010-03-11 株式会社村田製作所 積層コイル部品およびその製造方法
KR101215923B1 (ko) 2008-09-04 2012-12-27 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품 및 그 제조 방법
JP5195904B2 (ja) * 2008-09-24 2013-05-15 株式会社村田製作所 積層コイル部品
JPWO2010035559A1 (ja) * 2008-09-24 2012-02-23 株式会社村田製作所 積層コイル部品
US7889044B2 (en) 2008-09-24 2011-02-15 Murata Manufacturing Co., Ltd. Multilayer coil component
WO2010035559A1 (ja) * 2008-09-24 2010-04-01 株式会社村田製作所 積層コイル部品
JP2014045081A (ja) * 2012-08-27 2014-03-13 Tdk Corp 積層型コイル部品
JP2019125605A (ja) * 2018-01-11 2019-07-25 株式会社村田製作所 積層コイル部品

Also Published As

Publication number Publication date
JP3956136B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100539489B1 (ko) 적층형 전자부품의 제조방법
JP4403488B2 (ja) 導電性ペースト及び積層型電子部品
JP3956136B2 (ja) 積層型インダクタの製造方法
JP3775366B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4020131B2 (ja) 積層型電子部品
WO2011024582A1 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP2005294725A (ja) 積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP2003318060A (ja) 積層型電子部品の製法
JP4433162B2 (ja) セラミックスラリー、セラミックスラリーの製造方法、及び積層セラミック電子部品の製造方法
JP3561115B2 (ja) 導電性ペーストおよび積層セラミックコンデンサ
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2005310694A (ja) 導電性ペースト及び積層セラミック電子部品の製造方法
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2004071493A (ja) 導電性ペーストおよび電子部品
JP2004111728A (ja) 積層セラミック電子部品およびこれに用いる内部電極ペースト
JP4548897B2 (ja) 導電性ペーストおよび積層型電子部品並びにその製法
JP4427966B2 (ja) 積層セラミック電子部品およびその製造方法
JP4560765B2 (ja) 積層型電子部品の製造方法
JP5459951B2 (ja) セラミックスラリーの製造方法
JP4442264B2 (ja) 内部電極用導電性ペースト及び積層セラミック電子部品
JP2001307941A (ja) 端子電極ペーストおよび積層セラミックコンデンサの製造方法
JPH11185527A (ja) 導電性ペーストおよび電子部品
JP4374858B2 (ja) セラミックグリーンシートとその製造方法およびそれを用いた積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Ref document number: 3956136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7