WO2011024582A1 - 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサの製造方法および積層セラミックコンデンサ Download PDF

Info

Publication number
WO2011024582A1
WO2011024582A1 PCT/JP2010/062213 JP2010062213W WO2011024582A1 WO 2011024582 A1 WO2011024582 A1 WO 2011024582A1 JP 2010062213 W JP2010062213 W JP 2010062213W WO 2011024582 A1 WO2011024582 A1 WO 2011024582A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric ceramic
temperature
ceramic capacitor
dielectric
main component
Prior art date
Application number
PCT/JP2010/062213
Other languages
English (en)
French (fr)
Inventor
真 松田
中村　友幸
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to KR1020127004094A priority Critical patent/KR101343091B1/ko
Priority to CN201080037103.5A priority patent/CN102483993B/zh
Priority to JP2011528709A priority patent/JP5316642B2/ja
Publication of WO2011024582A1 publication Critical patent/WO2011024582A1/ja
Priority to US13/403,019 priority patent/US8609564B2/en
Priority to US14/063,000 priority patent/US20140043725A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Definitions

  • the present invention relates to a method for manufacturing a multilayer ceramic capacitor and a multilayer ceramic capacitor, and more particularly, an improvement in a method for manufacturing a multilayer ceramic capacitor, and a BaTiO 3 dielectric used in a multilayer ceramic capacitor suitable for the improved manufacturing method. It relates to improvements in the composition of ceramics.
  • the rate of temperature increase in the firing step is set to 500 ° C./hour to 5000 ° C./hour, so that electrode breakage is suppressed and the electrode thickness is set to 0.8 to 1 ⁇ m. Realized.
  • the temperature rise rate is 700 ° C. to 1100 ° C. in the temperature raising process during firing, the temperature rising rate is 500 ° C./hour or higher, and the oxygen partial pressure in the atmosphere is 1100 ° C. or higher. and 10 -8 atm or less, by the oxygen partial pressure and 10 -8 atm or more at 1100 ° C. the following part of the cooling process, to suppress structural defects such as cracks, the reliability of the obtained multilayer ceramic capacitor I try to increase it.
  • Patent Document 3 Korean Patent Laid-Open No. 10-2006-0135249 (Patent Document 3), by raising the temperature at a rate of temperature increase of 10 ° C./second to a temperature 20 ° C. lower than the maximum temperature, suppression of electrode breakage and overshoot during temperature increase ( The temperature is further higher than the desired firing temperature at the time of temperature rise).
  • An atmosphere for firing a raw laminate including an internal electrode using a base metal as a conductive component is, for example, an N 2 / H 2 / H 2 O system, which is closer to the reduction side than Ni / NiO equilibrium oxygen partial pressure. This needs to be controlled, which is a constraint on equipment and material design.
  • the ceramic contains a volatile component such as Li
  • this volatile component is likely to be scattered during firing.
  • the residual amount of the volatile component tends to vary depending on the size of the raw laminate to be fired, that is, the chip size and the amount of charge to the firing furnace, but it is difficult to suppress this variation in the residual amount.
  • the monolithic ceramic capacitor is becoming smaller (thinner) and larger in capacity, and the thickness of the dielectric ceramic layer is becoming 0.5 ⁇ m or less.
  • the dielectric ceramic layer is becoming 0.5 ⁇ m or less.
  • the dielectric ceramic raw material powder is atomized to a level of several nanometers, for example, it tends to grow during firing, and as a result, the life characteristics of the multilayer ceramic capacitor under high temperature load conditions may be inferior. .
  • JP 2008-226941 A JP 2000-216042 A Republic of Korea Open Patent Gazette 10-2006-0135249
  • an object of the present invention is to provide a method for manufacturing a multilayer ceramic capacitor and a multilayer ceramic capacitor that can solve the above-described problems.
  • the present invention provides a process for producing a raw laminate comprising a plurality of dielectric ceramic layers containing dielectric ceramic raw material powder and laminated, and internal electrodes formed along specific interfaces between the dielectric ceramic layers.
  • the present invention is first directed to a method for manufacturing a multilayer ceramic capacitor comprising a firing step for heat-treating the raw laminate to sinter the raw laminate. It is characterized by having the following configuration.
  • a temperature profile in which the average rate of temperature increase from room temperature to the maximum temperature is 40 ° C./second or more is employed in the firing step.
  • the following configuration is adopted.
  • the dielectric ceramic raw material powder is ABO 3 (A necessarily contains Ba and may further contain at least one of Ca and Sr. B necessarily contains Ti and further contains at least one of Zr and Hf. )
  • R is Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb and Lu.
  • M is at least one selected from Mn, Cr, Co and Fe) and Mg.
  • D / E is 0.2 to 0.8. It is.
  • the firing step is preferably carried out with a temperature profile in which an average rate of temperature increase from room temperature to the maximum temperature is 100 ° C./second or more.
  • the present invention also includes a laminate comprising a plurality of laminated dielectric ceramic layers and a plurality of internal electrodes formed along a specific interface between the dielectric ceramic layers, and an outer surface of the laminate. And a plurality of external electrodes that are formed at different positions and are electrically connected to a specific one of the internal electrodes.
  • the dielectric ceramic constituting the dielectric ceramic layer may contain ABO 3 (A necessarily includes Ba and further includes at least one of Ca and Sr. B includes Ti. It is necessarily included, and at least one of Zr and Hf may be included.), And R (R is Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd) , Tb, Dy, Ho, Er, Tm, Yb and Lu), M (M is at least one selected from Mn, Cr, Co and Fe) and Mg, and a dielectric The average grain diameter of the dielectric ceramic constituting the ceramic layer is 100 nm or less.
  • the average grain diameter of the dielectric ceramic constituting the dielectric ceramic layer is preferably 50 nm or less.
  • the dielectric ceramic layer contains the subcomponent element having an action of suppressing ceramic grain growth, and the firing process is performed in a short time. Since the sintering is completed, the occurrence of segregation of the subcomponent elements can be prevented as much as possible in the dielectric ceramic layer, and these can be uniformly present. Therefore, grain growth during firing is less likely to occur, and the ceramic constituting the obtained dielectric ceramic layer can be configured with fine grains.
  • the life characteristics in the high temperature load test can be improved. Further, the characteristics given by the dielectric ceramic layer can be stabilized. Furthermore, even if the addition amount of the subcomponent element is relatively small, the effect of the subcomponent element can be sufficiently exerted.
  • the internal electrode in the internal electrode, state changes such as electrode breakage and ball formation during the heat treatment in the firing step are suppressed, and the internal electrode is made thinner while maintaining high coverage of the internal electrode. This contributes to the reduction in size and capacity of the multilayer ceramic capacitor.
  • the thinning and high coverage of the internal electrode are brought about as a result of suppressing the shrinkage of the internal electrode, it is possible to simultaneously suppress the generation of voids and gaps at the end of the internal electrode. Therefore, the sealing performance of the laminated body after the heat treatment is improved, and the environmental reliability as the multilayer ceramic electronic component can be improved.
  • the contraction of the internal electrode is suppressed as described above, when the internal electrode is pulled out to a predetermined surface of the laminate, the degree of retraction at the leading end of the internal electrode becomes very small.
  • sintering is completed in a short time in the firing step, there is almost no migration and precipitation to the surface of the glass phase due to the additive component of the ceramic constituting the dielectric ceramic layer. Therefore, in forming the external electrode that is electrically connected to the internal electrode, a step for exposing the lead end of the internal electrode can be omitted.
  • the dielectric ceramic constituting the dielectric ceramic layer contains a volatile component (sintering aid) such as Li, B, Pb, etc.
  • sintering is completed in a short time in the firing step.
  • These volatile components are prevented from being scattered by heat treatment in the firing step.
  • a multilayer ceramic capacitor having an internal electrode containing a base metal such as Ni as a conductive component conventionally, in the heat treatment process, in order to achieve both internal electrode oxidation suppression and ceramic reduction suppression, the oxygen partial pressure in the atmosphere is reduced. It was necessary to precisely control the base metal in the vicinity of the equilibrium oxygen partial pressure, and the design of the firing furnace was complicated. On the other hand, according to the present invention, the rate of temperature rise is high in the firing step, and the heat treatment (ceramic sintering shrinkage) time can be shortened. Heat treatment can be performed without causing the heat treatment. Therefore, it is difficult to reduce the dielectric ceramic, and it is not necessary to re-oxidize the multilayer ceramic capacitor with high reliability.
  • FIG. 1 is a cross-sectional view schematically showing a multilayer ceramic capacitor manufactured by a manufacturing method according to an embodiment of the present invention.
  • the Mn element in the wavelength dispersive X-ray microanalyzer (WDX) was obtained.
  • the mapping analysis image is shown, (1) is for sample 10 and (2) is for sample 11.
  • FIG. 1 the structure of a multilayer ceramic capacitor 1 to which the present invention is applied will be described.
  • the multilayer ceramic capacitor 1 includes a multilayer body 2 as a component body.
  • the multilayer body 2 includes a plurality of laminated dielectric ceramic layers 3 and a plurality of internal electrodes 4 and 5 formed along a specific interface between the dielectric ceramic layers 3.
  • the ends of the plurality of internal electrodes 4 and 5 are exposed on the one and other end faces 6 and 7 of the laminate 2, respectively.
  • the ends of the internal electrodes 4 and the ends of the internal electrodes 5 are External electrodes 8 and 9 are formed so as to be electrically connected to each other.
  • the raw material of the multilayer body 2 is first produced by a known method of laminating ceramic green sheets on which the internal electrodes 4 and 5 are printed. Next, a firing step is performed to sinter the raw laminate. Next, external electrodes 8 and 9 are respectively formed on the end faces 6 and 7 of the sintered multilayer body 2 to complete the multilayer ceramic capacitor 1.
  • the dielectric ceramic raw material powder contained in the ceramic green sheet to be the dielectric ceramic layer 3 provided in the laminate 2 described above those having the following composition and properties are used.
  • the dielectric ceramic raw material powder is ABO 3 (A necessarily contains Ba and may further contain at least one of Ca and Sr. B necessarily contains Ti and further contains at least one of Zr and Hf.
  • R is Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb) And at least one selected from Lu
  • M is at least one selected from Mn, Cr, Co and Fe) and Mg.
  • dielectric ceramic raw material powder when the total amount of subcomponents is 100 parts by mole with respect to 100 parts by weight of the main component and the specific surface area of the ceramic raw material powder giving the main component is Em 2 / g, D / E Is 0.2 to 0.8.
  • a heat treatment step is applied in which a temperature profile in which an average rate of temperature increase from room temperature to the maximum temperature is 40 ° C./second or more is applied.
  • the temperature profile is 100 ° C./second or more.
  • the raw laminate is degreased before the above heat treatment step.
  • the temperature is immediately cooled without maintaining this temperature after reaching the above-mentioned maximum temperature.
  • the dielectric constituting the dielectric ceramic layer 3 The average grain diameter of the ceramic can be reduced to 100 nm or less, preferably 50 nm or less.
  • the illustrated multilayer ceramic capacitor 1 is a two-terminal type including two external terminals 8 and 9, it can also be applied to a multi-terminal type multilayer ceramic electronic component.
  • barium titanate powder and barium calcium titanate powder were prepared.
  • barium titanate powder BaCO 3 powder and TiO 2 powder were weighed, and for barium calcium titanate powder, BaCO 3 powder, CaCO 3 powder and TiO 2 powder were weighed in predetermined amounts, respectively, and then ball milled. After mixing for 42 hours, heat treatment was performed, and BaTiO 3 (hereinafter “BT”) powder and (Ba 0.90 Ca 0.10 ) TiO 3 (hereinafter “BCT”) powder were obtained by solid phase reaction.
  • BT BaTiO 3
  • BCT Ba 0.90 Ca 0.10
  • a particle size is an average particle size when the SEM observation image is converted into a sphere, and SSA is measured by a multisorb apparatus using a nitrogen adsorption method.
  • Samples 1, 2 and 7-9 100BT (or BCT) -1.0Dy-1.0Mg-0.3Mn-1.0Si Samples 3 to 6: 100BT (or BCT) -10Dy-10Mg-3Mn-1.0Si Samples 10 to 13, 16 and 17: 100BT (or BCT) -2.5Dy-2.5Mg-0.8Mn-1.0Si Sample 14: 100BT-3.0Dy-1.1Mg-0.8Mn-1.1Si Sample 15: 100BT-7.4Dy-2.7Mg-2.0Mn-1.1Si.
  • these blends were mixed for 5 hours by a ball mill. Next, drying and dry pulverization were performed to obtain a dielectric ceramic raw material powder.
  • this ceramic slurry was formed into a sheet by a die coater to obtain a ceramic green sheet.
  • a conductive paste containing Ni as a main component was screen-printed on the ceramic green sheet to form a conductive paste film to be an internal electrode.
  • a dielectric paste film having the same composition as the ceramic slurry is electrically conductive.
  • the conductive paste film was formed in a region having no conductive paste film with the same thickness.
  • the ceramic green sheets on which the conductive paste film and the dielectric paste film are formed are laminated one by one so that the side from which the conductive paste film is drawn is staggered, and the effective layer becomes five layers. A laminate was obtained.
  • the green laminate was heated to a temperature of 300 ° C. at an N 2 atmosphere, after burning a binder was burned again binder at a temperature of 700 ° C. at a N 2 atmosphere.
  • the outer dimensions of the multilayer ceramic capacitor thus obtained were 0.5 mm wide and 1.0 mm long, and the counter electrode area per layer of the dielectric ceramic layer was 0.3 mm 2 .
  • the thickness of the dielectric ceramic layer was 0.3 ⁇ m, and the thickness of the internal electrode was 0.3 ⁇ m.
  • the grain diameter was measured by breaking the multilayer ceramic capacitor according to each sample, performing thermal etching at a temperature of 1000 ° C., and observing the fractured surface using a scanning microscope. That is, image analysis was performed on this observed image, and the equivalent circle diameter was defined as the grain diameter.
  • the number of measured grains was set to 300, and the average value thereof was obtained as the “grain diameter” shown in Table 1.
  • Table 1 shows the following.
  • Samples 2, 4, 6, 9, 11 and 13 to 17 having a heating rate of 40 ° C./second or more Samples 2, 9, and 14 having a D / E of less than 0.2 also grow grains.
  • the grain diameter exceeds 100 nm. And what increased the grain diameter in this way has a large number of defectives in the high temperature load life test.
  • the grain diameter is 100 nm or less.
  • the number of defects in the high-temperature load life test is zero.
  • Samples 4, 6, 11, 13, and 15 to 17 having a temperature rising rate of 100 ° C./second or more have a grain diameter smaller than 50 nm. It is suppressed.
  • sample 11 has a temperature increase rate of 200 ° C./second
  • sample 16 has a temperature increase rate of 40 ° C./second
  • sample 17 has a temperature increase rate of 100 ° C./second.
  • the heating rate is different.
  • the grain diameter is smaller, such as 55 nm, 50 nm, and 45 nm.
  • FIG. 2 shows a wavelength dispersive X-ray microanalyzer (WDX) obtained for evaluating the dispersion state of subcomponents in the dielectric ceramic constituting the dielectric ceramic layer provided in the multilayer ceramic capacitor produced in this experimental example. ) Shows a mapping analysis image of Mn element.
  • WDX wavelength dispersive X-ray microanalyzer
  • FIG. 2 is not a full color display and therefore does not accurately display the mapping analysis of the Mn element. it can.
  • Sample 10 and Sample 11 are different from each other in firing conditions such as a temperature increase rate, a maximum temperature, and a keep time in the firing step.
  • a temperature increase rate such as 200 ° C./second
  • FIG. 2 (2) there is not so much segregation of the Mn element as an accessory component, and the sample 11 is almost uniformly dispersed in the ceramic particles. This is thought to increase the effect of suppressing grain growth.
  • a low temperature increase rate of 50 ° C./min is adopted, as shown in FIG.
  • Dy is used as the subcomponent element R and Mn is used as the subcomponent element M.
  • Sc, Y, La, Ce other than Dy are used as the subcomponent element R.
  • Pr, Nd, Pm, Sm, Eu, Gd, Tb, Ho, Er, Tm, Yb, and Lu or the subcomponent element M is Cr, Co other than Mn. It has been confirmed that similar results can be obtained even when either Fe or Fe is used.

Abstract

　内部電極を有する積層体を備える積層セラミックコンデンサを製造するにあたり、内部電極が薄層化されても、積層体を焼結させるための焼成工程において、電極切れや玉化等の状態変化が生じにくいようにする。　誘電体セラミック原料粉末を含む誘電体セラミック層（３）と内部電極（４および５）とを備える、積層セラミックコンデンサ（１）のための積層体（２）の生の状態のものを焼成する際、室温から最高温度までの平均昇温速度を４０℃／秒以上とする温度プロファイルにて熱処理するようにするとともに、誘電体セラミック原料粉末として、ＢａＴｉＯ３系を主成分とし、副成分として、Ｒ（ＲはＳｃ等）、Ｍ（ＭはＭｎ等）およびＭｇを含有し、主成分１００モル部に対する、副成分の含有総量をＤモル部とし、主成分を与えるセラミック原料粉末の比表面積をＥｍ２／ｇとするとき、Ｄ／Ｅが０．２～０．８であるものを用いる。

Description

積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
　この発明は、積層セラミックコンデンサの製造方法および積層セラミックコンデンサに関するもので、特に、積層セラミックコンデンサの製造方法における改良、およびこの改良された製造方法に適した積層セラミックコンデンサにおいて用いられるＢａＴｉＯ３系誘電体セラミックの組成における改良に関するものである。
　積層セラミックコンデンサにおいて、その小型化（薄型化）を図るにあたっては、誘電体セラミック層だけでなく、内部電極についても薄層化を図ることが有効である。しかしながら、内部電極の薄層化が進むと、生の積層体を焼結させるための焼成工程の結果、電極切れが生じやすくなる。この電極切れを抑制し得る技術として、たとえば以下のものが提案されている。
　特開２００８‐２２６９４１号公報（特許文献１）では、焼成工程での昇温速度を５００℃／時～５０００℃／時とすることにより、電極切れを抑制し、電極厚０．８～１μｍを実現している。
　特開２０００‐２１６０４２号公報（特許文献２）では、焼成時の昇温過程における７００℃～１１００℃で、昇温速度を５００℃／時以上とし、１１００℃以上において、雰囲気の酸素分圧を１０－８ａｔｍ以下とし、降温過程における１１００℃以下の一部において酸素分圧を１０－８ａｔｍ以上とすることにより、クラック等の構造欠陥を抑制し、得られた積層セラミックコンデンサの信頼性を高めるようにしている。
　大韓民国公開特許公報１０‐２００６‐０１３５２４９（特許文献３）では、最高温度より２０℃低い温度まで１０℃／秒の昇温速度で昇温することにより、電極切れ抑制と昇温時のオーバシュート（昇温時に所望の焼成温度よりさらに高い温度となること）抑制とを両立させている。
　以上、特許文献１～３のいずれに記載の先行技術においても、昇温速度を高くするといった手段によって、内部電極の薄層化が可能となる効果が得られるが、その効果には限界があり、たとえばＮｉを導電成分として含む内部電極を備える積層セラミックコンデンサにおいて、焼成後の電極厚として０．３μｍ以下の実現は非常に困難である。
　また、卑金属を導電成分として用いた内部電極を備える生の積層体を焼成するための雰囲気は、たとえばＮ２／Ｈ２／Ｈ２Ｏ系であり、Ｎｉ／ＮｉＯ平衡酸素分圧より還元側で制御する必要があり、このことは、設備や材料設計に対する制約となる。
　また、セラミックがたとえばＬｉ等の揮発成分を含む場合、焼成時において、この揮発成分は飛散しやすい。そして、焼成されるべき生の積層体のサイズ、すなわちチップサイズや焼成炉へのチャージ量により、揮発成分の残留量がばらつきやすいが、この残留量ばらつきを抑制することは困難である。
　他方、積層セラミックコンデンサの小型化（薄型化）かつ大容量化が進み、誘電体セラミック層については、その厚みが０．５μｍ以下になりつつある。このような誘電体セラミック層の薄層化に対応するためには、誘電体セラミック層を構成する誘電体セラミックのグレインの微小化が必要である。そのため、誘電体セラミック原料粉末も微粒化する必要がある。
　しかし、誘電体セラミック原料粉末を、たとえば数ｎｍレベルにまで微粒化すると、焼成時に粒成長しやすく、その結果、高温負荷条件下での積層セラミックコンデンサの寿命特性に劣るといった問題を招くことがある。
特開２００８－２２６９４１号公報 特開２０００－２１６０４２号公報 大韓民国公開特許公報１０－２００６－０１３５２４９
　そこで、この発明の目的は、上述したような問題を解決し得る積層セラミックコンデンサの製造方法および積層セラミックコンデンサを提供しようとすることである。
　この発明は、誘電体セラミック原料粉末を含みかつ積層された複数の誘電体セラミック層と誘電体セラミック層間の特定の界面に沿って形成される内部電極とを備える、生の積層体を作製する工程と、生の積層体を焼結させるため、生の積層体を熱処理する、焼成工程とを備える、積層セラミックコンデンサの製造方法にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
　すなわち、この発明では、上記焼成工程において、室温から最高温度までの平均昇温速度を４０℃／秒以上とする温度プロファイルが採用される。そして、上記誘電体セラミック原料粉末の組成および性状に関して、このような高速昇温に適したものとするため、以下のような構成が採用される。
　誘電体セラミック原料粉末は、ＡＢＯ３（Ａは、Ｂａを必ず含み、さらにＣａおよびＳｒの少なくとも一方を含むことがある。Ｂは、Ｔｉを必ず含み、さらにＺｒおよびＨｆの少なくとも一方を含むことがある。）を主成分とし、副成分として、Ｒ（Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種）、Ｍ（Ｍは、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選ばれる少なくとも１種）およびＭｇを含有する。そして、主成分１００モル部に対する、副成分の含有総量をＤモル部とし、主成分を与えるセラミック原料粉末の比表面積をＥｍ２／ｇとするとき、Ｄ／Ｅが０．２～０．８である。
　この発明に係る積層セラミックコンデンサの製造方法において、上記焼成工程は、好ましくは、室温から最高温度までの平均昇温速度を１００℃／秒以上とする温度プロファイルにて実施される。
　この発明は、また、積層された複数の誘電体セラミック層、および誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、積層体と、積層体の外表面上の互いに異なる位置に形成され、かつ内部電極の特定のものに電気的に接続される、複数の外部電極とを備える、積層セラミックコンデンサにも向けられる。
　この発明に係る積層セラミックコンデンサは、誘電体セラミック層を構成する誘電体セラミックが、ＡＢＯ３（Ａは、Ｂａを必ず含み、さらにＣａおよびＳｒの少なくとも一方を含むことがある。Ｂは、Ｔｉを必ず含み、さらにＺｒおよびＨｆの少なくとも一方を含むことがある。）を主成分とし、副成分として、Ｒ（Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種）、Ｍ（Ｍは、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選ばれる少なくとも１種）およびＭｇを含有するとともに、誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が１００ｎｍ以下であることを特徴としている。
　この発明に係る積層セラミックコンデンサにおいて、誘電体セラミック層を構成する誘電体セラミックの平均グレイン径は５０ｎｍ以下であることが好ましい。
　この発明に係る積層セラミックコンデンサの製造方法によれば、誘電体セラミック層において、セラミックの粒成長を抑制する作用をもつ上記副成分元素が含まれていて、また、焼成工程において、短時間で焼結が完了するため、誘電体セラミック層において、上記副成分元素の偏析の発生を極力防ぎ、これらを均一に存在させることができる。よって、焼成時における粒成長が生じにくくなり、得られた誘電体セラミック層を構成するセラミックが微小グレインをもって構成されるものとすることができる。
　このようなことから、積層セラミックコンデンサにおいて、誘電体セラミック層が薄層化されても、高温負荷試験における寿命特性を良好なものとすることができる。また、誘電体セラミック層が与える特性を安定させることができる。さらに、副成分元素の添加量が比較的少なくても、副成分元素による効果を十分に発揮させることができる。
　また、この発明によれば、内部電極において、焼成工程での熱処理中の電極切れや玉化等の状態変化が抑制され、内部電極のカバレッジを高く維持しながら、内部電極の薄層化を進めることができ、積層セラミックコンデンサの小型化かつ大容量化に寄与する。
　また、内部電極の薄層化および高カバレッジ化は、内部電極の収縮抑制の結果もたらされたものであるため、内部電極の端部におけるボイドや隙間等の発生も同時に抑制することができる。したがって、熱処理後の積層体のシール性が向上し、積層セラミック電子部品としての耐環境信頼性も向上させることができる。
　また、上記のように内部電極の収縮が抑制されるため、内部電極が積層体の所定の面に引き出される場合、内部電極の引出し端部での引っ込み度合いが非常に小さくなる。また、焼成工程において、短時間で焼結が完了するため、誘電体セラミック層を構成するセラミックの添加成分によるガラス相の表面への移動および析出がほとんど発生しない。したがって、内部電極に電気的に接続される外部電極を形成するにあたって、内部電極の引出し端部を露出させるための工程を省略することができる。
　また、誘電体セラミック層を構成する誘電体セラミックが、Ｌｉ、Ｂ、Ｐｂ等の揮発成分（焼結助剤）を含有する場合であっても、焼成工程において短時間で焼結が完了するため、それら揮発成分の、焼成工程における熱処理による飛散が抑制される。その結果、これら揮発成分の残留量が、積層体のサイズや焼成炉へのチャージ量が変わることによって変動することを抑制することができる。
　また、Ｎｉなどの卑金属を導電成分として含む内部電極を備える積層セラミックコンデンサにあっては、従来、熱処理工程において、内部電極酸化抑制とセラミック還元抑制とを両立させるため、雰囲気中の酸素分圧を卑金属の平衡酸素分圧近傍に精密に制御する必要があり、焼成炉の設計を煩雑なものとしていた。これに対し、この発明によれば、焼成工程において昇温速度が高く、熱処理（セラミック焼結収縮）時間を短くすることができるため、卑金属の平衡酸素分圧より酸化側の雰囲気でも、ほとんど酸化させることなく、熱処理を行なうことができる。よって、誘電体セラミックが還元されにくく、また、再酸化処理する必要もなく、高い信頼性をもって積層セラミックコンデンサを製造することができる。
この発明の一実施形態による製造方法によって製造される積層セラミックコンデンサを図解的に示す断面図である。 実験例において作製した積層セラミックコンデンサに備える誘電体セラミック層を構成する誘電体セラミックにおける副成分の分散状態を評価するために求められた、波長分散型Ｘ線マイクロアナライザ（ＷＤＸ）でのＭｎ元素のマッピング分析像を示したもので、（１）は試料１０についてのもの、（２）は試料１１についてのものである。
　図１を参照して、この発明が適用される積層セラミックコンデンサ１の構造について説明する。
　積層セラミックコンデンサ１は、部品本体としての積層体２を備えている。積層体２は、積層された複数の誘電体セラミック層３と誘電体セラミック層３間の特定の界面に沿って形成される複数の内部電極４および５とを備えている。積層体２の一方および他方端面６および７には、それぞれ、複数の内部電極４および５の各端部が露出していて、これら内部電極４の各端部および内部電極５の各端部を、それぞれ、互いに電気的に接続するように、外部電極８および９が形成されている。
　このような積層セラミックコンデンサ１を製造するにあたっては、まず、内部電極４および５が印刷されたセラミックグリーンシートを積層するといった周知の方法により、積層体２の生の状態のものが作製される。次いで、生の積層体を焼結させるため、焼成工程が実施される。次いで、焼結した積層体２の端面６および７上に、それぞれ、外部電極８および９が形成され、積層セラミックコンデンサ１が完成される。
　この発明では、上述した積層体２に備える誘電体セラミック層３となるべきセラミックグリーンシートに含まれる誘電体セラミック原料粉末として、次のような組成および性状を有するものが用いられる。
　すなわち、誘電体セラミック原料粉末は、ＡＢＯ３（Ａは、Ｂａを必ず含み、さらにＣａおよびＳｒの少なくとも一方を含むことがある。Ｂは、Ｔｉを必ず含み、さらにＺｒおよびＨｆの少なくとも一方を含むことがある。）を主成分とし、副成分として、Ｒ（Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種）、Ｍ（Ｍは、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選ばれる少なくとも１種）およびＭｇを含有する。そして、この誘電体セラミック原料粉末において、主成分１００モル部に対する、副成分の含有総量をＤモル部とし、主成分を与えるセラミック原料粉末の比表面積をＥｍ２／ｇとするとき、Ｄ／Ｅは０．２～０．８である。
　また、上述した焼成工程において、この発明では、室温から最高温度までの平均昇温速度を４０℃／秒以上とする温度プロファイルが適用された熱処理工程が実施される。好ましくは、上記温度プロファイルは１００℃／秒以上とされる。
　上述の熱処理工程の前に、生の積層体は脱脂処理されることが好ましい。
　また、熱処理工程において、前述した最高温度到達後、この温度を保持することなく、直ちに冷却されることが好ましい。
　前述のような組成および性状を有する誘電体セラミック原料粉末を用いながら、上記のような高い昇温速度を適用して、積層セラミックコンデンサ１を製造したとき、誘電体セラミック層３を構成する誘電体セラミックの平均グレイン径を１００ｎｍ以下、好ましくは、５０ｎｍ以下というように微小化することができる。
　なお、図示した積層セラミックコンデンサ１は、２個の外部端子８および９を備える２端子型のものであったが、多端子型の積層セラミック電子部品にも適用することができる。
　以下に、この発明による効果を確認するために実施した実験例について説明する。
　（Ａ）主成分用セラミック粉末の作製
　まず、チタン酸バリウム粉末およびチタン酸バリウムカルシウム粉末を準備した。チタン酸バリウム粉末については、ＢａＣＯ３粉末とＴｉＯ２粉末とを、また、チタン酸バリウムカルシウム粉末については、ＢａＣＯ３粉末とＣａＣＯ３粉末とＴｉＯ２粉末とを、各々所定量秤量した後、ボールミルにより４２時間混合し、熱処理を行ない、固相反応により、ＢａＴｉＯ３（以下、「ＢＴ」）粉末および（Ｂａ0.90Ｃａ0.10）ＴｉＯ３（以下、「ＢＣＴ」）粉末を得た。
　ここで、ＢＴ粉末およびＢＣＴ粉末の各々について、表１に示すような狙いの粒径および比表面積（ＳＳＡ）を有するものを作製した。なお、粒径は、ＳＥＭ観察像を球形換算した場合の平均粒径であり、ＳＳＡについては、窒素吸着法を用いたマルチソーブ装置で測定したものである。
　（Ｂ）誘電体セラミック原料粉末の作製
　表１に示した試料１～１７を得るため、上記のようにして得られたＢＴ粉末およびＢＣＴ粉末の各々に、ＭｇＯ、ＭｎＯ、Ｄｙ２Ｏ３およびＳｉＯ２の各粉末を以下のように配合した。
　・試料１、２および７～９：　１００ＢＴ（またはＢＣＴ）－１．０Ｄｙ－１．０Ｍｇ－０．３Ｍｎ－１．０Ｓｉ
　・試料３～６：　１００ＢＴ（またはＢＣＴ）－１０Ｄｙ－１０Ｍｇ－３Ｍｎ－１．０Ｓｉ
　・試料１０～１３、１６および１７：　１００ＢＴ（またはＢＣＴ）－２．５Ｄｙ－２．５Ｍｇ－０．８Ｍｎ－１．０Ｓｉ
　・試料１４：　１００ＢＴ－３．０Ｄｙ－１．１Ｍｇ－０．８Ｍｎ－１．１Ｓｉ
　・試料１５：　１００ＢＴ－７．４Ｄｙ－２．７Ｍｇ－２．０Ｍｎ－１．１Ｓｉ。
　次に、これら配合物を、ボールミルにより５時間混合した。次いで、乾燥および乾式粉砕を行ない、誘電体セラミック原料粉末を得た。
　（Ｃ）積層セラミックコンデンサの作製
　上記誘電体セラミック原料粉末に、ポリビニルブチラール系バインダおよびエタノールを加えて、ボールミルにより５時間湿式混合し、セラミックスラリーを作製した。
　次に、このセラミックスラリーを、ダイコータによりシート状に成形し、セラミックグリーンシートを得た。
　次に、上記セラミックグリーンシート上に、Ｎｉを主成分とする導電性ペーストをスクリーン印刷し、内部電極となるべき導電性ペースト膜を形成した。
　また、上記セラミックグリーンシートの主面上で導電性ペースト膜がある領域とない領域との間で生じ得る段差解消のための対策として、上記セラミックスラリーと同じ組成を有する誘電体ペースト膜を、導電性ペースト膜の同等の厚みをもって、導電性ペースト膜のない領域に形成した。
　次に、導電性ペースト膜および誘電体ペースト膜が形成されたセラミックグリーンシートを導電性ペースト膜の引き出されている側が互い違いになるように１層ずつ積層し、有効層が５層となる生の積層体を得た。
　次に、生の積層体を、Ｎ２雰囲気中にて３００℃の温度に加熱し、バインダを燃焼させた後、Ｎ２雰囲気中にて７００℃の温度で再度バインダを燃焼させた。
　その後、従来の焼成方法にならって、酸素分圧１０－１０ＭＰａのＨ２－Ｎ２－Ｈ２Ｏガスからなる還元性雰囲気中にて、表１の昇温速度にて昇温する熱処理を実施し、焼結した積層体を得た。ここで、昇温速度に応じて、焼成工程での最高温度およびこの最高温度でのキープ時間条件を以下のように設定した。
　・昇温速度が５０℃／分の場合：　最高温度１２００℃で、５分間キープ
　・昇温速度が４０～２００℃／秒の場合：　最高温度１４００℃で、キープなし。
　次に、焼結した積層体の両端面にＢ２Ｏ３－Ｌｉ２Ｏ－ＳｉＯ２－ＢａＯガラスフリットを含有するＣｕペーストを塗布し、Ｎ２雰囲気中において８００℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成し、試料となる積層セラミックコンデンサを得た。
　このようにして得られた積層セラミックコンデンサの外形寸法は、幅０．５ｍｍ、長さ１．０ｍｍであり、誘電体セラミック層の１層あたりの対向電極面積は０．３ｍｍ２であった。また、誘電体セラミック層の厚みは０．３μｍであり、内部電極の厚みは０．３μｍであった。
　（Ｄ）評価
　表１に示すように、グレイン径、粒成長度および高温負荷寿命試験での不良数を評価した。
　グレイン径の測定は、各試料に係る積層セラミックコンデンサを破断し、１０００℃の温度でサーマルエッチングし、破断面を、走査型顕微鏡を用いて観察することによって行なった。すなわち、この観察像について画像解析を行ない、円相当径をグレイン径とした。測定グレイン個数を３００個とし、その平均値を求め、表１に示した「グレイン径」とした。
　粒成長度は、「粒成長度」＝「焼成後の平均グレイン径」／「主成分用セラミック粉末の粒径」の式により算出した。
　高温負荷寿命試験での不良数を求めるため、温度８５℃にて、厚み０．３μｍの誘電体セラミック層に対して、ＤＣ４Ｖを印加し、各試料に係る積層セラミックコンデンサの絶縁抵抗の経時変化を測定する高温負荷寿命試験を実施した。ここで、高温負荷寿命試験を各々１００個の試料について実施し、２０００時間経過するまでに、絶縁抵抗値が１００ｋΩ以下になった試料を不良と判定した。
Figure JPOXMLDOC01-appb-T000001
　表１より、次のことがわかる。
　昇温速度が５０℃／分の試料１、３、５、７、８、１０および１２では、粒成長し、グレイン径が２００ｎｍを大きく超えている。そして、このようにグレイン径が大きくなったものは、高温負荷寿命試験の不良個数も多い。
　他方、昇温速度が４０℃／秒以上の試料２、４、６、９、１１および１３～１７のうち、Ｄ／Ｅが０．２未満の試料２、９および１４についても、粒成長し、グレイン径が１００ｎｍを超えている。そして、このようにグレイン径が大きくなったものは、高温負荷寿命試験の不良個数も多い。
　これらに対し、昇温速度が４０℃／秒以上であって、Ｄ／Ｅが０．２～０．８である試料４、６、１１、１３および１５～１７では、グレイン径が１００ｎｍ以下と小さく抑えられ、高温負荷寿命試験の不良個数も０である。特に、これら試料４、６、１１、１３および１５～１７のうち、昇温速度が１００℃／秒以上の試料４、６、１１、１３、１５および１７では、グレイン径が５０ｎｍ以下とより小さく抑えられている。
　さらに、たとえば試料１１、１６および１７の間で比較すると、試料１１では昇温速度が２００℃／秒、試料１６では昇温速度が４０℃／秒、試料１７では昇温速度が１００℃／秒というように、昇温速度のみが異なっている。その結果、昇温速度がより高くなる試料１６、１７、１１の順で、グレイン径が、５５ｎｍ、５０ｎｍ、４５ｎｍというように、より小さくなっている。
　なお、表１には、Ｄ／Ｅが０．８を超える試料が示されていないが、Ｄ／Ｅが０．８を超えると、焼成工程において、昇温速度を仮に４０℃／秒以上、さらには１００℃／以上というように高速昇温をもって焼成したとしても、副成分の偏析が生じ、高温負荷寿命試験における寿命特性が悪くなることが確認されている。
　図２には、この実験例において作製した積層セラミックコンデンサに備える誘電体セラミック層を構成する誘電体セラミックにおける副成分の分散状態を評価するために求められた、波長分散型Ｘ線マイクロアナライザ（ＷＤＸ）でのＭｎ元素のマッピング分析像が示されている。図２において、（１）は試料１０についてのもの、（２）は試料１１についてのものである。
　なお、図２は、フルカラー表示ではないため、Ｍｎ元素のマッピング分析を正確に表示するものではないが、白黒表示において、濃淡のコントラストの強い方がＭｎ元素の偏析がより強く生じていると判定できる。
　試料１０と試料１１とは、焼成工程での昇温速度、最高温度およびキープ時間といった焼成条件が互いに異なっている。２００℃／秒といった高い昇温速度が採用された試料１１では、図２（２）に示すように、副成分としてのＭｎ元素の偏析があまりなく、セラミック粒子にほぼ均一に分散している。これが粒成長の抑制効果を高めていると考えられる。これに対して、５０℃／分といった低い昇温速度が採用された試料１０では、図２（１）に示すように、Ｍｎ元素の偏析が強く生じている。
　なお、上記実験例では、誘電体セラミック原料粉末において、副成分元素ＲとしてＤｙを用い、副成分元素ＭとしてＭｎを用いたが、副成分元素Ｒとして、Ｄｙ以外のＳｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕのいずれかを用いた場合であっても、あるいは、副成分元素Ｍとして、Ｍｎ以外のＣｒ、ＣｏおよびＦｅのいずれかを用いた場合であっても、同様の結果が得られることを確認している。
１　積層セラミックコンデンサ
２　積層体
３　誘電体セラミック層
４，５　内部電極

Claims (4)

  1. 　誘電体セラミック原料粉末を含みかつ積層された複数の誘電体セラミック層と前記誘電体セラミック層間の特定の界面に沿って形成される内部電極とを備える、生の積層体を作製する工程と、
    　前記生の積層体を焼結させるため、室温から最高温度までの平均昇温速度を４０℃／秒以上とする温度プロファイルにて前記生の積層体を熱処理する、焼成工程と
    を備え、
    　前記誘電体セラミック原料粉末は、ＡＢＯ３（Ａは、Ｂａを必ず含み、さらにＣａおよびＳｒの少なくとも一方を含むことがある。Ｂは、Ｔｉを必ず含み、さらにＺｒおよびＨｆの少なくとも一方を含むことがある。）を主成分とし、副成分として、Ｒ（Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種）、Ｍ（Ｍは、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選ばれる少なくとも１種）およびＭｇを含有し、前記主成分１００モル部に対する、前記副成分の含有総量をＤモル部とし、前記主成分を与えるセラミック原料粉末の比表面積をＥｍ２／ｇとするとき、Ｄ／Ｅが０．２～０．８である、
    積層セラミックコンデンサの製造方法。
  2. 　前記焼成工程は、室温から最高温度までの平均昇温速度を１００℃／秒以上とする温度プロファイルにて実施される、請求項１に記載の積層セラミックコンデンサの製造方法。
  3. 　積層された複数の誘電体セラミック層、および前記誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、積層体と、
    　前記積層体の外表面上の互いに異なる位置に形成され、かつ前記内部電極の特定のものに電気的に接続される、複数の外部電極と
    を備え、
    　前記誘電体セラミック層を構成する誘電体セラミックは、ＡＢＯ３（Ａは、Ｂａを必ず含み、さらにＣａおよびＳｒの少なくとも一方を含むことがある。Ｂは、Ｔｉを必ず含み、さらにＺｒおよびＨｆの少なくとも一方を含むことがある。）を主成分とし、副成分として、Ｒ（Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１種）、Ｍ（Ｍは、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選ばれる少なくとも１種）およびＭｇを含有し、
    　前記誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が１００ｎｍ以下である、積層セラミックコンデンサ。
  4. 　前記誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が５０ｎｍ以下である、請求項３に記載の積層セラミックコンデンサ。
PCT/JP2010/062213 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ WO2011024582A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020127004094A KR101343091B1 (ko) 2009-08-27 2010-07-21 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
CN201080037103.5A CN102483993B (zh) 2009-08-27 2010-07-21 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
JP2011528709A JP5316642B2 (ja) 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US13/403,019 US8609564B2 (en) 2009-08-27 2012-02-23 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor
US14/063,000 US20140043725A1 (en) 2009-08-27 2013-10-25 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-196346 2009-08-27
JP2009196346 2009-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/403,019 Continuation US8609564B2 (en) 2009-08-27 2012-02-23 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2011024582A1 true WO2011024582A1 (ja) 2011-03-03

Family

ID=43627692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062213 WO2011024582A1 (ja) 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

Country Status (5)

Country Link
US (2) US8609564B2 (ja)
JP (1) JP5316642B2 (ja)
KR (1) KR101343091B1 (ja)
CN (1) CN102483993B (ja)
WO (1) WO2011024582A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008972A (ja) * 2011-06-23 2013-01-10 Samsung Electro-Mechanics Co Ltd チップ型積層キャパシタ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
WO2013027500A1 (ja) * 2011-08-23 2013-02-28 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
US20130329334A1 (en) * 2012-06-12 2013-12-12 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014093515A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014110415A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその実装基板
US20140160626A1 (en) * 2011-09-12 2014-06-12 Murata Manufacturing Co., Ltd. Laminated Ceramic Capacitor
WO2024070416A1 (ja) * 2022-09-26 2024-04-04 太陽誘電株式会社 セラミック電子部品、およびセラミック電子部品の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577395B1 (ko) * 2010-11-24 2015-12-16 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
JP5751259B2 (ja) 2011-01-21 2015-07-22 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5804064B2 (ja) * 2011-08-11 2015-11-04 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101548785B1 (ko) * 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR101922867B1 (ko) * 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015126219A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
JP2015126220A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
WO2017205728A1 (en) * 2016-05-26 2017-11-30 Wound Care And Rehab Medicine Llc Pressure and vacuum sensors, systems, and associated methods
US11289272B2 (en) * 2018-03-27 2022-03-29 Tdk Corporation Multilayer ceramic electronic component
KR102115955B1 (ko) 2018-09-03 2020-05-27 삼성전기주식회사 적층 세라믹 전자부품
KR102624590B1 (ko) 2020-12-07 2024-01-12 한국과학기술원 유전체 세라믹, 이의 제조 방법, 및 이를 포함하는 적층형 전자 부품
CN115172048B (zh) * 2022-08-09 2024-01-16 安徽大学 一种无铅钛酸钡基x9r型陶瓷电容器材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163273A (ja) * 1997-12-01 1999-06-18 Tokyo Ohka Kogyo Co Ltd 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
WO2007013604A1 (ja) * 2005-07-29 2007-02-01 Tdk Corporation 薄膜コンデンサの製造方法
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803854B2 (ja) 1999-01-27 2011-10-26 Ｔｄｋ株式会社 積層型セラミックコンデンサの製造方法
JP4609621B2 (ja) 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
KR100741835B1 (ko) 2005-06-24 2007-07-24 삼성전기주식회사 적층형 칩의 고속 승온 소성 방법
CN101346784B (zh) 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
JP2008226941A (ja) 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP5409443B2 (ja) * 2010-03-03 2014-02-05 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163273A (ja) * 1997-12-01 1999-06-18 Tokyo Ohka Kogyo Co Ltd 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
WO2007013604A1 (ja) * 2005-07-29 2007-02-01 Tdk Corporation 薄膜コンデンサの製造方法
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008972A (ja) * 2011-06-23 2013-01-10 Samsung Electro-Mechanics Co Ltd チップ型積層キャパシタ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
WO2013027500A1 (ja) * 2011-08-23 2013-02-28 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
US8830651B2 (en) 2011-08-23 2014-09-09 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor and producing method for laminated ceramic capacitor
JP5565528B2 (ja) * 2011-08-23 2014-08-06 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
US20140160626A1 (en) * 2011-09-12 2014-06-12 Murata Manufacturing Co., Ltd. Laminated Ceramic Capacitor
JP2013258229A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
US20130329334A1 (en) * 2012-06-12 2013-12-12 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
US9305707B2 (en) * 2012-06-12 2016-04-05 Murato Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component including cross-linked section
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014093515A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
US9129750B2 (en) 2012-11-06 2015-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic electronic component and manufacturing method thereof
JP2014110415A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその実装基板
TWI490898B (zh) * 2012-12-04 2015-07-01 Samsung Electro Mech 多層式陶瓷電容器及用於安裝該電容器的板件
US9099240B2 (en) 2012-12-04 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic capacitor and board for mounting the same
WO2024070416A1 (ja) * 2022-09-26 2024-04-04 太陽誘電株式会社 セラミック電子部品、およびセラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20120147518A1 (en) 2012-06-14
JPWO2011024582A1 (ja) 2013-01-24
US20140043725A1 (en) 2014-02-13
CN102483993B (zh) 2014-07-09
KR101343091B1 (ko) 2013-12-20
JP5316642B2 (ja) 2013-10-16
US8609564B2 (en) 2013-12-17
CN102483993A (zh) 2012-05-30
KR20120032570A (ko) 2012-04-05

Similar Documents

Publication Publication Date Title
JP5316642B2 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
CN108257779B (zh) 层叠陶瓷电子部件
US9183986B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP7184446B2 (ja) 積層セラミックキャパシタ
JP7091584B2 (ja) 誘電体組成物及び積層型電子部品
JP4345071B2 (ja) 積層セラミックコンデンサ、及び該積層セラミックコンデンサの製造方法
JP5434407B2 (ja) セラミック電子部品およびその製造方法
JP5316641B2 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP4428187B2 (ja) 誘電体磁器組成物及び電子部品
JPH11273985A (ja) 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP2015156470A (ja) 積層型セラミック電子部品
KR102163417B1 (ko) 적층 세라믹 커패시터
CN107793148A (zh) 电介质组合物和层叠电子部件
US10141113B2 (en) Ceramic electronic component
JP4548118B2 (ja) 誘電体磁器組成物、電子部品およびこれらの製造方法
JP5229685B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP5151039B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4910812B2 (ja) 誘電体磁器組成物および電子部品
CN112592175B (zh) 一种电介质陶瓷、多层陶瓷电容器
JP2016134462A (ja) 積層型セラミック電子部品
JP2010021382A (ja) 積層セラミックコンデンサの製造方法
JP2004289087A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080037103.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811633

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011528709

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127004094

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10811633

Country of ref document: EP

Kind code of ref document: A1