WO2011024582A1 - 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサの製造方法および積層セラミックコンデンサ Download PDF

Info

Publication number
WO2011024582A1
WO2011024582A1 PCT/JP2010/062213 JP2010062213W WO2011024582A1 WO 2011024582 A1 WO2011024582 A1 WO 2011024582A1 JP 2010062213 W JP2010062213 W JP 2010062213W WO 2011024582 A1 WO2011024582 A1 WO 2011024582A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric ceramic
temperature
multilayer
raw
ceramic capacitor
Prior art date
Application number
PCT/JP2010/062213
Other languages
English (en)
French (fr)
Inventor
真 松田
中村 友幸
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009-196346 priority Critical
Priority to JP2009196346 priority
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2011024582A1 publication Critical patent/WO2011024582A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

 内部電極を有する積層体を備える積層セラミックコンデンサを製造するにあたり、内部電極が薄層化されても、積層体を焼結させるための焼成工程において、電極切れや玉化等の状態変化が生じにくいようにする。 誘電体セラミック原料粉末を含む誘電体セラミック層(3)と内部電極(4および5)とを備える、積層セラミックコンデンサ(1)のための積層体(2)の生の状態のものを焼成する際、室温から最高温度までの平均昇温速度を40℃/秒以上とする温度プロファイルにて熱処理するようにするとともに、誘電体セラミック原料粉末として、BaTiO系を主成分とし、副成分として、R(RはSc等)、M(MはMn等)およびMgを含有し、主成分100モル部に対する、副成分の含有総量をDモル部とし、主成分を与えるセラミック原料粉末の比表面積をEm/gとするとき、D/Eが0.2~0.8であるものを用いる。

Description

積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

 この発明は、積層セラミックコンデンサの製造方法および積層セラミックコンデンサに関するもので、特に、積層セラミックコンデンサの製造方法における改良、およびこの改良された製造方法に適した積層セラミックコンデンサにおいて用いられるBaTiO系誘電体セラミックの組成における改良に関するものである。

 積層セラミックコンデンサにおいて、その小型化(薄型化)を図るにあたっては、誘電体セラミック層だけでなく、内部電極についても薄層化を図ることが有効である。しかしながら、内部電極の薄層化が進むと、生の積層体を焼結させるための焼成工程の結果、電極切れが生じやすくなる。この電極切れを抑制し得る技術として、たとえば以下のものが提案されている。

 特開2008‐226941号公報(特許文献1)では、焼成工程での昇温速度を500℃/時~5000℃/時とすることにより、電極切れを抑制し、電極厚0.8~1μmを実現している。

 特開2000‐216042号公報(特許文献2)では、焼成時の昇温過程における700℃~1100℃で、昇温速度を500℃/時以上とし、1100℃以上において、雰囲気の酸素分圧を10-8atm以下とし、降温過程における1100℃以下の一部において酸素分圧を10-8atm以上とすることにより、クラック等の構造欠陥を抑制し、得られた積層セラミックコンデンサの信頼性を高めるようにしている。

 大韓民国公開特許公報10‐2006‐0135249(特許文献3)では、最高温度より20℃低い温度まで10℃/秒の昇温速度で昇温することにより、電極切れ抑制と昇温時のオーバシュート(昇温時に所望の焼成温度よりさらに高い温度となること)抑制とを両立させている。

 以上、特許文献1~3のいずれに記載の先行技術においても、昇温速度を高くするといった手段によって、内部電極の薄層化が可能となる効果が得られるが、その効果には限界があり、たとえばNiを導電成分として含む内部電極を備える積層セラミックコンデンサにおいて、焼成後の電極厚として0.3μm以下の実現は非常に困難である。

 また、卑金属を導電成分として用いた内部電極を備える生の積層体を焼成するための雰囲気は、たとえばN/H/HO系であり、Ni/NiO平衡酸素分圧より還元側で制御する必要があり、このことは、設備や材料設計に対する制約となる。

 また、セラミックがたとえばLi等の揮発成分を含む場合、焼成時において、この揮発成分は飛散しやすい。そして、焼成されるべき生の積層体のサイズ、すなわちチップサイズや焼成炉へのチャージ量により、揮発成分の残留量がばらつきやすいが、この残留量ばらつきを抑制することは困難である。

 他方、積層セラミックコンデンサの小型化(薄型化)かつ大容量化が進み、誘電体セラミック層については、その厚みが0.5μm以下になりつつある。このような誘電体セラミック層の薄層化に対応するためには、誘電体セラミック層を構成する誘電体セラミックのグレインの微小化が必要である。そのため、誘電体セラミック原料粉末も微粒化する必要がある。

 しかし、誘電体セラミック原料粉末を、たとえば数nmレベルにまで微粒化すると、焼成時に粒成長しやすく、その結果、高温負荷条件下での積層セラミックコンデンサの寿命特性に劣るといった問題を招くことがある。

特開2008-226941号公報 特開2000-216042号公報 大韓民国公開特許公報10-2006-0135249

 そこで、この発明の目的は、上述したような問題を解決し得る積層セラミックコンデンサの製造方法および積層セラミックコンデンサを提供しようとすることである。

 この発明は、誘電体セラミック原料粉末を含みかつ積層された複数の誘電体セラミック層と誘電体セラミック層間の特定の界面に沿って形成される内部電極とを備える、生の積層体を作製する工程と、生の積層体を焼結させるため、生の積層体を熱処理する、焼成工程とを備える、積層セラミックコンデンサの製造方法にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

 すなわち、この発明では、上記焼成工程において、室温から最高温度までの平均昇温速度を40℃/秒以上とする温度プロファイルが採用される。そして、上記誘電体セラミック原料粉末の組成および性状に関して、このような高速昇温に適したものとするため、以下のような構成が採用される。

 誘電体セラミック原料粉末は、ABO(Aは、Baを必ず含み、さらにCaおよびSrの少なくとも一方を含むことがある。Bは、Tiを必ず含み、さらにZrおよびHfの少なくとも一方を含むことがある。)を主成分とし、副成分として、R(Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1種)、M(Mは、Mn、Cr、CoおよびFeから選ばれる少なくとも1種)およびMgを含有する。そして、主成分100モル部に対する、副成分の含有総量をDモル部とし、主成分を与えるセラミック原料粉末の比表面積をEm/gとするとき、D/Eが0.2~0.8である。

 この発明に係る積層セラミックコンデンサの製造方法において、上記焼成工程は、好ましくは、室温から最高温度までの平均昇温速度を100℃/秒以上とする温度プロファイルにて実施される。

 この発明は、また、積層された複数の誘電体セラミック層、および誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、積層体と、積層体の外表面上の互いに異なる位置に形成され、かつ内部電極の特定のものに電気的に接続される、複数の外部電極とを備える、積層セラミックコンデンサにも向けられる。

 この発明に係る積層セラミックコンデンサは、誘電体セラミック層を構成する誘電体セラミックが、ABO(Aは、Baを必ず含み、さらにCaおよびSrの少なくとも一方を含むことがある。Bは、Tiを必ず含み、さらにZrおよびHfの少なくとも一方を含むことがある。)を主成分とし、副成分として、R(Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1種)、M(Mは、Mn、Cr、CoおよびFeから選ばれる少なくとも1種)およびMgを含有するとともに、誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が100nm以下であることを特徴としている。

 この発明に係る積層セラミックコンデンサにおいて、誘電体セラミック層を構成する誘電体セラミックの平均グレイン径は50nm以下であることが好ましい。

 この発明に係る積層セラミックコンデンサの製造方法によれば、誘電体セラミック層において、セラミックの粒成長を抑制する作用をもつ上記副成分元素が含まれていて、また、焼成工程において、短時間で焼結が完了するため、誘電体セラミック層において、上記副成分元素の偏析の発生を極力防ぎ、これらを均一に存在させることができる。よって、焼成時における粒成長が生じにくくなり、得られた誘電体セラミック層を構成するセラミックが微小グレインをもって構成されるものとすることができる。

 このようなことから、積層セラミックコンデンサにおいて、誘電体セラミック層が薄層化されても、高温負荷試験における寿命特性を良好なものとすることができる。また、誘電体セラミック層が与える特性を安定させることができる。さらに、副成分元素の添加量が比較的少なくても、副成分元素による効果を十分に発揮させることができる。

 また、この発明によれば、内部電極において、焼成工程での熱処理中の電極切れや玉化等の状態変化が抑制され、内部電極のカバレッジを高く維持しながら、内部電極の薄層化を進めることができ、積層セラミックコンデンサの小型化かつ大容量化に寄与する。

 また、内部電極の薄層化および高カバレッジ化は、内部電極の収縮抑制の結果もたらされたものであるため、内部電極の端部におけるボイドや隙間等の発生も同時に抑制することができる。したがって、熱処理後の積層体のシール性が向上し、積層セラミック電子部品としての耐環境信頼性も向上させることができる。

 また、上記のように内部電極の収縮が抑制されるため、内部電極が積層体の所定の面に引き出される場合、内部電極の引出し端部での引っ込み度合いが非常に小さくなる。また、焼成工程において、短時間で焼結が完了するため、誘電体セラミック層を構成するセラミックの添加成分によるガラス相の表面への移動および析出がほとんど発生しない。したがって、内部電極に電気的に接続される外部電極を形成するにあたって、内部電極の引出し端部を露出させるための工程を省略することができる。

 また、誘電体セラミック層を構成する誘電体セラミックが、Li、B、Pb等の揮発成分(焼結助剤)を含有する場合であっても、焼成工程において短時間で焼結が完了するため、それら揮発成分の、焼成工程における熱処理による飛散が抑制される。その結果、これら揮発成分の残留量が、積層体のサイズや焼成炉へのチャージ量が変わることによって変動することを抑制することができる。

 また、Niなどの卑金属を導電成分として含む内部電極を備える積層セラミックコンデンサにあっては、従来、熱処理工程において、内部電極酸化抑制とセラミック還元抑制とを両立させるため、雰囲気中の酸素分圧を卑金属の平衡酸素分圧近傍に精密に制御する必要があり、焼成炉の設計を煩雑なものとしていた。これに対し、この発明によれば、焼成工程において昇温速度が高く、熱処理(セラミック焼結収縮)時間を短くすることができるため、卑金属の平衡酸素分圧より酸化側の雰囲気でも、ほとんど酸化させることなく、熱処理を行なうことができる。よって、誘電体セラミックが還元されにくく、また、再酸化処理する必要もなく、高い信頼性をもって積層セラミックコンデンサを製造することができる。

この発明の一実施形態による製造方法によって製造される積層セラミックコンデンサを図解的に示す断面図である。 実験例において作製した積層セラミックコンデンサに備える誘電体セラミック層を構成する誘電体セラミックにおける副成分の分散状態を評価するために求められた、波長分散型X線マイクロアナライザ(WDX)でのMn元素のマッピング分析像を示したもので、(1)は試料10についてのもの、(2)は試料11についてのものである。

 図1を参照して、この発明が適用される積層セラミックコンデンサ1の構造について説明する。

 積層セラミックコンデンサ1は、部品本体としての積層体2を備えている。積層体2は、積層された複数の誘電体セラミック層3と誘電体セラミック層3間の特定の界面に沿って形成される複数の内部電極4および5とを備えている。積層体2の一方および他方端面6および7には、それぞれ、複数の内部電極4および5の各端部が露出していて、これら内部電極4の各端部および内部電極5の各端部を、それぞれ、互いに電気的に接続するように、外部電極8および9が形成されている。

 このような積層セラミックコンデンサ1を製造するにあたっては、まず、内部電極4および5が印刷されたセラミックグリーンシートを積層するといった周知の方法により、積層体2の生の状態のものが作製される。次いで、生の積層体を焼結させるため、焼成工程が実施される。次いで、焼結した積層体2の端面6および7上に、それぞれ、外部電極8および9が形成され、積層セラミックコンデンサ1が完成される。

 この発明では、上述した積層体2に備える誘電体セラミック層3となるべきセラミックグリーンシートに含まれる誘電体セラミック原料粉末として、次のような組成および性状を有するものが用いられる。

 すなわち、誘電体セラミック原料粉末は、ABO(Aは、Baを必ず含み、さらにCaおよびSrの少なくとも一方を含むことがある。Bは、Tiを必ず含み、さらにZrおよびHfの少なくとも一方を含むことがある。)を主成分とし、副成分として、R(Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1種)、M(Mは、Mn、Cr、CoおよびFeから選ばれる少なくとも1種)およびMgを含有する。そして、この誘電体セラミック原料粉末において、主成分100モル部に対する、副成分の含有総量をDモル部とし、主成分を与えるセラミック原料粉末の比表面積をEm/gとするとき、D/Eは0.2~0.8である。

 また、上述した焼成工程において、この発明では、室温から最高温度までの平均昇温速度を40℃/秒以上とする温度プロファイルが適用された熱処理工程が実施される。好ましくは、上記温度プロファイルは100℃/秒以上とされる。

 上述の熱処理工程の前に、生の積層体は脱脂処理されることが好ましい。

 また、熱処理工程において、前述した最高温度到達後、この温度を保持することなく、直ちに冷却されることが好ましい。

 前述のような組成および性状を有する誘電体セラミック原料粉末を用いながら、上記のような高い昇温速度を適用して、積層セラミックコンデンサ1を製造したとき、誘電体セラミック層3を構成する誘電体セラミックの平均グレイン径を100nm以下、好ましくは、50nm以下というように微小化することができる。

 なお、図示した積層セラミックコンデンサ1は、2個の外部端子8および9を備える2端子型のものであったが、多端子型の積層セラミック電子部品にも適用することができる。

 以下に、この発明による効果を確認するために実施した実験例について説明する。

 (A)主成分用セラミック粉末の作製
 まず、チタン酸バリウム粉末およびチタン酸バリウムカルシウム粉末を準備した。チタン酸バリウム粉末については、BaCO粉末とTiO粉末とを、また、チタン酸バリウムカルシウム粉末については、BaCO粉末とCaCO粉末とTiO粉末とを、各々所定量秤量した後、ボールミルにより42時間混合し、熱処理を行ない、固相反応により、BaTiO(以下、「BT」)粉末および(Ba0.90Ca0.10)TiO(以下、「BCT」)粉末を得た。

 ここで、BT粉末およびBCT粉末の各々について、表1に示すような狙いの粒径および比表面積(SSA)を有するものを作製した。なお、粒径は、SEM観察像を球形換算した場合の平均粒径であり、SSAについては、窒素吸着法を用いたマルチソーブ装置で測定したものである。

 (B)誘電体セラミック原料粉末の作製
 表1に示した試料1~17を得るため、上記のようにして得られたBT粉末およびBCT粉末の各々に、MgO、MnO、DyおよびSiOの各粉末を以下のように配合した。

 ・試料1、2および7~9: 100BT(またはBCT)-1.0Dy-1.0Mg-0.3Mn-1.0Si
 ・試料3~6: 100BT(またはBCT)-10Dy-10Mg-3Mn-1.0Si
 ・試料10~13、16および17: 100BT(またはBCT)-2.5Dy-2.5Mg-0.8Mn-1.0Si
 ・試料14: 100BT-3.0Dy-1.1Mg-0.8Mn-1.1Si
 ・試料15: 100BT-7.4Dy-2.7Mg-2.0Mn-1.1Si。

 次に、これら配合物を、ボールミルにより5時間混合した。次いで、乾燥および乾式粉砕を行ない、誘電体セラミック原料粉末を得た。

 (C)積層セラミックコンデンサの作製
 上記誘電体セラミック原料粉末に、ポリビニルブチラール系バインダおよびエタノールを加えて、ボールミルにより5時間湿式混合し、セラミックスラリーを作製した。

 次に、このセラミックスラリーを、ダイコータによりシート状に成形し、セラミックグリーンシートを得た。

 次に、上記セラミックグリーンシート上に、Niを主成分とする導電性ペーストをスクリーン印刷し、内部電極となるべき導電性ペースト膜を形成した。

 また、上記セラミックグリーンシートの主面上で導電性ペースト膜がある領域とない領域との間で生じ得る段差解消のための対策として、上記セラミックスラリーと同じ組成を有する誘電体ペースト膜を、導電性ペースト膜の同等の厚みをもって、導電性ペースト膜のない領域に形成した。

 次に、導電性ペースト膜および誘電体ペースト膜が形成されたセラミックグリーンシートを導電性ペースト膜の引き出されている側が互い違いになるように1層ずつ積層し、有効層が5層となる生の積層体を得た。

 次に、生の積層体を、N雰囲気中にて300℃の温度に加熱し、バインダを燃焼させた後、N雰囲気中にて700℃の温度で再度バインダを燃焼させた。

 その後、従来の焼成方法にならって、酸素分圧10-10MPaのH-N-HOガスからなる還元性雰囲気中にて、表1の昇温速度にて昇温する熱処理を実施し、焼結した積層体を得た。ここで、昇温速度に応じて、焼成工程での最高温度およびこの最高温度でのキープ時間条件を以下のように設定した。

 ・昇温速度が50℃/分の場合: 最高温度1200℃で、5分間キープ
 ・昇温速度が40~200℃/秒の場合: 最高温度1400℃で、キープなし。

 次に、焼結した積層体の両端面にB-LiO-SiO-BaOガラスフリットを含有するCuペーストを塗布し、N雰囲気中において800℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成し、試料となる積層セラミックコンデンサを得た。

 このようにして得られた積層セラミックコンデンサの外形寸法は、幅0.5mm、長さ1.0mmであり、誘電体セラミック層の1層あたりの対向電極面積は0.3mmであった。また、誘電体セラミック層の厚みは0.3μmであり、内部電極の厚みは0.3μmであった。

 (D)評価
 表1に示すように、グレイン径、粒成長度および高温負荷寿命試験での不良数を評価した。

 グレイン径の測定は、各試料に係る積層セラミックコンデンサを破断し、1000℃の温度でサーマルエッチングし、破断面を、走査型顕微鏡を用いて観察することによって行なった。すなわち、この観察像について画像解析を行ない、円相当径をグレイン径とした。測定グレイン個数を300個とし、その平均値を求め、表1に示した「グレイン径」とした。

 粒成長度は、「粒成長度」=「焼成後の平均グレイン径」/「主成分用セラミック粉末の粒径」の式により算出した。

 高温負荷寿命試験での不良数を求めるため、温度85℃にて、厚み0.3μmの誘電体セラミック層に対して、DC4Vを印加し、各試料に係る積層セラミックコンデンサの絶縁抵抗の経時変化を測定する高温負荷寿命試験を実施した。ここで、高温負荷寿命試験を各々100個の試料について実施し、2000時間経過するまでに、絶縁抵抗値が100kΩ以下になった試料を不良と判定した。

Figure JPOXMLDOC01-appb-T000001

 表1より、次のことがわかる。

 昇温速度が50℃/分の試料1、3、5、7、8、10および12では、粒成長し、グレイン径が200nmを大きく超えている。そして、このようにグレイン径が大きくなったものは、高温負荷寿命試験の不良個数も多い。

 他方、昇温速度が40℃/秒以上の試料2、4、6、9、11および13~17のうち、D/Eが0.2未満の試料2、9および14についても、粒成長し、グレイン径が100nmを超えている。そして、このようにグレイン径が大きくなったものは、高温負荷寿命試験の不良個数も多い。

 これらに対し、昇温速度が40℃/秒以上であって、D/Eが0.2~0.8である試料4、6、11、13および15~17では、グレイン径が100nm以下と小さく抑えられ、高温負荷寿命試験の不良個数も0である。特に、これら試料4、6、11、13および15~17のうち、昇温速度が100℃/秒以上の試料4、6、11、13、15および17では、グレイン径が50nm以下とより小さく抑えられている。

 さらに、たとえば試料11、16および17の間で比較すると、試料11では昇温速度が200℃/秒、試料16では昇温速度が40℃/秒、試料17では昇温速度が100℃/秒というように、昇温速度のみが異なっている。その結果、昇温速度がより高くなる試料16、17、11の順で、グレイン径が、55nm、50nm、45nmというように、より小さくなっている。

 なお、表1には、D/Eが0.8を超える試料が示されていないが、D/Eが0.8を超えると、焼成工程において、昇温速度を仮に40℃/秒以上、さらには100℃/以上というように高速昇温をもって焼成したとしても、副成分の偏析が生じ、高温負荷寿命試験における寿命特性が悪くなることが確認されている。

 図2には、この実験例において作製した積層セラミックコンデンサに備える誘電体セラミック層を構成する誘電体セラミックにおける副成分の分散状態を評価するために求められた、波長分散型X線マイクロアナライザ(WDX)でのMn元素のマッピング分析像が示されている。図2において、(1)は試料10についてのもの、(2)は試料11についてのものである。

 なお、図2は、フルカラー表示ではないため、Mn元素のマッピング分析を正確に表示するものではないが、白黒表示において、濃淡のコントラストの強い方がMn元素の偏析がより強く生じていると判定できる。

 試料10と試料11とは、焼成工程での昇温速度、最高温度およびキープ時間といった焼成条件が互いに異なっている。200℃/秒といった高い昇温速度が採用された試料11では、図2(2)に示すように、副成分としてのMn元素の偏析があまりなく、セラミック粒子にほぼ均一に分散している。これが粒成長の抑制効果を高めていると考えられる。これに対して、50℃/分といった低い昇温速度が採用された試料10では、図2(1)に示すように、Mn元素の偏析が強く生じている。

 なお、上記実験例では、誘電体セラミック原料粉末において、副成分元素RとしてDyを用い、副成分元素MとしてMnを用いたが、副成分元素Rとして、Dy以外のSc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Ho、Er、Tm、YbおよびLuのいずれかを用いた場合であっても、あるいは、副成分元素Mとして、Mn以外のCr、CoおよびFeのいずれかを用いた場合であっても、同様の結果が得られることを確認している。

1 積層セラミックコンデンサ
2 積層体
3 誘電体セラミック層
4,5 内部電極

Claims (4)

  1.  誘電体セラミック原料粉末を含みかつ積層された複数の誘電体セラミック層と前記誘電体セラミック層間の特定の界面に沿って形成される内部電極とを備える、生の積層体を作製する工程と、
     前記生の積層体を焼結させるため、室温から最高温度までの平均昇温速度を40℃/秒以上とする温度プロファイルにて前記生の積層体を熱処理する、焼成工程と
    を備え、
     前記誘電体セラミック原料粉末は、ABO(Aは、Baを必ず含み、さらにCaおよびSrの少なくとも一方を含むことがある。Bは、Tiを必ず含み、さらにZrおよびHfの少なくとも一方を含むことがある。)を主成分とし、副成分として、R(Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1種)、M(Mは、Mn、Cr、CoおよびFeから選ばれる少なくとも1種)およびMgを含有し、前記主成分100モル部に対する、前記副成分の含有総量をDモル部とし、前記主成分を与えるセラミック原料粉末の比表面積をEm/gとするとき、D/Eが0.2~0.8である、
    積層セラミックコンデンサの製造方法。
  2.  前記焼成工程は、室温から最高温度までの平均昇温速度を100℃/秒以上とする温度プロファイルにて実施される、請求項1に記載の積層セラミックコンデンサの製造方法。
  3.  積層された複数の誘電体セラミック層、および前記誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、積層体と、
     前記積層体の外表面上の互いに異なる位置に形成され、かつ前記内部電極の特定のものに電気的に接続される、複数の外部電極と
    を備え、
     前記誘電体セラミック層を構成する誘電体セラミックは、ABO(Aは、Baを必ず含み、さらにCaおよびSrの少なくとも一方を含むことがある。Bは、Tiを必ず含み、さらにZrおよびHfの少なくとも一方を含むことがある。)を主成分とし、副成分として、R(Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1種)、M(Mは、Mn、Cr、CoおよびFeから選ばれる少なくとも1種)およびMgを含有し、
     前記誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が100nm以下である、積層セラミックコンデンサ。
  4.  前記誘電体セラミック層を構成する誘電体セラミックの平均グレイン径が50nm以下である、請求項3に記載の積層セラミックコンデンサ。
PCT/JP2010/062213 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ WO2011024582A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009-196346 2009-08-27
JP2009196346 2009-08-27

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201080037103.5A CN102483993B (zh) 2009-08-27 2010-07-21 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
KR1020127004094A KR101343091B1 (ko) 2009-08-27 2010-07-21 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP2011528709A JP5316642B2 (ja) 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US13/403,019 US8609564B2 (en) 2009-08-27 2012-02-23 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor
US14/063,000 US20140043725A1 (en) 2009-08-27 2013-10-25 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/403,019 Continuation US8609564B2 (en) 2009-08-27 2012-02-23 Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2011024582A1 true WO2011024582A1 (ja) 2011-03-03

Family

ID=43627692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062213 WO2011024582A1 (ja) 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

Country Status (5)

Country Link
US (2) US8609564B2 (ja)
JP (1) JP5316642B2 (ja)
KR (1) KR101343091B1 (ja)
CN (1) CN102483993B (ja)
WO (1) WO2011024582A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008972A (ja) * 2011-06-23 2013-01-10 Samsung Electro-Mechanics Co Ltd チップ型積層キャパシタ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic components
WO2013027500A1 (ja) * 2011-08-23 2013-02-28 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
US20130329334A1 (en) * 2012-06-12 2013-12-12 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014093515A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014110415A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその実装基板
US20140160626A1 (en) * 2011-09-12 2014-06-12 Murata Manufacturing Co., Ltd. Laminated Ceramic Capacitor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051994A (ko) * 2010-11-24 2013-05-21 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
WO2012099193A1 (ja) * 2011-01-21 2012-07-26 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
CN103534223A (zh) * 2011-08-11 2014-01-22 株式会社村田制作所 电介质陶瓷、层叠陶瓷电子部件、层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR101548785B1 (ko) * 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR101922867B1 (ko) * 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015126219A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
JP2015126220A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
US20190304687A1 (en) * 2018-03-27 2019-10-03 Tdk Corporation Multilayer ceramic electronic component
KR102115955B1 (ko) 2018-09-03 2020-05-27 삼성전기주식회사 적층 세라믹 전자부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163273A (ja) * 1997-12-01 1999-06-18 Oki Electric Ind Co Ltd Dielectric thin film, method for manufacturing dielectric capacitor, and dielectric memory
WO2007013604A1 (ja) * 2005-07-29 2007-02-01 Tdk Corporation 薄膜コンデンサの製造方法
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803854B2 (ja) 1999-01-27 2011-10-26 Tdk株式会社 積層型セラミックコンデンサの製造方法
JP4609621B2 (ja) 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
KR100741835B1 (ko) 2005-06-24 2007-07-24 삼성전기주식회사 High Speed Heating Firing Method of Laminated Chips
CN101346784B (zh) * 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
JP2008226941A (ja) 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP5409443B2 (ja) * 2010-03-03 2014-02-05 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163273A (ja) * 1997-12-01 1999-06-18 Oki Electric Ind Co Ltd Dielectric thin film, method for manufacturing dielectric capacitor, and dielectric memory
WO2007013604A1 (ja) * 2005-07-29 2007-02-01 Tdk Corporation 薄膜コンデンサの製造方法
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008972A (ja) * 2011-06-23 2013-01-10 Samsung Electro-Mechanics Co Ltd チップ型積層キャパシタ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic components
JP5565528B2 (ja) * 2011-08-23 2014-08-06 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
WO2013027500A1 (ja) * 2011-08-23 2013-02-28 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
US8830651B2 (en) 2011-08-23 2014-09-09 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor and producing method for laminated ceramic capacitor
US20140160626A1 (en) * 2011-09-12 2014-06-12 Murata Manufacturing Co., Ltd. Laminated Ceramic Capacitor
US20130329334A1 (en) * 2012-06-12 2013-12-12 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
JP2013258229A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
US9305707B2 (en) * 2012-06-12 2016-04-05 Murato Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component including cross-linked section
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014093515A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
US9129750B2 (en) 2012-11-06 2015-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic electronic component and manufacturing method thereof
TWI490898B (zh) * 2012-12-04 2015-07-01 Samsung Electro Mech 多層式陶瓷電容器及用於安裝該電容器的板件
US9099240B2 (en) 2012-12-04 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic capacitor and board for mounting the same
JP2014110415A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその実装基板

Also Published As

Publication number Publication date
CN102483993B (zh) 2014-07-09
US8609564B2 (en) 2013-12-17
US20140043725A1 (en) 2014-02-13
CN102483993A (zh) 2012-05-30
KR101343091B1 (ko) 2013-12-20
US20120147518A1 (en) 2012-06-14
KR20120032570A (ko) 2012-04-05
JP5316642B2 (ja) 2013-10-16
JPWO2011024582A1 (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
US9666370B2 (en) Multilayer ceramic capacitor and method for producing the same
US9076599B2 (en) Laminated ceramic electronic parts
DE112006001440B4 (de) Dielektrische Keramik und Vielschicht-Keramikkondensator
JP4110978B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR100440347B1 (ko) 유전체 세라믹 및 전자부품
JP3743406B2 (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4407299B2 (ja) Multilayer ceramic capacitor
KR100651065B1 (ko) 적층형 세라믹 콘덴서
KR100673879B1 (ko) 전자 부품, 유전체 자기 조성물 및 그 제조 방법
JP4200792B2 (ja) 積層セラミックコンデンサ
TWI407465B (zh) Dielectric ceramics and laminated ceramic capacitors
JP4858248B2 (ja) 誘電体磁器組成物および電子部品
JP3391268B2 (ja) 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
US7381464B2 (en) Dielectric ceramic composition and electronic device
US6205015B1 (en) Dielectric ceramic, method for producing the same, laminated ceramic electronic element, and method for producing the same
CN102483993B (zh) 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
JP4267614B2 (ja) 積層型セラミック電子部品の製造方法
KR100841506B1 (ko) 유전체 자기조성물 및 그 제조방법
US8582277B2 (en) Laminated type ceramic electronic parts
JP4991564B2 (ja) 積層セラミックコンデンサ
JP4635928B2 (ja) 積層型電子部品およびその製造方法
JP4111006B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4782598B2 (ja) 積層セラミックコンデンサ
US8526164B2 (en) Laminated ceramic capacitor
JP4591448B2 (ja) 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080037103.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811633

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011528709

Country of ref document: JP

ENP Entry into the national phase in:

Ref document number: 20127004094

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10811633

Country of ref document: EP

Kind code of ref document: A1