JPH11163273A - 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ - Google Patents

誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ

Info

Publication number
JPH11163273A
JPH11163273A JP9345784A JP34578497A JPH11163273A JP H11163273 A JPH11163273 A JP H11163273A JP 9345784 A JP9345784 A JP 9345784A JP 34578497 A JP34578497 A JP 34578497A JP H11163273 A JPH11163273 A JP H11163273A
Authority
JP
Japan
Prior art keywords
dielectric
thin film
film
electrode
dielectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9345784A
Other languages
English (en)
Inventor
Yoshihiro Sawada
佳宏 澤田
Akira Hashimoto
晃 橋本
Ichiro Koiwa
一郎 小岩
Yukihisa Okada
幸久 岡田
Takao Kanehara
隆雄 金原
Hiroyo Katou
博代 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Oki Electric Industry Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Oki Electric Industry Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP9345784A priority Critical patent/JPH11163273A/ja
Publication of JPH11163273A publication Critical patent/JPH11163273A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 結晶性に優れ、しかも、微細加工にも最適
で、膜疲労等も少ない、誘電体薄膜、誘電体キャパシタ
の製造方法、および誘電体メモリを簡便に提供する。 【解決手段】 （Ｉ）基板上に設けた下部電極上に、誘
電体薄膜形成用塗布液を塗布、乾燥して被膜を形成する
誘電体被膜形成工程、（ＩＩ）誘電体の結晶化温度未満
の温度で誘電体被膜を加熱処理する仮焼成工程、（ＩＩ
Ｉ）上記仮焼成後の誘電体被膜上に仮電極を形成し、熱
処理を行い、誘電体被膜を結晶化させる本焼成工程、
（ＩＶ）仮電極を結晶化した誘電体被膜上から除去する
工程により誘電体薄膜を製造し、さらに（Ｖ）上記結晶
化した誘電体被膜上に上部電極を形成する工程により誘
電体キャパシタを製造する。さらに該誘電体キャパシタ
を用いて誘電体メモリを製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体メモリやセ
ンサ等に用いられる誘電体薄膜、誘電体キャパシタの製
造方法、および誘電体メモリに関する。さらに詳しく
は、誘電体薄膜の結晶性に優れ、かつ微細加工が容易で
膜疲労の少ない誘電体薄膜、誘電体キャパシタの製造方
法、および誘電体メモリに関する。
【０００２】
【従来の技術】従来より半導体装置の高密度化が進めら
れきており、その誘電体材料としてＳｉＯ2、ＳｉＯ2−
Ｓｉ3Ｎ4等の物質が用いられきたが、これら低誘電率の
物質では必要な容量を確保できなくなりつつあり、近
年、上記従来の技術に限界が生じてきた（「セラミック
ス」Ｖｏｌ．３０、Ｎｏ．６、ｐｐ．４９９−５０７
（１９９５））。この技術的限界を超えるために多くの
研究がなされているが、中でも誘電体薄膜、強誘電体薄
膜を用いるものが注目を集め、活発な検討が数多くなさ
れている。しかしながら強誘電体薄膜を用いる際の技術
的課題として、分極反転に伴う膜疲労に問題があり、こ
の解決のために酸化物電極の検討などがなされている。
【０００３】半導体装置に用いられる誘電体薄膜は、一
般に、基板上に下部電極を形成し、この下部電極上に誘
電体薄膜形成用塗布液を塗布、乾燥後、一次本焼成を行
って結晶構造をもった誘電体薄膜としている。さらに該
薄膜上に上部電極を形成した後、二次本焼成を行って電
気特性を適正化（例えば、リーク電流抑制、等）するこ
とによって誘電体キャパシタとしている。
【０００４】一方、最近、誘電体薄膜の平滑化、緻密化
を企図して、上記一次本焼成を行わず、二次本焼成のみ
を行うことによって誘電体薄膜、誘電体キャパシタを製
造する技術が報告されている。
【０００５】例えば、特開平８−７８６３６号公報で
は、基板上の下部電極上に誘電体膜を形成し、これを誘
電体が結晶化する温度より低い温度で仮焼成した後、上
部電極（ＲｕＯ2、ＩｒＯ2、Ｐｔ）を形成し、次いで誘
電体結晶化温度以上の温度で本焼成する半導体装置の製
造方法が開示されている。
【０００６】また「新アニールプロセスによるＭＯＤ−
ＳｒＢｉ2Ｔａ2Ｏ9薄膜の緻密化」（第５６回応用物理
学会学術講演会講演予稿集 Ｎｏ．２、２８ａ−ＺＧ−
２、ｐ．４３５、１９９５年８月２６日〜２９日）で
は、基板上の下部電極（Ｐｔ／Ｔａ）上にＳｒＢｉ2Ｔ
ａ2Ｏ9薄膜を形成し、これを５００〜６５０℃の低温で
第一焼成した後、上部電極を形成し、次いで７５０℃の
高温で第二焼成するキャパシタの製造方法が開示されて
いる。
【０００７】ところで、誘電体薄膜の結晶化に際し、電
極として白金（Ｐｔ）を用いて本焼成を行った場合、結
晶性の良好な誘電体薄膜が得られることが知られてい
る。Ｐｔは、耐熱性や強誘電体特性の向上（特に、強誘
電体薄膜の結晶性の向上）の点から望ましいが、その一
方、Ｐｔは化学的に安定なため、反応性イオンエッチン
グによる加工が難しいことから、微細化加工の容易性と
いう点からは望ましくない。また、特にＰｔ電極とチタ
ン酸ジルコン酸鉛強誘電体薄膜との組み合わせにおいて
は、分極反転に伴う膜疲労が生じる問題がある。
【０００８】すなわち、上部電極として、強誘電体の特
性の観点からはＰｔ電極が望ましく、その後の微細加工
や膜疲労の観点からは他の電極が望ましいが、現在のと
ころ、これら両方を満足する電極はない。
【０００９】
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたもので、その課題は、結晶性に優れ、しか
も、微細加工にも最適で、膜疲労等も少ない、誘電体薄
膜、誘電体キャパシタの製造方法、および誘電体メモリ
を提供することにある。
【００１０】
【課題を解決するための手段】本発明者らは上記課題を
解決すべく鋭意研究を重ねた結果、誘電体の結晶化温度
未満で誘電体被膜を仮焼成した後、仮電極を形成し、次
いで本焼成を行って誘電体被膜を結晶化させた後、仮電
極を除去し、改めて微細加工に適した上部電極を形成す
ることにより、上記課題を解決し得ることを見出し、本
発明を完成するに至った。
【００１１】すなわち本発明は、（Ｉ）基板上に設けた
下部電極上に、誘電体薄膜形成用塗布液を塗布、乾燥し
て被膜を形成する誘電体被膜形成工程、（ＩＩ）誘電体
の結晶化温度未満の温度で誘電体被膜を加熱処理する仮
焼成工程、（ＩＩＩ）上記仮焼成後の誘電体被膜上に仮
電極を形成し、加熱処理を行い、誘電体被膜を結晶化さ
せる本焼成工程、および（ＩＶ）仮電極を結晶化した誘
電体被膜上から除去する工程、を含む誘電体薄膜の製造
方法に関する。
【００１２】また本発明は、（Ｉ）基板上に設けた下部
電極上に、誘電体薄膜形成用塗布液を塗布、乾燥して被
膜を形成する誘電体被膜形成工程、（ＩＩ）誘電体の結
晶化温度未満の温度で誘電体被膜を加熱処理する仮焼成
工程、（ＩＩＩ）上記仮焼成後の誘電体被膜上に仮電極
を形成し、熱処理を行い、誘電体被膜を結晶化させる本
焼成工程、（ＩＶ）仮電極を結晶化した誘電体被膜上か
ら除去する工程、および（Ｖ）上記結晶化した誘電体被
膜上に上部電極を形成する工程、を含む、誘電体キャパ
シタの製造方法に関する。
【００１３】また本発明は、前記誘電体キャパシタを用
いて製造してなる誘電体メモリに関する。
【００１４】
【発明の実施の形態】以下、本発明について、添付図面
を参照しながら説明する。
【００１５】本発明で用いられる誘電体薄膜形成用塗布
液としては、特に限定されるものでないが、（１）Ｐｂ
を含む強誘電体薄膜形成用塗布液、（２）Ｂｉを含む強
誘電体薄膜形成用塗布液、および（３）Ｂａ、Ｓｒおよ
びＴｉを含む高誘電体薄膜形成用塗布液、の中のいずれ
かが好ましく用いられる。
【００１６】上記（１）の塗布液としては、下記一般式
（Ｉ）
【００１７】
【化７】ＰｂＴｉxＺｒ1-xＯ3 （Ｉ） （式中、ｘは０≦ｘ≦１の数を表す）で表されるチタン
酸ジルコン酸鉛形成用塗布液が特に好ましい。
【００１８】上記（２）の塗布液としては、下記一般式
（ＩＩ）
【００１９】
【化８】 Ｓｒ1-yＢｉ2+z（Ｔａ2 ーα，Ｎｂα）Ｏ9+ β （ＩＩ） （式中、ｙ、ｚ、α、βは、ぞれぞれ０≦ｙ≦１、０≦
ｚ≦１、０≦α＜２、０≦β≦１の数を表す）で表され
るＢｉ系強誘電体薄膜形成用塗布液が特に好ましい。
【００２０】特に近年、（Ｂｉ2Ｏ2）2+（Ａm-1ＢmＯ
3m+1）2-〔ただし、Ａは１、２、３価のイオン（例え
ば、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、および
希土類元素）およびこれらのイオンの組み合わせを示
し；Ｂは４、５、６価のイオン（例えば、Ｔｉ、Ｎｂ、
Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒ等の金属元素）およ
びこれらのイオンの組み合わせを示し；ｍ＝１〜５の整
数である〕の一般式で表される層状構造を有するＢｉ系
強誘電体（ＢＬＳＦ）薄膜は、膜疲労を生じない材料と
して知られ、Ｐ−Ｅヒステリシスの抗電界が小さく、分
極反転に伴う膜の疲労性が少ないなどの特性を有するこ
とから、半導体メモリ用およびセンサ用の材料として脚
光を浴びており（竹中正 「ビスマス層状構造強誘電体
と粒子配向」（社）応用物理学会 応用電子物性分科会
研究報告、１９９４年１１月２２日、ｐｐ．１−８；
「セラミックス」Ｖｏｌ．３０、Ｎｏ．６、ｐｐ．４９
９−５０３（１９９５））、中でもＳｒＢｉ2Ｔａ2Ｏ9
系、すなわち、（Ｂｉ2Ｏ2）2+（ＳｒＴａ2Ｏ7）2-のＢ
ＬＳＦ薄膜はこれらの特性をよく示す材料として注目さ
れている。
【００２１】上記（３）の塗布液としては、下記一般式
（ＩＩＩ）
【００２２】
【化９】 （Ｂａ1- γ，Ｓｒγ）ＴｉＯ3 （ＩＩＩ） （式中、γは０＜γ＜１の数を表す）で表される高誘電
体薄膜形成用塗布液が特に好ましい。
【００２３】これら各塗布液は、いずれも常法により得
ることができる。特に各塗布液に含まれる各金属アルコ
キシドの２種以上が複合化した複合金属アルコキシド類
を、水または水と触媒を用いて加水分解することによっ
て得られる有機金属化合物を含むものが好ましく用いら
れる。なお、ここでいう「複合金属アルコキシド」と
は、異種金属アルコキシドどうしを溶媒中で３０〜１０
０℃の加熱条件下で、２〜１５時間程度還流させること
により得られる化合物をいう。反応の終点は、液体が徐
々に変色し、最終的には茶褐色の液体となるので、この
ように液体が完全に変色した時点を反応の終点とするの
がよい。また、加水分解反応は、塗布液中に水または水
と触媒を添加し、２０〜５０℃で数時間〜数日間撹拌し
て行われる。触媒としては、金属アルコキシドの加水分
解反応用として公知のもの、例えば塩酸、硫酸、硝酸等
の無機酸、酢酸、プロピオン酸、酪酸等の有機酸などの
酸触媒を挙げることができる。なお上述した有機金属化
合物は、酸素原子を分子中に有する溶媒に溶解される
が、該溶媒としては、例えばアルコール系溶媒、多価ア
ルコール系溶媒、エーテル系溶媒、ケトン系溶媒、エス
テル系溶媒、低級カルボン酸系溶媒等を挙げることがで
きる。
【００２４】なお、上記各塗布液中における各金属元素
成分等の含有量は、塗布液の適用箇所、条件によって種
々変化し、適用デバイスの種類（ＦＲＡＭ用、ＤＲＡＭ
用、ＭＦＳ用、ＭＦＩＳ用、ＭＦＭＩＳ用等）や、使用
する上部、下部電極の種類、厚さ、組み合わせ、バリヤ
層の種類、厚さ、さらにシードレイヤーの有無（配向
膜）等、そのときどきに応じた適正値を選ぶことができ
る。
【００２５】次に、本発明の誘電体薄膜および誘電体キ
ャパシタの製造方法を図１を参照しながら説明する。
【００２６】まず、図１（ａ）に示すように、Ｓｉウェ
ーハ等の基板（２）を酸化して基板上部にＳｉ酸化膜
（３）を形成し、その上にＰｔ、Ｉｒ、Ｒｕ、Ｒｅ、Ｏ
ｓ等の金属、およびそれらの金属酸化物である導電性金
属酸化物をスパッタ法、蒸着法等の公知の方法により形
成し、下部電極（４）を作製する。
【００２７】ここで、上記した以外の下部電極用材料と
しては、特開平８−８４０３号公報、特開平９−８２９
０６号公報等に記載のＢｉ2Ｒｕ2Ｏ7-x、Ｂｉ2Ｒｈ2Ｏ
7-x、Ｂｉ2Ｉｒ2Ｏ7-x、特開平９−２２８２９号公報に
記載の酸化パラジウム、特開平９−２７６０２号公報に
記載の（Ｂａ1-x，Ｓｒx）ＲｕＯ3、「Ｇｂｉｔ−ＤＲ
ＡＭ用電極」（半導体・集積回路技術第５１回シンポジ
ウム講演論集、ｐｐ．５４〜５９、１９９６年１２月１
２〜１３日）に記載のＲｕＯ2／Ｒｕ、ＩｒＯ2／Ｉｒ／
ＴｉＮ／Ｔｉ等が挙げられ、これらを用いてもよい。
【００２８】そしてこの下部電極（４）上に、スピンナ
ー法、ディップ法等の公知の塗布法により誘電体膜形成
用塗布液を塗布し、５０〜２００℃の温度で乾燥を行
い、誘電体被膜（５’）を形成する（図１（ｂ））。次
いで、この誘電体被膜（５’）を誘電体の結晶化温度未
満の温度で加熱処理し、仮焼成を行う。この工程では被
膜の結晶化は行われず、次工程での仮電極形成に耐え得
る程度の被膜が形成されれればよい。なお、この仮焼成
温度は、塗布液中の溶媒の沸点より高い温度で、かつ誘
電体の結晶化温度未満であるのが好ましい。この仮焼成
温度は各塗布液に含有される金属元素成分等によっても
異なるが、一般に２００〜７００℃程度である。
【００２９】なお、好ましくは、塗布から仮焼成までの
操作を数回繰り返して行い、被膜を所望の膜厚に設定す
る。
【００３０】次いで、上記仮焼成後の被膜上に仮電極
（６）を形成し、誘電体の結晶化が行われる温度で加熱
して本焼成を行い、誘電体被膜（５’）を結晶化させて
結晶構造をもった誘電体被膜（５）を形成する（図１
（ｃ））。本焼成は誘電体被膜が十分な結晶構造を有す
るに十分な程度加熱する。本焼成は酸素雰囲気中で行う
のが好ましい。本焼成温度は各塗布液に含有される金属
元素成分等によっても異なるが、一般に５００〜８５０
℃程度である。本焼成工程においては、室温から５〜２
０℃／ｍｉｎ程度の昇温速度で本焼成温度まで昇温し、
その後本焼成温度を維持して３０〜８０分程度焼成する
ファーネス法、室温から５０〜１５０℃／ｓｅｃ程度の
昇温速度で本焼成温度まで昇温し、その後本焼成温度を
維持して０．５〜３分間程度焼成するＲＴＰ法など、種
々の焼成方法を選ぶことができる。
【００３１】仮電極（６）としては、パラジウムや、特
開平８−２９３５８１号公報に記載のある白金を主成分
とし白金族の他の金属元素（パラジウム、イリジウム、
ロジウム、オスミウム、ルテニウム）を含む白金合金等
も用いることができるが、白金（Ｐｔ）が特に好まし
い。誘電体被膜（５’）は表面から加熱されるので、仮
電極（６）との界面から誘電体被膜（５’）が結晶化を
開始する。したがって、誘電体被膜はＰｔの影響を受
け、優れた特性を有する結晶化された誘電体被膜（５）
が得られることになる。
【００３２】続いて、結晶化した被膜（５）上から仮電
極（６）を除去する（図１（ｄ））。
【００３３】仮電極（６）除去の方法は、塩酸、硝酸、
および硫酸の中から選ばれる少なくとも１種の酸溶液を
用いて湿式エッチング処理により行うのが好ましい。こ
のような酸溶液中で誘電体膜はエッチングされないの
で、Ｐｔ電極のみをエッチングすることができる。
【００３４】こうして本発明方法による誘電体薄膜
（１）が製造される。
【００３５】次いで、上記誘電体薄膜（１）上に上部電
極（７）を形成する（図１（ｅ））。
【００３６】上部電極（７）としては、下部電極用材料
として挙げた金属、金属酸化物等を用いることができ、
これら材料をスパッタ法、蒸着法等の公知の方法により
誘電体薄膜上に形成する。本発明では、上部電極（７）
としてイリジウム（Ｉｒ）、酸化イリジウム（Ｉｒ
Ｏ2）、ルテニウム（Ｒｕ）、酸化ルテニウム（Ｒｕ
Ｏ2）の中から選ばれる少なくとも１種が好ましく用い
られる。なお、上部電極としては、下部電極と異なる材
料を用いてもよく、例えば、下部電極にＩｒを用い、上
部電極にＲｕを用いてもよい。
【００３７】このようにして本発明方法による誘電体キ
ャパシタ（１０）が製造される。
【００３８】この誘電体キャパシタ（１０）は、その後
さらに、ＳｉＯ2等の保護膜形成（パッシベーショ
ン）、アルミ配線等を行い、誘電体メモリを作製するこ
とができる。
【００３９】本発明製造方法においては、誘電体被膜の
結晶化においては、誘電体被膜の結晶化に好ましい影響
を与えるＰｔなどを用いて仮電極を形成し、誘電体薄膜
の結晶性を高めることにより膜の誘電特性を向上させる
ことができる。また、その後の加工性や、膜疲労特性を
向上させるために、上部電極として微細加工等に好適な
電極、例えばイリジウム（Ｉｒ）、酸化イリジウム（Ｉ
ｒＯ2）、ルテニウム（Ｒｕ）、酸化ルテニウム（Ｒｕ
Ｏ2）の中から選ばれる少なくとも１種を用いるので、
微細加工が容易で、膜疲労を生じない優れた誘電体キャ
パシタを製造することができる。
【００４０】本発明のように、誘電体被膜の結晶化用電
極（仮電極）としＰｔを用い、最終的に上部電極として
微細加工しやすいＲｕＯ2等の上部電極を設けるという
方法を採らずに、結晶化用電極と上部電極とを兼ねる場
合は、本発明方法のように膜の結晶性、膜の微細加工性
に優れ、膜疲労が少ないという効果をすべて得ることは
できない。例えば仮電極、上部電極としてＰｔを用いた
場合は、膜の結晶性は高いが、微細加工性に劣り、膜疲
労も生じやすくなり、ＲｕＯ2等を用いた場合は、微細
加工性に優れ、膜疲労も少ないが、膜の結晶性に劣ると
いう欠点がある。
【００４１】
【実施例】次に、本発明を実施例によりさらに詳細に説
明するが、本発明はこれら実施例によってなんら限定さ
れるものでない。
【００４２】（実施例１）直径６インチのシリコンウェ
ーハを酸化して、厚さ２００ｎｍの酸化膜（ＳｉＯ
2膜）を形成した。次に、スパッタリング法により、酸
化イリジウム（ＩｒＯ2）電極（膜厚３００ｎｍ）を形
成した。
【００４３】次に、下記に示したＰＺＴ薄膜形成用塗布
液をスピンコート法により塗布した。
【００４４】鉛源として、酢酸鉛〔（ＣＨ3ＣＯ2）2Ｐ
ｂ・３Ｈ2Ｏ；以下「ＰＡ」と記す〕、チタニウム源と
してチタニウムテトライソプロポキシド〔（（ＣＨ3）2
ＣＨＯ）4Ｔｉ；以下「ＴＩＰ」と記す〕、ジルコニウ
ム源としてジルコニウムテトラ−ｎ−ブトキシド〔（Ｃ
Ｈ3（ＣＨ2）3Ｏ）4Ｚｒ；以下「ＺＮＢ」と記す〕、溶
媒として２−メトキシエタノール〔ＣＨ3Ｏ（ＣＨ2）2
ＯＨ；以下「ＭＥ」と記す〕を用いた。
【００４５】まず、ＭＥ中でＰＡを加熱還流してＰＡ中
の結晶水を除去した。この溶液中にＴＩＰとＺＮＢを添
加し、加熱還流した。これにより３成分の複合化を行っ
た。さらに、この溶液にＨ2Ｏを加えることにより、加
水分解を行って、ゾル・ゲル液とした。本実施例では、
ＰＺＴに対して４倍モルの水を用いた。この加水分解に
より、部分加水分解縮重合が進行し、ポリマーが形成さ
れた。
【００４６】このようにして調製したチタン酸ジルコン
酸鉛（ＰＺＴ）薄膜形成用塗布液をスピンコート法によ
り５００ｒｐｍで５秒間、２０００ｒｐｍで３０秒間塗
布し、１５０℃のオーブン中にて３０分間の乾燥を行
い、その後、４００℃のオーブン中で３０分間の仮焼成
を行った。以上のＰＺＴ被膜の塗布工程を４回繰り返
し、膜厚３００ｎｍのＰＺＴ薄膜を形成した。
【００４７】その後、スパッタリング法で仮電極として
Ｐｔ電極を形成した（膜厚２００ｎｍ）。次に、６５０
℃のオーブン中に１５分間入れ、ＰＺＴ被膜の結晶化を
行った。ＰＺＴ被膜は表面から加熱されるので、仮電極
との界面からＰＺＴ被膜が結晶化を開始する。したがっ
て、ＰＺＴ被膜はＰｔの影響を受け、優れた特性を有す
るＰＺＴ薄膜が得られることになる。
【００４８】次いで、ＨＣｌ：Ｈ2Ｏ：ＨＮＯ3＝４：
４：１の溶液を８５℃に熱した中に、上記仮電極を形成
したＰＺＴ被膜を入れることにより、Ｐｔ電極をエッチ
ングした。ＰＺＴ被膜はエッチングされず、Ｐｔ電極の
みをエッチングすることができた。
【００４９】続いて、結晶化されたＰＺＴ被膜上に、上
部電極として酸化イリジウム（ＩｒＯ2）電極（膜厚３
００ｎｍ）を形成することにより、強誘電体キャパシタ
を得た。
【００５０】この強誘電体キャパシタは、結晶化におい
ては、Ｐｔ電極を用いＰＺＴ薄膜の結晶性を高めること
により強誘電特性を向上することができた。また、上部
電極として酸化イリジウム（ＩｒＯ2）電極を用いたこ
とにより、微細加工が容易で、膜疲労が少ない強誘電体
キャパシタを得ることができた。
【００５１】（実施例２）直径６インチのシリコンウェ
ーハを酸化して、厚さ２００ｎｍの酸化膜（ＳｉＯ
2膜）を形成した。次に、スパッタリング法により、酸
化イリジウム（ＩｒＯ2）電極（膜厚３００ｎｍ）を形
成した。
【００５２】次に、下記に示したストロンチウムビスマ
スタンタル酸化物（ＳＢＴ）薄膜形成用塗布液をスピン
コート法により塗布した。
【００５３】すなわち、原料として、Ｂｉ源としてはビ
スマスブトキシド：Ｂｉ（Ｏ−ｎＣ4Ｈ9）3、タンタル
源としてはタンタルエトキシド：Ｔａ（ＯＣ2Ｈ5）5、
ストロンチウム源としてはストロンチウムメトキシエト
キシド：Ｓｒ（ＯＣ2Ｈ4ＯＣＨ3）2を用いた。まずＢｉ
（Ｏ−ｎＣ4Ｈ9）3とＴａ（ＯＣ2Ｈ5）5をＭＥに溶解し
て、これにＳｒ（ＯＣ2Ｈ4ＯＣＨ3）2のＭＥ溶液を滴下
して、Ｓｒ：Ｂｉ：Ｔａ＝０．９：２．１：２．０とな
るように調製した。この滴下終了後、８０℃まで温度を
上げ、１０時間加熱還流を行った。この操作により、溶
液は黒褐色へと変化した。その後、加熱を止め、液温が
２５℃になるまで放置した。２４時間室温で放置した後
に、溶媒を減圧留去し、濃度１０重量％まで濃縮した。
この溶液を濃縮し、濃度２０重量％の溶液として、この
ＳＢＴ１モルに対して２倍モルのアセチルアセトンのＭ
Ｅ溶液を滴下して８０℃の加熱下で、２時間還流を行っ
た。この溶液を２５℃になるまで放置したところ、濃度
１５重量％の溶液が得られた。次いで、ＳＢＴ １モル
に対して等モルのエチレングリコールのＭＥ溶液を加
え、２５℃で１時間攪拌し、濃度１０重量％のＳＢＴ薄
膜形成用塗布液を調製した。この塗布液を濃縮し、濃度
１２重量％の溶液とし、このＳＢＴ１モルに対して２倍
モルのＨ2Ｏを含むＭＥ溶液を滴下し、２５℃で２時間
攪拌を行った。次いで、得られた形成用塗布液を４０℃
の恒温室内で４日間熟成させ、濃縮し、濃度１０重量％
のＳＢＴ薄膜形成用塗布液を調製した。
【００５４】このようにして調製したＳＢＴ薄膜形成用
塗布液をスピンコート法により、５００ｒｐｍで５秒
間、２０００ｒｐｍで３０秒間塗布し、１５０℃のオー
ブン中にて３０分間の乾燥を行い、その後、６５０℃の
オーブン中で３０分間の仮焼成を行った。以上のＳＢＴ
薄膜の塗布工程を４回繰り返し、膜厚３００ｎｍのＳＢ
Ｔ薄膜を形成した。
【００５５】その後、スパッタリング法で仮電極として
Ｐｔ電極を形成した（膜厚２００ｎｍ）。次に、８００
℃のオーブン中に６０分間入れ、ＳＢＴ被膜の結晶化を
行った。ＳＢＴ被膜は表面から加熱されるので、仮電極
との界面からＳＢＴ被膜が結晶化を開始する。したがっ
て、ＳＢＴ薄膜はＰｔの影響を受け、優れた特性を有す
るＳＢＴ薄膜が得られることになる。
【００５６】次いで、ＨＣｌ：Ｈ2Ｏ：ＨＮＯ3＝４：
４：１の溶液を８５℃に熱した中に、上記仮電極を形成
したＳＢＴ膜を入れることにより、Ｐｔ電極をエッチン
グした。ＳＢＴ被膜はエッチングされず、Ｐｔ電極のみ
をエッチングすることができた。
【００５７】続いて、結晶化されたＳＢＴ被膜上に、上
部電極として酸化イリジウム（ＩｒＯ2）電極（膜厚３
００ｎｍ）を形成することにより、強誘電体キャパシタ
を得た。
【００５８】この強誘電体キャパシタは、結晶化におい
ては、Ｐｔ電極を用いＳＢＴ薄膜の結晶性を高めること
により強誘電特性を向上することができた。また、上部
電極として酸化イリジウム（ＩｒＯ2）電極を用いたこ
とにより、微細加工が容易で、膜疲労が少ない強誘電体
キャパシタを得ることができた。
【００５９】（実施例３）実施例１において、上部電
極、下部電極をそれぞれ酸化ルテニウム（ＲｕＯ2）電
極とした以外は、実施例１と同様にして強誘電体薄膜、
強誘電体キャパシタを製造した。
【００６０】この強誘電体キャパシタは、結晶化におい
ては、Ｐｔ電極を用いＰＺＴ薄膜の結晶性を高めること
により強誘電特性を向上することができた。また、上部
電極として酸化ルテニウム（ＲｕＯ2）電極を用いたこ
とにより、微細加工が容易で、膜疲労が少ない強誘電体
キャパシタを得ることができた。
【００６１】（実施例４）実施例２において、上部電
極、下部電極をそれぞれ酸化ルテニウム（ＲｕＯ2）電
極とした以外は、実施例２と同様にして強誘電体薄膜、
強誘電体キャパシタを製造した。
【００６２】この強誘電体キャパシタは、結晶化におい
ては、Ｐｔ電極を用いＳＢＴ薄膜の結晶性を高めること
により強誘電特性を向上することができた。また、上部
電極として酸化ルテニウム（ＲｕＯ2）電極を用いたこ
とにより、微細加工が容易で、膜疲労が少ない強誘電体
キャパシタを得ることができた。
【００６３】（実施例５）直径６インチのシリコンウェ
ーハを酸化して、厚さ２００ｎｍの酸化膜（ＳｉＯ
2膜）を形成した。次に、スパッタリング法により、酸
化イリジウム（ＩｒＯ2）電極（膜厚３００ｎｍ）を形
成した。
【００６４】次に、下記に示したチタン酸ストロンチウ
ムバリウム（ＢＳＴ）薄膜形成用塗布液をスピンコート
法により塗布した。
【００６５】すなわち、原料としてＢａ源としてはＢａ
（ＯＣ2Ｈ4ＯＣＨ3）2、Ｓｒ源としてはＳｒ（ＯＣ2Ｈ4
ＯＣＨ3）2、Ｔｉ源としてはＴｉ（Ｏ−ｎＣ4Ｈ9）4を
用いた。まずＢａ（ＯＣ2Ｈ4ＯＣＨ3）2のＭＥ溶液、Ｓ
ｒ（ＯＣ2Ｈ4ＯＣＨ3）2のＭＥ溶液、およびＴｉ（Ｏ−
ｎＣ4Ｈ9）4のＭＥ溶液をそれぞれ調製し、これらをＢ
ａ：Ｓｒ：Ｔｉ＝０．７：０．３：１．０となるように
混合した。次いで７０〜８０℃で１０時間加熱攪拌し、
その後、加熱を止め、液温が２５℃になるまで放置し
た。次いでＭＥを加え、濃度１０重量％の溶液とした。
【００６６】このようにして調製したＢＳＴ薄膜形成用
塗布液をスピンコート法により、５００ｒｐｍで５秒
間、２０００ｒｐｍで３０秒間塗布し、１５０℃のオー
ブン中にて６０分間、３００℃のオーブン中にて６０分
間の乾燥を行い、その後、６００℃のオーブン中で６０
分間の仮焼成を行った。以上のＢＳＴ薄膜の塗布工程を
３回繰り返し、膜厚３００ｎｍのＢＳＴ薄膜を形成し
た。
【００６７】その後、スパッタリング法で仮電極として
Ｐｔ電極（膜厚６０ｎｍ）を形成した。次に、７００℃
のオーブン中に６０分間入れ、ＢＳＴ被膜の結晶化を行
った。ＢＳＴ被膜は表面から加熱されるので、仮電極と
の界面からＢＳＴ薄膜が結晶化を開始する。したがっ
て、ＢＳＴ薄膜はＰｔの影響を受け、優れた特性を有す
るＢＳＴ薄膜が得られることになる。
【００６８】次いで、ＨＣｌ：Ｈ2Ｏ：ＨＮＯ3＝４：
４：１の溶液を８５℃に熱した中に、上記仮電極を形成
したＢＳＴ被膜を入れることにより、Ｐｔ電極をエッチ
ングした。ＢＳＴ薄膜はエッチングされず、Ｐｔ電極の
みをエッチングすることができた。
【００６９】続いて、結晶化されたＢＳＴ被膜上に、上
部電極として酸化イリジウム（ＩｒＯ2）電極を形成す
ることにより、高誘電体キャパシタを得た。
【００７０】この高誘電体キャパシタは、結晶化におい
ては、Ｐｔ電極を用いＢＳＴ薄膜の結晶性を高めること
により高誘電特性を向上することができた。上部電極と
して酸化イリジウム（ＩｒＯ2）電極を用いたことによ
り、微細加工が容易で、膜疲労が生じない高誘電体キャ
パシタを得ることができた。
【００７１】なお、本発明の上記各実施例では、仮電極
用材料としてＰｔのみを用いたが、上述のパラジウム、
白金合金を用いた場合でも、上記各実施例で述べた効果
と同様の効果が期待できる。
【００７２】
【発明の効果】以上詳述したように本発明によれば、結
晶性に優れ、しかも、微細加工にも最適で、膜疲労等も
少ない、誘電体薄膜および誘電体キャパシタの製造方法
を簡便に提供することができる。
【図面の簡単な説明】
【図１】本発明の誘電体薄膜および誘電体キャパシタの
製造方法の工程概略説明図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｂ 19/00 ３２１ Ｈ０１Ｇ 4/06 １０２ // Ｈ０１Ｇ 4/33 (72)発明者 小岩 一郎 東京都港区虎ノ門１丁目７番地12号 沖電 気工業株式会社内 (72)発明者 岡田 幸久 東京都港区虎ノ門１丁目７番地12号 沖電 気工業株式会社内 (72)発明者 金原 隆雄 東京都港区虎ノ門１丁目７番地12号 沖電 気工業株式会社内 (72)発明者 加藤 博代 東京都港区虎ノ門１丁目７番地12号 沖電 気工業株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 （Ｉ）基板上に設けた下部電極上に、誘
    電体薄膜形成用塗布液を塗布、乾燥して被膜を形成する
    誘電体被膜形成工程、（ＩＩ）誘電体の結晶化温度未満
    の温度で誘電体被膜を加熱処理する仮焼成工程、（ＩＩ
    Ｉ）上記仮焼成後の誘電体被膜上に仮電極を形成し、加
    熱処理を行い、誘電体被膜を結晶化させる本焼成工程、
    および（ＩＶ）仮電極を結晶化した誘電体被膜上から除
    去する工程、を含む、誘電体薄膜の製造方法。
  2. 【請求項２】 （ＩＶ）仮電極を結晶化した誘電体被膜
    上から除去する工程が、塩酸、硝酸、および硫酸の中か
    ら選ばれる少なくとも１種の酸溶液を用いて湿式エッチ
    ング処理により行うものである、請求項１記載の誘電体
    薄膜の製造方法。
  3. 【請求項３】 仮電極が白金（Ｐｔ）である、請求項１
    または２記載の誘電体薄膜の製造方法。
  4. 【請求項４】 誘電体薄膜が鉛（Ｐｂ）を含む強誘電体
    薄膜である、請求項１〜３のいずれか１項に記載の誘電
    体薄膜の製造方法。
  5. 【請求項５】 強誘電体薄膜が、下記一般式（Ｉ） 【化１】ＰｂＴｉxＺｒ1-xＯ3 （Ｉ） （式中、ｘは０≦ｘ≦１の数を表す）で表されるチタン
    酸ジルコン酸鉛である、請求項４記載の誘電体薄膜の製
    造方法。
  6. 【請求項６】 誘電体薄膜がビスマス（Ｂｉ）を含む強
    誘電体薄膜である、請求項１〜３のいずれか１項に記載
    の誘電体薄膜の製造方法。
  7. 【請求項７】 強誘電体薄膜が、下記一般式（ＩＩ） 【化２】 Ｓｒ1-yＢｉ2+z（Ｔａ2 ーα，Ｎｂα）Ｏ9+ β （ＩＩ） （式中、ｙ、ｚ、α、βは、ぞれぞれ０≦ｙ≦１、０≦
    ｚ≦１、０≦α＜２、０≦β≦１の数を表す）で表され
    るストロンチウムビスマスタンタル酸化物である、請求
    項６記載の誘電体薄膜の製造方法。
  8. 【請求項８】 誘電体薄膜が、バリウム（Ｂａ）、スト
    ロンチウム（Ｓｒ）およびチタン（Ｔｉ）を含む高誘電
    体薄膜である、請求項１〜３のいずれか１項に記載の誘
    電体薄膜の製造方法。
  9. 【請求項９】 高誘電体薄膜が、下記一般式（ＩＩＩ） 【化３】 （Ｂａ1- γ，Ｓｒγ）ＴｉＯ3 （ＩＩＩ） （式中、γは０＜γ＜１の数を表す）で表されるチタン
    酸ストロンチウムバリウムである、請求項８記載の誘電
    体薄膜の製造方法。
  10. 【請求項１０】 （Ｉ）基板上に設けた下部電極上に、
    誘電体薄膜形成用塗布液を塗布、乾燥して被膜を形成す
    る誘電体被膜形成工程、（ＩＩ）誘電体の結晶化温度未
    満の温度で誘電体被膜を加熱処理する仮焼成工程、（Ｉ
    ＩＩ）上記仮焼成後の誘電体被膜上に仮電極を形成し、
    熱処理を行い、誘電体被膜を結晶化させる本焼成工程、
    （ＩＶ）仮電極を結晶化した誘電体被膜上から除去する
    工程、および（Ｖ）上記結晶化した誘電体被膜上に上部
    電極を形成する工程、を含む、誘電体キャパシタの製造
    方法。
  11. 【請求項１１】 （ＩＶ）仮電極を結晶化した誘電体被
    膜上から除去する工程が、塩酸、硝酸、および硫酸の中
    から選ばれる少なくとも１種の酸溶液を用いて湿式エッ
    チング処理により行うものである、請求項１０記載の誘
    電体キャパシタの製造方法。
  12. 【請求項１２】 仮電極が白金（Ｐｔ）である、請求項
    １０または１１記載の誘電体キャパシタの製造方法。
  13. 【請求項１３】 誘電体薄膜が鉛（Ｐｂ）を含む強誘電
    体薄膜である、請求項１０〜１２のいずれか１項に記載
    の誘電体キャパシタの製造方法。
  14. 【請求項１４】 強誘電体薄膜が、下記一般式（Ｉ） 【化４】ＰｂＴｉxＺｒ1-xＯ3 （Ｉ） （式中、ｘは０≦ｘ≦１の数を表す）で表されるチタン
    酸ジルコン酸鉛である、請求項１３記載の誘電体キャパ
    シタの製造方法。
  15. 【請求項１５】 誘電体薄膜がビスマス（Ｂｉ）を含む
    強誘電体薄膜である、請求項１０〜１２のいずれか１項
    に記載の誘電体キャパシタの製造方法。
  16. 【請求項１６】 強誘電体薄膜が、下記一般式（ＩＩ） 【化５】 Ｓｒ1-yＢｉ2+z（Ｔａ2 ーα，Ｎｂα）Ｏ9+ β （ＩＩ） （式中、ｙ、ｚ、α、βは、ぞれぞれ０≦ｙ≦１、０≦
    ｚ≦１、０≦α＜２、０≦β≦１の数を表す）で表され
    るストロンチウムビスマスタンタル酸化物である、請求
    項１５記載の誘電体キャパシタの製造方法。
  17. 【請求項１７】 誘電体薄膜が、バリウム（Ｂａ）、ス
    トロンチウム（Ｓｒ）およびチタン（Ｔｉ）を含む高誘
    電体薄膜である、請求項１０〜１２のいずれか１項に記
    載の誘電体キャパシタの製造方法。
  18. 【請求項１８】 高誘電体薄膜が、下記一般式（ＩＩ
    Ｉ） 【化６】 （Ｂａ1- γ，Ｓｒγ）ＴｉＯ3 （ＩＩＩ） （式中、γは０＜γ＜１の数を表す）で表されるチタン
    酸ストロンチウムバリウムである、請求項１７記載の誘
    電体キャパシタの製造方法。
  19. 【請求項１９】 上部電極がイリジウム（Ｉｒ）、酸化
    イリジウム（ＩｒＯ2）、ルテニウム（Ｒｕ）、酸化ル
    テニウム（ＲｕＯ2）の中から選ばれる少なくとも１種
    である、請求項１０〜１８のいずれか１項に記載の誘電
    体キャパシタの製造方法。
  20. 【請求項２０】 請求項１０〜１９のいずれかに記載の
    方法により製造された誘電体キャパシタを用いて製造し
    てなる、誘電体メモリ。
JP9345784A 1997-12-01 1997-12-01 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ Pending JPH11163273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9345784A JPH11163273A (ja) 1997-12-01 1997-12-01 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9345784A JPH11163273A (ja) 1997-12-01 1997-12-01 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ

Publications (1)

Publication Number Publication Date
JPH11163273A true JPH11163273A (ja) 1999-06-18

Family

ID=18378960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9345784A Pending JPH11163273A (ja) 1997-12-01 1997-12-01 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ

Country Status (1)

Country Link
JP (1) JPH11163273A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
JP2006120611A (ja) * 2004-08-25 2006-05-11 Ngk Insulators Ltd 電子放出素子
JP2007066754A (ja) * 2005-08-31 2007-03-15 Tdk Corp 誘電体膜及びその製造方法
US7319081B2 (en) 2003-02-27 2008-01-15 Tdk Corporation Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
JP2008527590A (ja) * 2005-01-06 2008-07-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マスタリング方法及びマスタリング基板
JP2009107345A (ja) * 2000-06-21 2009-05-21 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
WO2011021464A1 (ja) * 2009-08-20 2011-02-24 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP5287869B2 (ja) * 2009-06-15 2013-09-11 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2022230432A1 (ja) * 2021-04-28 2022-11-03 パナソニックＩｐマネジメント株式会社 誘電体、キャパシタ、電気回路、回路基板、及び機器

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009107345A (ja) * 2000-06-21 2009-05-21 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
US7319081B2 (en) 2003-02-27 2008-01-15 Tdk Corporation Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
US7196898B2 (en) 2003-10-31 2007-03-27 Waseda University Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
US7836567B2 (en) 2003-10-31 2010-11-23 Waseda University Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
JP2006120611A (ja) * 2004-08-25 2006-05-11 Ngk Insulators Ltd 電子放出素子
JP2008527590A (ja) * 2005-01-06 2008-07-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マスタリング方法及びマスタリング基板
JP2007066754A (ja) * 2005-08-31 2007-03-15 Tdk Corp 誘電体膜及びその製造方法
JP5287869B2 (ja) * 2009-06-15 2013-09-11 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5316641B2 (ja) * 2009-08-20 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
CN102473523A (zh) * 2009-08-20 2012-05-23 株式会社村田制作所 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
WO2011021464A1 (ja) * 2009-08-20 2011-02-24 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR101341404B1 (ko) * 2009-08-20 2013-12-13 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
US8858746B2 (en) 2009-08-20 2014-10-14 Murata Manufacturing Co., Ltd. Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor
CN102483993A (zh) * 2009-08-27 2012-05-30 株式会社村田制作所 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP5316642B2 (ja) * 2009-08-27 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US8609564B2 (en) 2009-08-27 2013-12-17 Murata Manufacturing Co., Ltd. Manufacturing method for laminated ceramic capacitor, and laminated ceramic capacitor
WO2022230432A1 (ja) * 2021-04-28 2022-11-03 パナソニックＩｐマネジメント株式会社 誘電体、キャパシタ、電気回路、回路基板、及び機器
JP7220372B1 (ja) * 2021-04-28 2023-02-10 パナソニックＩｐマネジメント株式会社 誘電体、キャパシタ、電気回路、回路基板、及び機器

Similar Documents

Publication Publication Date Title
EP2525393B1 (en) Method for producing ferroelectric thin film
KR100932573B1 (ko) 강유전체 캐패시터, 강유전체 캐패시터의 제조 방법, 및강유전체 메모리
JPH08502628A (ja) 層状超格子物質を作製し、それを含む電子デバイスを作製する方法
JPH07252664A (ja) ゾルーゲル法による強誘電体膜の形成方法、キャパシタの製造方法、その原料溶液の調製方法及びその原料溶液
EP1434259B1 (en) Ferroelectric thin film and method for forming the same
KR102330630B1 (ko) Mn 및 Nb 도프의 PZT 계 압전체막 형성용 조성물
TWI650774B (zh) 摻雜Ｍｎ之ＰＺＴ系壓電體膜形成用組成物及摻雜Ｍｎ之ＰＺＴ系壓電體膜
JPH11163273A (ja) 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
JP2001261338A (ja) Ｔｉを含有する金属酸化物薄膜形成用原料溶液、Ｔｉを含有する金属酸化物薄膜の形成方法及びＴｉを含有する金属酸化物薄膜
KR20140117262A (ko) PNbZT 강유전체 박막의 제조 방법
KR102334850B1 (ko) Mn 및 Nb 도프의 PZT 계 압전체막
CN100348541C (zh) 制备具有高度取向的非铅系钙钛矿结构铁电薄膜的方法
KR20060043587A (ko) 상유전성 또는 강유전성의 Ｂｉ 계 유전체 박막 형성용 도포액, 및 Ｂｉ 계 유전체 박막
JP2002047011A (ja) 緻密質ペロブスカイト型金属酸化物薄膜の形成方法及び緻密質ペロブスカイト型金属酸化物薄膜
JPH09148538A (ja) （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサ及びその製造方法
JP2002234709A (ja) ペロブスカイト型酸化物膜の基板表面構造とその基板およびペロブスカイト型酸化物膜
JP3105080B2 (ja) 強誘電体薄膜の製造方法
JP4042276B2 (ja) Ｐｂ系ペロブスカイト型金属酸化物薄膜の形成方法
JPH0891841A (ja) 強誘電体膜の製造方法
JP3106913B2 (ja) Ｂｉ系強誘電体薄膜形成用組成物並びにＢｉ系強誘電体薄膜及びその製造方法
JP2001213624A (ja) 強誘電体薄膜用原料溶液および強誘電体薄膜の作製方法
JP4074894B2 (ja) 強誘電体メモリ及びその製造方法
JPH05298920A (ja) 高誘電体薄膜
JP2003002649A (ja) Ｂｌｔ強誘電体薄膜、その形成用組成物及び形成方法
JP2001072926A (ja) ペロブスカイト型酸化物薄膜形成用原料溶液