TWI490898B - 多層式陶瓷電容器及用於安裝該電容器的板件 - Google Patents

多層式陶瓷電容器及用於安裝該電容器的板件 Download PDF

Info

Publication number
TWI490898B
TWI490898B TW102103082A TW102103082A TWI490898B TW I490898 B TWI490898 B TW I490898B TW 102103082 A TW102103082 A TW 102103082A TW 102103082 A TW102103082 A TW 102103082A TW I490898 B TWI490898 B TW I490898B
Authority
TW
Taiwan
Prior art keywords
thickness
layer
ceramic body
cover layer
active layer
Prior art date
Application number
TW102103082A
Other languages
English (en)
Other versions
TW201423794A (zh
Inventor
Min Cheol Park
Sang Soo Park
Young Ghyu Ahn
Byoung Hwa Lee
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201423794A publication Critical patent/TW201423794A/zh
Application granted granted Critical
Publication of TWI490898B publication Critical patent/TWI490898B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

多層式陶瓷電容器及用於安裝該電容器的板件 相關申請案交互參照
本申請案要求於2012年12月4日在韓國知識產權局提交之韓國專利申請號10-2012-0139624的優先權，其揭露的內容通過引用併入本揭露。
本發明相關於多層式陶瓷電容器及用於安裝該電容器的板件。
通常，多層陶瓷電容器及多層晶片電子組件為安裝於各種電子產品，例如，液晶顯示器(LCD)、電漿顯示面板(PDP)，或其類似，又或是如電腦、個人數位助理(PDA)、手機，和其類似的印刷電路板上的晶片形高密度平板電容器，用以充放電能。
由於多層陶瓷電容器(MLCC)具有如小尺寸，高電容量、便於安裝或其類似的優勢，因此，多層陶瓷電容器可用作各種電子設備的組件。
在多層陶瓷電容器所具有的結構中，複數個介電層和內部電極被交互堆疊，該內部電極具有相反極性但該複數個介電層插入其間。
由於介電層具有壓電和電致伸縮特性，因此，當直流電流(DC)或交流電流(AC)電壓被施加到多層陶瓷電容器時，壓電現象被產生於內部電極之間，從而引起振動。
這些振動可被轉移到通過多層陶瓷電容器之焊接而被安裝有多層陶瓷電容器的印刷電路板之上，如此整個印刷電路板可成為產生振動聲音的聲學反射表面，被稱為噪聲。
振動聲音可具有使聽者不舒服的對應於20至20000赫茲之區域中的音頻頻率。使如上所述的人不舒服的振動聲音被稱為聲學噪聲。
為了減少聲學噪聲，具有其中的多層陶瓷電容器之下部覆蓋層厚度被增加的形式己被著手研發成產品。
此外，當具有被增加之下部覆蓋層厚度的多層陶瓷電容器被安裝在印刷電路板上時，厚的下部覆蓋層可位於最下面的位置以利於降低聲學噪聲，如此，多層陶瓷電容器可在水平安裝方案下被安裝。
同時，在具有其中多層陶瓷電容器之下部覆蓋層厚度被增加以減少噪聲之形式的產品之情況下，堆疊層的數量被增加或介電層變薄，以實現高電容量，如此裂紋缺陷或剝離缺陷可能產生於燒結製程中，以及崩潰電壓(BDV)可能會降低。
[相關技術文獻]
(專利文獻1)日本專利特許公開號2006-203165
本發明的一個態樣提供了一種多層陶瓷電容器和一 種用於安裝該電容器的板件。
根據本發明的一個態樣，提供了一種多層陶瓷電容器，包括：陶瓷體，由具有平均厚度為0.2至2.0微米之複數個介電層堆疊而成；作用層，包括複數個第一內部電極和複數個第二內部電極，複數個第一內部電極和複數個第二內部電極被形成以交互地暴露於該陶瓷體的二端部表面，並具有插入其間之該介電層以形成電容量；上部覆蓋層，被形成在作用層之上；下部覆蓋層，被形成在作用層之下且厚於上部覆蓋層的；以及第一外部電極和第二外部電極，被形成以覆蓋陶瓷體的二端部表面，其中，介電層由介電晶粒所組構，以及當介電層的平均厚度被定義為td微米，第一內部電極和第二內部電極之平均厚度被定義為te微米，並且該介電晶粒的平均晶粒尺寸被定義為Da微米時，滿足Datd/3和0.2微米<te<(td)1/2 。
當陶瓷體的總厚度的一半被定義為A，下部覆蓋層的厚度被定義為B，作用層的總厚度的一半被定義為C，和上部覆蓋層的厚度被定義為D時，作用層的中央與陶瓷體的中央之間的偏差比率(B+C)/A是在1.063至1.745的範圍內(1.063(B+C)/A1.745)。
當下部覆蓋層的厚度被定義為B及上部覆蓋層的厚度被定義為D時，上部覆蓋層的厚度D對下部覆蓋層113的厚度B的比率(D/B)是在0.021至0.422的範圍內(0.021D/B0.422)。
當陶瓷體的總厚度的一半被定義為A及下部覆蓋層的厚度被定義為B時，下部覆蓋層的厚度B對於陶瓷體的一半厚度A之比率(B/A)是在0.329至1.522的範圍內(0.329B/A1.522)。
當下部覆蓋層的厚度被定義為B及作用層之總厚度的一半被定義為C時，作用層的一半厚度C對下部覆蓋層的厚度B的比率(C/B)是在0.146到2.458的範圍內(0.146C/B2.458)。
當電壓被施加到作用層之中央和下部覆蓋層時，因產生於作用層之中央的應變與產生於下部覆蓋層的應變之間的差異，被形成於陶瓷體的二端部表面的回折點(PI)被形成於在厚度方向上低於陶瓷體中央的位置。
被堆疊之介電層的數目為150或更多。
根據本發明的另一個態樣，提供了一種用於安裝多層陶瓷電容器的板件，板件包括：印刷電路板，具有形成於其上的第一電極墊和第二電極墊；以及多層陶瓷電容器，安裝於該印刷電路板之上，其中，多層陶瓷電容器包括：陶瓷體，具有平均厚度為0.2至2.0微米之複數個介電層堆疊於其中；作用層，包括複數個第一內部電極和第二內部電極，被形成為交替地暴露於陶瓷體的二端部表面及具有插入於其中的介電層以形成電容量；上部覆蓋層，形成於作用層上方；下部覆蓋層，形成於作用層下方及厚於上部覆蓋層；以及第一外部電極和第二外部電極，皆形成於陶瓷體的二端部表面上及藉由焊接連接到第一電極墊和第二電極墊，其中，介電層由介電晶粒所組構，並且當介電層的平均厚度被定義為td微米，第一內部電極和第二內部電極之平均厚度被定義為te微米，並且介電晶粒的平均晶粒尺寸被定義為Da微米時，滿足Datd/3和0.2微米<te<(td)1/2 。
當陶瓷體的總厚度的一半被定義為A，下部覆蓋層的厚度被定義為B，作用層的總厚度的一半被定義為C，以及上 部覆蓋層的厚度被定義為D時，作用層的中央與陶瓷體的中央之間的偏差比率(B+C)/A是在1.063至1.745的範圍內(1.063(B+C)/A1.745)。
當下部覆蓋層的厚度被定義為B及上部覆蓋層的厚度被定義為D時，上部覆蓋層的厚度D對下部覆蓋層113的厚度B的比率(D/B)是在0.021至0.422的範圍內(0.021D/B0.422)。
當陶瓷體的總厚度的一半被定義為A及下部覆蓋層的厚度被定義為B時，下部覆蓋層的厚度B對陶瓷體的一半厚度A之比率(B/A)是在0.329至1.522的範圍內(0.329B/A1.522)。
當下部覆蓋層的厚度被定義為B及作用層之總厚度的一半被定義為C時，作用層的一半厚度C對下部覆蓋層的厚度B的比率(C/B)是在0.146到2.458的範圍內(0.146C/B2.458)。
當電壓被施加到作用層之中央和下部覆蓋層時，因產生於作用層之中央的應變與產生於下部覆蓋層的應變之間的差異，被形成於陶瓷體的二端部表面的回折點(PI)係被形成於在厚度方向上低於陶瓷體中央的位置。
被堆疊之介電層的數目為150或更多。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上部覆蓋層
113‧‧‧下部覆蓋層
115‧‧‧作用層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
131‧‧‧第一外部電極
132‧‧‧第二外部電極
CLA ‧‧‧作用層之中央
CLc‧‧‧陶瓷體之中央
ST ‧‧‧陶瓷體的上部表面
SB ‧‧‧陶瓷體的下部表面
S‧‧‧區域S
te‧‧‧第一內部電極和第二內部電極之平均厚度
td‧‧‧介電層平均厚度
Da‧‧‧平均粒徑
200‧‧‧板件
210‧‧‧印刷電路板
221‧‧‧第一電極墊
222‧‧‧第二電極墊
230‧‧‧焊料
本發明的上述和其它的態樣，特徵和其它優點，將由與附圖結合而得到之下面的詳細描述而被更清楚地瞭解，其中：第1圖為示意性示出根據本發明的實施例之多層陶瓷電容器的局部剖開的透視圖；第2圖為第1圖中多層陶瓷電容器在長度方向上所得的截面圖； 第3圖為第2圖中區域S的放大圖；第4圖為第1圖中多層陶瓷電容器在長度方向上的示意性截面圖，以描述在包括多層陶瓷電容器組件之間的尺寸關係；第5圖為示出其中的第1圖之多層陶瓷電容器被安裝在印刷電路板上之形態的透視圖；第6圖為在長度方向上所得的第4圖之多層陶瓷電容器和印刷電路板的截面圖；以及第7圖為示意性地示出在多層陶瓷電容器被安裝在印刷電路板上的狀態下，當電壓被施加在第4圖之多層陶瓷電容器時，第4圖之多層陶瓷電容器變形的截面圖。
本發明實施例現在將被參照附圖而被描述。
然而，本發明可以許多不同的形式被實施且不應如本文實施例闡述所限制的而被推斷。更確切地說，這些被提供的實施例使得本揭露將是徹底和完整的，並且將向本領域中習知技術之人員充分地傳達本發明的概念。
在附圖中，組件的形狀和尺寸可能為了清楚起見而被誇大了，並且相同的參照數字將從頭到尾被用於指定相同或類似的組件。
為了清楚地描述本發明的實施例，六面體的方向將被定義。在附圖中所示的L、W和T分別指出長度方向，寬度方向和厚度方向。此處，厚度方向可具有如介電層被堆疊的方向相同的概念而被使用。
此外，在本實施例中，為了方便說明，在形成於長 度方向上之第一外部電極和第二外部電極的陶瓷體的表面上皆被設為端部表面，而皆與二端部表面垂直相交的陶瓷體表面被設為側表面的描述被提供。
此外，在陶瓷體的上部表面被形成的上部覆蓋層是由ST 表示，而在陶瓷體的下部表面被形成的下部覆蓋層是由SB 表示。
在下文中，本發明實施例現在將參考附圖而被詳細描述。
第1圖為示意性示出根據本發明實施例的多層陶瓷電容器之局部剖開的透視圖。
第2圖為第1圖中多層陶瓷電容器在長度方向上所得的截面圖。
第3圖為第2圖中區域S的放大圖。
第4圖為第1圖中多層陶瓷電容器在長度方向上的示意性截面圖，以描述在包括多層陶瓷電容器的組件之間的尺寸關係。
參照第1圖到第4圖，根據本發明實施例，多層陶瓷電容器100可包括陶瓷體110、具有第一內部電極121和第二內部電極122的作用層115、上部覆蓋層112和下部覆蓋層113，以及皆覆蓋陶瓷體110的二端部表面的第一外部電極131和第二外部電極132。
陶瓷體110可藉由將複數個介電層111堆疊，並且進行燒結該陶瓷體110而被形成。在這種情況下，陶瓷體110的形狀和尺寸並不限於在附圖中所示之實施例中的那些。
另外，組構成陶瓷體110之複數個介電層111可在燒結狀態。相鄰的介電層111可被結合成不使用掃描型電子顯微鏡(SEM)則無法清楚辨認其間的邊界。
陶瓷體110可包括作用層115及上部覆蓋層112和下部覆蓋層113，作用層115作為有助於形成電容器之電容量的部分，而上部覆蓋層112和下部覆蓋層113作為形成在作用層115上和下之上部邊沿部分和下部邊沿部分。
藉由反覆堆疊其間具有介電層111之第一內部電極131和第二內部電極132可形成作用層115。
根據本發明實施例，介電層111之平均厚度可根據多層陶瓷電容器100的電容量設計作選擇性改變，但單一介電層的平均厚度在燒結後可為0.2至2.0微米。
介電層111的平均厚度可如第2圖中所示由使用掃描型電子顯微鏡(SEM)在長度方向上掃描陶瓷體110截面所得到的影像而被測量。
例如，介電層111的平均厚度可藉由測量在長度方向上之三十個等距點的厚度，有關於使用掃描型電子顯微鏡(SEM)提取藉由掃描在寬度方向上沿陶瓷體110中央所得之在長度方向(L-T)上的陶瓷體110的橫截面所獲取的所有內部電極影像，然後平均測得的厚度，如第2圖所示。
三十個等距點處的厚度可在第一內部電極121和第二內部電極122彼此重疊之電容量形成部分處被測量。
此外，當十個或更多介電層之平均厚度藉由上述方法測量時，介電層的平均厚度可進一步被歸納。
介電層111的平均厚度滿足0.2至2.0微米的範圍，如此的多層陶瓷電容器可被實現成具有優良的可靠性。
在介電層的平均厚度為小於0.2μm的情況下，內部電極間的距離變得接近，如此短路可能產生。在平均厚度為2.0微米以上的情況下，高電容量的多層陶瓷電容器可能無法實現。
此外，介電層111可包含具有高介電常數的陶瓷粉末，例如，鈦酸鋇(BaTiO3)基粉末或鈦酸鍶(鈦酸鍶)基粉末，或其類似，但本發明並不限於於此。
上部覆蓋層112和下部覆蓋層113可以具有如該等介電層111相同的材料和結構，除了內部電極不包括在其中的那些。
上部覆蓋層112和下部覆蓋層113可藉由分別在垂直方向上堆疊單一或兩個或更多介電層111於作用層115之上部表面和下部表面所形成。上部覆蓋層112和下部覆蓋層113可用來防止第一內部電極121和第二內部電極122因物理或化學應力而損壞。
此外，下部覆蓋層113可以藉由進一步增加相較於上部覆蓋層112之介電層111為多的數目而使厚度大於上部覆蓋層112。
同時，第一內部電極121和第二內部電極122，一對彼此間具有不同極性的電極，可藉由印刷包括金屬之導電性糊劑形成於介電層111上並同時使它們具有預定的厚度。
此外，第一內部電極121和第二內部電極122可在介電層111堆疊的方向上交互暴露於陶瓷體110的二端部表面， 並且可藉由將介電層111插入其間而彼此電性絕緣。
也就是說，第一內部電極121和第二內部電極122可通過其交互暴露於陶瓷體110的二端部表面的局部而分別電性連接至第一外部電極131和第二外部電極132。
因此，當電壓被施加到第一外部電極131和第二外部電極132時，電荷被累積在第一內部電極121和第二內部電極122彼此面對之間。在這種情況下，多層陶瓷電容器100的電容量可能與第一內部電極121和第二內部電極122間重疊的區域面積成比例。
此外，包括在形成第一內部電極121和第二內部電極122之導電性糊劑的導電性金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金，但本發明並不限於此。
此外，作為一種印刷導電性糊劑的方法，絲網印刷法，凹版印刷法，或其類似，也可以使用，但本發明並不限於此。
同時，第一外部電極131和第二外部電極132可由包括導電性金屬的導電性糊劑所形成，並且導電性金屬可以是鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金，但本發明並不限於此。
根據本發明實施例，介電層111可由介電晶粒組構。當介電層111的平均厚度被定義為td，第一內部電極121和第二內部電極122之平均厚度被定義為te，並且介電晶粒的平均粒徑被定義為Da時，滿足Datd/3和0.2微米<te<(td)1/2 。
通常，在產品具有多層陶瓷電容器的下部覆蓋層的厚度被增加的形式以減少噪聲的情況下，將堆疊層的數目增加或介電層變薄，以實現高電容量，如此在燒結過程中的裂紋缺陷或 剝離缺陷可能會產生，並且崩潰電壓(BDV)可能會降低。
然而，根據本發明實施例，介電層111可以被介電晶粒所組構。當介電層111的平均厚度被定義為td微米，第一內部電極121和第二內部電極122之平均厚度被定義為te微米，並且介電晶粒的平均粒徑被定義為Da微米時，多層陶瓷電容器組件的尺寸可調整至滿足Datd/3和0.2微米<te<(td)1/2 ，如此具有優良的可靠性之高電容量多層陶瓷電容器可被實現。
當介電層111的平均厚度被定義為td時，並且介電晶粒的平均粒徑被定義為Da時，滿足Datd/3。
如上所述，多層陶瓷電容器的崩潰電壓特性可藉由滿足Datd/3而被改進，從而可達到優異的可靠性。
在介電晶粒平均粒徑Da超過電介質層111平均厚度td達1/3的情況下，崩潰電壓(BDV)可能會降低。
同時，當介電層111的平均厚度被定義為td微米，並且第一內部電極121和第二內部電極122的平均厚度被定義為te微米時，滿足0.2微米<te<(td)1/2 。
第一內部電極121和第二內部電極122的平均厚度可如第2圖中所示由使用掃描型電子顯微鏡(SEM)在長度方向上掃描陶瓷體110截面所得到的影像而被測量。
例如，第一內部電極121和第二內部電極122的平均厚度可藉由測量在長度方向上的三十個等距點的厚度，有關於使用掃描型電子顯微鏡(SEM)提取藉由掃描在寬度方向上沿陶瓷體110中央所得之在長度方向(L-T)上的陶瓷體110的橫截面所獲取的所有內部電極影像，然後平均測得的厚度，如第2圖所示。
三十個等距點的厚度可在第一內部電極121和第二內部電極122彼此重疊之電容量形成部分被測量。
此外，當十個或更多內部電極的平均厚度藉由上述的方法測量，第一內部電極121和第二內部電極122的平均厚度可進一步被歸納。
當介電層111的平均厚度被定義為td微米，並且第一內部電極121和第二內部電極122的平均厚度被定義為te微米時，多層陶瓷電容器的組件尺寸係被調整滿足於0.2微米<te<(td)1/2 ，如此具有優良可靠性之高電容量多層陶瓷電容器可被實現。
在第一內部電極121和第二內部電極122的平均厚度te小於0.2微米的情況下，高電容量的多層陶瓷電容器可能無法實現。
在第一內部電極121和第二內部電極122的平均厚度大於(td)1/2 的情況下，裂紋缺陷或剝離缺陷可能會產生，從而降低了可靠性。
在下文中，根據本發明實施例的包括在多層陶瓷電容器內的組件尺寸與聲學噪聲之間的關係將被描述。
參考第4圖，陶瓷體110的總厚度的一半被定義為A時，下部覆蓋層113的厚度被定義為B，作用層115的總厚度的一半被定義為C，並且上部覆蓋層112的厚度被定義為D。
在這裡，陶瓷體110的總厚度是指從陶瓷體110的上部表面ST 到陶瓷體的110的下部表面SB 的距離，而作用層115的總厚度是指從形成於作用層115的最上部的第一內部電極121 之上部表面到形成於作用層115的最下部的第二內部電極122之下部表面間的距離。
此外，下部覆蓋層113的厚度B是指在厚度方向上從形成於作用層115的最下部的第二內部電極122之下部表面到陶瓷體110的下部表面SB 的距離，而上部覆蓋層112的厚度D是指在厚度方向上從形成於作用層115的最上部的第一內部電極121之上部表面到陶瓷體110的上部表面ST 的距離。
當具有不同極性的電壓被施加到形成在多層陶瓷電容器100的二端部部分上的第一外部電極131和第二外部電極132時，陶瓷體110可藉由介電層111之逆壓電效應而在厚度方向上被擴張且收縮，並且當藉由泊松效應而在厚度方向上反抗陶瓷體110之擴張和收縮時，第一外部電極131和第二外部電極132的二端部部分皆可被擴張和收縮。
此處，作用層115的中央，皆由在長度方向上之第一外部電極131和第二外部電極132的二端部部分所最大程度地擴張和收縮，可能會引起聲學噪聲產生。
即，根據本發明實施例，為了減少聲學噪聲，形成於陶瓷體110的二端部表面的回折點(PI)可被形成在厚度方向上低於陶瓷體110的中央CLc位置上，這是起因於在施加電壓時產生於作用層115之中央CLA 的應變與產生於下部覆蓋層113之應變間的差異。
在這種情況下，為了進一步減少聲學噪聲，作用層115之中央CLA 與陶瓷體110之中央CLc間的偏差比率，即，(B+C)/A可在1.063到1.745的範圍內(1.063(B+C)/A1.745)。
此外，上部覆蓋層112之厚度D與下部覆蓋層113之厚度B間的比率，即D/B可在0.021至0.422的範圍內(0.021D/B0.422)。
此外，下部覆蓋層113之厚度B與陶瓷體110之一半厚度A的比率，即B/A可在0.329 to 1.522的範圍內(0.329B/A1.522)。
此外，作用層115之一半厚度C與下部覆蓋層113之厚度B的比率，即C/B可在0.146 to 2.458的範圍內(0.146C/B2.458)。
實驗例
根據發明例和比較例之多層陶瓷電容器被如下製造。
含有如鈦酸鋇(BaTiO3)，或其類似的漿料，被施加並乾燥在載體膜上以製備具有厚度為1.8微米之複數個陶瓷生胚薄片。
含有如鈦酸鋇(BaTiO3)粉末，或其類似的漿料，被施加並乾燥在載體膜上以製備具有厚度為1.8微米之複數個陶瓷生胚薄片。
接著，代表為鎳之內部電極的導電性糊劑使用網板施加到陶瓷生胚薄片以形成內部電極。
約370片的陶瓷生胚薄片被堆疊。在這種情況下，相較於具有內部電極形成於其中的陶瓷生胚薄片上方，其上未形成內部電極的陶瓷生胚薄片被更密集地堆疊在陶瓷生胚薄片之下，在該陶瓷生胚薄片上形成有內部電極。等壓平衡之加壓以85 ℃和1000 kgf/cm2之壓力被加在該堆疊體上。
受壓的陶瓷堆疊體被切割成單獨的晶片，並且切割完成的晶片在230℃的大氣下持續60小時而脫脂。
然後，它們於1200℃下在低於其中的鎳/氧化鎳為平衡狀態下之氧分壓且具有10-11 atm至10-10 atm之氧分壓的還原性大氣下進行燒結，從而使內部電極不被氧化。燒結後之多層晶片式電容器的尺寸為約1.64毫米×0.88毫米(長×寬(L×W)，1608尺寸)。在這種情況下，製造公差為正負0.1毫米的範圍，並且對滿足此範圍內的樣品進行實驗，如此使得聲學噪聲被測量於每個樣品中。
接著，處理如形成外部電極之製程、電鍍製程和其類似，以進行製造多層陶瓷電容器。
表1中的數據為如第3圖所示藉由量測每個尺寸獲取通過使用掃描型電子顯微鏡(SEM)提取藉由掃描在寬度方向上沿陶瓷體110中央所得之在長度方向(L-T)上的陶瓷體110的橫截面所獲取的影像。
此處如上所述，陶瓷體110的總厚度的一半被定義為A，下部覆蓋層113的厚度被定義為B，作用層115的總厚度的一半被定義為C，並且上部覆蓋層112的厚度被定義為D。
為了測量聲學噪聲，在對每個用於測量聲學噪聲之板件的一個樣品(多層晶片電容器)在垂直方向上被安裝於印刷電路板後，板件被安裝在測量夾具上。
此外，使用直流電源和函數發生器將直流電壓和變化電壓施加到安裝在測量夾具上的二樣品端子者。聲學噪聲通過直接安裝在印刷電路板上方的麥克風被測量。
在表1中，樣品1至樣品3為具有覆蓋對稱結構之電容器的比較例，其中下部覆蓋層113厚度B和上部覆蓋層112厚度D是幾乎彼此相同，並且樣品4至樣品13係具有上部覆蓋層112的厚度D厚於下部覆蓋層113的厚度B之結構的電容器比較例。
另外，樣品14、樣品15、和樣品35至樣品37係具有下部覆蓋層113的厚度B厚於上部覆蓋層112的厚度D之結構的電容器比較例，並且樣品16至樣品34係根據本發明實施例之發明例的電容器。
此處，在(B+C)/A幾乎為1的情況下，它意味著作用層115的中央並未在很大程度上從陶瓷體110的中央偏離。樣品1 至樣品3具有覆蓋對稱的結構，其中下部覆蓋層113的厚度B和上部覆蓋層112的厚度D是幾乎彼此相同的，(B+C)/A係幾乎為1。
當(B+C)/A是大於1，這意味著作用層115的中央從陶瓷體110的中央向上偏離，並且當(B+C)/A是小於1，它意味著作用層115的中央從陶瓷體110的中央向下偏離。
參照表1，它可以被理解的是，在樣品16至樣品34，其中作用層115的中央與陶瓷體110的中央之間的偏離率，即，(B+C)/A是在1.063至1.745的範圍內(1.063(B+C)/A1.745)，聲學噪聲顯著降低到小於20分貝。
此外，樣品1至樣品15，其中在作用層115的中央與陶瓷體110的中央之間的偏離比率，即(B+C)/A小於1.063，具有作用層115之中央幾乎沒有偏離陶瓷體110之中央或作用層115之中央是向下偏離陶瓷體110之中央的結構。
在樣品1至樣品15，其中(B+C)/A小於1.063，聲學噪聲為23.1至32.5分貝。因此，它可以被理解的是，在這些樣品中相較於發明例並無降低聲學噪聲的效果。
此外，在樣品35至樣品37中，其中作用層115的中央與陶瓷體的110的中央之間的偏離比率，即，(B+C)/A為超過1.745，電容量對期望電容量之比率為低，如此電容量缺陷被產生。
在表1中，其中電容量的實現(即，電容量對期望電容量之比率)被表示為“NG”，這意味著電容量對期望電容量的比率小於80%。
此外，可以理解的是，在上部覆蓋層112的厚度D對下部覆蓋層113的厚度B的比率(D/B)是在0.021至0.422的範圍 內(0.021D/B0.422)的例子中，聲學噪音顯著降低。
另一方面，可以理解的是，在上部覆蓋層112的厚度D對下部覆蓋層113的厚度B的比率(D/B)超過0.422的比較例中，聲學噪聲並未減少。
在上部覆蓋層112的厚度D對下部覆蓋層113的厚度B的比率(D/B)小於0.021的情況下，下部覆蓋層113的厚度B是過度厚於上部覆蓋層112的厚度D，如此裂紋或剝離可能會產生。此外，由於與期望的電容量相比為低的電容量，電容量的缺陷可能產生。
可以理解的是，它的聲學噪聲進一步降低到低於樣品中19至34的18分貝，其樣品19至樣品34之下部覆蓋層113的厚度B對陶瓷體110的厚度A之比率(B/A)以及作用層115的厚度C對下部覆蓋層113的厚度B之比率(C/B)分別是在0.329至1.522的範圍內和在0.146到2.458的範圍內(0.329B/A1.522和0.146C/B2.458)。
另一方面，在樣品35至樣品37中，其中下部覆蓋層113的厚度B對陶瓷體110的厚度A的比率(D/B)為超過1.522，或作用層115的厚度C對下部覆蓋層113的厚度B的比率(C/B)為小於0.146，電容量相比於期望電容量是過度為低，電容量缺陷可能產生。
下面的表2示出根據介電層111平均厚度td，第一內部電極121和第二內部電極122之平均厚度te，以及介電晶粒之平均粒徑Da，以藉由比較剝離產生率、裂紋產生率、電容量、和崩潰電壓(BDV)所得的結果。
參照表2，可以理解的是，在樣品1、8、9、15、16、 22、24、26、28、30、32、34和36中，其超出本發明數值範圍的，剝離和裂紋產生率是高的，如此可靠性可能是有問題的。
此外，可以理解的是，在樣品6、7、13、14、20，和21中，其超出本發明數值範圍的，電容量是低的。
此外，可以理解的是，在樣品17至19、23、29、33和35中，其超出本發明數值範圍的，崩潰電壓(BDV)是低的。
同時，可以理解的是，在樣品2至5、10至12、25、27、31和37，其位於本發明數值範圍內的，剝離和裂紋產生率可能為低的，如此可靠性可能是優異的且崩潰電壓(BDV)可能是高的，從而高電容量的多層陶瓷電容器可能被實現。
用於安裝多層陶瓷電容器的板件
參考第5圖和第6圖，根據本發明實施例用於安裝多層陶瓷電容器100的板件200可包括印刷電路板210及第一電極墊221和第二電極墊222，多層陶瓷電容器100水平安裝於印刷電路板210上，第一電極墊221和第二電極墊222被形成於印刷電路板210上並被彼此隔開。
在這種情況下，在下部覆蓋層113被配置為電容器之下部部分且第一外部電極131和第二外部電極132分別被配置在第一電極墊221和第二電極墊222之上以碰觸第一電極墊221和第二電極墊222的狀態下，多層陶瓷電容器100可藉由焊料230電性連接至印刷電路板210。
當電壓被施加在多層陶瓷電容器100被安裝於如上所述之印刷電路板210的狀態下時，聲學噪聲可能會產生。
此處，第一電極墊221和第二電極墊222的尺寸可 成為用於影響將多層陶瓷電容器100之第一外部電極131和第二外部電極132連接到第一電極墊221和第二電極墊222之焊料230量的指標，以及可根據焊料230量調整噪聲的程度。
參考第7圖，在多層陶瓷電容器100被安裝在印刷電路板210上的狀態下，當具有不同極性的電壓被施加到形成於多層陶瓷電容器100上的二端部部分的第一外部電極131和第二外部電極132時，陶瓷體110可藉由介電層111的逆壓電效應在厚度方向上擴張和收縮，並且第一外部電極131和第二外部電極132的二端部部分皆可如在厚度方向上藉由泊松效應反抗陶瓷體110之擴張和收縮般擴張和收縮。
此處，作用層115的中央在長度方向上之第一外部電極131和第二外部電極132的二端部部分處皆顯著擴張和收縮，這可能是聲學噪聲產生的原因。
當多層陶瓷電容器100在長度方向上之二端部表面皆最大限度地擴張時，向外擴張力藉由擴張被產生於焊料230之上部部分，並且因藉由擴張而造成向外擴張力使產生於焊料230下部部分的力作用於外部電極上。
因此，在形成於陶瓷體110的二端部表面的回折點(PI)因產生於作用層115之中央CLA 的應變與產生於下部覆蓋層113的應變之間的差異而被如本實施例中形成於低於焊料230高度的位置的狀態下，聲學噪聲被進一步降低。
如上所闡述，根據本發明實施例，產生於多層陶瓷電容器中的振動可被降低以從而減少在安裝多層陶瓷電容器在印刷電路板上的時候的聲學噪聲，提高安裝板件的組裝特性，並減 少安裝板件的缺陷產生率。
此外，根據本發明實施例，具有優異可靠性的多層陶瓷電容器可藉由調整在多層陶瓷電容器中之內部電極的平均厚度而被實現。
另外，藉由調整在介電層中之介電晶粒的平均粒徑，崩潰電壓(BDV)特性可被改進。
雖然與實施例連結之本發明己示出及描述，對本技術領域之技術人員顯而易見的修改和變化可以在不脫離如所附申請專利範圍定義之本發明的精神和範圍被製出。
110‧‧‧陶瓷體
115‧‧‧作用層
131‧‧‧第一外部電極
132‧‧‧第二外部電極
CLA ‧‧‧作用層之中央
CLc‧‧‧陶瓷體之中央
ST ‧‧‧陶瓷體的上部表面
SB ‧‧‧陶瓷體的下部表面
210‧‧‧印刷電路板
221‧‧‧第一電極墊
222‧‧‧第二電極墊
230‧‧‧焊料

Claims (12)

  1. 一種多層陶瓷電容器，係包括：陶瓷體，係由具有平均厚度為0.2至2.0微米之複數個介電層堆疊而成；作用層，係包括複數個第一內部電極和複數個第二內部電極，該複數個第一內部電極和該複數個第二內部電極被形成以交替地暴露於該陶瓷體的二端部表面，且具有插入其間的該介電層以形成電容量；上部覆蓋層，係被形成在該作用層之上；下部覆蓋層，係被形成在該作用層之下且厚於該上部覆蓋層；以及第一外部電極和第二外部電極，係被形成以覆蓋該陶瓷體的該二端部表面；其中，該陶瓷體的該介電層係由介電晶粒所組構，當該介電層的平均厚度被定義為td微米，該第一內部電極和該第二內部電極之平均厚度被定義為te微米，並且該介電晶粒的平均晶粒尺寸被定義為Da微米時，滿足Datd/3和0.2微米<te<(td)1/2 ，以及當該陶瓷體的該總厚度的一半被定義為A及該下部覆蓋層的該厚度被定義為B時，該下部覆蓋層的該厚度B對該陶瓷體的該一半厚度A之比率(B/A)係在0.329至1.522的範圍內(0.329B/A1.522)。
  2. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，當該陶瓷體的總厚度的一半被定義為A，該下部覆蓋層的厚度被定義 為B，該作用層的總厚度的一半被定義為C，以及該上部覆蓋層的厚度被定義為D時，該作用層的中央與該陶瓷體的中央之間的偏差比率(B+C)/A係在1.063至1.745的範圍內(1.063(B+C)/A1.745)。
  3. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，當該上部覆蓋層的該厚度被定義為D及該下部覆蓋層的該厚度被定義為B時，該上部覆蓋層的該厚度D對該下部覆蓋層113的該厚度B的比率(D/B)係在0.021至0.422的範圍內(0.021D/B0.422)。
  4. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，當該下部覆蓋層的該厚度被定義為B及該作用層之該總厚度的一半被定義為C時，該作用層的該一半厚度C對該下部覆蓋層的該厚度B的比率(C/B)係在0.146到2.458的範圍內(0.146C/B2.458)。
  5. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，當電壓被施加到該作用層之中央和該下部覆蓋層時，因產生於該作用層之中央的應變與產生於該下部覆蓋層的應變之間的差異，被形成於該陶瓷體的該二端部表面的回折點(PI)係被形成於在厚度方向上低於該陶瓷體的中央的位置。
  6. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，被堆疊的該介電層的數目係150或更多。
  7. 一種用於安裝多層陶瓷電容器的板件，係包括：印刷電路板，係具有形成於其上的第一電極墊和第二電極墊；以及 多層陶瓷電容器，係安裝於該印刷電路板之上，其中，該多層陶瓷電容器係包括：陶瓷體，係具有堆疊於其中且平均厚度為0.2至2.0微米之複數個介電層；作用層，係包括複數個第一內部電極和複數個第二內部電極，該複數個第一內部電極和該複數個第二內部電極交替地暴露於該陶瓷體的二端部表面且具有插入於其中之該介電層，以形成電容量；上部覆蓋層，係形成於該作用層上方；下部覆蓋層，係形成於該作用層下方及厚於該上部覆蓋層；以及第一外部電極和第二外部電極，係形成於該陶瓷體的該二端部表面上及藉由焊接連接到該第一電極墊和該第二電極墊；其中，該介電層係由介電晶粒組構，當該介電層的平均厚度被定義為td微米，該第一內部電極和該第二內部電極之平均厚度被定義為te微米，並且該介電晶粒的平均晶粒尺寸被定義為Da微米時，滿足Datd/3和0.2微米<te<(td)1/2 ，以及當該陶瓷體的該總厚度的一半被定義為A及該下部覆蓋層的該厚度被定義為B時，該下部覆蓋層的該厚度B對該陶瓷體的該一半厚度A之比率(B/A)係在0.329至1.522的範圍內(0.329B/A1.522)。
  8. 如申請專利範圍第7項所述之板件，其中，當該陶瓷體的總厚度的一半被定義為A、該下部覆蓋層的厚度被定義為B、該作 用層的總厚度的一半被定義為C，和該上部覆蓋層的厚度被定義為D時，該作用層的中央與該陶瓷體的中央之間的偏差比率(B+C)/A係在1.063至1.745的範圍內(1.063(B+C)/A1.745)。
  9. 如申請專利範圍第7項所述之板件，其中，當該下部覆蓋層的該厚度被定義為B及該上部覆蓋層的該厚度被定義為D時，該上部覆蓋層的該厚度D對該下部覆蓋層的該厚度B的比率(D/B)係在0.021至0.422的範圍內(0.021D/B0.422)。
  10. 如申請專利範圍第7項所述之板件，其中，當該下部覆蓋層的該厚度被定義為B及該作用層之該總厚度的一半被定義為C時，該作用層的該一半總厚度C對該下部覆蓋層的該厚度B的比率(C/B)係在0.146到2.458的範圍內(0.146C/B2.458)。
  11. 如申請專利範圍第7項所述之板件，其中，當電壓被施加到該作用層之中央和該下部覆蓋層時，因產生於該作用層之中央的應變與產生於下部覆蓋層的應變之間的差異，被形成於該陶瓷體的該二端部表面的回折點(PI)係被形成於在厚度方向上低於該陶瓷體中央的位置。
  12. 如申請專利範圍第7項所述之板件，其中，被堆疊的該介電層之數目係150或更多。
TW102103082A 2012-12-04 2013-01-28 多層式陶瓷電容器及用於安裝該電容器的板件 TWI490898B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120139624A KR101452057B1 (ko) 2012-12-04 2012-12-04 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
TW201423794A TW201423794A (zh) 2014-06-16
TWI490898B true TWI490898B (zh) 2015-07-01

Family

ID=50825238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103082A TWI490898B (zh) 2012-12-04 2013-01-28 多層式陶瓷電容器及用於安裝該電容器的板件

Country Status (5)

Country Link
US (1) US9099240B2 (zh)
JP (1) JP5587442B2 (zh)
KR (1) KR101452057B1 (zh)
CN (1) CN103854858B (zh)
TW (1) TWI490898B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452054B1 (ko) * 2012-12-03 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
CN106571229B (zh) * 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
KR102191251B1 (ko) * 2018-08-30 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
KR102133392B1 (ko) * 2018-09-28 2020-07-14 삼성전기주식회사 적층형 커패시터
KR20190121213A (ko) 2018-10-24 2019-10-25 삼성전기주식회사 세라믹 전자 부품
KR20190121222A (ko) 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
KR102637096B1 (ko) * 2018-12-12 2024-02-15 삼성전기주식회사 적층 세라믹 전자부품
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210074678A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 적층 세라믹 전자부품
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0745469A (ja) * 1993-07-27 1995-02-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP4483237B2 (ja) * 2003-09-02 2010-06-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP4788960B2 (ja) * 2006-03-10 2011-10-05 Ｔｄｋ株式会社 セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP5587442B2 (ja) 2014-09-10
US9099240B2 (en) 2015-08-04
KR101452057B1 (ko) 2014-10-22
TW201423794A (zh) 2014-06-16
CN103854858B (zh) 2016-11-02
JP2014110415A (ja) 2014-06-12
US20140153156A1 (en) 2014-06-05
CN103854858A (zh) 2014-06-11
KR20140073644A (ko) 2014-06-17

Similar Documents

Publication Publication Date Title
TWI490898B (zh) 多層式陶瓷電容器及用於安裝該電容器的板件
JP5563111B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
TWI490899B (zh) 多層式陶瓷電容器及用於安裝多層式陶瓷電容器的板件
TWI500056B (zh) 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件
JP6147592B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
US9978522B2 (en) Multilayer ceramic capacitor and mounting board therefor
JP5718389B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP6021016B2 (ja) 積層セラミックキャパシタの実装基板
KR20150011263A (ko) 적층 세라믹 커패시터 및 그 실장 기판
TW201421501A (zh) 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元
JP5886222B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造
TWI488200B (zh) 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件
TWI480903B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件