TWI480903B - 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 - Google Patents
多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 Download PDFInfo
- Publication number
- TWI480903B TWI480903B TW102113569A TW102113569A TWI480903B TW I480903 B TWI480903 B TW I480903B TW 102113569 A TW102113569 A TW 102113569A TW 102113569 A TW102113569 A TW 102113569A TW I480903 B TWI480903 B TW I480903B
- Authority
- TW
- Taiwan
- Prior art keywords
- thickness
- cladding layer
- layer
- lower cladding
- ceramic body
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 68
- 238000005253 cladding Methods 0.000 claims description 126
- 239000000919 ceramic Substances 0.000 claims description 96
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 202
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000005336 cracking Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000008602 contraction Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本申請案主張於2013年1月29日在韓國智慧財產局所提出第10-2013-0009943號韓國專利申請案的優先權,甚揭露係合併引用於本文中。
本發明係關於多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件。
一般而言,多層陶瓷電容器(其為一種多層晶片電子組件)為安裝在包括液晶顯示器(LCD)、電漿顯示面板(PDP)、及諸如此類之影像顯示裝置、電腦、智慧型手機、行動電話、及諸如此類之各種電子產品之電路板上,並且用於充放電的晶片型電容器(condenser)。
多層陶瓷電容器(MLCC)因尺寸較小、電容量高、及易於安裝之優點而可在各種電子產品中當作組件。
多層陶瓷電容器可具有一種架構,在該架構中,複數介電層和複數內部電極彼此交替層壓,該複數內部電極具有不同極性,並且插置於該複數介電層之間。
由於介電層具有壓電特性和電致伸縮特性,因此,當交流(AC)或直流(DC)電壓施加於多層陶瓷電容器時,可出現壓電現象,以致造成內部電極間的振動。
振動可透過多層陶瓷電容器之焊料連接區(solder connection)轉移到其上安裝有多層陶瓷電容器的印刷電路板上,而整片印刷電路板可變成傳送振動聲音為雜訊的聲音反射面(acoustic reflection surface)。
振動聲音可相當於20到20000Hz聲頻範圍內的聲音,並且此對於聽者潛在提供不愉悅感覺的振動聲音已知為噪音。
為了降低噪音,已探討一種產品,在該產品中,包含在其內的多層陶瓷電容器的下包覆層予以增厚。
另外,下包覆層增厚之多層陶瓷電容器可用水平安裝架構予以安裝在印刷電路板上,而增厚之下包覆層係置於下方,噪音得以順利降低。
同時,至於多層陶瓷電容器下包覆層增厚以便降低所產生噪音量的產品,積層數量增加或介電層薄化以便實現高度電容量,但這些可在燒結處理期間導致破裂(crack)或剝層(delimination)之類的缺陷(fault)。
(專利文件1)第2006-203165號日本專利公開文件。
本發明之一態樣提供多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的安裝板件。
根據本發明之一態樣,提供有多層陶瓷電容器,其包括:陶瓷體,具有複數介電層層壓於其中,該介電層分別具有0.2到2.0μ
m的平均厚度;主動層,包括複數第一與第二內部電極,該複數第一與第二內部電極交替曝露於該陶瓷體的兩末端表面,並具有該介電層插置於其間,且有助於電容形成;上包覆層,在該主動層之上形成;下包覆層,在該主動層之下形成,該下包覆層厚於該上包覆層;以及第一與第二外部電極,包覆該陶瓷體的末端表面,其中,相鄰於該下包覆層之最下方內部電極具有氧化物層,該氧化物層在該最下方內部電極的頂部和底部表面的至少一者上形成,並且當在該陶瓷體沿著長度與厚度方向的剖面中,該最下方內部電極的長度與厚度分別標示為Le
與te
,以及該氧化物層的長度與厚度分別標示為Lo
與to
,則滿足50%<Lo
Le
×100和30%<to
/te
×100<80%。
在此,若A代表該陶瓷體的總厚度的一半,B代表該下包覆層的厚度,C代表該主動層的總厚度的一半,以及D代表該上包覆層的厚度,則該主動層的中央部位偏離該陶瓷體中央部位的比率(B+C)/A可滿足1.063(B+C)/A1.745。
在此,若B代表該下包覆層的厚度,以及D代表該上包覆層的厚度,則該上包覆層厚度對該下包覆層厚度的比率D/B可滿足0.021D/B0.422。
在此,若A代表該陶瓷體的總厚度的一半,以及B
代表該下包覆層的厚度,則該下包覆層厚度對該陶瓷體的總厚度的一半的比率B/A可滿足0.329B/A1.522。
在此,若B代表該下包覆層的厚度,以及C代表該主動層的總厚度的一半,則該主動層的總厚度的一半對該下包覆層的厚度的比率C/B可滿足0.146C/B2.458。
在此,施加電壓時,由於該主動層的中央部位中所出現變形率與該下包覆層中所出現變形率之間的差異,該陶瓷體的兩末端表面的各者上所形成的反曲點可定位與該陶瓷體中央等高或在下方。
該介電層的層壓數量可為150層或以上。
根據本發明之另一態樣,提供有具有多層陶瓷電容器安裝於其上的安裝板件,該安裝板件包括:印刷電路板,具有第一與第二電極接墊形成於其上;以及多層陶瓷電容器,安裝在該印刷電路板上,其中,該多層陶瓷電容器包括:陶瓷體,具有複數介電層層壓於其中,該介電層分別具有0.2到2.0μ
m的平均厚度;主動層,包括複數第一與第二內部電極,該複數第一與第二內部電極交替曝露於該陶瓷體的兩末端表面,並具有該介電層插置於其間,且有助於電容形成;上包覆層,在該主動層之上形成;下包覆層,在該主動層之下形成,該下包覆層厚於該上包覆層;以及第一與第二外部電極,包覆該陶瓷體的兩末端表面,同時透過焊料連接於該第一與第二電極接墊,並且其中,相鄰於該下包覆層的最下方內部電極具有氧化物層,該氧化物層至少在該最下方內部電極的頂部與底部表面上形成,以及當在該陶瓷體沿著長度與厚度方向的剖面中,該最下方內部電極的長度與厚度分
別界定為Le
與te
,以及該氧化物層的長度與厚度分別界定為Lo
與to
,則滿足50%<Lo
/Le
×100和30%<to
/te
×100<80%。
在此,若A代表該陶瓷體的總厚度的一半,B代表該下包覆層的厚度,C代表該主動層的總厚度的一半,以及D代表該上包覆層的厚度,則該主動層的中央部位偏離該陶瓷體的中央部位的比率(B+C)/A可滿足1.063(B+C)/A1.745。
在此,若B代表該下包覆層的厚度,以及D代表該上包覆層的厚度,則該上包覆層的厚度對該下包覆層的厚度的比率D/B可滿足0.021D/B0.422。
在此,若A代表該陶瓷體的總厚度的一半,以及B代表該下包覆層的厚度,則該下包覆層的厚度對該陶瓷體的總厚度的一半的比率B/A可滿足0.329B/A1.522。
在此,若B代表該下包覆層的厚度,以及C代表該主動層的總厚度的一半,則該主動層的總厚度的一半對該下包覆層的厚度的比率C/B可滿足0.146C/B2.458。
在此,施加電壓時,由於該主動層的中央部位中所出現變形率與該下包覆層中所出現變形率之間的差異,該陶瓷體的兩末端表面的各者上所形成的反曲點可定位與該焊料等高或在下方。
該介電層的層壓數量可為150層或以上。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上包覆層
113‧‧‧下包覆層
115‧‧‧主動層
121‧‧‧第一內部電極
122‧‧‧第二內部電極、最下方內部電極
123‧‧‧氧化物層
131‧‧‧第一外部電極
132‧‧‧第二外部電極
200‧‧‧安裝板件
210‧‧‧印刷電路板
221‧‧‧第一電極接墊
222‧‧‧第二電極接墊
230‧‧‧焊料
本發明之上述及其它態樣、特徵和其它優點將搭配附加圖式經由底下詳細說明而得以更加清楚理解,其中,:第1圖為根據本發明的具體實施例示意表示多層陶瓷電容器
的立體圖,其中,一部份已作移除;第2圖為表示第1圖多層陶瓷電容器沿著其長度方向劃切的剖面圖;第3圖為第2圖的區域S的放大圖;第4圖為示意表示第1圖的多層陶瓷電容器沿著其長度方向劃切用來描述多層陶瓷電容器所含括組件之間尺寸關係的剖面圖;第5圖為表示第1圖的多層陶瓷電容器安裝在印刷電路板上之狀態的立體圖;第6圖為表示第5圖的多層陶瓷電容器與印刷電路板沿著其長度方向劃切的剖面圖;以及第7圖為示意表示第4圖的多層陶瓷電容器藉由施加電壓變換(transform)同時多層陶瓷電容器係安裝在印刷電路板上時之狀態的剖面圖。
在下文中,將引用附加圖式詳細說明本發明的具體實施例。
然而,本發明可用許多不同形式予以具體實施並且不應該推斷成侷限於本文所提的具體實施例。反而,這些具體實施例係提供將使本揭露透徹且完整,並且將完全傳達本發明之範疇給熟悉本技藝的人士。
在圖式中,組件的形狀及尺寸可為了清晰予以誇大,以及相同的元件符號將通篇用於指定相同或相稱的組件。
當六面體的方向係界定以便清楚說明本發明的具體
實施例時,圖式所繪L、W、以及T方向分別表示長度、寬度、以及厚度方向。在此,厚度方向可用於表示層壓介電層的積層方向。
另外,在本發明的具體實施例中,其上具有朝陶瓷體的長度方向所形成的第一與第二外部電極的表面係界定成兩末端表面,而垂直交叉該末端表面的表面係界定成側部表面(side surface)。
另外,ST
代表陶瓷體與上包覆層有關聯的上表面(top surface),而SB
代表陶瓷體與下包覆層有關聯的下表面。
現在將引用附加圖式詳細說明本發明的具體實施例。
第1圖為根據本發明的具體實施例示意表示多層陶瓷電容器的立體圖,其中,一部份已作移除。
第2圖為表示第1圖的多層陶瓷電容器沿著其長度方向劃切的剖面圖。
第3圖為第2圖的區域S的放大圖。
第4圖為示意表示第1圖的多層陶瓷電容器沿著其長度方向劃切用來描述多層陶瓷電容器所含括組件之間尺寸關係的剖面圖。
請參閱第1及3圖,根據本發明的具體實施例的多層陶瓷電容器100可包括陶瓷體110、含有第一與第二內部電極121與122的主動層115、上與下包覆層112與113、以及包覆陶瓷體110的兩末端表面的第一與第二外部電極131與132。
陶瓷體110可藉由層壓並且接著燒結複數介電層
111予以形成。陶瓷體110之介電層111不侷限於本具體實施例所例示的形狀、尺寸、以及數量。
另外,構成陶瓷體110的複數介電層111處於燒結狀態,以及相鄰之介電層111可彼此整合以致其之間的邊界未使用掃描式電子顯微鏡(SEM)可不顯而易見。
陶瓷體110可包括有助於電容形成的主動層115,以及在主動層115之上與之上形成作為邊際部件(margin part)的上與下包覆層112與113。
主動層115可藉由重複層壓其之間插置有介電層111的複數第一與第二內部電極121與122予以形成。
根據本發明之具體實施例,介電層111的平均厚度取決於多層陶瓷電容器100的期望電容可隨意改變。介電層燒結後的平均厚度可為0.2到2.0μm。
如第2圖所示,介電層111的平均厚度可利用掃描式電子顯微鏡(SEM)朝陶瓷體110的長度方向掃描其剖面所取得之影像來測量。
例如,如第2圖所示,關於在陶瓷體110之中央部位中沿著其寬度(W)方向所劃切朝長度厚度(L-T)方向掃描陶瓷體110剖面所得影像而擷取的任何介電層,介電層的平均厚度可藉由朝長度方向以30個等距點(equidistant point)測量其厚度並且接著計算所測量厚度的平均值予以取得。
這30個等距點可予以定位在涉及(refer to)第一與第二內部電極121與122彼此重疊區域(area)的電容形成部件中。
另外,當用於取得平均厚度值的測量係對於十層或
更多介電層予以延伸實施並且計算其平均測量值時,介電層的平均厚度可作進一步歸納(generalize)。
若介電層111的平均厚度滿足0.2到2.0μ
m,則可提供具有優良可靠度的多層陶瓷電容器。
在介電層111的平均厚度低於0.2μ
m的情況下,內部電極之間的距離變小而導致短路缺陷。在介電層111的平均厚度大於2.0μ
m情況下,可實現高電容量的多層陶瓷電容。
另外,介電層111可含有具有高介電常數(permittivity)的陶瓷粉末,例如基於鈦酸鋇(BaTiO3
)的粉末或基於鈦酸鍶(SrTiO3
)的粉末,但本發明不侷限於此。
用於上與下包覆層112與113的介電層可具有如同介電層111的材料與構造,但是不包括內部電極。
上與下包覆層112與113可分別藉由朝垂直方向在主動層115之頂部與底部表面上層壓單一介電層或兩或多介電層予以形成。上與下包覆層112與113可用於根本防止(fundamentally prevent)第一與第二內部電極112與122因施加其上的物理或化學應力造成的破壞。
另外,下包覆層113可藉由與上包覆層112相比增加所層壓介電層的數量而厚於上包覆層112。
同時,第一與第二內部電極121與122可為具有不同極性的電極對,並且可藉由在介電層111上印製內含導電金屬之導電膏到預定厚度予以形成。
另外,第一與第二內部電極121與122可透過陶瓷體的兩末端表面交替曝露。第一內部電極121與第二內部電極122
可藉由置於其之間的介電層111而彼此電絕緣。
亦即,第一與第二內部電極121與122可透過其經由陶瓷體110的兩末端表面交替曝露的部位電連接於第一與第二外部電極131與132。
因此,當電壓施加於第一與第二外部電極131與132時,彼此相向之第一與第二內部電極121與122之間形成的電荷得以產生。在此,多層陶瓷電容器100的電容量及第一與第二內部電極121與122之間重疊區的面積成比例。
另外,用於形成第一與第二內部電極121與122之導電膏內所含有的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金,但本發明不侷限於此。
另外,導電膏可使用網版印刷法、凹版印刷法、或諸如此類予以印製,但本發明不侷限於此。
第一與第二外部電極131與132可由內含導電金屬之導電膏所構成。導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金,但本發明不侷限於此。
根據本發明之具體實施例,相鄰於下包覆層113的最下方內部電極122可具有在其頂部與底部表面的其中一者上形成的氧化物層123。在此,陶瓷體110沿著長度與厚度方向的剖面中,若最下方內部電極122的長度與厚度分別標示為Le
與te
,以及氧化物層123的長度與厚度分別標示為Lo
與to
,則可滿足50%<Lo
/Le
×100及30%<to
/te
×100<80%。
一般而言,至於多層陶瓷電容器下包覆層增厚以降低噪音的產品,係增加積層數量或薄化介電層以實現高度電容
量,但可導致如破裂或剝層或崩潰電壓惡化(BVD)之類的缺陷。
然而,根據本發明之具體實施例,當相鄰於下包覆層113的最下方內部電極122具有在其頂部與底部表面的至少一者上形成的氧化物層123,並且在陶瓷體110沿著長度與厚度方向之剖面中,最下方內部電極122的長度與厚度分別標示為Le
與te
,以及氧化物層123的長度與厚度分別標示為Lo
與to
時,得以控制組件尺寸以滿足50%<Lo
/Le
×100和30%<to
/te
×100<80%,具有優良可靠度的高電容量多層陶瓷電容器可予以實現。
如第2圖所示,相鄰於下包覆層113之最下方內部電極122的長度與厚度以及氧化物層123的長度與厚度可經由利用掃描式電子顯微鏡(SEM)朝長度方向掃描陶瓷體110剖面所取得的影像予以測量。
例如,如第2圖所示,關於利用掃描式電子顯微鏡(SEM)朝寬度(W)方向在陶瓷體110的中央部位中劃切掃描陶瓷體110朝長度厚度(L-T)方向之剖面所取得影像擷取到的相鄰於下包覆層113的最下方內部電極122,最下方內部電極122的平均厚度可藉由朝其長度方向以30個等距點測量其厚度並且計算所測量厚度之平均值予以取得。
這30個等距點可定位在電容形成部件中,其為第一與第二內部電極21與22彼此重疊的區域。
另外,最下方內部電極122相鄰於下包覆層113的長度及氧化物層123的長度,可利用掃描式電子顯微鏡(SEM),在陶瓷體110的中央部位中沿著寬度(W)方向劃切掃描陶瓷體110沿著長度厚度(L-T)方向之剖面所擷取經由相鄰於下包覆層113之最
下方內部電極122的影像予以分別測量。
在最下方內部電極122相鄰於下包覆層113之長度對氧化物層123之長度的比率(Lo
/Le
×100)低於50%的情況下,破裂或剝層缺陷可出現而導致可靠度惡化。
在最下方內部電極122相鄰於下包覆層113之厚度對氧化物層123的厚度的比率(to
/te
×100)低於30%的情況下,破裂或剝層缺陷可出現而導致可靠度惡化。
同時,在最下方內部電極122相鄰於下包覆層113之厚度對氧化物層123之厚度的比率(to
/te
×100)高於80%的情況下,破裂或剝層缺陷可出現而導致可靠度惡化,以至於可能無法實現高電容量多層陶瓷電容器。
在下文中,將說明的是根據本具體實施例之多層陶瓷電容器中所含括組件尺寸之間的關係以及噪音。
請參閱第4圖,陶瓷體100的總厚度的一半係標示為A,下包覆層113的厚度係標示為B,主動層115的總厚度的一半係標示為C,以及上包覆層112的厚度係標示為D。
在此,陶瓷體110的總厚度意指陶瓷體110的頂部表面ST
與底部表面SB
之間的距離。主動層115的總厚度意指從置於主動層115的最上方部位中第一內部電極之頂部表面到置於主動層115的最下方部位中第二內部電極122之底部表面的距離。
另外,下包覆層113的厚度B意指從沿著厚度方向置於主動層115的最下方部位中第二內部電極122之頂部表面到陶瓷體110之底部表面SB
的距離,而上包覆層112的厚度D意指從沿著厚度方向置於主動層115的最上方部位中第一內部電極
121之頂部表面到陶瓷體110之頂部表面ST
的距離。
當不同極性之電壓施加到形成於多層陶瓷電容器100的兩末端的第一與第二外部電極131與132時,陶瓷體110因介電層111的反向壓電效應而沿著其厚度方向擴張或收縮,而第一與第二外部電極131與132的兩末端則因帕松(Poisson)效應相反於陶瓷體110沿著厚度方向之擴張與收縮而收縮與擴張。
在此,對應於主動層115的中央部位具有第一與第二外部電極131與132形成於其上之陶瓷體的兩末端的部位作最大擴張並及收縮,係噪音產生的一個因素。
亦即,在本具體實施例中,為了降低噪音,在施加電壓時,在陶瓷體110的兩末端表面的各者上所形成的反曲點(PI)因主動層115的中央CLA
變形率與下包覆層的變形率之間的差異而可定位於等高或底於陶瓷體110厚度中央CLC
。
在此,為了降低噪音,主動層115的中央CLA
離陶瓷體110的中央CLC
的偏離率(B+C)/A最好滿足1.063(B+C)/A1.745。
另外,上包覆層112的厚度D對下包覆層113的厚度B的比率D/B可滿足0.021D/B0.42。
另外,下包覆層113的厚度B對陶瓷體110的一半總厚度A的比率B/A可滿足0.329B/A1.522。
另外,主動層115的一半總厚C對下包覆層113的厚度B的比率C/B可滿足0.146C/B2.458。
根據本發明之發明及對照實施例的各多層陶瓷電容
器係製造如下。
包括有鈦酸鋇(BaTiO3
)或諸如此類粉末的漿料係塗佈於載體膜上並且乾化以備製厚度為1.8μm的複數陶瓷生片。
接著,用於鎳內部電極的導電膏係利用屏柵(screen)塗佈於陶瓷生片上,以形成內部電極。
層壓陶瓷生片以形成數量約370層的積層,同時其上未形成內部電極的陶瓷生片係以大於其之上的數量層壓於其上形成有內部電極之陶瓷生片之下。積層在1000kgf/cm2
的壓力條件中於85℃承受均力加壓。
陶瓷積層在完成加壓後切割成個別晶片,然後個別晶片在空氣氣氛中於230℃脫脂(debindering)60個小時。
之後,產生的晶片在還原氣氛中以低於Ni/NiO平衡氧氣分壓的10-11
atm到10-10
atm氧氣分壓進行燒結,以致內部電極未於1200℃氧化。多層晶片電容器燒結後的尺寸約為1.64mm×0.88mm(L×W,1608大小)。在此,製造公差落於長度×寬度(L×W)尺寸±0.1mm的範圍內,並且在滿足多層晶片電容器公差範圍時,藉由實驗測量噪音。
接著,實施外部電極形成程序、電鍍程序、以及諸如此類以製造多層陶瓷電容器。
以上表1包含各自組件尺寸有關的資料,係以利用掃描式電子顯微鏡(SEM)在多層陶瓷電容器100的陶瓷體110的中央部位中朝其寬度方向(W)劃切沿著長度厚度(L-T)方向掃描陶瓷體110剖面所得影像為基礎所作的測量,如第3圖所示。
在此,如上所述,A代表陶瓷體110的總厚度的一半,B代表下包覆層113的厚度,C代表主動層115的總厚度的一半,以及D代表上包覆層112的厚度。
為了測量噪音,各單一基板取一樣本(單一多層晶片電容器)安裝在印刷電路板上以供測量噪音,同時樣本的上與下部位彼此區別,然後將印刷電路板安置在測量治具上。
另外,DC電壓與電壓變化係藉由DC電源供應器及函數產生器施加於安置在測量治具上之樣本的兩接端(terminal)。噪音係透過直接安裝在印刷電路板之上的麥克風予以測量。
在表1中,樣本1到3為其中,下包覆層113的厚度B大約類似上包覆層112的厚度D分別具有對稱包覆結構的對照實施例,以及樣本4到13為分別具有其中上包覆層112的厚度D大於下包覆層113的厚度B之結構的對照實施例。
另外,樣本14、15、以及35至37為分別具有其中下包覆層113的厚度B大於上包覆層112的厚度D之結構的對照實施例,以及樣本16至34為根據本發明具體實施例的發明實施例。
此處,在(B+C)/A接近於1的情況下,意指主動層115的中央部位未顯著偏離陶瓷體110的中央部位。在分別具有其中下包覆層113厚度B大約類似上包覆層112的厚度D之對稱包
覆結構的樣本1至3中,(B+C)/A近似於1。
在(B+C)/A大於1的情況下,意指主動層115的中央部位向上偏離陶瓷體110的中央部位。在(B+C)/A小於1的情況下,意指主動層115的中央部位向下偏離陶瓷體110的中央部位。
請參閱表1,在其中主動層115的中央部位偏離陶瓷體110的中央部位之偏離率(B+C)/A滿足1.063(B+C)/A1.745的樣本16至34中,可確認其噪音值顯著降低到低於20dB。
另外,其中,主動層115的中央部位偏離陶瓷體110的中央部位之偏離率(B+C)/A低於1.063的樣本1至15各具有其中主動層115的中央部位些微(minutely)偏離陶瓷體110的中央部位或主動層115的中央部位向下偏離陶瓷體110的中央部位的結構。
在前述(B+C)/A低於1.063的樣本1至15中,其噪音值為25到32.5dB,以及從而可確認樣本1到15與本發明之發明實施例相比較對於降低噪音沒有功效。
另外,其中,主動層115的中央偏離陶瓷體110的中央之偏離率(B+C)/A高於1.745的樣本35至37各具有較目標電容量低的真實電容量而造成瑕疵電容。
在表1中,其中,「電容實現率」(亦即,真實電容量對目標電容量的比率)標示「NG」的例子意指目標電容值為100%時真實電容量對目標電容量的比率低於80%。
另外,可看出的是,在其中上包覆層112的厚度D對下包覆層113的厚度B的比率D/B滿足0.021D/B0.422的發明實施例中,噪音得以顯著降低。
另一方面,在其中上包覆層112的厚度D對下包覆層113的厚度B的比率D/B高於0.422的對照實施例中,可確認對降低噪音沒有功效。
在其中上包覆層112的厚度D對下包覆層113的厚度B的比率D/B低於0.021的例子中,下包覆層113的厚度過度大於上包覆層112的厚度D而造成破裂或剝層,同時真實電容量低於目標電容量而造成瑕疵電容。
在其中下包覆層113的厚度B對陶瓷體110的一半總厚度A的比率B/A以及主動層115的一半總厚度C對下包覆層113的厚度B的比率C/B滿足0.329B/A1.522以及0.146C/B2.458的樣本19至34中,可確認其噪音值下降到低於18dB的程度。
另一方面,在其中下包覆層113的厚度B對陶瓷體110的一半總厚度A的比率B/A高於1.522以及主動層115的一半總厚度C對下包覆層113的厚度B的比率C/B低於0.146的各樣本35至37中,真實電容量低於目標電容量而造成瑕疵電容。
底下表2表示多層陶瓷電容器取決於氧化物層123之長度Lo
對最下方內部電極112相鄰於下包覆層113之長度Le
的比率(Lo
/Le
×100)及氧化物層123之厚度to
對最下方內部電極122相鄰於下包覆層113之厚度te
的比率(to
/te
×100)對於破裂出現率和電容量的比較。
在表2中,真實電容量為目標電容量之90%或更高時標示為「OK」,以及真實電容量低於目標電容量90%時標示為「NG」。
請參閱上方表2,可看出本發明偏離發明實施例數值範圍的樣本1、2、3、10、11、及12具有高度破裂出現率而造成可靠度惡化。
尤甚者,可看出樣本11及12未得到期望程度的電容量,而未能實現高電容量多層陶瓷電容器。
同時,可看出本發明落於發明實施例數值範圍內的樣本4至9具有低度破裂出現率並且從而具有優良可靠度,以致於可實現高電容量多層陶瓷電容器。
請參閱第5及6圖,依據本具體實施例用於多層陶電容器100的安裝板件200可包括印刷電路板210,印刷電路板210上水平安裝有多層陶瓷電容器100;以及在印刷電路板210的頂部表面上彼此隔開的第一與第二電極接墊221與222。
在此,多層陶瓷電容器100可藉由焊料230電連接至印刷電路板210,同時下包覆層113係向下放置,而第一與第二外部電極131與132係分別定位於並且接觸第一與第二電極接墊221與222。
當施加電壓同時多層陶瓷電容器100如上所述安裝在印刷電路板210上時,可產生噪音。
在此,第一與第二電極接墊221與222的尺寸可為用於判斷將多層陶瓷電容器100的第一與第二外部電極131與132及第一與第二電極接墊221與222連接之焊料230用量的指標,並且噪音程度可取決於焊料230的用量予以控制。
請參閱第7圖,當不同極性之電壓施加至形成於多層陶瓷電容器100的兩末端之第一與第二外部電極131與132同時多層陶瓷電容器係安裝在印刷電路板210上時,陶瓷體110因介電層111之反向壓電效應而沿著其厚度方向擴張與收縮,並且第一與第二外部電極131與132的兩末端部位因帕松效應相反於陶瓷體110沿著厚度方向的擴張與收縮而收縮與擴張。
在此,具有第一與第二外部電極131與132形成於其上之陶瓷體的兩末端的部位對應於主動層115之中央部位作最大擴張與收縮,其為產生噪音的因素。
當多層陶瓷電容器100的兩末端表面朝其長度方向顯著擴張時,使焊料230之上部位向外推的擴張力①因擴張而產生,以及造成焊料230之下部位拉向外部電極的收縮力②因擴張力而產生。
因此,施加電壓時若陶瓷體110的兩末端表面的各
者上所形成之反曲點因主動層115的中央CLA
的變形率與下包覆層113的變形率之間的差異而定位於焊料230等高處或下方,則可進一步降低噪音。
如上所提,根據本發明之具體實施例,可降低多層陶瓷電容器中出現的振動,以至於在印刷電路板上安裝多層陶瓷電容器時可降低噪音,並且可改良安裝板件的組裝效率,以及可減少安裝板件的缺陷率。
再者,根據本發明之具體實施例,可藉由控制相鄰於下包覆層之最下方內部電極以及在最下方內部電極的頂部與底部表面的至少一者上形成之氧化物層的長度與厚度提供具有優良可靠度的多層陶瓷電容器。
儘管已結合具體實施例顯示並說明本發明,熟悉本技術之人士將明顯得知可作修改及變化而不脫離如附加之申請專利範圍所界定之本發明之精神與範疇。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上包覆層
113‧‧‧下包覆層
121‧‧‧第一內部電極
122‧‧‧第二內部電極、最下方內部電極
131‧‧‧第一外部電極
132‧‧‧第二外部電極
Claims (14)
- 一種多層陶瓷電容器,其包含:陶瓷體,具有複數介電層層壓於其中,,該等介電層分別具有0.2至2.0μ m的平均厚度。主動層,包括複數第一與第二內部電極,該複數第一與第二內部電極交替曝露於該陶瓷體的兩末端表面,並具有該介電層插置於其間,且有助於電容形成;上包覆層,在該主動層之上形成;下包覆層,在該主動層之下形成,該下包覆層係厚於該上包覆層;以及第一與第二外部電極,包覆該陶瓷體的該等末端表面,其中,相鄰於該下包覆層之最下方內部電極具有氧化物層,該氧化物層在該最下方內部電極的頂部與底部表面的至少一者上形成,以及當在該陶瓷體沿著長度與厚度方向的剖面中,該最下方內部電極的長度與厚度分別以Le 與te 表示,以及該氧化物層的長度與厚度分別以Lo 與to 表示,則滿足50%<Lo /Le ×100和30%<to /te ×100<80%。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,若A表示該陶瓷體的總厚度的一半,B表示該下包覆層的厚度,C表示該主動層的總厚度的一半,以及D表示該上包覆層的厚度,則該主動層的中央部位偏離該陶瓷體的中央部位的偏離率(B+C)/A滿足1.063(B+C)/A1.745。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,若B 表示該下包覆層的厚度,以及D表示該上包覆層的厚度,則該上包覆層之厚度對該下包覆層之厚度的比率D/B滿足0.021D/B0.422。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,若A表示該陶瓷體的總厚度的一半,以及B表示該下包覆層的厚度,則該下包覆層之厚度對該陶瓷體的總厚度的一半的比率B/A滿足0.329B/A1.522。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,若B表示該下包覆層的厚度,以及C表示該主動層的總厚度的一半,則該主動層的總厚度的一半對該下包覆層的厚度的比率C/B滿足0.146C/B2.458。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,在施加電壓時,由於該主動層的中央部位中出現之變形率與該下包覆層中出現之變形率之間的差異,該陶瓷體的兩末端表面的各者上所形成的反曲點係位於該陶瓷體的中央等高處或下方。
- 如申請專利範圍第1項所述的多層陶瓷電容器,其中,該等介電層係以150層或更多層的數量層壓。
- 一種安裝板件,具有多層陶瓷電容器安裝於其上,該安裝板件包含:印刷電路板,具有第一與第二電極接墊形成於其上;以及多層陶瓷電容器,安裝在該印刷電路板上,其中,該多層陶瓷電容器包括:陶瓷體,具有複數介電層層壓於其中,該等介電層分別具有0.2至2.0μ m的平均厚度; 主動層,包括複數第一與第二內部電極,該複數第一與第二內部電極交替曝露於該陶瓷體的兩末端表面,並具有該介電層插置於其間,且有助於電容形成;上包覆層,在該主動層之上形成;下包覆層,在該主動層之下形成,該下包覆層係厚於該上包覆層;以及第一與第二外部電極,包覆該陶瓷體的兩末端表面同時透過焊料連接於該第一與第二電極接墊,以及其中,相鄰於該下包覆層之最下方內部電極具有氧化物層,該氧化物層在該最下方內部電極的頂部與底部表面的至少一者上形成,以及當在該陶瓷體沿著長度與厚度方向的剖面中,該最下方內部電極的長度與厚度分別以Le 與te 表示,以及該氧化物層的長度與厚度分別以Lo 與to 表示,則滿足50%<Lo /Le ×100和30%<to /te ×100<80%。
- 如申請專利範圍第8項所述的安裝板件,其中,若A表示該陶瓷體的總厚度的一半,B表示該下包覆層的厚度,C表示該主動層的總厚度的一半,以及D表示該上包覆層的厚度,則該主動層的中央部位偏離該陶瓷體的中央部位的偏離率(B+C)/A滿足1.063(B+C)/A1.745。
- 如申請專利範圍第8項所述的安裝板件,其中,若B表示該下包覆層的厚度,以及D表示該上包覆層的厚度,則該上包覆層之厚度對該下包覆層之厚度的比率D/B滿足0.021D/B0.422。
- 如申請專利範圍第8項所述的安裝板件,其中,若A表示該陶瓷體的總厚度的一半,以及B表示該下包覆層的厚度,則該下包覆層之厚度對該陶瓷體的總厚度的一半的比率B/A滿足0.329B/A1.522。
- 如申請專利範圍第8項所述的安裝板件,其中,若B表示該下包覆層的厚度,以及C表示該主動層的總厚度的一半,則該主動層的總厚度的一半對該下包覆層的厚度的比率C/B滿足0.146C/B2.458。
- 如申請專利範圍第8項所述的安裝板件,其中,在施加電壓時,由於該主動層的中央部位中出現之變形率與該下包覆層中出現之變形率之間的差異,該陶瓷體的兩末端表面的各者上所形成的反曲點係位於該焊料等高處或下方。
- 如申請專利範圍第8項所述的安裝板件,其中,該等介電層係以150層或更多層的數量層壓。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130009943A KR101462759B1 (ko) | 2013-01-29 | 2013-01-29 | 적층 세라믹 커패시터 및 그 실장 기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201430881A TW201430881A (zh) | 2014-08-01 |
TWI480903B true TWI480903B (zh) | 2015-04-11 |
Family
ID=51221707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102113569A TWI480903B (zh) | 2013-01-29 | 2013-04-17 | 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9093223B2 (zh) |
JP (1) | JP5587455B2 (zh) |
KR (1) | KR101462759B1 (zh) |
CN (1) | CN103971927A (zh) |
TW (1) | TWI480903B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101823246B1 (ko) * | 2016-06-21 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
JP2018063969A (ja) * | 2016-10-11 | 2018-04-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20180124456A (ko) * | 2017-05-12 | 2018-11-21 | 삼성전기주식회사 | 적층 커패시터 및 그 실장 기판 |
KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101272991A (zh) * | 2005-09-28 | 2008-09-24 | 费罗公司 | 用于与镍电极一起使用的cog电介质组合物 |
CN102842424A (zh) * | 2011-06-23 | 2012-12-26 | 三星电机株式会社 | 片式层压电容器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3207846B2 (ja) * | 1989-10-18 | 2001-09-10 | ティーディーケイ株式会社 | 積層型セラミックチップコンデンサおよびその製造方法 |
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
JP2000340450A (ja) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
US7092236B2 (en) | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
JP4933968B2 (ja) * | 2007-07-04 | 2012-05-16 | Tdk株式会社 | セラミック電子部品 |
KR101217820B1 (ko) * | 2011-01-05 | 2013-01-21 | 삼화콘덴서공업주식회사 | 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판 |
KR101141361B1 (ko) * | 2011-03-14 | 2012-05-03 | 삼성전기주식회사 | 적층형 세라믹 콘덴서 및 그 제조방법 |
JP5375877B2 (ja) | 2011-05-25 | 2013-12-25 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
-
2013
- 2013-01-29 KR KR1020130009943A patent/KR101462759B1/ko active IP Right Grant
- 2013-04-17 TW TW102113569A patent/TWI480903B/zh active
- 2013-04-22 JP JP2013089155A patent/JP5587455B2/ja active Active
- 2013-04-26 US US13/872,021 patent/US9093223B2/en active Active
- 2013-05-13 CN CN201310175642.0A patent/CN103971927A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101272991A (zh) * | 2005-09-28 | 2008-09-24 | 费罗公司 | 用于与镍电极一起使用的cog电介质组合物 |
CN102842424A (zh) * | 2011-06-23 | 2012-12-26 | 三星电机株式会社 | 片式层压电容器 |
Also Published As
Publication number | Publication date |
---|---|
CN103971927A (zh) | 2014-08-06 |
TW201430881A (zh) | 2014-08-01 |
JP2014146778A (ja) | 2014-08-14 |
US9093223B2 (en) | 2015-07-28 |
KR20140096833A (ko) | 2014-08-06 |
KR101462759B1 (ko) | 2014-12-01 |
JP5587455B2 (ja) | 2014-09-10 |
US20140209362A1 (en) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5563111B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
TWI500056B (zh) | 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 | |
JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
US10242804B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
US9343229B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
US9330844B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
TWI490898B (zh) | 多層式陶瓷電容器及用於安裝該電容器的板件 | |
JP5718389B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
JP5886222B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造 | |
TWI488200B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 | |
TWI480903B (zh) | 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 |