CN103971927A - 多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板 - Google Patents
多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板 Download PDFInfo
- Publication number
- CN103971927A CN103971927A CN201310175642.0A CN201310175642A CN103971927A CN 103971927 A CN103971927 A CN 103971927A CN 201310175642 A CN201310175642 A CN 201310175642A CN 103971927 A CN103971927 A CN 103971927A
- Authority
- CN
- China
- Prior art keywords
- thickness
- caldding layer
- ceramic body
- layer
- working lining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Abstract
多层陶瓷电容器,包括:陶瓷本体,该陶瓷本体内层叠有具有平均厚度为0.2μm到2.0μm的电介质层;包括通过陶瓷本体的端表面交替地暴露的第一内电极和第二内电极的工作层,第一内电极和第二内电极之间插入有电介质层且促进电容形成;分别形成在工作层的上方和下方的上覆盖层和下覆盖层,下覆盖层比所述上覆盖层厚;覆盖陶瓷本体的端表面的第一外电极和第二外电极,其中,与下覆盖层相邻的最下部的内电极具有氧化层,该氧化层形成在内电极的顶表面和底表面中的至少一个表面上,且在沿长度和厚度方向截取的陶瓷本体的横截面中,当最下部的内电极以及氧化层的长度和厚度分别由“Le”和“te”以及“Lo”和“to”表示时,满足50%<Lo/Le×100和30%<to/te×100<80%。
Description
相关申请的交叉引用
本申请要求于2013年1月29日在韩国知识产权局申请的韩国专利申请No.10-2013-0009943的优先权,在此通过引用将上述申请公开的内容并入本申请中。
技术领域
本发明涉及一种多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板。
背景技术
通常,多层陶瓷电容器是一种多层芯片电子元件,是安装在各种电子产品(例如包括液晶显示器(LCDs)和等离子显示面板(PDPs)等的影像设备、计算机、智能手机、移动电话等)的电路板上并用于充电和放电的芯片型电容器。
由于具有相对体积小、高电容且易于安装的优点,该多层陶瓷电容器(MLCC)可以用作为各种电子产品的元件。
多层陶瓷电容器可以具有这样的结构:多个电介质层和介于所述多个电介质层之间的具有不同的极性的多个内电极彼此交替层压。
由于电介质层可以具有压电性和电致伸缩性,在交流(AC)或直流(DC)电压施加在多层陶瓷电容器上时,可能会产生压电效应,从而在内电极之间产生振动。
这种振动可以通过多层陶瓷电容器的焊料连接(solder connection)转移至安装该多层电容器的印刷电路板上,并且整个印刷电路板可以成为传递作为噪声的振动声的声反射表面。
所述振动声可以对应于在20Hz至20000Hz的音频范围内的声音,并且这种潜在地使听者感到不适的振动声被称作噪声。
为了降低噪声,已经研究了包括在产品内的多层陶瓷电容器的下覆盖层变厚的产品。
此外,具有变厚的下覆盖层的多层陶瓷电容器可以以水平安装形式安装在印刷电路板上,同时变厚的下覆盖层位于下方,有利于减小了噪声。
同时,在多层陶瓷电容器的下覆盖层变厚以减小产生的噪声的量的产品的情况下,层压物的数量增加或者电介质层变薄以实现高度的电容,但这些可能在烧结过程中引起例如开裂或分层等缺陷。
【现有技术文献】
(专利文献1)日本专利公开No.2006-203165
发明内容
本发明的一个方面提供一种多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板。
根据本发明的一个方面,提供一种多层陶瓷电容器,包括:陶瓷本体,该陶瓷本体内层叠有多个电介质层,该多个电介质层分别具有0.2μm到2.0μm的平均厚度;工作层,该工作层包括多个第一内电极和第二内电极,所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露,所述第一内电极和所述第二内电极之间插入有所述电介质层并且有助于形成电容;上覆盖层,该上覆盖层形成在所述工作层的上方;下覆盖层,该下覆盖层形成在所述工作层的下方,所述下覆盖层比所述上覆盖层厚;以及第一外电极和第二外电极,所述第一外电极和所述第二外电极覆盖所述陶瓷本体的端表面,其中,与所述下覆盖层相邻的最下部的内电极具有氧化层,该氧化层形成在所述内电极的顶表面和底表面中的至少一个表面上,并且在沿长度方向和厚度方向截取的所述陶瓷本体的横截面中,当所述最下部的内电极的长度和厚度分别由Le和te表示、且所述氧化层的长度和厚度分别由Lo和to表示时,满足50%<Lo/Le×100和30%<to/te×100<80%。
这里,当A表示所述陶瓷本体的总厚度的一半、B表示所述下覆盖层的厚度、C表示所述工作层的总厚度的一半且D表示所述上覆盖层的厚度时,所述工作层的中心部分与所述陶瓷本体的中心部分之间的偏差的比值(B+C)/A可以满足1.063≤(B+C)/A≤1.745。
这里,当B表示所述下覆盖层的厚度且D表示所述上覆盖层的厚度时,所述上覆盖层的厚度与所述下覆盖层的厚度的比值D/B可以满足0.021≤D/B≤0.422。
这里,当A表示所述陶瓷本体的总厚度的一半且B表示所述下覆盖层的厚度时,所述下覆盖层的厚度与所述陶瓷本体的总厚度的一半的比值B/A可以满足0.329≤B/A≤1.522。
这里,当B表示所述下覆盖层的厚度且C表示所述工作层的总厚度的一半时,所述工作层的总厚度的一半与所述下覆盖层的厚度的比值C/B可以满足0.146≤C/B≤2.458。
这里,由于当施加电压时所述工作层的中心部分产生的变形率与所述下覆盖层产生的变形率之间的差异,形成在所述陶瓷本体的两个端表面中的每一个端表面上的拐点可以位于等于或低于所述陶瓷本体的中心的高度的位置。
这里,层叠的所述电介质层的数量可以为150层或更多。
根据本发明的另一个方面,提供一种安装有多层陶瓷电容器的安装板,该安装板包括:印刷电路板,该印刷电路板具有形成在该印刷电路板上的第一电极垫和第二电极垫;以及多层陶瓷电容器,该多层陶瓷电容器安装在所述印刷电路板上,其中所述多层陶瓷电容器包括陶瓷本体,该陶瓷本体内层叠有多个电介质层,该多个电介质层分别具有0.2μm到2.0μm的平均厚度;工作层,该工作层包括多个第一内电极和第二内电极,所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露,所述第一内电极和所述第二内电极之间插入有所述电介质层并且有助于形成电容;上覆盖层,该上覆盖层形成在所述工作层的上方;下覆盖层,该下覆盖层形成在所述工作层的下方,所述下覆盖层比所述上覆盖层厚;以及第一外电极和第二外电极,所述第一外电极和所述第二外电极覆盖所述陶瓷本体的两个端表面,同时,所述第一外电极和所述第二外电极通过焊料与所述第一电极垫和所述第二电极垫连接,且其中,与所述下覆盖层相邻的最下部的内电极具有氧化层,该氧化层至少形成在所述内电极的顶表面和底表面上,并且在沿长度方向和厚度方向截取的所述陶瓷本体的横截面中,当所述最下部的内电极的长度和厚度分别由Le和te表示、且所述氧化层的长度和厚度分别由Lo和to表示时,满足50%<Lo/Le×100和30%<to/te×100<80%。
这里,当A表示所述陶瓷本体的总厚度的一半、B表示所述下覆盖层的厚度、C表示所述工作层的总厚度的一半且D表示所述上覆盖层的厚度时,所述工作层的中心部分与所述陶瓷本体的中心部分之间的偏差的比值(B+C)/A可以满足1.063≤(B+C)/A≤1.745。
这里,当B表示所述下覆盖层的厚度且D表示所述上覆盖层的厚度时,所述上覆盖层的厚度与所述下覆盖层的厚度的比值D/B可以满足0.021≤D/B≤0.422。
这里,当A表示所述陶瓷本体的总厚度的一半且B表示所述下覆盖层的厚度时,所述下覆盖层的厚度与所述陶瓷本体的总厚度的一半的比值B/A可以满足0.329≤B/A≤1.522。
这里,当B表示所述下覆盖层的厚度且C表示所述工作层的总厚度的一半时,所述工作层的厚度的一半与所述下覆盖层的厚度的比值C/B可以满足0.146≤C/B≤2.458。
这里,由于当施加电压时所述工作层的中心部分产生的变形率与所述下覆盖层产生的变形率之间的差异,形成在所述陶瓷本体的两个端表面中的每一个端表面上的拐点可以位于等于或低于所述焊料的高度的位置。
这里,层叠的所述电介质层的数量可以为150层或更多。
附图说明
通过下面结合附图的详细说明,本发明的上述和其它方面、特征以及其它优点将会更加清楚地得到理解,其中:
图1是示意性地显示根据本发明的实施方式的多层陶瓷电容器的局部剖开的立体图;
图2是显示沿图1中的多层陶瓷电容器的长度方向剖切的剖视图;
图3是图2中的S区域的放大图;
图4是示意性地显示用来说明包含在多层陶瓷电容器内的元件之间的尺寸关系的沿图1中的多层陶瓷电容器的长度方向剖切的剖视图;
图5是显示图1中的多层陶瓷电容器安装在印刷电路板上的状态的立体图;
图6是沿图5中的多层陶瓷电容器和印刷电路板的长度方向剖切的的剖视图;以及
图7是示意性地显示图4中的多层陶瓷电容器通过电压的施加而变形同时多层陶瓷电容器安装在印刷电路板上的状态的剖视图。
具体实施方式
下面,将参考附图对本发明的实施方式进行详细描述。
但是,本发明可以通过多种不同的形式实现,并且不应该被理解为局限于此处所述的具体实施方式。此外,提供这些具体实施方式的目的在于使得这些公开更加彻底和完整,并将本发明的范围完全传达给本领域的技术人员。
在附图中,出于清楚的目的,可以放大部件的形状和尺寸,并且在全部附图中相同的附图标记用于表示相同或相似的部件。
当定义六面体的方向以清楚地说明本发明的实施方式时。附图中描述的L、W和T方向分别表示长度方向、宽度方向和厚度方向。这里,厚度方向可以用于表示电介质层层叠的层叠方向。
此外,在本发明的实施方式中,沿陶瓷本体的长度方向的形成有第一外电极和第二外电极的表面定义为两个端表面,而与所述两个端表面垂直相交的表面定义为侧表面。
此外,ST表示陶瓷本体的与上覆盖层结合的顶表面,而SB表示陶瓷本体的与下覆盖层结合的底表面。
现在将结合附图详细地描述本发明的实施方式。
图1是示意性地显示根据本发明的实施方式的多层陶瓷电容器的局部剖开的立体图。
图2是显示沿图1中的多层陶瓷电容器的长度方向剖切的剖视图。
图3是图2中的S区域的放大图。
图4是示意性的显示用来说明包含在多层陶瓷电容器内的元件之间的尺寸关系的沿图1中的多层陶瓷电容器的长度方向剖切的剖视图。
参见图1至图3,根据本发明的实施方式的多层陶瓷电容器100可以包括陶瓷本体110、包括第一内电极121和第二内电极122的工作层115、上覆盖层112和下覆盖层113以及覆盖陶瓷本体110的两个端表面的第一外电极131和第二外电极132。
陶瓷本体110可以通过层叠并烧结多个电介质层111来形成。陶瓷本体110的电介质层111的形状、尺寸以及数量不限于本实施方式。
此外,构成陶瓷本体110的多个电介质层111处于烧结状态。相邻的电介质层111可以形成为一体以使得当不使用扫描电子显微镜(SEM)时不能清楚地辨别相邻的电介质层111之间的边界。
陶瓷本体110可以包括促进电容形成的工作层115,以及作为边缘部分形成在工作层115的上面和下面的上覆盖层112和下覆盖层113。
工作层115可以通过重复地将第一内电极131和第二内电极132与介于它们之间的电介质层111层叠来形成。
根据本发明的实施方式,电介质层111的平均厚度可以根据多层陶瓷电容器100的预期的电容而视情况改变,烧结后一个电介质层的平均厚度可以是0.2μm至2.0μm。
如图2所示,电介质层111的平均厚度可以从通过使用扫描电子显微镜(SEM)扫描陶瓷本体110的沿长度方向的横截面而获取的图像中测量。
例如,如图2所示,对于从通过扫描沿陶瓷本体110的宽度(W)方向的中心部分剖切的陶瓷本体110的长度-厚度(L-T)方向的横截面而获得的图像中提取的任意电介质层,所述电介质层的平均厚度可以通过测量沿它的长度方向上的三十个等距点处的厚度并且计算测得的厚度的平均值来获得。
所述三十个等距点可以位于电容形成部内,电容形成部指的是第一内电极121和第二内电极122彼此重叠的区域。
此外,当在十个或更多的电介质层上广泛地进行获取平均厚度值的测量时,可以进一步泛化(generalized)电介质层的平均厚度。
当电介质层111的平均厚度满足0.2μm到2.0μm的范围时,可以提供具有优良的可靠性的多层陶瓷电容器。
在电介质层111的平均厚度小于0.2μm的情况下,内电极之间的距离变短,引起短路缺陷。在电介质层111的平均厚度大于2.0μm的情况下,可能无法实现高电容的多层陶瓷电容器。
此外,电介质层111可以包含具有高介电常数的陶瓷粉末,例如钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末等,但是本发明不限于此。
除了不包括内电极之外,上覆盖层112和下覆盖层113可以与电介质层111具有相同的材料和结构。
上覆盖层112和下覆盖层113可以通过将单个电介质层或两个或多个电介质层沿垂直方向层叠分别在工作层115的顶表面和底表面上来形成。上覆盖层112和下覆盖层113可以用于从根本上防止第一内电极121和第二内电极122由于作用在其上的物理的或化学的应力而损坏。
此外,与上覆盖层112相比,通过进一步增加层叠的电介质层的数量,下覆盖层113可以比上覆盖层112更厚。
同时,第一内电极121和第二内电极122可以是一对具有不同极性的电极,且可以通过将包含导电金属的导电浆料以预定的厚度印刷在电介质层111上来形成。
此外,第一内电极121和第二内电极122可以通过陶瓷本体两个端表面交替地暴露。第一内电极121和第二内电极122可以通过设置在它们之间的电介质层111彼此电绝缘。
也就是说,第一内电极121和第二内电极122可以通过第一内电极121和第二内电极122通过陶瓷本体110的两个端表面交替地暴露的部分分别与第一外电极131和第二外电极132电连接。
因此,当电压施加于第一外电极131和第二外电极132时,形成了产生在彼此面对的第一内电极121和第二内电极122之间的电荷。这里,多层陶瓷电容器100的电容可以与第一内电极121和第二内电极122之间的重叠的区域的面积成比例。
此外,包含在用于形成第一内电极121和第二内电极122的导电浆料内的导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)或者它们的合金,但是本发明不限于此。
此外,可以使用丝网印刷法、凹版印刷法等印刷导电浆料,但是本发明不限于此。
第一外电极131和第二外电极132可以由包含导电金属的导电浆料形成。所述导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者它们的合金,但是本发明不限于此。
根据本发明的实施方式,与下覆盖层113相邻的最下部的内电极122可以具有形成在内电极122的顶表面和底表面中的至少一个表面上的氧化层123。这里,在沿长度方向和厚度方向截取的陶瓷本体110的横截面中,当最下部的内电极122的长度和厚度分别由Le和te表示、且氧化层123的长度和厚度分别由Lo和to表示时,可以满足50%<Lo/Le×100和30%<to/te×100<80%。
通常,在具有为了减小噪音而使多层陶瓷电容器的下覆盖层变厚的产品的情况下,层叠的数量增加或者电介质层变薄以实现高度电容,但这些可能引起在击穿电压(BDV)下的例如裂纹缺陷或分层缺陷或恶化(deterioration)缺陷。
然而,根据本发明的实施方式,在沿长度方向和厚度方向截取的陶瓷本体110的横截面中,当与下覆盖层113相邻的最下部的内电极122具有形成在内电极122的顶表面和底表面中的至少一个表面上的氧化层123且最下部的内电极122的长度和厚度分别由Le和te表示、且氧化层123的长度和厚度分别由Lo和to表示时,元件的尺寸控制为满足50%<Lo/Le×100和30%<to/te×100<80%,从而可以实现具有优良的可靠性的高电容多层陶瓷电容器。
如图2所示,与下覆盖层113相邻的最下部的内电极122的长度和厚度以及氧化层123的长度和厚度可以从通过使用扫描电子显微镜(SEM)扫描陶瓷本体110的沿长度方向的横截面而获得的图像中测量。
例如,如图2所示,对于从通过使用扫描电子显微镜(SEM)扫描沿陶瓷本体110的宽度(W)方向的中心部分剖切的陶瓷本体110的长度-厚度(L-T)方向的横截面而获得的图像中提取的与下覆盖层113相邻的最下部的内电极122,所述最下部的内电极122的平均厚度可以通过测量沿它的长度方向上的三十个等距点处的厚度并且计算测得的厚度的平均值来获得。
所述三十个等距点可以位于电容形成部内,电容形成部即第一内电极121和第二内电极122彼此重叠的区域。
此外,与下覆盖层113相邻的最下部的内电极122的长度以及氧化层123的长度可以分别从通过使用扫描电子显微镜(SEM)扫描沿陶瓷本体110的宽度(W)方向的中心部分剖切的陶瓷本体110的长度-厚度(L-T)方向的横截面而获得的图像中提取的与下覆盖层113相邻的最下部的内电极122的图像中测量。
在与下覆盖层113相邻的最下部的内电极122的长度与氧化层123的长度的比值(Lo/Le)×100小于50%的情况下,可能产生裂纹缺陷或分层缺陷,引起可靠性变差。
在与下覆盖层113相邻的最下部的内电极122的厚度与氧化层123的厚度的比值(to/te)×100小于30%的情况下,可能产生裂纹缺陷或分层缺陷,引起可靠性变差。
同时,在与下覆盖层113相邻的最下部的内电极122的厚度与氧化层123的厚度的比值(to/te)×100大于80%的情况下,可能产生裂纹缺陷或分层缺陷,引起可靠性变差,使得可能无法实现高电容多层陶瓷电容器。
下面,将描述包括在根据本发明的实施方式的多层陶瓷电容器内的元件的尺寸与噪声之间的关系。
参见图4,陶瓷本体110的总厚度的一半由A表示,下覆盖层113的厚度由B表示、工作层115的总厚度的一半由C表示且上覆盖层112的厚度由D表示。
这里,陶瓷本体110的总厚度指的是从陶瓷本体110的顶表面ST到陶瓷本体110的底表面SB的距离。工作层115的总厚度指的是从位于工作层115的最上部的第一内电极121的顶表面到位于工作层115的最下部的第二内电极122的底表面的距离。
此外,下覆盖层113的厚度B指的是位于工作层115的沿厚度方向的最下部的第二内电极122的底表面到陶瓷本体110的底表面SB的距离,且上覆盖层112的厚度D指的是位于工作层115的沿厚度方向的最上部的第一内电极121的顶表面到陶瓷本体110的顶表面ST的距离。
当具有不同极性的电压施加于形成在多层陶瓷电容器100的两个端部上的第一外电极131和第二外电极132时,由于电介质层111的逆压电效应,陶瓷本体110沿厚度方向膨胀和收缩,且由于泊松效应,与陶瓷本体110沿厚度方向的膨胀和收缩相反,第一外电极131和第二外电极132的两个端部膨胀和收缩。
这里,形成有第一外电极131和第二外电极132的陶瓷本体的两个端部的部分相对于工作层115的中心最大化地膨胀和收缩,这是噪音产生的一个因素。
也就是说,在本实施方式中,由于施加电压时工作层115的中心CLA变形率与下覆盖层113的变形率之间的差异,为了减小噪声,形成在陶瓷本体110的两个端表面中的每一个端表面上的拐点(PI)可以位于等于或低于陶瓷本体110的厚度的中心CLC的高度的位置。
这里,为了进一步减小噪声,工作层115的中心CLA与陶瓷本体110的中心CLC之间的偏差的比值(B+C)/A优选地满足1.063≤(B+C)/A≤1.745。
此外,上覆盖层112的厚度D与下覆盖层113的厚度B的比值D/B可以满足0.021≤D/B≤0.422。
此外,下覆盖层113的厚度B与陶瓷本体110的总厚度的一半A的比值B/A可以满足0.329≤B/A≤1.522。
此外,工作层115的总厚度的一半C与下覆盖层的厚度B的比值C/B可以满足0.146≤C/B≤2.458。
实验例
根据本发明的发明例和对比例的每一个多层陶瓷电容器由以下步骤制造。
在载体膜上涂覆并干燥包含例如钛酸钡(BaTiO3)等粉末的浆料以制备多个厚度为1.8μm的陶瓷基片。
接下来,使用网筛在陶瓷基片上涂敷用于镍内电极的导电浆料,以形成内电极。
层叠陶瓷基片以形成具有大约370层的量的层叠物,同时在其上形成有内电极的陶瓷基片的下面比其上形成有内电极的陶瓷基片的上面堆叠有更多的其上未形成有内电极的陶瓷基片。该层叠物在85℃、1000kgf/cm2的压力条件下经受等压压制(isostatic pressing)。
施压完成后的陶瓷层叠物被切割成单独的基片,然后该单独的基片经受在230°C的空气气氛中的60个小时的去粘合(de-bound)处理。
之后,处理后的基片在低于Ni/NiO的平衡氧分压的10-11atm-10-10atm的氧分压的还原性气氛的条件下进行烧结,使得在1200℃下内电极不被氧化的。在烧结后,多层芯片电容器尺寸大约为1.64mm×0.88mm(L×W,1608尺寸)。这里,长×宽(L×W)上的制造公差在±0.1mm的范围内,并且当满足该多层芯片电容器公差时,通过实验来测量噪声。
之后,进行外电极形成工序、电镀工序等工序,以制造多层陶瓷电容器。
【表1】
*:对比例,AN:噪声
上表1包含了与各个元件的尺寸相关的数据,如图3所示,该数据是根据通过使用扫描电子显微镜(SEM)扫描沿多层陶瓷电容器100的陶瓷本体110的宽度(W)方向的中心截取的陶瓷本体110的沿长度-厚度(L-T)方向的横截面而获得的图像来测量的。
这里,如上所述,A表示陶瓷本体110的总厚度的一半、B表示下覆盖层113的厚度、C表示工作层115的总厚度的一半且D表示上覆盖层112的厚度。
为了测量噪声,每个板的一个样品(多层芯片电容器)安装在印刷电路板上以测量噪音,同时样品的上部和下部彼此区分,然后将印刷电路板安装在测量夹具上。
此外,通过使用直流供电电源和信号发生器将直流电压和电压波动(voltage variation)施加在安装在测量夹具上的样品的两端。通过直接安装在印刷电路板上方的扩音器来测量噪声。
在表1中,样品1至3为分别具有对称的覆盖结构的对比例,其中下覆盖层113的厚度B几乎与上覆盖层112的厚度D相同,且样品4至13为分别具有上覆盖层112的厚度D厚于下覆盖层113的厚度B的结构的对比例。
此外,样品14、15和35至37为具有下覆盖层113的厚度B厚于上覆盖层112的厚度D的结构的对比例,样品16至34为根据本发明的实施方式的电容器的发明例。
这里,在(B+C)/A接近1的情况下,意味着工作层115的中心部分不会明显地偏离陶瓷本体110的中心部分。在分别具有对称的覆盖结构(其中下覆盖层113的厚度B与上覆盖层112的厚度D几乎相等)的样品1至3中,(B+C)/A约等于1。
在(B+C)/A大于1的情况下,意味着工作层115的中心部分向上偏离于陶瓷本体110的中心部分。在(B+C)/A小于1的情况下,意味着工作层115的中心部分向下偏离于陶瓷本体110的中心部分。
参见表1,在工作层115的中心部分与陶瓷本体110的中心部分之间的偏差的比值(B+C)/A满足1.063≤(B+C)/A≤1.745的样品16至34中,可以确定的是噪声值显著地减小至小于20dB。
此外,样品1至15中,在工作层115的中心部分与陶瓷本体110的中心部分之间的偏差的比值(B+C)/A小于1.063的样品1至15中的每一个样品中,具有工作层115的中心部分很小地偏离陶瓷本体110的中心部分或者工作层115的中心部分向下偏离于陶瓷本体110的中心部分的结构。
在(B+C)/A小于1.063的前述样品1至15中,它们的噪声值为25dB至32.5dB。因此,可以看出与本发明的发明例相比,样品1至15没有减小噪声的效果。
此外,在工作层115的中心部分与陶瓷本体110的中心部分之间的偏差的比值(B+C)/A大于1.745的样品35至37中的每一个样品中,相对于目标电容具有较低的实际电容,从而产生电容缺陷。
在表1中,在电容实现率(即实际电容与目标电容的比值)标记为“NG”的情况下,意味着当目标电容为100%时,实际电容与目标电容的比值小于80%。
此外,可以看出,在上覆盖层112的厚度D与下覆盖层113的厚度B的比值D/B满足0.021≤D/B≤0.422的发明例中,噪声显著减小。
另一方面,在上覆盖层112的厚度D与下覆盖层113的厚度B的比值D/B大于0.422的对比例中,可以确定不会有减小噪声的效果。
在上覆盖层112的厚度D与下覆盖层113的厚度B的比值D/B小于0.021的情况下,下覆盖层113的厚度B过度地厚于上覆盖层112的厚度D,从而发生裂纹或分层,同时实际电容相对目标电容较低,从而产生电容缺陷。
在样品19至34中,下覆盖层113的厚度B与陶瓷本体110的总厚度的一般A的比值B/A以及工作层115的总厚度的一半C与下覆盖层113的厚度B的比值C/B分别满足0.329≤B/A≤1.522和0.146≤C/B≤2.458,可以确定它们的噪声值进一步减小至小于18dB。
另一方面,在下覆盖层113的厚度B与陶瓷本体110的总厚度的一半A的比值B/A大于1.522并且工作层115的总厚度的一半C与下覆盖层113的厚度B的比值C/B小于0.146的样品35至37中,实际电容相对目标电容较低,从而产生电容缺陷。
下表2显示了根据氧化层123的长度Lo与相邻于下覆盖层113的最下部的内电极122的长度Le的比值(Lo/Le×100)以及氧化层123的厚度to与相邻于下覆盖层113的最下部的内电极122的厚度te的比值(to/te×100)来比较多层陶瓷电容器样品的裂纹发生与电容。
在表2中,当实际电容为目标电容的90%或更高时,标记为“OK”,且当实际电容小于目标电容的90%时,标记为“NG”。
【表2】
*:对比例
参见表2,可以看出在偏离了本发明的发明例的数值范围的样品1、2、3、10、11和12中,具有较高程度的裂纹发生,从而使得可靠性变差。
特别地,可以看出样品11和12没有得到所需的电容水平,从而不能实现高电容的多层陶瓷电容器。
同时,可看出在本发明的发明例的数值范围内的样品4至9中,具有较低程度的裂纹发生,从而具有优良的可靠性,使得可以实现高电容的多层陶瓷电容器。
安装有多层陶瓷电容器的安装板
参见图5和图6,用于根据本实施方式的多层陶瓷电容器100的安装板200可以包括印刷电路板210以及第一电极垫221和第二电极垫222,印刷电路板210上水平地安装有多层陶瓷电容器100,第一电极垫221和第二电极垫222在印刷电路板210的顶表面上彼此隔开。
这里,多层陶瓷电容器100可以通过焊料230与印刷电路板210电连接,同时下覆盖层113位置靠下,且第一外电极131和第二外电极132分别设置在第一电极垫221和第二电极垫222上且分别与第一电极垫221和第二电极垫222接触。
当施加电压并且多层陶瓷电容器100以上述方式安装在印刷电路板210上时,可能产生噪声。
这里,第一电极垫221和第二电极垫222的尺寸可以成为确定将多层陶瓷电容器100的第一外电极131和第二外电极132连接至第一电极垫221和第二电极垫222的焊料230的量的指标,且可以根据焊料230的量来控制噪声水平。
参见图7,当具有不同极性的电压施加于形成在多层陶瓷电容器100的两个端部上的第一外电极131和第二外电极132同时多层陶瓷电容器100安装在印刷电路板210上时,由于电介质层111的逆压电效应,陶瓷本体110沿它的厚度方向膨胀和收缩,且由于泊松效应,与陶瓷本体110沿厚度方向的膨胀和收缩相反,第一外电极131和第二外电极132的两个端部膨胀和收缩。
这里,形成有第一外电极131和第二外电极132的陶瓷本体的两个端部的相对于工作层115的中心部分的部分最大化地地膨胀和收缩,这是噪声产生的一个因素。
当多层陶瓷电容器100沿它的长度方向的两个端表面显著地膨胀时,由于膨胀产生了允许向外推动焊料230的上部的膨胀力①,且由于所述膨胀力,产生了朝外电极拉动焊料230的下部的收缩力②。
因此,由于工作层115的中心CLA的变形率与下覆盖层113的变形率之间的差异,当在施加电压的时候,形成在陶瓷本体110的两个端表面中的每一个端表面上的拐点位于焊料230的高度或低于焊料230的高度的位置时,噪声可能进一步减小。
如上所述,根据本发明的实施方式,可以减小产生在多层陶瓷电容器内的振动,使得当多层陶瓷电容器安装在印刷电路板上时可以减小噪声,并且可以改善安装板的组装特性以及降低安装板的缺陷率。
此外,根据本发明的实施方式,可以通过控制与下覆盖层相邻的最下部的内电极以及形成在最下部的内电极的顶表面和底表面中的至少一个表面上的氧化层的长度和厚度来提供具有优良的可靠性的多层陶瓷电容器。
虽然已经结合实施方式展示和描述了本发明,但对本领域技术人员显而易见的是,可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下进行修改和变形。
Claims (14)
1.一种多层陶瓷电容器,该多层陶瓷电容器包括:
陶瓷本体,该陶瓷本体内层叠有多个电介质层,该多个电介质层分别具有0.2μm到2.0μm的平均厚度;
工作层,该工作层包括多个第一内电极和第二内电极,所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露,所述第一内电极和所述第二内电极之间插入有所述电介质层并且有助于形成电容;
上覆盖层,该上覆盖层形成在所述工作层的上方;
下覆盖层,该下覆盖层形成在所述工作层的下方,所述下覆盖层比所述上覆盖层厚;以及
第一外电极和第二外电极,所述第一外电极和所述第二外电极覆盖所述陶瓷本体的端表面,
其中,与所述下覆盖层相邻的最下部的内电极具有氧化层,该氧化层形成在所述内电极的顶表面和底表面中的至少一个表面上,并且
在沿长度方向和厚度方向截取的所述陶瓷本体的横截面中,当所述最下部的内电极的长度和厚度分别由Le和te表示、且所述氧化层的长度和厚度分别由Lo和to表示时,满足50%<Lo/Le×100和30%<to/te×100<80%。
2.根据权利要求1所述的多层陶瓷电容器,其中,当A表示所述陶瓷本体的总厚度的一半、B表示所述下覆盖层的厚度、C表示所述工作层的总厚度的一半且D表示所述上覆盖层的厚度时,所述工作层的中心部分与所述陶瓷本体的中心部分之间的偏差的比值(B+C)/A满足1.063≤(B+C)/A≤1.745。
3.根据权利要求1所述的多层陶瓷电容器,其中,当B表示所述下覆盖层的厚度且D表示所述上覆盖层的厚度时,所述上覆盖层的厚度与所述下覆盖层的厚度的比值D/B满足0.021≤D/B≤0.422。
4.根据权利要求1所述的多层陶瓷电容器,其中,当A表示所述陶瓷本体的总厚度的一半且B表示所述下覆盖层的厚度时,所述下覆盖层的厚度与所述陶瓷本体的总厚度的一半的比值B/A满足0.329≤B/A≤1.522。
5.根据权利要求1所述的多层陶瓷电容器,其中,当B表示所述下覆盖层的厚度且C表示所述工作层的总厚度的一半时,所述工作层的总厚度的一半与所述下覆盖层的厚度的比值C/B满足0.146≤C/B≤2.458。
6.根据权利要求1所述的多层陶瓷电容器,其中,由于当施加电压时所述工作层的中心部分产生的变形率与所述下覆盖层产生的变形率之间的差异,形成在所述陶瓷本体的两个端表面中的每一个端表面上的拐点位于等于或低于所述陶瓷本体的中心的高度的位置。
7.根据权利要求1所述的多层陶瓷电容器,其中,层叠的所述电介质层的数量为150层或更多。
8.一种安装有多层陶瓷电容器的安装板,该安装板包括:
印刷电路板,该印刷电路板具有形成在该印刷电路板上的第一电极垫和第二电极垫;以及
多层陶瓷电容器,该多层陶瓷电容器安装在所述印刷电路板上,
其中所述多层陶瓷电容器包括:
陶瓷本体,该陶瓷本体内层叠有多个电介质层,该多个电介质层分别具有0.2μm到2.0μm的平均厚度;
工作层,该工作层包括多个第一内电极和第二内电极,所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露,所述第一内电极和所述第二内电极之间插入有所述电介质层并且有助于形成电容;
上覆盖层,该上覆盖层形成在所述工作层的上方;
下覆盖层,该下覆盖层形成在所述工作层的下方,所述下覆盖层比所述上覆盖层厚;以及
第一外电极和第二外电极,所述第一外电极和所述第二外电极覆盖所述陶瓷本体的两个端表面,同时,所述第一外电极和所述第二外电极通过焊料与所述第一电极垫和所述第二电极垫连接,并且
其中,与所述下覆盖层相邻的最下部的内电极具有氧化层,该氧化层至少形成在所述内电极的顶表面和底表面上,并且
在沿长度方向和厚度方向截取的所述陶瓷本体的横截面中,当所述最下部的内电极的长度和厚度分别由Le和te表示、且所述氧化层的长度和厚度分别由Lo和to表示时,满足50%<Lo/Le×100和30%<to/te×100<80%。
9.根据权利要求8所述的安装板,其中,当A表示所述陶瓷本体的总厚度的一半、B表示所述下覆盖层的厚度、C表示所述工作层的总厚度的一半且D表示所述上覆盖层的厚度时,所述工作层的中心部分与所述陶瓷本体的中心部分之间的偏差的比值(B+C)/A满足1.063≤(B+C)/A≤1.745。
10.根据权利要8所述的安装板,其中,当B表示所述下覆盖层的厚度且D表示所述上覆盖层的厚度时,所述上覆盖层的厚度与所述下覆盖层的厚度的比值D/B满足0.021≤D/B≤0.422。
11.根据权利要求8所述的安装板,其中,当A表示所述陶瓷本体的总厚度的一半且B表示所述下覆盖层的厚度时,所述下覆盖层的厚度与所述陶瓷本体的总厚度的一半的比值B/A满足0.329≤B/A≤1.522。
12.根据权利要求8所述的安装板,其中,当B表示所述下覆盖层的厚度且C表示所述工作层的总厚度的一半时,所述工作层的总厚度的一半与所述下覆盖层的厚度的比值C/B满足0.146≤C/B≤2.458。
13.根据权利要求8所述的安装板,其中,由于当施加电压时所述工作层的中心部分产生的变形率与所述下覆盖层产生的变形率之间的差异,形成在所述陶瓷本体的两个端表面中的每一个端表面上的拐点位于等于或低于所述焊料的高度的位置。
14.根据权利要求8所述的安装板,其中,层叠的所述电介质层的数量为150层或更多。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0009943 | 2013-01-29 | ||
KR1020130009943A KR101462759B1 (ko) | 2013-01-29 | 2013-01-29 | 적층 세라믹 커패시터 및 그 실장 기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103971927A true CN103971927A (zh) | 2014-08-06 |
Family
ID=51221707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310175642.0A Pending CN103971927A (zh) | 2013-01-29 | 2013-05-13 | 多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9093223B2 (zh) |
JP (1) | JP5587455B2 (zh) |
KR (1) | KR101462759B1 (zh) |
CN (1) | CN103971927A (zh) |
TW (1) | TWI480903B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101823246B1 (ko) * | 2016-06-21 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
JP2018063969A (ja) * | 2016-10-11 | 2018-04-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20180124456A (ko) * | 2017-05-12 | 2018-11-21 | 삼성전기주식회사 | 적층 커패시터 및 그 실장 기판 |
KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
JP3207846B2 (ja) * | 1989-10-18 | 2001-09-10 | ティーディーケイ株式会社 | 積層型セラミックチップコンデンサおよびその製造方法 |
US20120168207A1 (en) * | 2011-01-05 | 2012-07-05 | Samhwa Capacitor Co., Ltd. | Flexible multilayer type thin film capacitor and embedded printed circuit board using the same |
US20120300361A1 (en) * | 2011-05-25 | 2012-11-29 | Tdk Corporation | Multilayer capacitor and method for manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340450A (ja) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
US7092236B2 (en) | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
WO2007037973A1 (en) | 2005-09-28 | 2007-04-05 | Ferro Corporation | Cog dielectric composition for use with nickel electrodes |
JP4933968B2 (ja) * | 2007-07-04 | 2012-05-16 | Tdk株式会社 | セラミック電子部品 |
KR101141361B1 (ko) * | 2011-03-14 | 2012-05-03 | 삼성전기주식회사 | 적층형 세라믹 콘덴서 및 그 제조방법 |
KR101548771B1 (ko) * | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
-
2013
- 2013-01-29 KR KR1020130009943A patent/KR101462759B1/ko active IP Right Grant
- 2013-04-17 TW TW102113569A patent/TWI480903B/zh active
- 2013-04-22 JP JP2013089155A patent/JP5587455B2/ja active Active
- 2013-04-26 US US13/872,021 patent/US9093223B2/en active Active
- 2013-05-13 CN CN201310175642.0A patent/CN103971927A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3207846B2 (ja) * | 1989-10-18 | 2001-09-10 | ティーディーケイ株式会社 | 積層型セラミックチップコンデンサおよびその製造方法 |
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
US20120168207A1 (en) * | 2011-01-05 | 2012-07-05 | Samhwa Capacitor Co., Ltd. | Flexible multilayer type thin film capacitor and embedded printed circuit board using the same |
US20120300361A1 (en) * | 2011-05-25 | 2012-11-29 | Tdk Corporation | Multilayer capacitor and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20140096833A (ko) | 2014-08-06 |
TWI480903B (zh) | 2015-04-11 |
US20140209362A1 (en) | 2014-07-31 |
TW201430881A (zh) | 2014-08-01 |
US9093223B2 (en) | 2015-07-28 |
JP5587455B2 (ja) | 2014-09-10 |
JP2014146778A (ja) | 2014-08-14 |
KR101462759B1 (ko) | 2014-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10242804B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
US8570710B2 (en) | Multilayered ceramic electronic component | |
US9627139B2 (en) | Multilayered ceramic capacitor and board for mounting the same | |
CN107103995B (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 | |
CN103854858B (zh) | 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板 | |
US9330844B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
CN103811178A (zh) | 多层陶瓷电容器、电路板的安装结构以及封装单元 | |
CN103871740B (zh) | 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板 | |
CN103811171A (zh) | 多层陶瓷电容器、电路板的安装结构以及封装单元 | |
CN104347270A (zh) | 多层陶瓷电子部件、其上安装有该部件的板及其制造方法 | |
CN104979096A (zh) | 多层陶瓷电容器、其制造方法和具有多层陶瓷电容器的板 | |
CN103928231A (zh) | 多层陶瓷电容器和该多层陶瓷电容器的安装板及制造方法 | |
CN103854851A (zh) | 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构 | |
CN103871737B (zh) | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 | |
KR102192426B1 (ko) | 커패시터 부품 및 그 제조 방법 | |
CN103971927A (zh) | 多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板 | |
CN103903854A (zh) | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |