TWI500056B - 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 - Google Patents
多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 Download PDFInfo
- Publication number
- TWI500056B TWI500056B TW102114148A TW102114148A TWI500056B TW I500056 B TWI500056 B TW I500056B TW 102114148 A TW102114148 A TW 102114148A TW 102114148 A TW102114148 A TW 102114148A TW I500056 B TWI500056 B TW I500056B
- Authority
- TW
- Taiwan
- Prior art keywords
- cladding layer
- thickness
- multilayer ceramic
- lower cladding
- ceramic capacitor
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 80
- 238000005253 cladding Methods 0.000 claims description 137
- 239000000919 ceramic Substances 0.000 claims description 94
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 229910052771 Terbium Inorganic materials 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000032798 delamination Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本申請案主張於2013年3月29日在韓國智慧財產局提出申請之第10-2013-0034272號韓國專利申請案的優先權，其揭露係合併引用於本文中以供對照。
本發明係關於多層陶瓷電容器及用於安裝多層陶瓷電容器的安裝板件。
為多層晶片型電子組件的多層陶瓷電容器為通常安裝在影像顯示裝置(包括液晶顯示器(LCD)、電漿顯示面板(PDP)及諸如此類)、電腦、個人數位助理器(PDA)、行動電話、及諸如此類之各種電子產品之印刷電路板上並且用於充放電的晶片型電容器。
多層陶瓷電容器(MLCC)因具有尺寸小、電容量高、以及易於安裝等優點而可作為各種電子產品的組件。
多層陶瓷電容器可具有一種結構，在該結構中堆疊有複數介電層並且具有不同極性之內部電極交替插置於其間。
由於這些介電層具有壓電特性及電致伸縮特性，可
出現壓電現象並且從而在AC或DC電壓施加於多層陶瓷電容器時造成內部電極之間的振動。
此等振動可透過多層陶瓷電容器的外部電極轉移到具有多層陶瓷電容器安裝於其上的印刷電路板，以致整片印刷電路板變成用來產生視為雜訊之振動聲音的聲波反射面。
振動聲音可相當於範圍為20到20,000赫茲的可聽頻率，其可造成聽者不舒服並且係稱為噪音。
為了降低噪音，已有研究增加多層陶瓷電容器的下包覆層厚度的產品。
然而，當多層陶瓷電容器的下包覆層的厚度增加時，由於燒結收縮行為的差異，會在包括有內部電極之主動層與下包覆層之間的界面出現剝層。
為了防止剝層，已揭露具有以相同方向曝露之虛置電極端係在下包覆層中形成之結構的多層陶瓷電容器。
然而，具有虛置電極端的多層陶瓷電容器由於其中主動層內部電極彼此重疊之區域與其虛置電極端縱向邊際部位之區域之間的步階(step)增大而會具有缺陷，並且從而會在縱向邊際部份出現剝層。
下文專利文件1揭露其中多層陶瓷電容器下包覆層厚度增加的內容，但未揭露其中下包覆層包括虛置電極的結構。
(專利文件1) 日本第Hei 6-215978號專利公開文件
本發明之一態樣提供用於在下包覆上形成虛置電極的方法，能夠在降低因壓電現象所致振動而出現之雜訊的同時避免在主動層與下包覆層之間的界面中以及在下包覆層的縱向邊際部位中出現剝層。
根據本發明之一態樣，提供有多層陶瓷電容器，其包括：陶瓷體，包括複數介電層層壓於其中；主動層，包括複數第一與第二內部電極，該複數第一與第二內部電極透過該陶瓷體的兩末端表面交替曝露，並具有該等介電層插置於其間，且具有電容形成於其中；上包覆層，在該主動層之上部位上形成；下包覆層，在該主動層之下部位上形成，並且具有大於該上包覆層的厚度的厚度；第一與第二虛置電極端，設置於該下包覆層中，而透過該下包覆層之兩末端表面交替曝露；以及第一與第二外部電極，包覆該陶瓷體之該兩末端表面；其中，該第一與第二虛置電極端分別包括複數第一與第二虛置式樣，該複數第一與第二虛置式樣透過該下包覆層之相同末端表面曝露，且具有該等介電層插置於其間，以及當介於該第一與第二內部電極之間的間距界定為Ta並且介於該第一與第二虛置電極端之間的間距界定為Tb時，滿足TbTa。
當陶瓷體的總厚度的一半以A表示，下包覆層的厚度以B表示，主動層的總厚度的一半以C表示，以及上包覆層的厚度以D表示，則主動層的中央部位與陶瓷體的中央部位的偏差比(B+C)/A可滿足1.063(B+C)/A1.745。
上包覆層之厚度D對下包覆層之厚度B的比率D/B可滿足0.021D/B0.422。
下包覆層之厚度B對陶瓷體的總厚度之一半A的比率B/A可滿足0.329B/A1.522。
主動層的總厚度之一半C對下包覆層之厚度B的比率C/B可滿足0.146C/B2.458。
施加電壓於陶瓷體時，由於主動層的中央部位中出現之變形與下包覆層中出現之變形之間的差異，陶瓷體的兩末端表面上形成的反曲點可在等於或低於陶瓷體的總厚度的中央的高度處形成。
根據本發明之一態樣，提供有用於多層陶瓷電容器的安裝板件，其包含：印刷電路板，具有第一與第二電極接墊置於其上；以及多層陶瓷電容器，安裝在印刷電路板上，其中，多層陶瓷電容器包括：陶瓷體，包括有複數介電層層壓其中；主動層，包括複數第一與第二內部電極，該複數第一與第二內部電極透過該陶瓷體的兩末端表面交替曝露，且有該等介電層插置於其間，並具有電容形成於其中；上包覆層，在該主動層之上部位上形成；下包覆層，在該主動層之下部位上形成，並且具有大於該上包覆層的厚度的厚度；第一與第二虛置電極端，設置於該下包覆層中，而透過該下包覆層之兩末端表面交替曝露；以及第一與第二外部電極，從該陶瓷體之該兩末端表面形成至該陶瓷體的上與下表面，以分別電連接於該第一與第二內部電極和該第一與第二虛置電極端之曝露部位，並且透過焊料分別連接於該第一與第二電極接墊，該第一與第二虛置電極端分別包括複數第一與第二虛置式樣，該複數第一與第二虛置式樣透過該下包覆層之相同末端表面曝露，並具有該等介電層插置於其間，以及當介於該第一
與第二內部電極之間的間距界定為Ta並且介於該第一與第二虛置電極端之間的間距界定為Tb時，滿足TbTa。
在多層陶瓷電容器中，當陶瓷體的總厚度的一半以A表示，下包覆層的厚度以B表示，主動層的總厚度的一半以C表示，以及上包覆層的厚度以D表示，則主動層的中央部位與陶瓷體的中央部位的偏差比(B+C)/A可滿足1.063(B+C)/A1.745。
在多層陶瓷電容器中，上包覆層之厚度D對下包覆層之厚度B的比率D/B可滿足0.021D/B0.422。
在多層陶瓷電容器中，下包覆層之厚度B對陶瓷體的總厚度之一半A的比率B/A可滿足0.329B/A1.522。
在多層陶瓷電容器中，主動層的總厚度之一半C對下包覆層之厚度B的比率C/B可滿足0.146C/B2.458。
在多層陶瓷電容器中，施加電壓於陶瓷體時，由於主動層的中央部位中出現之變形與下包覆層中出現之變形之間的差異，陶瓷體的兩末端表面上形成的反曲點可在等於或低於焊料的高度處形成。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上包覆層
113‧‧‧下包覆層
115‧‧‧主動層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
123‧‧‧第一虛置式樣
124‧‧‧第二虛置式樣
131‧‧‧第一外部電極
132‧‧‧第二外部電極
200‧‧‧安裝板件
210‧‧‧印刷電路板
221‧‧‧第一電極接墊
222‧‧‧第二電極接墊
230‧‧‧焊料
SB
‧‧‧底部表面
ST
‧‧‧頂部表面
搭配附加圖式經由下文的詳細說明將更清楚理解本發明的上述及其它態樣、特徵以及其它優點，其中：第1圖為示意性表示根據本發明一具體實施例之多層陶瓷電容器所劃切一部份的立體圖；第2圖為表示第1圖的多層陶瓷電容器沿著其長度方向所劃切的剖面圖；第3圖為示意性表示第1圖的多層陶瓷電容器沿著其長度方
向所劃切用來描述含括在多層陶瓷電容器裡元件間方向關係的剖面圖；第4圖為表示其中第1圖的多層陶瓷電容器安裝在印刷電路板上之狀態的立體圖；第5圖為表示第4圖的多層陶瓷電容器和印刷電路板沿著其長度方向所劃切的剖面圖；以及第6圖為示意性表示多層陶瓷電容器安裝在印刷電路板上的狀態下電壓施加於第4圖的多層陶瓷電容器時之變形的剖面圖。
在下文中，將搭配附加圖式詳細說明本發明的具體實施例。然而，本發明可用許多不同形式具體實現而不應該推斷成限制於本文所提出的具體實施例。反而，這些具體實施例係經提供以至於本揭露將透徹且完整，以及將完全傳達本發明的範疇給熟悉本技藝的人士。在圖式中，元件的形狀及尺寸可為了清楚而誇大，以及相同的元件符號將通篇用於代表相同或相稱的元件。
當六面體的方向係界定用以清楚說明本發明的具體實施例時，圖式中所示的L、W、以及T分別代表長度、寬度、以及厚度方向。此處，寬度方向亦可意指層壓介電層的積層方向。
另外，在本發明的具體實施例中，為了方便說明，第一與第二外部電極朝陶瓷體的長度方向形成於其上的陶瓷體之表面係界定為兩末端表面，垂直於末端表面的陶瓷體之表面係界定為側表面。
第1圖為示意性表示根據本發明一具體實施例之多
層陶瓷電容器劃切一部份的立體圖。第2圖為表示第1圖的多層陶瓷電容器沿著其長度方向劃切的剖面圖。
請參閱第1及2圖，根據本發明一具體實施例的多層陶瓷電容器100可包括陶瓷體110、包括有第一與第二內部電極121與122的主動層115、上與下包覆層112與113、分別形成用以包覆陶瓷體110的兩末端表面的第一與第二外部電極131與132、以及包括在下包覆層113中的第一與第二虛置電極端。
陶瓷體110係藉由層壓複數介電層111並且實施燒結於其上予以形成，而陶瓷體110的形狀與尺寸和介電層111的積層數量不侷限於本具體實施例所述。
形成陶瓷體110的複數介電層111處於燒結狀態，以及相鄰介電層111之間的邊界可整合以至於不使用掃描式電子顯微鏡(SEM)會不容易區別。
陶瓷體110可包括有助於多層陶瓷電容器之電容形成的主動層115以及分別在主動層115之上與之下形成為上與下邊際部件的上與下包覆層112與113。
主動層115可藉由重複層壓具有介電層111插置於其間的複數第一與第二內部電極121與122予以形成。
此處，介電層111的厚度可根據多層陶瓷電容器100的期望電容量選擇性地改變，以及單一介電層的厚度在燒結之後可為0.01至1.00μm，但本發明不侷限於此。
另外，介電層111可包含具有高介電係數的陶瓷粉末，例如基於鈦酸鋇(BaTiO3
)的粉末或基於鈦酸鍶(SrTiO3
)的粉末，但本發明不侷限於此。
上與下包覆層112與113可具有如同介電層111的材料與構造，但不包括內部電極。
上與下包覆層112與113可分別藉由朝厚度方向在主動層115的上與下表面上層壓單一介電層或二或更多介電層予以形成。上與下包覆層112與113可基本用於防止因物理或化學應力而對第一與第二內部電極121與122造成的破壞。
第一與第二內部電極121與122為具有相反極性的電極並且可藉由在介電層111上印製預定厚度內含導電金屬的導電膏予以形成。在此，第一與第二內部電極121與122可交替曝露於陶瓷體110的兩末端表面並且可藉由插置於其間的介電層111而彼此電絕緣。
第一與第二內部電極121與122可透過其交替曝露於陶瓷體110的兩末端表面的部位予以電連接到第一與第二外部電極131與132。
因此，當電壓施加於第一與第二外部電極131與132時，電荷係儲存於彼此對向的第一與第二內部電極之間。在此，多層陶瓷體100的電容量和主動層115中第一與第二內部電極121與122的重疊部位的面積成比例。
第一與第二內部電極121與122的厚度可取決於其使用而定，以及舉例而言，可考量陶瓷體110的尺寸而定在0.2至1.0μm的範圍內。然而，本發明不侷限於此。
另外，內含於導電膏用於形成第一與第二內部電極121與122的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金，但本發明不侷限於此。
另外，導電膏可使用網版印刷法、凹版印刷法、或諸如此類予以印製，但本發明不侷限於此。
第一與第二外部電極131與132可由內含導電金屬之導電膏所構成。內含於導電膏的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金，但本發明不侷限於此。
同時，下包覆層113可藉由相較於上包覆層112增加介電層的積層數量而形成具有大於上包覆層112的厚度。
在這種情況下，隨著下包覆層113的厚度增加，主動層115與下包覆層113之間的界面中因燒結收縮行為中的差異而可出現剝層。
根據本具體實施例，其間具有介電層的複數第一與第二虛置電極端可提供於下包覆層113中而透過下包覆層113的兩末端表面交替曝露。
再者，本具體實施例描述其中兩第一虛置電極端和兩第二虛置電極端係朝長度方向彼此對應重複形成，但本發明不侷限於此。因此，第一與第二虛置電極端可形成以致一對第一與第二虛置電極端視需要彼此對應，或三或更多第一虛置電極端與三或更多第二虛置電極端可視需要予以朝厚度方向彼此對應重複形成，本發明不侷限於此。
根據依照本發明具體實施例之多層陶瓷電容器100的配置，主動層115與下包覆層113之間的界面中因燒結收縮行為時其之間的差異而出現的剝層可予以避免。
在此情況下，第一與第二虛置電極端可分別包括以相同方向曝露於下包覆層113的末端表面的至少兩第一與第二虛
置式樣123與124。
第一與第二虛置式樣123與124可藉由在形成下包覆層113的介電層111上印製如同第一與第二內部電極121與122所使用之導電膏予以形成以具有預定厚度，並且可藉由插置於其間的介電層111而彼此電絕緣。然而，第一與第二虛置式樣123與124由於以垂直方向彼此相鄰的至少二虛置式樣係以相同方向曝露而具有和第一與第二內部電極121與122不同的配置。
本具體實施例描述其中第一與第二虛置電極端分別包括以相同方向曝露之三個第一虛置式樣123與三個第二虛置式樣124的情況，但本發明不侷限於此。二或四或更多第一或第二虛置式樣123或124可視需要在單一第一或第二虛置電極端上彼此相鄰堆疊並且從而以相同方向曝露。
根據多層陶瓷電容器100的配置，介於主動層115與下包覆層113的縱向邊際部位之間的步階可縮減並且因而可防止剝層在第一與第二虛置式樣123與124的縱向邊際部位中出現。
再者，下包覆層113縱向邊際部位剝層的出現在第一與第二內部電極121與122之間的間距Ta等於或小於第一與第二虛置電極端之間的間距時可更有效地予以防止。如此，當第一與第二內部電極121與122之間的間距和第一與第二虛置電極端之間的間距受限時，可防止多層陶瓷電容器100可靠度降低。
在下文中，將說明的是根據本具體實施例之多層陶瓷電容器中所含括元件之尺寸之間的關係以及噪音。
請參閱第3圖，A表示陶瓷體110的總厚度的一半，B表示下包覆層113的厚度，C表示主動層115的總厚度的一半，
以及D表示上包覆層112的厚度。
在此，陶瓷體110的總厚度意指陶瓷體110由頂部表面ST
到底部表面SB
的距離。主動層115的總厚度意指從設置於主動層115的最上方部位之第二內部電極122之上表面到設置於主動層115的最下方部位之第一內部電極121之下表面的距離。
另外，下包覆層113的厚度B意指朝厚度方向從設置於主動層115的最下方部位之第一內部電極121之下表面到陶瓷體110的底部表面SB
的距離，而上包覆層112的厚度D意指朝厚度方向從設置於主動層115的最上方部位之第二內部電極122之上表面到陶瓷體110的頂部表面ST
的距離。
當極性相反的電壓施加於多層陶瓷電容器100的兩末端表面上所形成之第一與第二外部電極131與132時，陶瓷體110由於出現在介電層111中的反向壓電效應而朝其厚度方向擴張與收縮，並且陶瓷體110的兩末端表面因帕松(Poisson)效應相反於陶瓷體110朝厚度方向的擴張與收縮而進行收縮與擴張。
此處，主動層115的中央部位意指第一與第二外部電極131與132朝長度方向的最大擴張部位，以及當此部位連結於焊料時，陶瓷體100的兩末端朝其長度方向收縮與擴張行為的較大部份可透過焊料轉移到印刷電路板，以致噪音的出現率大幅提升。亦即，在本發明的本具體實施例中，為了降低噪音，由於施加電壓時主動層115的中央部位CLA
中出現之變形率與下包覆層113中出現之變形率之間的差異，故陶瓷體110的兩末端表面上形成的反曲點(PI)可在朝厚度方向110等於或低於陶瓷體的中央部位CLC
的高度處形成。
此處，為了進一步降低噪音，主動層115的中央部位CLA
偏離陶瓷體110的中央部位CLC
的偏差比(B+C)/A可滿足1.063(B+C)/A1.745。
再者，上包覆層112之厚度D對下包覆層113之厚度B的比率D/B可滿足0.021D/B0.422。
還有，下包覆層113之厚度B對陶瓷體110的總厚度之一半A的比率B/A可滿足0.329B/A1.522。
另外，主動層115的總厚度之一半C對下包覆層113之厚度B的比率C/B可滿足0.146C/B2.458。
根據發明性及對照用實施例的個別多層陶瓷電容器係製造如下。
包括有鈦酸鋇(BaTiO3
)粉末或諸如此類的漿料係塗佈於載體膜上並且乾化以備製厚度為1.8μm的複數陶瓷坯片。
其次，鎳所構成用於內部電極的導電膏係藉由使用網版印刷法予以在陶瓷坯片上塗佈，用以形成交替曝露於彼此相對之陶瓷坯片之兩末端表面的第一與第二內部電極121與122。
陶瓷坯片的層壓數量大約為370層用以形成積層，以及其上未形成第一與第二內部電極121與122的陶瓷坯片係進一步堆疊在具有第一與第二內部電極121與122之陶瓷坯片之下部位上，而非堆疊在其上部位上。
在此種情況下，至少兩個第一與第二虛置式樣123與124係藉由相同於形成第一與第二內部電極121與122所用之形成方法予以形成而以相同方向曝露在位於具有第一與第二內部
電極121與122之陶瓷坯片之下部位上的陶瓷坯片上，以致第一與第二虛置電極端係經形成而透過陶瓷坯片的兩末端表面交替曝露。
另外，積層在1000kgf/cm2
條件下於85℃承受均力加壓。
接著，加壓後的積層係切割成個別晶片。各切割出的晶片在空氣氣氛中於230℃脫脂(debindering)60個小時。
之後，所產生的晶片於還原氣氛中在低於Ni/NiO平衡氧氣分壓的10-11
atm至10-10
atm氧氣分壓的條件下以1200℃燒結，以致第一與第二內部電極121與122及第一與第二虛置式樣123與124未氧化，藉以製備陶瓷體110。
在燒結後，陶瓷體110的尺寸係界定為大約1.64mm×0.88mm(L×W,1608大小)的長度×寬度(L×W)。其次，多層陶瓷電容器100係藉由分別在陶瓷體110之兩末端表面上形成第一與第二外部電極131與132的製程予以製造。
此處，製造公差係設定在長度x寬度(L x W)為±0.1mm的範圍內，以及噪音得以在滿足製造公差時測量。
表1表示有關部份的尺寸資料，係以利用掃描式電子顯微鏡(SEM)掃描陶瓷體110朝其寬度(W)方向對其中央部位劃切朝長度厚度(L-T)方向之剖面所取得之影像為基礎所測量的，如第3圖所示。
此處，如上所述，A係界定為陶瓷體110的總厚度的一半，B係界定為下包覆層的厚度，C係界定為主動層115的總厚度的一半，以及D係界定為上包覆層112的厚度。
為了測量噪音，每一片基板用於噪音測量的一個樣本(多層陶瓷電容器)係安裝在印刷電路板上同時垂直分類，然後將印刷電路板安裝在測量治具上。
另外，DC電壓與電壓變化係藉由DC電源供應器及函數產生器施加於安裝在測量治具上之樣本的兩接端。
在上述表1中，樣本1至3為具有其中下包覆層113之厚度B近似於上包覆層112之厚度D之對稱包覆結構的對照用實施例，而樣本4至13為具有其中上包覆層112(D)之厚度(D)大於下包覆層113(B)之厚度B之結構的對照用實施例。
再者，樣本14、15、以及35至37為具有其中下包覆層113之厚度B大於上包覆層112之厚度D之結構的對照用實施例，而樣本16至34為根據本發明的發明性實施例。
此處，在其中(B+C)/A近似於1的情況下，可領會的是，主動層115的中央部位未顯著偏離陶瓷體110的中央部位。在具有其中下包覆層113厚度B幾近於上包覆層112厚度D之對稱包覆結構的樣本1至3中，(B+C)/A近似於1。
在其中(B+C)/A大於1的情況下，可領會的是，主動
層115的中央部位向上偏離陶瓷體110的中央部位。此處，在(B+C)/A小於1的情況下，可領會的是，主動區115的中央部位下向偏離陶瓷體110的中央部位。
請參閱表1，可確定的是，其為其中主動層115的中央部位偏離陶瓷體110的中央部位之偏差比(B+C)/A滿足1.063(B+C)/A1.745之發明性實施例的樣本16至34中，噪音顯著降低至低於20dB。
另外，其中主動層115的中央部位偏離陶瓷體110的中央部位之偏差比(B+C)/A小於1.063的樣本1至15中，主動區115的中央部位很少偏離陶瓷體110的中央部位或主動區115的中央部位向下偏離陶瓷體110的中央部位。
其中(B+C)/A小於1.063的樣本1至15具有25到32.5dB的噪音，可領會的是，對照於根據本發明的發明性實施例，沒有噪音降低功效。
再者，在其中主動層115的中央部位偏離陶瓷體110的中央部位之偏差比(B+C)/A大於1.745之樣本35至37的情況下，電容量對照於目標電容量過低而造成電容缺陷。
於上述表1中，在其中電容實現率(亦即，真實電容量對目標電容量的比率)標示為「NG」的情況下，意指真實電容值在目標電容值為100%時低於80%。
另外，在其中上包覆層112的厚度D對下包覆層的厚度B之比率D/B滿足0.021D/B0.422的發明性實施例中，噪音得以顯著降低。
另一方面，在其中上包覆層112的厚度D對下包覆
層113的厚度B之比率D/B大於0.422的對照用實施例中，可領會的是，對於降低噪音沒有功效。
在其中上包覆層112的厚度D對下包覆層113的厚度B之比率D/B小於0.021的情況下，下包覆層113的厚度B對照於上包覆層112的厚度D過大，並且因此會出現破裂或剝層以及真實電容量對目標電容量的比率低，以致會出現電容缺陷。
同時，對於實施例的樣本，在其中下包覆層113的厚度B對陶瓷體110的厚度A之比率B/A以及主動層115的厚度C對下包覆層113的厚度B的比率C/B各滿足0.329B/A1.522及0.146C/B2.458之範圍的樣本19至34中，可領會的是，噪音降低到小於18dB的程度。
另一方面，在其中下包覆層113的厚度B對陶瓷體110的總厚度一半A之比率B/A大於1.522或主動層115的總厚度一半C對下包覆層113的厚度B之比率C/B小於0.146的樣本35至37中，真實電容量對目標電容量低而產生電容缺陷。
底下表2表示第一與第二虛置電極端是否施加於下包覆層113以及根據以相同方向提供於第一與第二虛置電極端中之第一或第二虛置式樣的數量是否出現剝層。
此處，如上所述，A係界定為陶瓷體110的總厚度
的一半，B係界定為下包覆層的厚度，C係界定為主動層115的總厚度的一半，以及D係界定為上包覆層112的厚度。
在表2中，樣本1表示其中虛置式樣未在下包覆層113上形成的對照用實施例。在樣本1的情況下，多層陶瓷電容器A到D數值間的關係落在本具體實施例的較佳範圍內，並且因而達到噪音降低功效，但主動層115與下包覆層113之間的界面中出現剝層。
樣本2表示具有其中虛置式樣係形成於下包覆層113上之結構但所有虛置式樣端係以相同方向僅曝露於下包覆層113之一端表面的對照用實施例。在樣本2的情況下，多層陶瓷電容器A到D數值之間的關係落在本具體實施例的較佳範圍內，並且因而達到噪音降低功效，但朝相反於曝露虛置式樣之方向的方向介於主動層15與縱向邊際部位之間的步階卻是增大，以致在虛置式樣之縱向邊際部位中出現剝層。
在其為發明性實施例的樣本3至8中，第一與第二虛置電極端在下包覆層113上形成，第一與第二虛置電極端透過下包覆層113的兩末端表面交替曝露，而第一與第二虛置電極端分別包括朝相同方向曝露於下包覆層113之一末端表面的至少兩個第一與第二虛置式樣123與124，以及在此結構的情況下，可領會的是，剝層未在陶瓷體110的縱向邊際部位中出現。
因此，為了防止主動層115與下包覆層113之間的界面中以及下包覆層113的縱向邊際部位中出現剝層，可領會的是，其中透過下包覆層113交替曝露之第一與第二虛置電極端係在下包覆層113中形成，以及第一與第二虛置電極端分別包括以
相同方向曝露之複數第一與第二虛置式樣123與124的結構可為較佳的。
請參閱第4及5圖，根據本具體實施例用於多層陶電容器100的安裝板件200可包括其上水平安裝有多層陶瓷電容器100的印刷電路板210；以及在印刷電路板210上表面上彼此隔開的第一與第二電極接墊221與222。
在此情況下，在此，多層陶瓷電容器100可藉由焊料230電連接至印刷電路板210，同時下包覆層113係安置用來形成多層陶瓷電容器100的下部位以及第一與第二外部電極131與132係分別定位於並且接觸第一與第二電極接墊221與222。
當電壓是在其中多層陶瓷電容器100如上所述安裝在印刷電路板210上的狀態下施加時，可產生噪音。
在此情況下，用來將多層陶瓷電容器100之第一與第二外部電極131與132連接到第一與第二電極接墊221與222所需的焊料230的用量可根據第一與第二電極接墊221與222的尺寸予以決定。另外，噪音的程度可根據焊料230的用量予以控制。
請參閱第6圖，在其中多層陶瓷電容器100安裝於印刷電路板210上的狀態下，當具有不同極性的電壓施加於多層陶瓷電容器100的兩末端表面上所形成的第一與第二外部電極131與132時，陶瓷體110因出現在介電層111中的反向壓電效應而朝厚度方向擴張與收縮，而第一與第二外部電極131與132的兩末端部位因帕松效應相反於陶瓷體110朝厚度方向的擴張與收
縮而收縮與擴張。
此處，主動層115的中央部位意指第一與第二外部電極131與132朝長度方向的最大擴張部位，以及當此部位連結於焊料時，陶瓷體100朝其長度方向在兩末端中收縮與擴張的較大部份可透過焊料轉移到印刷電路板，以致可大幅增加噪音的出現。
當多層陶瓷電容器100的兩末端表面朝長度方向作最大擴張時，焊料230的上部位中藉由擴張產生向外擴張力量①以及下包覆層113因主動層115收縮而向上彎折，以致多層陶瓷電容器100的兩末端表面的下部位朝長度方向收縮，以及因此連接於此等部位之焊料230之下部位亦可具有對其施加的收縮力量(②)。
因此，在本具體實施例中，若陶瓷體110對其施加電壓時在兩末端表面上形成的反曲點因主動區115的中央部位CLA
中出現之變形率與下包覆層113中出現之變形率之間的差異而在等於或低於焊料230的高度處形成，則可進一步降低噪音。
如上所述，根據本發明的具體實施例，下包覆層可具有大於上包覆層的厚度的厚度以降低多層陶瓷電容器中出現的振動，藉以降低轉移至並且出現於印刷電路板的噪音。
另外，第一與第二虛置電極端可形成於下包覆層中而透過下包覆層的兩末端表面交替曝露用以防止在主動層與下包覆層之間的界面中出現剝層。
再者，第一與第二虛置電極端可分別包括以相同方向曝露的複數第一與第二虛置電極，以及介於第一與第二內部電
極之間的間距可等於或小於第一與第二虛置電極端之間距以防止在下包覆層上形成的縱向邊際部位中出現剝層。
儘管已結合具體實施例顯示並說明本發明，熟悉本技術之人士將明顯得知可作修改及變化而不脫離如附加之申請專利範圍所界定之本發明之精神與範疇。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
112‧‧‧上包覆層
113‧‧‧下包覆層
121‧‧‧第一內部電極
131‧‧‧第一外部電極
132‧‧‧第二外部電極
SB
‧‧‧底部表面
ST
‧‧‧頂部表面
Claims (12)
- 一種多層陶瓷電容器，其包含：陶瓷體，包括有複數介電層層壓於其中；主動層，包括複數第一與第二內部電極，該複數第一與第二內部電極透過該陶瓷體的兩末端表面交替曝露，並具有該等介電層插置於其間，且具有電容形成於其中；上包覆層，在該主動層之上部位上形成；下包覆層，在該主動層之下部位上形成，並且具有大於該上包覆層的厚度的厚度；第一與第二虛置電極端，設置於該下包覆層中，而透過該下包覆層之兩末端表面交替曝露；以及第一與第二外部電極，包覆該陶瓷體之該兩末端表面；其中，該第一與第二虛置電極端分別包括複數第一與第二虛置式樣，該複數第一與第二虛置式樣透過該下包覆層之相同末端表面曝露，且具有該等介電層插置於其間，以及當介於該第一與第二內部電極之間的間距界定為Ta並且介於該第一與第二虛置電極端之間的間距界定為Tb時，滿足TbTa。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，若該陶瓷體的總厚度的一半以A表示，該下包覆層的厚度以B表示，該主動層的總厚度的一半以C表示，以及該上包覆層的厚度以D表示，則該主動層之中央部位偏離該陶瓷體之中央部位的偏差比(B+C)/A滿足1.063(B+C)/A1.745。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該上包 覆層之厚度D對該下包覆層之厚度B的比率D/B滿足0.021D/B0.422。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該下包覆層之厚度B對該陶瓷體總厚度之一半A的比率B/A滿足0.329B/A1.522。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該主動層的總厚度之一半C對該下包覆層之厚度B的比率C/B滿足0.146C/B2.458。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該陶瓷體在對其施加電壓時，由於該主動層之該中央部位中出現之變形率與該下包覆層中出現之變形率之間的差異，故在該兩末端表面上形成的反曲點係形成於等於或低於該陶瓷體的總厚度的中央高度處。
- 一種用於多層陶瓷電容器的安裝板件，其包含：印刷電路板，具有第一與第二電極接墊設置於其上；以及多層陶瓷電容器，安裝在該印刷電路板上，其中，該多層陶瓷電容器包括：陶瓷體，包括有複數介電層層壓其中；主動層，包括複數第一與第二內部電極，該複數第一與第二內部電極透過該陶瓷體的兩末端表面交替曝露，且有該等介電層插置於其間，並具有電容形成於其中；上包覆層，在該主動層之上部位上形成；下包覆層，在該主動層之下部位上形成，並且具有大於該上包覆層的厚度的厚度；第一與第二虛置電極端，設置於該下包覆層中，而透過該下包覆層之兩末端表面交替曝露；以及第一與第二外部電極，從該陶瓷體 之該兩末端表面形成至該陶瓷體的上與下表面，以分別電連接於該第一與第二內部電極和該第一與第二虛置電極端之曝露部位，並且透過焊料分別連接於該第一與第二電極接墊，該第一與第二虛置電極端分別包括複數第一與第二虛置式樣，該複數第一與第二虛置式樣透過該下包覆層之相同末端表面曝露，並具有該等介電層插置於其間，以及當介於該第一與第二內部電極之間的間距界定為Ta並且介於該第一與第二虛置電極端之間的間距界定為Tb時，滿足TbTa。
- 如申請專利範圍第7項所述用於多層陶瓷電容器的安裝板件，其中，在該多層陶瓷電容器中，當該陶瓷體的總厚度的一半以A表示，該下包覆層的厚度以B表示，該主動層的總厚度的一半以C表示，以及該上包覆層的厚度以D表示，則該主動層之中央部位偏離該陶瓷體之中央部位的偏差比(B+C)/A滿足1.063(B+C)/A1.745。
- 如申請專利範圍第7項所述用於多層陶瓷電容器的安裝板件，其中，在該多層陶瓷電容器中，該上包覆層之厚度D對該下包覆層之厚度B的比率D/B滿足0.021D/B0.422。
- 如申請專利範圍第7項所述用於多層陶瓷電容器的安裝板件，其中，在該多層陶瓷電容器中，該下包覆層之厚度B對該陶瓷體的總厚度之一半A的比率B/A滿足0.329B/A1.522。
- 如申請專利範圍第7項所述用於多層陶瓷電容器的安裝板件，其中，在該多層陶瓷電容器中，該主動層的總厚度之一半 C對該下包覆層之厚度B的比率C/B滿足0.146C/B2.458。
- 如申請專利範圍第7項所述用於多層陶瓷電容器的安裝板件，其中，在該多層陶瓷電容器中，該陶瓷體在對其施加電壓時，由於該主動層之中央部位中出現之變形率與該下包覆層中出現之變形率之間的差異，故在該兩末端表面上形成的反曲點係形成於等於或低於該焊料高度處。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130034272A KR101412940B1 (ko) | 2013-03-29 | 2013-03-29 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201438041A TW201438041A (zh) | 2014-10-01 |
| TWI500056B true TWI500056B (zh) | 2015-09-11 |
Family
ID=51134647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102114148A TWI500056B (zh) | 2013-03-29 | 2013-04-22 | 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9570237B2 (zh) |
| JP (1) | JP5676678B2 (zh) |
| KR (1) | KR101412940B1 (zh) |
| CN (2) | CN104078236B (zh) |
| TW (1) | TWI500056B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101452054B1 (ko) * | 2012-12-03 | 2014-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101630029B1 (ko) * | 2014-03-07 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
| KR102089694B1 (ko) * | 2014-04-30 | 2020-03-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2016001695A (ja) * | 2014-06-12 | 2016-01-07 | 株式会社村田製作所 | 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体 |
| KR101630051B1 (ko) * | 2014-07-29 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| JP6550737B2 (ja) * | 2014-12-09 | 2019-07-31 | Tdk株式会社 | 積層セラミックコンデンサ |
| US10840008B2 (en) * | 2015-01-15 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Electronic component and electronic component-mounted structure |
| JP6520610B2 (ja) * | 2015-09-25 | 2019-05-29 | Tdk株式会社 | 電子部品 |
| KR102467011B1 (ko) | 2016-04-18 | 2022-11-15 | 삼성전기주식회사 | 커패시터 |
| KR102029529B1 (ko) * | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20180124456A (ko) * | 2017-05-12 | 2018-11-21 | 삼성전기주식회사 | 적층 커패시터 및 그 실장 기판 |
| KR102426211B1 (ko) * | 2017-10-02 | 2022-07-28 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| KR102436222B1 (ko) * | 2017-11-10 | 2022-08-25 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판 |
| JP2019161212A (ja) * | 2018-03-09 | 2019-09-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| JP7437871B2 (ja) * | 2018-08-23 | 2024-02-26 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR102653215B1 (ko) * | 2018-10-10 | 2024-04-01 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102127804B1 (ko) * | 2018-11-07 | 2020-06-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| US11217542B2 (en) * | 2019-07-10 | 2022-01-04 | Southern University Of Science And Technology | Three-dimensional module with integrated passive components |
| KR20220081632A (ko) * | 2020-12-09 | 2022-06-16 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909125A (zh) * | 2005-08-01 | 2007-02-07 | Tdk株式会社 | 层叠电子部件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
| JPH08130160A (ja) * | 1994-10-31 | 1996-05-21 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP3548821B2 (ja) | 1999-05-10 | 2004-07-28 | 株式会社村田製作所 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
| JP2001015384A (ja) | 1999-06-30 | 2001-01-19 | Tokin Corp | 積層セラミックコンデンサ |
| JP3528749B2 (ja) * | 2000-03-17 | 2004-05-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2004193352A (ja) * | 2002-12-11 | 2004-07-08 | Taiyo Yuden Co Ltd | 積層コンデンサ及び積層コンデンサ実装体 |
| KR100674841B1 (ko) * | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
| JP2012156315A (ja) * | 2011-01-26 | 2012-08-16 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| KR101187939B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5276137B2 (ja) | 2011-04-13 | 2013-08-28 | 太陽誘電株式会社 | 積層型コンデンサ |
| JP5375877B2 (ja) * | 2011-05-25 | 2013-12-25 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| KR101309326B1 (ko) * | 2012-05-30 | 2013-09-16 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
-
2013
- 2013-03-29 KR KR1020130034272A patent/KR101412940B1/ko active IP Right Grant
- 2013-04-19 JP JP2013088212A patent/JP5676678B2/ja active Active
- 2013-04-19 US US13/866,786 patent/US9570237B2/en active Active
- 2013-04-22 TW TW102114148A patent/TWI500056B/zh active
- 2013-05-20 CN CN201310187505.9A patent/CN104078236B/zh active Active
- 2013-05-20 CN CN201610908749.5A patent/CN107705987B/zh active Active
-
2016
- 2016-02-12 US US15/042,563 patent/US9646770B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909125A (zh) * | 2005-08-01 | 2007-02-07 | Tdk株式会社 | 层叠电子部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160163462A1 (en) | 2016-06-09 |
| US9646770B2 (en) | 2017-05-09 |
| JP2014199895A (ja) | 2014-10-23 |
| US20140290998A1 (en) | 2014-10-02 |
| TW201438041A (zh) | 2014-10-01 |
| CN104078236A (zh) | 2014-10-01 |
| CN104078236B (zh) | 2017-09-01 |
| KR101412940B1 (ko) | 2014-06-26 |
| CN107705987A (zh) | 2018-02-16 |
| JP5676678B2 (ja) | 2015-02-25 |
| CN107705987B (zh) | 2019-06-28 |
| US9570237B2 (en) | 2017-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500056B (zh) | 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 | |
| JP5563111B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US10242804B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| TWI598906B (zh) | 多層陶瓷電容器及用來安裝該陶瓷電容器的板件 | |
| TWI616909B (zh) | 多層式陶瓷電容器及用於該多層式陶瓷電容器的安裝板件 | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP5718389B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR20150011263A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| TWI482184B (zh) | 多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構 | |
| TWI488200B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 | |
| TWI482186B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 | |
| TWI480903B (zh) | 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 |