TWI482184B - 多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構 - Google Patents
多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構 Download PDFInfo
- Publication number
- TWI482184B TWI482184B TW102105701A TW102105701A TWI482184B TW I482184 B TWI482184 B TW I482184B TW 102105701 A TW102105701 A TW 102105701A TW 102105701 A TW102105701 A TW 102105701A TW I482184 B TWI482184 B TW I482184B
- Authority
- TW
- Taiwan
- Prior art keywords
- thickness
- cladding layer
- layer
- ceramic capacitor
- ceramic body
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 83
- 238000005253 cladding Methods 0.000 claims description 120
- 239000000919 ceramic Substances 0.000 claims description 89
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000004088 simulation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 230000008602 contraction Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本申請案主張2012年11月29日在韓國智慧財產局申請之韓國專利申請案第10-2012-0136771號的優先權，其揭露係合併引用於本文中。
本發明係關於一種多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構。
多層陶瓷電容器(一種多層電子晶片組件)為安裝在含有液晶顯示器(LCD)與電漿顯示面板(PDP)之影像裝置、電腦、個人數位助理器(PDA)、行動電話、和諸如此類各種電子產品之印刷電路板上並且在其中，實現充放電的晶片型電容器。
多層陶瓷電容器(MLCC)因具有精巧、高電容、和易於安裝之優點，而可作為各種電子產品中的組件。
多層陶瓷電容器具有複數介電層與置於介電層之間
極性不同之複數內部電極彼此交替層壓的結構。
由於介電層有壓電特性與電致伸縮特性，故可出產生壓電現象，從而在交流(AC)或直流(DC)電壓施加至多層陶瓷電容器時於內部電極中造成振動。
此等振動係經由多層陶瓷電容器之外部電極轉移到其上安裝有多層陶瓷電容器之印刷電路板，並且整片印刷電路板變成聲音反射面而產生振動聲音成為雜訊。
振動聲音可落在20至20000Hz的音頻範圍內，此振動聲音會帶給聽者不愉快的感受並且係已知為噪音。
為了降低噪音，已對多層陶瓷電容器內形成之內部電極安裝在印刷電路板上之安裝方向於作了研究。
更具體地說，噪音在多層陶瓷電容器以內部電極與印刷電路板呈垂直方向安裝在印刷電路板上時，比多層陶瓷電容器以內部電極與印刷電路板呈水平方向安裝在印刷電路板上的情況進一步降低。
然而，即使噪音是藉由將多層陶瓷電容器以內部電極與印刷電路板呈垂直之方向安裝於印刷電路板上予以測量，雜訊仍具有預定位準。因此，需要有降低噪音的新措施。
本發明之一態樣提供能夠降低因多層陶瓷電容器安裝於印刷電路板上時多層陶瓷電容器中壓電現象所造成之振動而產生之雜訊的新措施。
根據本發明之一態樣，提供有多層陶瓷電容器，其包括：陶瓷體，具有複數介電層層壓其中；主動層，包含複數第
一與第二內部電極，其經由該陶瓷體的兩末端表面交替曝露、並具有該介電層插置於其間，藉以形成電容；上與下包覆層，分別在該主動層之上與之下形成；第一與第二外部電極，包覆該陶瓷體的兩末端表面；複數第一與第二仿真電極，從該第一與第二外部電極沿長度方向朝內部延伸，藉以分別相對於該主動層內的該第一與第二內部電極；以及複數壓電構件，在該主動層內分別連接該第一內部電極與該第一仿真電極或該第二內部電極與該第二仿真電極，該壓電構件具有高於該介電層之介電常數。
該壓電構件在該第一內部電極與該第一仿真電極之間以及在該第二內部電極與該第二仿真電極之間形成。
該下包覆層可比該上包覆層還厚，以及當該陶瓷體的總厚度之1/2標示為A、該下包覆層之厚度標示為B、該主動層的總厚度之1/2標示為C、而該上包覆層之厚度標示為D時，該主動層的中央對該陶瓷體的中央之偏差比(B+C)/A可滿足1.064(B+C)/A1.745。
此處，該上包覆層的厚度(D)對該下包覆層的厚度(B_)之比率D/B可滿足0.021D/B0.421。
此處，該下包覆層的厚度(B)對該陶瓷體的厚度之1/2(A)的比率B/A可滿足0.220B/A1.522。
此處，該主動層的總厚度之1/2(C)對該下包覆層的厚度(B)的比率C/B可滿足0.147C/B3.843。
該下包覆層可包括仿真圖案，該仿真圖案包括第一與第二仿真圖案，分別從該第一與第二外部電極沿該長度方向朝內延伸，藉以彼此相對。
該第一與第二仿真圖案可具有相同長度。
該多層陶瓷電容器復包括壓電構件，其在該下包覆層內使該第一與第二仿真圖案彼此連接，該壓電構件具有比該下包覆層之該介電層還高的介電常數。
該下包覆層可由介電常數高於該陶瓷體之該介電層的材料所製成。
此處，於施加電壓時，由於出現於該主動層的中央之變形率與出現於該下包覆層之變形率之間的差異，該陶瓷體的兩末端表面中形成之反曲點可在對應於或低於該陶瓷體的厚度的中央的高度形成。
根據本發明之另一態樣，提供電路板的安裝結構，該電路板具有多層陶瓷電容器安裝於其上，該安裝結構包括：印刷電路板，具有第一與第二電極接墊形成於其上；以及多層陶瓷電容器，安裝在該印刷電路板上，其中，該多層陶瓷電容器包括：陶瓷體，具有複數介電層層壓於其中；主動層，包含第一與第二內部電極，其經由該陶瓷體的兩末端表面交替曝露、並具有該介電層插置於其間，藉以形成電容；上包覆層，在該主動層之上形成；下包覆層，在該主動層之下形成；第一與第二外部電極，在該陶瓷體的兩末端表面上形成，並與該第一與第二內部電極之曝露部位電連接且與該第一與第二電極接墊焊料連接；複數第一與第二仿真電極，從該第一與第二外部電極沿長度方向朝內部延伸，藉以分別相對於該主動層內的該第一與第二內部電極；以及複數壓電構件，在該主動層內分別使該第一內部電極與該第一仿真電極或該第二內部電極與該第二仿真電極連接，該壓電構件具
有高於該介電層之介電常數，以及其中，當該陶瓷體的總厚度之1/2標示為A、該下包覆層之厚度標示為B、該主動層的總厚度之1/2標示為C、以及該上包覆層之厚度標示為D時，該主動層的中央偏離該陶瓷體的中央之偏差比(B+C)/A可滿足1.064(B+C)/A1.745。
此處，於施加電壓時，由於出現在該主動層的中央之變形率與出現在該下包覆層之變形率之間的差異，該陶瓷體的兩末端表面中形成之反曲點可在對應於或低於焊料的高度形成。
1、100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上包覆層
113‧‧‧下包覆層
115‧‧‧主動層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
123‧‧‧第一仿真電極
124‧‧‧第二仿真電極
125、127‧‧‧壓電構件
126‧‧‧仿真圖案
126a‧‧‧第一仿真圖案
126b‧‧‧第二仿真圖案
131‧‧‧第一外部電極
132‧‧‧第二外部電極
200‧‧‧安裝電路板
210‧‧‧印刷電路板
221‧‧‧第一電極接墊
222‧‧‧第二電極接墊
230‧‧‧焊料
ST
‧‧‧上部表面
SB
‧‧‧底部表面
本發明之上述及其它態樣、特徵與其它優點經由底下的詳細說明搭配附加圖式將得以更清楚地予以理解，其中，第1圖為概要表示根據本發明第一具體實施例之多層陶瓷電容器的部分剖面透視圖；第2圖為表示第1圖之多層陶瓷電容器沿長度方向劃切的剖面圖；第3圖為概要表示根據本發明第二具體實施例之多層陶瓷電容器的部分剖面透視圖；第4圖為表示第3圖之多層陶瓷電容器沿長度方向劃切的剖面圖；第5圖為概要表示第3圖之多層陶瓷電容器沿長度方向劃切用以描述多層陶瓷電容器裡所含組件之中之維度關係(dimensional relationship)的剖面圖；第6圖為表示根據本發明第三具體實施例之多層陶瓷電容器沿其長度方向劃切的剖面圖；
第7圖為表示根據本發明第四具體實施例之多層陶瓷電容器沿其長度方向劃切的剖面圖；第8圖為表示根據本發明第二具體實施例之多層陶瓷電容器安裝於印刷電路板上之狀態的透視圖；第9圖為表示根據第8圖之多層陶瓷電容器和印刷電路板沿其長度方向劃切的剖面圖；以及第10圖為表示根據本發明第二具體實施例之多層陶瓷電容器藉由在多層陶瓷電容器安裝於印刷電路板上時施加電壓而變換之狀態的剖面圖。
本發明之具體實施例將引用附加之圖式在後文予以詳述。然而本發明可用許多不同形式予以具體實現且不應予以推斷成受限於本文所提的具體實施例，反而，這些具體實施例係經提供以致本揭露得以周密且完整，並且將對熟悉本技術之人士完全傳達本發明之範疇。
在圖式中，元件之形狀與尺寸可為了清晰予以誇大，以及相同之參考元件符號將予以通篇使用以指定相同或相像的元件。
當六面體之方向經過界定以清楚說明本發明之具體實施例時，圖式中所示之L、W、和T分別標示長度、寬度、和厚度。此處，厚度方向可用在如同層壓介電層之層壓方向之相同概念。
另外，在本文的具體實施例中，其上依從陶瓷體長度方向形成有第一與第二外部電極之表面係界定為末端表面，以
及與末端表面垂直相交之表面係界定為側表面。
請參閱第1與2圖，根據本發明第一具體實施例之多層陶瓷電容器1可包括陶瓷體110、具有複數第一與第二內部電極121與122之主動層115、分別在主動層115之上與之下形成之上與下包覆層112與113、以及經形成用以包覆陶瓷體110的兩末端表面之第一與第二外部電極131與132。
複數第一與第二仿真電極123與124可在主動層115內形成而分別從第一與第二外部電極131與132沿長度方向朝內延伸，藉以分別相對於第一與第二內部電121與122。
壓電構件125係在主動層115內形成，而分別使第一內部電極121與第一仿真電極123或第二內部電極122與第二仿真電極124彼此連接。
在本具體實施例中，具有高介電常數之壓電構件125係經形成而使第一內部電極121與第一仿真電極123彼此連接以及使第二內部電極122與第二仿真電極124彼此連接，但本發明不侷限於此。壓電構件125可視需要作適當的改變。例如，壓電構件125可使第一內部電極121與第一仿真電極123彼此連接而令第二內部電極122與第二仿真電極124之間維持間隙，或者使第二內部電極122與第二仿真電極124彼此連接而令第一內部電極121與第一仿真電極123之間維持間隙。
壓電構件125可由比構成介電層111之材料具有更高介電常數或更高壓電性的材料予以製成。
陶瓷體110可藉由層壓並燒製複數介電層111予以
形成。陶瓷體110之堆疊之介電層111的形狀、尺寸、及數目非侷限於本具體實施所述。
構成陶瓷體110之複數介電層111處於燒結狀態，以及毗鄰介電層111之間的邊界可彼此整合使之若無掃描式電子顯微鏡(SEM)則難以彼此區分。
陶瓷體110可包括有助於形成電容器之主動層115、以及分別在主動層115之上與之下作為上與下邊際部件之上與下包覆層112與113。
主動層115可藉由重複層壓複數第一與第二內部電極112與122並且在第一內部電極與第二內部電極之間插置介電層111而予以形成。
此處，介電層111之厚度可根據多層陶瓷電容器100之電容設計非強制性地予以改變，並且分層的厚度在燒製後可為0.01至1.00微米，但本發明不侷限於此。
另外，介電層111可包含具有高介電常數之陶瓷粉末，例如基於鈦酸鋇(BaTiO3
)之粉末或基於鈦酸鍶(SrTiO3
)之粉末，但本發明不侷限於此。
第一與第二內部電極121與122為一對具有不同極性的電極，並且可藉由在介電層111上印製具有預定厚度之含導電金屬之導電膏予以形成，而第一與第二內部電極121與122係依從介電層111之積層方向透過兩末端表面交替曝露。第一與第二內部電極121與122可藉由介於其間的介電層111而彼此電絕緣。
第一與第二內部電極121與122可經由其透過陶瓷
體110的兩末端表面交替曝露之部位與第一和第二外部電極131和132電連接。
因此，當電壓施加於第一與第二外部電極131與132時，電荷係儲存在彼此相向的第一與第二內部電極121與122之間。此處，多層陶瓷電容器100之電容與第一和第二內部電極121和122之重疊區之面積成比例。
各第一與第二內部電極121與122之厚度可視其用途予以決定，以及例如考慮到陶瓷體110之尺寸可定在0.2至1.0微米之範圍內。然而，本發明不侷限於此。
另外，用於形成第一與第二內部電極121與122之導電膏中所含的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金，但本發明不侷限於此。
另外，導電膏可藉由絲網印刷法、凹版印刷法、或諸如此類予以印製，但本發明不侷限於此。
第一與第二仿真電極123與124可定位在與主動層115內第一和第二內部電極121和122相同之平面上。第一與第二仿真電極123與124可藉由透過如同形成第一與第二內部電極121與122之方法以預定厚度在介電層111上印製含導電金屬之導電膏予以形成。此處，第一與第二仿真電極123與124可透過相對於介電層111各別第一與第二內部電極121與122所經由曝露之表面而予以交替曝露。
因此，第一內部電極121與第一仿真電極123之間的間隙及第二內部電極122與第二仿真電極124之間的間隙可依從其積層方向抵消(offset)。在本具體實施例中，壓電構件125可
在介於仿真電極與內部電極之間的各別間隙形成。
當電場依從多層陶瓷電容器之長度方向施加於其邊際部件時，第一與第二仿真電極123與124因帕松(Poisson)效應依從相反方向擴張而第一與第二外部電極131與132之頭部部位依從陶瓷電容器之長度方向收縮。因此，此擴張受到第一與第二外部電極131與132之收縮而抵消，從而得以降低在第一與第二外部電極131與132之頭部部位產生的振動，噪音可進一步降低。
另外，壓電構件125(其為具有高於介電層111之介電常數的高介電材料)可藉由改變構成介電層之陶瓷粉末中添加物之種類與份量而予以形成。
在形成這些壓電構件125時，所用的燒製條件必需受到適當控制以避免出現未燒製或剥層。
當這些壓電構件125使第一與第二內部電極121與122分別連接第一與第二仿真電極123與124時，其反向擴張而在受到電壓施加時在第一與第二外部電極131與132之頭部部位依從長度方向收縮，以及此擴張因而藉由第一與第二外部電極131與132之收縮得到抵消，藉以降低在第一與第二外部電極131與132之頭部部位產生之振動，結果是進一步降低噪音。
第一與第二外部電極131與132可由含導電金屬之導電膏予以製成。導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金，但本發明不侷限於此。
第3與4圖表示根據本發明第二具體實施例之多層陶瓷電容器100，其中，下包覆層113具有大於上包覆層112之厚度。
此處，上與下包覆層112與113可具有如同介電層111之材料與配置，其內含有內部電極除外。
請參閱第3與4圖，上與下包覆層112與113係藉由分別依從厚度方向在主動層115之上與下表面上層壓單一介電層或者兩或更多介電層予以形成。上與下包覆層112與113基本上可用於防止因物理或化學應力對第一與第二內部電極121與122造成的破壞。
另外，藉由與上包覆層112相比較在下包覆層113中進一步增加介電層之積層數目，下包覆層113可具有大於上包覆層112之厚度。
後文將說明根據本發明第二具體實施例之多層陶瓷電容器100中所包含之組件之尺寸與噪音之間的關係。
請參閱第5圖，陶瓷體110的總厚度之1/2係標示為A、下包覆層113之厚度係標示為B、主動層115的總厚度之1/2係標示為C、以及上包覆層112之厚度係標示為D。
此處，陶瓷體110之總厚度意指由陶瓷體110之上部表面(ST
)到底部表面(SB
)的距離。主動層115之總厚度意指由置於主動層115的最上部之第一內部電極121之上表面到置於主動層115的最下部之第二內部電極122之下表面的距離。
另外，下包覆層113之厚度(B)意指依從主動層115之厚度方向置於主動層115的最下部之第二內部電極122之下表面到陶瓷體110之底部表面(SB
)之間的距離，而上包覆層112之厚度(D)意指依從主動層115之厚度方向置於主動層115的最上部之第一內部電極121之上表面到陶瓷體110之上表面(ST
)之間的距
離。
當具有不同極性之電壓施加到在多層陶瓷電容器100的兩末端部份形成之第一與第二外部電極131與132時，陶瓷體110因介電層111之逆壓電效應依從陶瓷體110之厚度方向擴張與收縮，而第一與第二外部電極131與132之兩末端部份因帕松效應依從陶瓷體110之長度方向擴張與收縮，與依從陶瓷體110之厚度方向擴張與收縮的方向相反。
此處，主動層115之中央和第一與第二外部電極131與132之兩末端部份之部位依從其長度方向對應，其中，相對最大的擴張與收縮發生其內，這成為產生雜訊之一個因素。
換言之，在本具體實施例中，為了降低噪音，陶瓷體110的兩末端表面上因主動層115的中央(CLA
)出現的變形率與下包覆層113出現的變形率之間的差異所形成的反曲點(PI)可在施加電壓時在其依從其厚度方向對應於或低於陶瓷體110的中央(CLC
)的高度形成。
此處，為了進一步降低噪音，主動層115之中央(CLA
)偏離陶瓷體110之中央(CLC
)的偏差比(B+C)/A滿足1.064(B+C)/A1.745。
另外，上包覆層112之厚度(D)對下包覆層113之厚度(B)的比率D/B可滿足0.021D/B0.421。
另外，下包覆層113之厚度(B)對陶瓷體110的厚度之1/2(A)的比率B/A可滿足0.220B/A1.522。
另外，主動層115的厚度之1/2(C)對下包覆層113之厚度(B)的比率C/B可滿足0.147C/B3.843。
第6圖表示根據本發明第三具體實施例之多層陶瓷電容器。
此處，由於陶瓷體110之介電層111、第一與第二內部電極112與122、上與下包覆層112與113、第一與第二外部電極131與132、以及第一與第二仿真電極123與124的結構與前述具體實施例類似，為了避免其之間的重複說明將省略其特定說明，以及將說明的僅是與先前具體實施例相比較經過改變的結構。
請參閱第6圖，本具體實施例之多層陶瓷電容器可進一步包括依從陶瓷體110之厚度方向在下包覆層113內形成之複數仿真圖案126。
仿真圖案126可包括分別從第一與第二外部電極131與132沿著陶瓷體110之長度方向朝內延伸之第一與第二仿真圖案126a與126b，藉以分別依從厚度方向以介於其之間的預定間距彼此相對。
此處，各別的第一與第二仿真圖案126a與126b可具有相同長度，並且依從陶瓷體110之長度方向在下包覆層113之中央依從厚度方向形成間隙。
當仿真圖案126復在下包覆層113內形成時，多層陶瓷電容器中產生的振動可有效避免轉移至印刷電路板，並可因此進一步降低噪音。
此處，下包覆層113內的仿真圖案126之總厚度可為大約下包覆層113的厚度的80%。
第7圖表示根據本發明第四具體實施例之多層陶瓷
電容器。
此處，由於陶瓷體110之介電層111、第一與第二內部電極112與122、上與下包覆層112與113、第一與第二外部電極131與132、以及第一與第二仿真電極123與124的結構與前述具體實施例類似，為了避免其之間的重複說明將省略其特定說明，以及將說明的僅是與先前具體實施例相比較經過改變的結構。
請參閱第7圖，本具體實施例之多層陶瓷電容器可進一步包括依從陶瓷體110之厚度方向在下包覆層113內形成之複數仿真圖案126。
仿真圖案126可包括依從厚度方向以預定間距形成之第一與第二仿真圖案126a與126b，而第一與第二仿真圖案126a與126b係分別從第一與第二外部電極131與132沿長度方向朝內延伸，從而分別以介於其之間的間隙彼此相對。
此處，各壓電構件127可在介於第一與第二仿真圖案126a與126b之間的間隙中形成，藉以在下包覆層113內將第一與第二仿真圖案126a與126b彼此連接。
壓電構件127可由具有比構成下包覆層113之介電層更高介電常數或更高壓電性的材料所製成，以及視需要可由與連接主動層115中第一或第二內部電極121或122與第一或第二仿真電極123或124之壓電構件126相同的材料所製成。
當仿真圖案126如上所述復在下包覆層113內形成時，多層陶瓷電容器中產生的振動可有效免於轉移至印刷電路板，並且從而進一步降低噪音。
另外，壓電構件127依從和第一與第二外部電極131
與132之頭部部位在長度方向之收縮相反的方向擴張，藉以抑制在第一與第二外部電極131與132之頭部部位所產生的振動，並且從而進一步降低噪音。
同時，整個下包覆層113可由具有比陶瓷體110之介電層111更高介電常數與更高壓電性的材料所製成，亦即與壓電構件127相同的材料，而非在第一與第二仿真圖案126a與126b之間形成壓電構件127。
根據本發明之發明性實施例及比較性實施例的多層陶瓷電容器製造如下。
首先，含有例如鈦酸鍶(BaTiO3
)粉末或諸如此類之粉末的漿料係於載體膜上塗佈並乾化以備製複數厚度為1.8μm之陶瓷生片。
接著，用於內部電極之含鎳導電膏係利用絲網或諸如此類在陶瓷生片上塗佈以形成內部電極。
陶瓷生片係以大約370層之數量予以層壓，而其上無內部電極形成之陶瓷生片係在其上有內部電極形成之陶瓷生片之下比之上有更多積層。此積層係在1000kgf/cm2
之壓力條件以85℃之均壓予以控制。
然後，陶瓷積層在完成擠壓之後係切割成個別晶片，以及切割出來的晶片接著在大氣壓力下以230℃之溫度脫脂(debindering)60個小時。
之後，所形成的晶片在低於Ni/NiO之平衡氧氣分壓之10-11
atm至10-10
atm之氧氣分壓的條件下，以還原大氣予以燒
製，以致內部電極未於1200℃氧化，並且接著施以外部電極形成處理、電鍍處理、以及諸如此類，藉以製造多層陶瓷電容器。
此處，燒製之後多層晶片電容器之晶片尺寸大約為1.64mm×0.88mm(L×W，1068大小)。此處，容差落在長度×寬度(L×W)為±0.1mm的範圍內，並且在滿足此範圍時，藉由實驗測量噪音。
上方第1表顯示多層陶瓷電容器100各別部份之尺寸資料，其測量基礎在於藉由掃描陶瓷體110之剖面所得到的影像，剖面係利用掃描電子顯微鏡(SEM)在依從多層電容器100之陶瓷體110之寬度方向(W)中央部位依從長度方向(L)與厚度方向(T)作劃切，如第5圖所示。
此處，陶瓷體110的總厚度之1/2係標示為A、下包覆層113之厚度係標示為B、主動層115的總厚度之1/2係標示為
C、以及上包覆層112之厚度係標示為D。
為了測量噪音，每個基底一個樣本(多層陶瓷電容器)係安裝在印刷電路板上用於測量噪音，同時樣本之上與下方向係彼此區分，並且接著印刷電路板係置於量測治具上。
另外，DC電壓與電壓變動係利用DC電源供應器及函數產生器予以施加於置於量測治具上之樣本的兩端。
另外，噪音係透過直接安裝在印刷電路板上的麥克風予以測量。
在上方第1表中，樣本38為具有包覆對稱結構之比較性實施例，其中，下包覆層113之厚度(B)等於上包覆層112之厚度(D)，而仿真電極123與124及壓電構件125係在主動層115中形成。
此處，樣本38之噪音值43.8Db為後述用於在其它比較性實施例與發明性實施例之間作比較所用的標準。
樣本45為對於其中，下包覆層113之厚度(B)等於上包覆層112之厚度(D)的包覆具有對稱結構之比較性實施例，以及仿真電極123與124係在主動層115中形成，但壓電構件125則否。可確認的是，噪音值與樣本38作比較有稍微下降到40.4dB，但仍屬較高值。
樣本1至3為用於本發明第一具體實施例之發明性實施例，其對於其中，下包覆層113之厚度(B)類似於上包覆層112之厚度(D)之包覆具有對稱結構，而仿真電極123與124和壓電構件125係在主動層115中形成。
此處，樣本1之噪音值為37.0dB，其相較於樣本38
與45下降到40dB或更低。
另外，可看出，當上與下包覆層112與113之厚度以相較於樣本1一樣的比率遞增，則樣本2與3之噪音值分別為34.1dB與31.8dB，其與樣本1作比較得以進一步降低。
樣本4至13為具有其中，上包覆層112之厚度大於下包覆層113之厚度(B)之結構的比較性實施例，以及包含於多層陶瓷電容器中之組件之間的尺寸關係偏離根據本發明具體實施例之數值範圍。
樣本16至34為具有根據本發明第二具體實施例其中，下包覆層113之厚度(B)大於上包覆層112之厚度之結構的發明性實施例；包含於多層陶瓷電容器之組件之間的尺寸關係滿足根據本發明具體實施例之所有數值範圍；以及仿真電極123與124和壓電構件125係在主動層115中形成。
當(B+C)/A值幾近1時，可表示主動層115之中央未顯著偏離陶瓷體110之中央。
在對於下包覆層113之厚度(B)等於或幾乎類似於上包覆層112之厚度(D)具有對稱結構之樣本1至3及38中，其(B+C)/A值為1或近似1。
另外，在(B+C)/A值大於1的情況下，可表示主動層115之中央朝上偏離陶瓷體110之中央。當(B+C)/A值小於1時，可表示主動層115之中央向下偏離陶瓷體110之中央。
另外，在其中，主動層115的中央偏離陶瓷體110之中央之偏差比，(B+C)/A值，滿足1.064(B+C)/A的樣本16至37中，可確認其噪音值顯著下降到低於30dB。
另外，其中，主動層115之中央偏離陶瓷體110之中央之偏差比，(B+C)/A值，低於1.064的樣本具有其中，主動層115之中央幾乎未偏離陶瓷體110之中央或主動層115之中央向下偏離陶瓷體110之中央的結構。
此處，可確認其中，(B+C)/A值低於1.064之樣本1至15具有30dB或更高之噪音值，其仍高於比較性實施例16至37。
同時，可確認的是，在其中，主動層115之中央偏離陶瓷體110之中央之偏差比，(B+C)/A值，高於1.745的樣本35至37中，噪音值顯著下降到30dB或更低，但對於目標電容其電容低，造成瑕疵性電容。
樣本35至37之電容實現率(亦即電容值對目標電容值的比率)中所標示的“NG”意指其中，電容對目標電容之數值在目標電容值設為100%時低於80%的瑕疵性電容。
因此，可看出，主動層115之中央偏離陶瓷體110之中央的偏差比之滿意數值範圍，即(B+C)/A值，為1.064(B+C)/A1.745。
樣本39與40為具有其中，下包覆層113之厚度(B)大於上包覆層112之厚度(D)之結構的比較性實施例，以及多層陶瓷電容器中包含之組件之間的數值關係滿足本發明之所有數值範圍但仿真電極123與124和壓電構件125未在主動層115中形成，並且可看出其噪音值為30dB或更高，其與樣本16至37比較仍偏高。
同時，可看出，在其中，噪音值降至30dB或更低之
發明性實施例的情況下，上包覆層112之厚度(D)對下包覆層113之厚度(B)的比率滿足D/B0.421。
然而，可看出，在其中，上包覆層112之厚度(D)對下包覆層113之厚度(B)之比率D/B高於0.421之比較性實施例(樣本1至15)的情況下，噪音值仍高。
尤甚者，D/B值為0.550偏離本發明數值範圍之樣本15具有其中，下包覆層113之厚度(B)大於上包覆層112之厚度(D)的結構，但其噪音為33.1 dB，以及噪音降低效果因而不大。
另外，在其中，上包覆層112之厚度(D)對下包覆層113之厚度(B)的比率D/B低於0.021之樣本35至37的情況下，下包覆層113之厚度(B)過度大於上包覆層112之厚度(D)，以及因而會發生破裂或剥層，並且電容對目標電容會低，其造成瑕疵性電容。
因此，可確認的是，上包覆層112之厚度(D)對下包覆層113之厚度(B)之比率之滿意之數值範圍D/B可為0.021D/B0.421。
另外，可看出的是，在噪音值降至30dB或更低之發明性實施例的情況下，下包覆層113之厚度(B)對陶瓷體110之厚度(A)的比率B/A、以及主動層115之厚度(C)對下包覆層113之厚度(B)的比率C/B分別滿足0.220B/A1.522及0.147C/B3.843。
然而，可看出的是，在其中，電容對目標電容低之樣本35至37的情況下，其造成瑕疵性電容，下包覆層113之厚度(B)對陶瓷體110之厚度(A)的比率B/A高於1.522以及主動層115之厚度(C)對下包覆層113之厚度(B)的比率C/B低於0.147。
尤甚者，可看出的是，B/A值為0.059且C/B值為16.465偏離本發明數值範圍之樣本14具有其中，下包覆層113之厚度(B)大於上包層112之厚度(D)的結構，但其噪音值為40.0dB，以及噪音降低效果因而小。
可確認的是，樣本41與42為根據本發明第三具體實施例之發明性實施例，其具有其中，仿真圖案126係在本發明第二具體實施例之下包覆層113中進一步形成的結構，以及其噪音值分別為23.5dB與21.4dB，並且與其中，仿真電極123與124和壓電構件125係在主動層115中形成之本發明第二具體實施例(樣本16至34)比較噪音降低效果優良。
可確認的是，樣本43與44為根據本發明第四具體實施例之發明性實施例，其具有其中，壓電構件127係在本發明第三具體實施例之下包覆層113之仿真圖案126中進一步形成的結構，以及其噪音值分別為20.1dB與18.3dB，並且與其中，仿真電極123與124和壓電構件125係在主動層115中形成以及僅仿真圖案在下包覆層113中形成之本發明第三具體實施例(樣本41與42)相比較噪音降低效果優良。
請參閱第8與9圖，根據本具體實施例用於多層陶瓷電容器100之安裝電路板200可包括其上水平安裝有多層陶瓷電容器之印刷電路板210；以及在印刷電路板210上彼此分離之第一與第二電極接墊221與222。
如上所述本發明第二具體實施例之多層陶瓷電容器100係應用在本具體實施例中，但本發明不侷限於此。當然，所
有本發明申請專利範圍內結構改變以及如本發明第一、第三、及第四具體實施例所述之多層陶瓷電容器亦可予以應用。
多層陶瓷電容器100可藉由焊料230與印刷電路板210電連接而下包覆層113係置於其下部位以及第一與第二外部電極131與132係分別置於第一與第二電極接墊221與222上並與之接觸。
若電壓係在如上所述多層陶瓷電容器100安裝於印刷電路板210上時予以施加，則會產生噪音。
此處，第一與第二電極接墊221與222可為用於判斷在多層陶瓷電容器100之第一與第二外部電極131與132和第一與第二電極接墊221與222之間作連接之焊料230之用量的指標，以及噪音位準可取決於焊料230之用量而予以控制。
請參閱第10圖，當具有不同極性之電壓施加至形成於多層陶瓷電容器100的兩末端部份之第一與第二外部電極131與132而多層陶瓷電容器100係安裝於印刷電路板210時，陶瓷體110因介電層111之逆壓電效應依從其厚度方向擴張與收縮，以及第一與第二外部電極131與132之兩末端因帕松效應依從其長度方向擴張與收縮，與陶瓷體110依從厚度方向擴張與收縮之方向相反。
此處，主動層115之中央依從長度方向對應於第一與第二外部電極131與132之兩末端部份之部位，其內出現相對最大的擴張與收縮，並且這成為導致噪音之一項因素。
當多層陶瓷電容器100依從長度方向之兩末端表面顯著擴張時，容許將焊料230之上部位推到外側之力量(①)因擴張
而產生，容許將焊料230之下部位推至外部電極之收縮力(②)因力量(①)而產生。
因此，施加電壓時，若陶瓷體110之兩末端表面因介於主動層115之中央(CLA
)出現之變形率與下包覆層113中出現之變形率之間的差異而在對應於或低於焊料230之高度形成反曲點，噪音可予以進一步降低。
此處，若依從長度方向對多層陶瓷電容器之邊際部份施加電場，第一與第二仿真電極123與124因帕松效應對於第一與第二外部電極131與132之頭部部位依從陶瓷體長度方向之收縮以相向的方向擴張。因此，此擴張藉由第一與第二外部電極131與132之收縮而抵消，並且在第一與第二外部電極131與132之頭部部位所產生的振動得以降低，以及結果是噪音可予以進一步降低。
另外，分別連接第一與第二內部電極121與122和第一與第二仿真電極123與124之壓電構件125對於第一與第二外部電極131與132之頭部部位依從長度方向之收縮以相反的方向擴張，並且此擴張係藉由第一與第二外部電極131與132之收縮予以抵消，從而降低在第一與第二外部電極131與132之頭部部位所產生的振動，以及結果是進一步降低噪音。
如上所述，根據本發明之具體實施例，連接內部電極和仿真電極之壓電構件係在主動層內形成，藉以抑制多層陶瓷電容器因壓電構件依從其長度方向擴張所產生的振動，並且因此由印刷電路板產生之噪音可予以顯著降低。
雖然已連結具體實施例表示並說明本發明，施加修
改與變化而不脫離如附加之申請專利範圍所界定之本發明之精神與範疇對於熟悉本技術之人士仍將顯而易知。
1‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
112‧‧‧上包覆層
113‧‧‧下包覆層
125‧‧‧壓電構件
131‧‧‧第一外部電極
132‧‧‧第二外部電極
ST
‧‧‧上部表面
SB
‧‧‧底部表面
Claims (15)
- 一種多層陶瓷電容器，其包含：陶瓷體，其內層壓有複數介電層；主動層，包含複數第一與第二內部電極，其經由該陶瓷體之兩末端表面交替曝露、並具有該介電層插置於其間，藉以形成電容；上與下包覆層，分別形成在該主動層之上與之下；第一與第二外部電極，包覆該陶瓷體之兩末端表面；複數第一與第二仿真電極，從該第一與第二外部電極沿長度方向朝內部延伸，藉以分別相對於該主動層內的該第一與第二內部電極；以及複數壓電構件，在該主動層內分別連接該第一內部電極與該第一仿真電極或該第二內部電極與該第二仿真電極，該等壓電構件具有高於該介電層之介電常數。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該等壓電構件係形成在該第一內部電極與該第一仿真電極之間及形成在該第二內部電極與該第二仿真電極之間。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該下包覆層厚於該上包覆層，以及其中，當該陶瓷體的總厚度之1/2標示為A、該下包覆層之厚度標示為B、該主動層的總厚度之1/2標示為C、以及該上包覆層之厚度標示為D時，該主動層之中央偏離該陶瓷體之中央的偏差比(B+C)/A滿足1.064(B+C)/A1.745。
- 如申請專利範圍第3項所述之多層陶瓷電容器，其中，該上包 覆層之厚度(D)對該下包覆層之厚度(B)的比率D/B滿足0.021D/B0.421。
- 如申請專利範圍第3項所述之多層陶瓷電容器，其中，該下包覆層之厚度(B)對該陶瓷體之厚度之1/2(A)的比率B/A滿足0.220B/A1.522。
- 如申請專利範圍第3項所述之多層陶瓷電容器，其中，該主動層之厚度之1/2(C)對該下包覆層之厚度(B)的比率C/B滿足0.147C/B3.843。
- 如申請專利範圍第3項所述之多層陶瓷電容器，其中，該下包覆層包括仿真圖案，該仿真圖案包含第一與第二仿真圖案，分別從該第一與第二外部電極沿該長度方向朝內延伸，藉以彼此相對。
- 如申請專利範圍第7項所述之多層陶瓷電容器，其中，該第一與第二仿真圖案具有相同的長度。
- 如申請專利範圍第7項所述之多層陶瓷電容器，復包含壓電構件，在該下包覆層內使該第一與第二仿真圖案彼此連接，該等壓電構件具有高於該下包覆層之該介電層的介電常數。
- 如申請專利範圍第7項所述之多層陶瓷電容器，其中，該下包覆層係由介電常數高於該陶瓷體之該介電層的材料所製成。
- 如申請專利範圍第3項所述之多層陶瓷電容器，其中，於施加電壓時，在該陶瓷體之兩末端表面形成的反曲點因該主動層的中央出現之變形率與該下包覆層出現之變形率之間的差異而在對應於或低於該陶瓷體之該厚度之中央形成。
- 一種電路板的安裝結構，該電路板具有多層陶瓷電容器安裝於 其上，該安裝結構包含：印刷電路板，具有第一與第二電極接墊形成於其上；以及多層陶瓷電容器，安裝在該印刷電路板上，其中，該多層陶瓷電容器包括：陶瓷體，具有複數介電層壓層於其中；主動層，包含複數第一與第二內部電極，其經由該陶瓷體之兩末端表面交替曝露、並具有該介電層插置於其間，藉以形成電容；上包覆層，在該主動層之上形成；下包覆層，在該主動層之下形成；第一與第二外部電極，在該陶瓷體之兩末端表面上形成、並與該第一與第二內部電極之曝露部位電連接且與該第一與第二電極接墊焊料連接；複數第一與第二仿真電極，從該第一與第二外電極沿長度方向朝內部延伸，藉以分別相對於該主動層內的該第一與第二內部電極；以及複數壓電構件，在該主動層內分別連接該第一內部電極與該第一仿真電極或該第二內部電極與該第二仿真電極，該等壓電構件具有高於該介電層之介電常數，以及其中，當該陶瓷體的總厚度之1/2標示為A、該下包覆層之厚度標示為B、該主動層的總厚度之1/2標示為C、和該上包覆層之厚度標示為D時，該主動層之中央偏離該陶瓷體之中央的偏差比(B+C)/A滿足1.064(B+C)/A1.745。
- 如申請專利範圍第12項所述之安裝結構，其中，該下包覆層包括仿真圖案，該仿真圖案包含第一與第二仿真圖案，分別從該第一與第二外部電極沿該長度方向朝內延伸，藉以彼此相對。
- 如申請專利範圍第13項所述之安裝結構，復包含壓電構件， 在該下包覆層內使該第一與第二仿真圖案彼此連接，該等壓電構件具有高於該下包覆層之該介電層的介電常數。
- 如申請專利範圍第12項所述之安裝結構，其中，於施加電壓時，在該陶瓷體之兩末端表面中形成之反曲點因該主動層之中央出現之變形率與該下包覆層中出現之變形率之間的差異而在對應於或低於該焊料之高度形成。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120136771A KR101376843B1 (ko) | 2012-11-29 | 2012-11-29 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201421502A TW201421502A (zh) | 2014-06-01 |
| TWI482184B true TWI482184B (zh) | 2015-04-21 |
Family
ID=50649258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102105701A TWI482184B (zh) | 2012-11-29 | 2013-02-19 | 多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8879235B2 (zh) |
| JP (1) | JP5886222B2 (zh) |
| KR (1) | KR101376843B1 (zh) |
| CN (1) | CN103854851B (zh) |
| TW (1) | TWI482184B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| KR102061502B1 (ko) * | 2013-03-19 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR101514558B1 (ko) * | 2013-10-28 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101630029B1 (ko) * | 2014-03-07 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
| KR102052768B1 (ko) * | 2014-12-15 | 2019-12-09 | 삼성전기주식회사 | 칩 전자 부품 및 칩 전자 부품의 실장 기판 |
| KR101762032B1 (ko) * | 2015-11-27 | 2017-07-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
| KR102029529B1 (ko) * | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835338A (en) * | 1995-10-03 | 1998-11-10 | Tdk Corporation | Multilayer ceramic capacitor |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210612A (ja) * | 1986-03-11 | 1987-09-16 | 株式会社村田製作所 | 積層コンデンサ |
| JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
| JPH0745469A (ja) * | 1993-07-27 | 1995-02-14 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JPH08130160A (ja) * | 1994-10-31 | 1996-05-21 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JPH09180956A (ja) * | 1995-10-03 | 1997-07-11 | Tdk Corp | 積層型セラミックコンデンサ |
| JP2002305127A (ja) * | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6829134B2 (en) * | 2002-07-09 | 2004-12-07 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing the same |
| US7016175B2 (en) * | 2002-10-03 | 2006-03-21 | Avx Corporation | Window via capacitor |
| JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
| JP4175284B2 (ja) * | 2004-04-13 | 2008-11-05 | 松下電器産業株式会社 | 積層セラミック電子部品の製造方法 |
| JP4086086B2 (ja) | 2004-12-24 | 2008-05-14 | 株式会社村田製作所 | 積層コンデンサおよびその実装構造 |
| EP1830372B1 (en) | 2004-12-24 | 2018-01-24 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and mounting structure of same |
| KR100674841B1 (ko) * | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| US7092236B2 (en) * | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| JP4807169B2 (ja) * | 2006-07-07 | 2011-11-02 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
| JP5293971B2 (ja) * | 2009-09-30 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
| KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
-
2012
- 2012-11-29 KR KR1020120136771A patent/KR101376843B1/ko active IP Right Grant
-
2013
- 2013-02-18 JP JP2013028681A patent/JP5886222B2/ja not_active Expired - Fee Related
- 2013-02-19 TW TW102105701A patent/TWI482184B/zh not_active IP Right Cessation
- 2013-02-19 US US13/770,962 patent/US8879235B2/en active Active
- 2013-03-04 CN CN201310067413.7A patent/CN103854851B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835338A (en) * | 1995-10-03 | 1998-11-10 | Tdk Corporation | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5886222B2 (ja) | 2016-03-16 |
| KR101376843B1 (ko) | 2014-03-20 |
| CN103854851A (zh) | 2014-06-11 |
| TW201421502A (zh) | 2014-06-01 |
| US8879235B2 (en) | 2014-11-04 |
| CN103854851B (zh) | 2017-05-24 |
| US20140144687A1 (en) | 2014-05-29 |
| JP2014107537A (ja) | 2014-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP5563111B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| TWI500056B (zh) | 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 | |
| TWI482184B (zh) | 多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構 | |
| US10242804B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| JP5676671B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| US9330844B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| JP6021016B2 (ja) | 積層セラミックキャパシタの実装基板 | |
| JP5718389B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| TWI488200B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 | |
| TW201430881A (zh) | 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |