KR101343091B1 - 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101343091B1
KR101343091B1 KR1020127004094A KR20127004094A KR101343091B1 KR 101343091 B1 KR101343091 B1 KR 101343091B1 KR 1020127004094 A KR1020127004094 A KR 1020127004094A KR 20127004094 A KR20127004094 A KR 20127004094A KR 101343091 B1 KR101343091 B1 KR 101343091B1
Authority
KR
South Korea
Prior art keywords
dielectric ceramic
ceramic capacitor
temperature
raw material
multilayer ceramic
Prior art date
Application number
KR1020127004094A
Other languages
English (en)
Other versions
KR20120032570A (ko
Inventor
마코토 마츠다
토모유키 나카무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120032570A publication Critical patent/KR20120032570A/ko
Application granted granted Critical
Publication of KR101343091B1 publication Critical patent/KR101343091B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

내부전극을 가지는 적층체를 포함하는 적층 세라믹 콘덴서를 제조하는데 있어, 내부전극이 박층화되어도, 적층체를 소결시키기 위한 소성 공정에 있어서, 전극 끊어짐이나 뭉침화 등의 상태 변화가 생기기 어렵게 한다.
유전체 세라믹 원료 분말을 포함하는 유전체 세라믹층(3)과 내부전극(4 및 5)을 포함하는 적층 세라믹 콘덴서(1)를 위한 적층체(2)의 소성 전의 상태인 것을 소성할 때, 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일로 열처리하도록 하는 동시에, 유전체 세라믹 원료 분말로서, BaTiO3계를 주성분으로 하고, 부성분으로서 R(R은 Sc 등), M(M은 Mn 등) 및 Mg를 함유하며, 주성분 100몰부에 대한 부성분의 함유 총량을 D몰부로 하고, 주성분을 부여하는 세라믹 원료 분말의 비표면적을 Em2/g로 할 때, D/E가 0.2~0.8인 것을 사용한다.

Description

적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서{PROCESS FOR PRODUCING MULTILAYERED CERAMIC CAPACITOR, AND MULTILAYERED CERAMIC CAPACITOR}
이 발명은 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서에 관한 것으로서, 특히 적층 세라믹 콘덴서의 제조방법에 있어서의 개량, 및 이 개량된 제조방법에 적합한 적층 세라믹 콘덴서에 있어서 사용되는 BaTiO3계 유전체 세라믹의 조성에 있어서의 개량에 관한 것이다.
적층 세라믹 콘덴서에 있어서, 그 소형화(박형화)를 도모하는데 있어서는, 유전체 세라믹층 뿐 아니라 내부전극에 대해서도 박층화를 도모하는 것이 유효하다. 그러나 내부전극의 박층화가 진행되면, 소성 전의 적층체를 소결시키기 위한 소성 공정의 결과, 전극 끊어짐이 생기기 쉬워진다. 이 전극 끊어짐을 억제할 수 있는 기술로서 예를 들면 이하의 것이 제안되어 있다.
일본국 공개특허공보 2008-226941호(특허문헌 1)에서는, 소성 공정에서의 승온 속도를 500℃/시~5000℃/시로 함으로써, 전극 끊어짐을 억제하여 전극 두께 0.8~1㎛를 실현하고 있다.
일본국 공개특허공보 2000-216042호(특허문헌 2)에서는, 소성시의 승온 과정에 있어서의 700℃~1100℃에서 승온 속도를 500℃/시 이상으로 하고, 1100℃이상에 있어서 분위기의 산소 분압을 10-8atm이하로 하며, 강온 과정에 있어서의 1100℃이하의 일부에 있어서 산소 분압을 10-8atm이상으로 함으로써, 크랙 등의 구조 결함을 억제하여, 얻어진 적층 세라믹 콘덴서의 신뢰성을 높이도록 하고 있다.
대한민국 공개특허공보 10-2006-0135249(특허문헌 3)에서는, 최고 온도보다 20℃ 낮은 온도까지 10℃/초의 승온 속도로 승온함으로써, 전극 끊어짐 억제와 승온시의 오버슛(승온시에 소망하는 소성 온도보다 더욱 높은 온도가 되는 것) 억제를 양립시키고 있다.
이상, 특허문헌 1~3의 어느 하나에 기재된 선행 기술에 있어서도, 승온 속도를 높게 하는 수단에 의해 내부전극의 박층화가 가능해지는 효과가 얻어지지만, 그 효과에는 한계가 있으며, 예를 들면 Ni를 도전 성분으로서 포함하는 내부전극을 포함하는 적층 세라믹 콘덴서에 있어서, 소성 후의 전극 두께로서 0.3㎛이하의 실현은 매우 곤란하다.
또한 비금속을 도전 성분으로서 사용한 내부전극을 포함하는 소성 전의 적층체를 소성하기 위한 분위기는, 예를 들면 N2/H2/H2O계이며, Ni/NiO 평형 산소 분압보다 환원측에서 제어할 필요가 있고, 이것은 설비나 재료 설계에 대한 제약이 된다.
또한 세라믹이 예를 들면 Li 등의 휘발 성분을 포함할 경우, 소성시에 있어서 이 휘발 성분은 비산하기 쉽다. 그리고, 소성될 소성 전의 적층체의 사이즈, 즉 칩 사이즈나 소성로에의 차지량에 의해 휘발 성분의 잔류량이 편차가 생기기 쉽지만, 이 잔류량 편차를 억제하는 것은 곤란하다.
한편, 적층 세라믹 콘덴서의 소형화(박형화)와 동시에 대용량화가 진행되고, 유전체 세라믹층에 대해서는 그 두께가 0.5㎛이하가 되고 있다. 이러한 유전체 세라믹층의 박층화에 대응하기 위해서는, 유전체 세라믹층을 구성하는 유전체 세라믹의 그레인의 미소화(微小化)가 필요하다. 그 때문에 유전체 세라믹 원료 분말도 미립화할 필요가 있다.
그러나 유전체 세라믹 원료 분말을, 예를 들면 수nm 레벨로까지 미립화하면, 소성시에 입성장하기 쉽고, 그 결과, 고온 부하 조건하에서의 적층 세라믹 콘덴서의 수명 특성이 떨어진다는 문제를 초래하는 경우가 있다.
일본국 공개특허공보 2008-226941호 일본국 공개특허공보 2000-216042호 대한민국 공개특허공보 10-2006-0135249
그리하여, 이 발명의 목적은 상술한 바와 같은 문제를 해결할 수 있는 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서를 제공하고자 하는 것이다.
이 발명은 유전체 세라믹 원료 분말을 포함하면서 적층된 복수의 유전체 세라믹층과 유전체 세라믹층간의 특정 계면을 따라 형성되는 내부전극을 포함하는 소성 전의 적층체를 제작하는 공정과, 소성 전의 적층체를 소결시키기 위해, 소성 전의 적층체를 열처리하는 소성 공정을 포함하는 적층 세라믹 콘덴서의 제조방법에 우선 적합한 것으로서, 상술한 기술적 과제를 해결하기 위해 다음과 같은 구성을 포함하는 것을 특징으로 하고 있다.
즉, 이 발명에서는, 상기 소성 공정에 있어서, 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일이 채용된다. 그리고, 상기 유전체 세라믹 원료 분말의 조성 및 성상에 관하여, 이러한 고속 승온에 적합한 것으로 하기 위해 이하와 같은 구성이 채용된다.
유전체 세라믹 원료 분말은 ABO3(A는 Ba를 반드시 포함하고, 또한 Ca 및 Sr의 적어도 한쪽을 포함하는 경우가 있다. B는 Ti를 반드시 포함하고, 또한 Zr 및 Hf의 적어도 한쪽을 포함하는 경우가 있다.)을 주성분으로 하고, 부성분으로서 R(R은 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), M(M은 Mn, Cr, Co 및 Fe로부터 선택되는 적어도 1종) 및 Mg를 함유한다. 그리고, 주성분 100몰부에 대한 부성분의 함유 총량을 D몰부로 하고, 주성분을 부여하는 세라믹 원료 분말의 비표면적을 Em2/g으로 할 때 D/E가 0.2~0.8이다.
이 발명에 따른 적층 세라믹 콘덴서의 제조방법에 있어서, 상기 소성 공정은, 바람직하게는 실온에서 최고 온도까지의 평균 승온 속도를 100℃/초 이상으로 하는 온도 프로파일로 실시된다.
이 발명은 또한 적층된 복수의 유전체 세라믹층, 및 유전체 세라믹층간의 특정 계면을 따라 형성된 복수의 내부전극으로 구성되는 적층체와, 적층체의 외표면상의 서로 다른 위치에 형성되면서, 내부전극의 특정한 것에 전기적으로 접속되는 복수의 외부전극을 포함하는 적층 세라믹 콘덴서에도 적합하다.
이 발명에 따른 적층 세라믹 콘덴서는 유전체 세라믹층을 구성하는 유전체 세라믹이 ABO3(A는 Ba를 반드시 포함하고, 또한 Ca 및 Sr의 적어도 한쪽을 포함하는 경우가 있다. B는 Ti를 반드시 포함하고, 또한 Zr 및 Hf의 적어도 한쪽을 포함하는 경우가 있다.)을 주성분으로 하고, 부성분으로서 R(R은 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), M(M은 Mn, Cr, Co 및 Fe로부터 선택되는 적어도 1종) 및 Mg를 함유하는 동시에, 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 지름이 100nm이하인 것을 특징으로 하고 있다.
이 발명에 따른 적층 세라믹 콘덴서에 있어서, 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 지름은 50nm이하인 것이 바람직하다.
이 발명에 따른 적층 세라믹 콘덴서의 제조방법에 의하면, 유전체 세라믹층에 있어서, 세라믹의 입성장을 억제하는 작용을 가지는 상기 부성분 원소가 포함되어 있고, 또한 소성 공정에 있어서, 단시간에 소결이 완료되기 때문에, 유전체 세라믹층에 있어서, 상기 부성분 원소의 편석의 발생을 최대한 막아, 이들을 균일하게 존재시킬 수 있다. 그러므로, 소성시에 있어서의 입성장이 생기기 어려워져, 얻어진 유전체 세라믹층을 구성하는 세라믹이 미소 그레인으로 구성되는 것으로 할 수 있다.
이러한 점 때문에, 적층 세라믹 콘덴서에 있어서 유전체 세라믹층이 박층화되어도, 고온 부하 시험에 있어서의 수명 특성을 양호한 것으로 할 수 있다. 또한 유전체 세라믹층이 부여하는 특성을 안정시킬 수 있다. 또한 부성분 원소의 첨가량이 비교적 적어도 부성분 원소에 의한 효과를 충분히 발휘시킬 수 있다.
또한 이 발명에 의하면, 내부전극에 있어서, 소성 공정에서의 열처리 중의 전극 끊어짐이나 뭉침화 등의 상태 변화가 억제되고, 내부전극의 커버리지를 높게 유지하면서, 내부전극의 박층화를 진행시킬 수 있어, 적층 세라믹 콘덴서의 소형화와 동시에 대용량화에 기여한다.
또한 내부전극의 박층화 및 고커버리지화는 내부전극의 수축 억제의 결과 초래된 것이기 때문에, 내부전극의 단부에 있어서의 보이드나 틈 등의 발생도 동시에 억제할 수 있다. 따라서, 열처리 후의 적층체의 씰성이 향상하여, 적층 세라믹 전자부품으로서의 내환경 신뢰성도 향상시킬 수 있다.
또한 상기와 같이 내부전극의 수축이 억제되기 때문에, 내부전극이 적층체의 소정의 면에 인출되는 경우, 내부전극의 인출 단부에서의 움푹 들어간 정도가 매우 작아진다. 또한 소성 공정에 있어서, 단시간에 소결이 완료되기 때문에, 유전체 세라믹층을 구성하는 세라믹의 첨가 성분에 의한 유리 상(相)의 표면에의 이동 및 석출이 거의 발생하지 않는다. 따라서, 내부전극에 전기적으로 접속되는 외부전극을 형성하는데 있어, 내부전극의 인출 단부를 노출시키기 위한 공정을 생략할 수 있다.
또한 유전체 세라믹층을 구성하는 유전체 세라믹이 Li, B, Pb 등의 휘발 성분(소결 조제)을 함유하는 경우에도, 소성 공정에 있어서 단시간에 소결이 완료되기 때문에, 그들 휘발 성분의 소성 공정에 있어서의 열처리에 의한 비산이 억제된다. 그 결과, 이들 휘발 성분의 잔류량이 적층체의 사이즈나 소성로에의 차지량이 바뀜으로써 변동하는 것을 억제할 수 있다.
또한 Ni 등의 비금속을 도전 성분으로서 포함하는 내부전극을 포함하는 적층 세라믹 콘덴서에 있어서는, 종래 열처리 공정에 있어서, 내부전극 산화 억제와 세라믹 환원 억제를 양립시키기 위해, 분위기 중의 산소 분압을 비금속의 평형 산소 분압 근방으로 정밀하게 제어할 필요가 있어, 소성로의 설계를 번잡한 것으로 하고 있었다. 이에 대하여, 이 발명에 의하면, 소성 공정에 있어서 승온 속도가 높고, 열처리(세라믹 소결 수축) 시간을 짧게 할 수 있기 때문에, 비금속의 평형 산소 분압보다 산화측의 분위기에서도, 거의 산화시키지 않고 열처리를 행할 수 있다. 그러므로, 유전체 세라믹이 환원되기 어렵고, 또한 재산화 처리할 필요도 없어 높은 신뢰성으로 적층 세라믹 콘덴서를 제조할 수 있다.
도 1은 이 발명의 한 실시형태에 의한 제조방법에 의해 제조되는 적층 세라믹 콘덴서를 도해적으로 나타내는 단면도이다.
도 2는 실험예에 있어서 제작한 적층 세라믹 콘덴서에 포함하는 유전체 세라믹층을 구성하는 유전체 세라믹에 있어서의 부성분의 분산 상태를 평가하기 위해 구해진, 파장 분산형 X선 마이크로 애널라이저(WDX)에서의 Mn 원소의 매핑 분석상을 나타낸 것으로, (1)은 시료 10에 대한 것, (2)는 시료 11에 대한 것이다.
도 1을 참조하여 이 발명이 적용되는 적층 세라믹 콘덴서(1)의 구조에 대하여 설명한다.
적층 세라믹 콘덴서(1)는 부품 본체로서의 적층체(2)를 포함하고 있다. 적층체(2)는 적층된 복수의 유전체 세라믹층(3)과 유전체 세라믹층(3)간의 특정 계면을 따라 형성되는 복수의 내부전극(4 및 5)을 포함하고 있다. 적층체(2)의 한쪽 및 다른쪽 단면(6 및 7)에는, 각각 복수의 내부전극(4 및 5)의 각 단부가 노출되어 있고, 이들 내부전극(4)의 각 단부 및 내부전극(5)의 각 단부를 각각 서로 전기적으로 접속하도록 외부전극(8 및 9)이 형성되어 있다.
이러한 적층 세라믹 콘덴서(1)를 제조하는데 있어서는, 우선 내부전극(4 및 5)이 인쇄된 세라믹 그린시트를 적층한다는 주지의 방법에 의해, 적층체(2)의 소성 전의 상태의 것이 제작된다. 이어서, 소성 전의 적층체를 소결시키기 위해 소성 공정이 실시된다. 이어서, 소결된 적층체(2)의 단면(6 및 7)상에 각각 외부전극(8 및 9)이 형성되어, 적층 세라믹 콘덴서(1)가 완성된다.
이 발명에서는 상술한 적층체(2)에 포함하는 유전체 세라믹층(3)이 될 세라믹 그린시트에 포함되는 유전체 세라믹 원료 분말로서, 다음과 같은 조성 및 성상을 가지는 것이 사용된다.
즉, 유전체 세라믹 원료 분말은 ABO3(A는 Ba를 반드시 포함하고, 또한 Ca 및 Sr의 적어도 한쪽을 포함하는 경우가 있다. B는 Ti를 반드시 포함하고, 또한 Zr 및 Hf의 적어도 한쪽을 포함하는 경우가 있다.)을 주성분으로 하고, 부성분으로서 R(R은 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), M(M은 Mn, Cr, Co 및 Fe로부터 선택되는 적어도 1종) 및 Mg를 함유한다. 그리고, 이 유전체 세라믹 원료 분말에 있어서, 주성분 100몰부에 대한 부성분의 함유 총량을 D몰부로 하고, 주성분을 부여하는 세라믹 원료 분말의 비표면적을 Em2/g으로 할 때 D/E는 0.2~0.8이다.
또한 상술한 소성 공정에 있어서, 이 발명에서는 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일이 적용된 열처리 공정이 실시된다. 바람직하게는 상기 온도 프로파일은 100℃/초 이상이 된다.
상술한 열처리 공정 전에 소성 전의 적층체는 탈지 처리되는 것이 바람직하다.
또한 열처리 공정에 있어서, 상술한 최고 온도 도달 후 이 온도를 유지하지 않고 즉시 냉각되는 것이 바람직하다.
상술과 같은 조성 및 성상을 가지는 유전체 세라믹 원료 분말을 사용하면서, 상기와 같은 높은 승온 속도를 적용하여, 적층 세라믹 콘덴서(1)를 제조했을 때, 유전체 세라믹층(3)을 구성하는 유전체 세라믹의 평균 그레인 지름을 100nm이하, 바람직하게는 50nm이하와 같이 미소화할 수 있다.
또한 도시한 적층 세라믹 콘덴서(1)는 2개의 외부단자(8 및 9)를 포함하는 2단자형의 것이었는데, 다단자형의 적층 세라믹 전자부품에도 적용할 수 있다.
이하에 이 발명에 의한 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.
(A)주성분용 세라믹 분말의 제작
우선, 티탄산바륨 분말 및 티탄산바륨칼슘 분말을 준비하였다. 티탄산바륨 분말에 대해서는 BaCO3 분말과 TiO2 분말을, 또한 티탄산바륨칼슘 분말에 대해서는 BaCO3 분말과 CaCO3 분말과 TiO2 분말을 각각 소정량 칭량한 후, 볼밀에 의해 42시간 혼합하고, 열처리를 행하여, 고상(固相) 반응에 의해 BaTiO3(이하, "BT") 분말 및 (Ba0.90Ca0.10)TiO3(이하, "BCT") 분말을 얻었다.
여기서, BT 분말 및 BCT 분말의 각각에 대하여, 표 1에 나타내는 바와 같은 목적으로 하는 입경 및 비표면적(SSA)을 가지는 것을 제작하였다. 또한 입경은 SEM 관찰상을 구형(球形) 환산한 경우의 평균 입경이며, SSA에 대해서는 질소 흡착법을 사용한 멀티소브(multisorb) 장치로 측정한 것이다.
(B)유전체 세라믹 원료 분말의 제작
표 1에 나타낸 시료 1~17을 얻기 위해, 상기와 같이 하여 얻어진 BT 분말 및 BCT 분말의 각각에 MgO, MnO, Dy2O3 및 SiO2의 각 분말을 이하와 같이 배합하였다.
·시료 1, 2 및 7~9: 100BT(또는 BCT)-1.0Dy-1.0Mg-0.3Mn-1.0Si
·시료 3~6: 100BT(또는 BCT)-10Dy-10Mg-3Mn-1.0Si
·시료 10~13, 16 및 17: 100BT(또는 BCT)-2.5Dy-2.5Mg-0.8Mn-1.0Si
·시료 14: 100BT-3.0Dy-1.1Mg-0.8Mn-1.1Si
·시료 15: 100BT-7.4Dy-2.7Mg-2.0Mn-1.1Si
다음으로, 이들 배합물을 볼밀에 의해 5시간 혼합하였다. 이어서, 건조 및 건식 분쇄를 행하여 유전체 세라믹 원료 분말을 얻었다.
(C)적층 세라믹 콘덴서의 제작
상기 유전체 세라믹 원료 분말에 폴리비닐부티랄계 바인더 및 에탄올을 첨가하고, 볼밀에 의해 5시간 습식 혼합하여 세라믹 슬러리를 제작하였다.
다음으로, 이 세라믹 슬러리를 다이 코터에 의해 시트상으로 성형하여 세라믹 그린시트를 얻었다.
다음으로, 상기 세라믹 그린시트상에 Ni를 주성분으로 하는 도전성 페이스트를 스크린 인쇄하여, 내부전극이 될 도전성 페이스트막을 형성하였다.
또한 상기 세라믹 그린시트의 주면상에서 도전성 페이스트막이 있는 영역과 없는 영역 사이에서 생길 수 있는 단차 해소를 위한 대책으로서, 상기 세라믹 슬러리와 같은 조성을 가지는 유전체 페이스트막을, 도전성 페이스트막의 동등한 두께로 도전성 페이스트막이 없는 영역에 형성하였다.
다음으로, 도전성 페이스트막 및 유전체 페이스트막이 형성된 세라믹 그린시트를 도전성 페이스트막이 인출되어 있는 측이 서로 어긋나도록 1층씩 적층하여, 유효층이 5층이 되는 소성 전의 적층체를 얻었다.
다음으로, 소성 전의 적층체를 N2 분위기 중에서 300℃의 온도로 가열하고, 바인더를 연소시킨 후, N2 분위기 중에서 700℃의 온도로 다시 바인더를 연소시켰다.
그 후, 종래의 소성방법에 따라, 산소 분압 10-10MPa의 H2-N2-H2O 가스로 이루어지는 환원성 분위기 중에서, 표 1의 승온 속도로 승온하는 열처리를 실시하여 소결한 적층체를 얻었다. 여기서, 승온 속도에 따라, 소성 공정에서의 최고 온도 및 이 최고 온도에서의 유지 시간 조건을 이하와 같이 설정하였다.
·승온 속도가 50℃/분인 경우: 최고 온도 1200℃에서 5분간 유지
·승온 속도가 40~200℃/초인 경우: 최고 온도 1400℃에서 유지 없음
다음으로, 소결한 적층체의 양 단면에 B2O3-Li2O-SiO2-BaO 유리 프릿을 함유하는 Cu 페이스트를 도포하고, N2 분위기 중에 있어서 800℃의 온도로 베이킹하고, 내부전극과 전기적으로 접속된 외부전극을 형성하여, 시료가 되는 적층 세라믹 콘덴서를 얻었다.
이렇게 하여 얻어진 적층 세라믹 콘덴서의 외형 치수는 폭 0.5mm, 길이 1.0mm이며, 유전체 세라믹층의 1층당의 대향전극 면적은 0.3mm2였다. 또한 유전체 세라믹층의 두께는 0.3㎛이며, 내부전극의 두께는 0.3㎛였다.
(D)평가
표 1에 나타내는 바와 같이 그레인 지름, 입성장도 및 고온 부하 수명 시험에서의 불량 수를 평가하였다.
그레인 지름의 측정은 각 시료에 따른 적층 세라믹 콘덴서를 파단하여, 1000℃의 온도에서 서멀 에칭하고, 파단면을 주사형 현미경을 사용하여 관찰함으로써 행하였다. 즉, 이 관찰상에 대하여 화상 해석을 행하고, 원 상당 지름(equivalent circle diameters)을 그레인 지름으로 하였다. 측정 그레인 개수를 300개로 하고, 그 평균값을 구하여 표 1에 나타낸 "그레인 지름"으로 하였다.
입성장도는 "입성장도"="소성 후의 평균 그레인 지름"/"주성분용 세라믹 분말의 입경"의 식에 의해 산출하였다.
고온 부하 수명 시험에서의 불량 수를 구하기 위해, 온도 85℃에서, 두께 0.3㎛의 유전체 세라믹층에 대하여, DC4V를 인가하고, 각 시료에 따른 적층 세라믹 콘덴서의 절연 저항의 경시 변화를 측정하는 고온 부하 수명 시험을 실시하였다. 여기서, 고온 부하 수명 시험을 각각 100개의 시료에 대하여 실시하고, 2000시간 경과할 때까지 절연 저항값이 100kΩ이하가 된 시료를 불량으로 판정하였다.
Figure 112012012491914-pct00001
표 1로부터 다음의 것을 알 수 있다.
승온 속도가 50℃/분인 시료 1, 3, 5, 7, 8, 10 및 12에서는 입성장하여 그레인 지름이 200nm를 크게 넘고 있다. 그리고, 이와 같이 그레인 지름이 커진 것은 고온 부하 수명 시험의 불량 개수도 많다.
한편, 승온 속도가 40℃/초 이상인 시료 2, 4, 6, 9, 11 및 13~17 중 D/E가 0.2 미만인 시료 2, 9 및 14에 대해서도, 입성장하여 그레인 지름이 100nm를 넘고 있다. 그리고, 이와 같이 그레인 지름이 커진 것은 고온 부하 수명 시험의 불량 개수도 많다.
이들에 대하여 승온 속도가 40℃/초 이상이며, D/E가 0.2~0.8인 시료 4, 6, 11, 13 및 15~17에서는, 그레인 지름이 100nm이하로 작게 억제되고, 고온 부하 수명 시험의 불량 개수도 0이다. 특히, 이들 시료 4, 6, 11, 13 및 15~17 중 승온 속도가 100℃/초 이상인 시료 4, 6, 11, 13, 15 및 17에서는 그레인 지름이 50nm이하로 보다 작게 억제되어 있다.
또한 예를 들면 시료 11, 16 및 17의 사이에서 비교하면, 시료 11에서는 승온 속도가 200℃/초, 시료 16에서는 승온 속도가 40℃/초, 시료 17에서는 승온 속도가 100℃/초와 같이 승온 속도만 다르다. 그 결과, 승온 속도가 보다 높아지는 시료 16, 17, 11의 순으로 그레인 지름이 55nm, 50nm, 45nm와 같이 보다 작아져 있다.
또한 표 1에는 D/E가 0.8을 넘는 시료가 나타나 있지 않은데, D/E가 0.8을 넘으면, 소성 공정에 있어서 승온 속도를 가령 40℃/초 이상, 또한 100℃/이상과 같이 고속 승온으로 소성했다고 해도, 부성분의 편석이 생겨 고온 부하 수명 시험에 있어서의 수명 특성이 나빠지는 것이 확인되고 있다.
도 2에는 이 실험예에 있어서 제작한 적층 세라믹 콘덴서에 포함하는 유전체 세라믹층을 구성하는 유전체 세라믹에 있어서의 부성분의 분산 상태를 평가하기 위해 구해진, 파장 분산형 X선 마이크로 애널라이저(WDX)에서의 Mn 원소의 매핑 분석상이 나타나 있다. 도 2에 있어서 (1)은 시료 10에 대한 것, (2)는 시료 11에 대한 것이다.
또한 도 2는 풀 컬러 표시가 아니기 때문에, Mn 원소의 매핑 분석을 정확하게 표시하는 것은 아니지만, 흑백 표시에 있어서, 농담(濃淡)의 콘트라스트가 강한 쪽이 Mn 원소의 편석이 보다 강하게 생겼다고 판정할 수 있다.
시료 10과 시료 11은 소성 공정에서의 승온 속도, 최고 온도 및 유지 시간이라는 소성 조건이 서로 다르다. 200℃/초라고 하는 높은 승온 속도가 채용된 시료 11에서는, 도 2의 (2)에 나타내는 바와 같이, 부성분으로서의 Mn 원소의 편석이 그다지 없고, 세라믹 입자에 거의 균일하게 분산되어 있다. 이것이 입성장의 억제 효과를 높이고 있는 것으로 생각된다. 이에 대하여, 50℃/분이라고 하는 낮은 승온 속도가 채용된 시료 10에서는, 도 2의 (1)에 나타내는 바와 같이 Mn 원소의 편석이 강하게 생기고 있다.
또한 상기 실험예에서는, 유전체 세라믹 원료 분말에 있어서, 부성분 원소 R로서 Dy를 사용하고, 부성분 원소 M으로서 Mn을 사용했지만, 부성분 원소 R로서 Dy 이외의 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Ho, Er, Tm, Yb 및 Lu의 어느 하나를 사용한 경우에도, 혹은 부성분 원소 M으로서 Mn 이외의 Cr, Co 및 Fe의 어느 하나를 사용한 경우에도 동일한 결과가 얻어지는 것을 확인하고 있다.
1: 적층 세라믹 콘덴서 2: 적층체
3: 유전체 세라믹층 4, 5: 내부전극

Claims (4)

  1. 유전체 세라믹 원료 분말을 포함하면서 적층된 복수의 유전체 세라믹층과 상기 유전체 세라믹층간의 특정 계면을 따라 형성되는 내부전극을 포함하는 소성 전의 적층체를 제작하는 공정과,
    상기 소성 전의 적층체를 소결시키기 위해, 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일로 상기 소성 전의 적층체를 열처리하는 소성 공정을 포함하고,
    상기 유전체 세라믹 원료 분말은 ABO3(A는 Ba를 반드시 포함하고, 또한 Ca 및 Sr의 적어도 한쪽을 포함하는 경우가 있다. B는 Ti를 반드시 포함하고, 또한 Zr 및 Hf의 적어도 한쪽을 포함하는 경우가 있다.)을 주성분으로 하고, 부성분으로서 R(R은 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), M(M은 Mn, Cr, Co 및 Fe로부터 선택되는 적어도 1종) 및 Mg를 함유하며, 상기 주성분 100몰부에 대한 상기 부성분의 함유 총량을 D몰부로 하고, 상기 주성분을 부여하는 세라믹 원료 분말의 비표면적을 Em2/g로 할 때, D/E가 0.2~0.8인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조방법.
  2. 제1항에 있어서,
    상기 소성 공정은 실온에서 최고 온도까지의 평균 승온 속도를 100℃/초 이상으로 하는 온도 프로파일로 실시되는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조방법.
  3. 적층된 복수의 유전체 세라믹층, 및 상기 유전체 세라믹층간의 특정 계면을 따라 형성된 복수의 내부전극으로 구성되는 적층체와,
    상기 적층체의 외표면상의 서로 다른 위치에 형성되면서, 상기 내부전극의 특정한 것에 전기적으로 접속되는 복수의 외부전극을 포함하고,
    상기 유전체 세라믹층을 구성하는 유전체 세라믹은 ABO3(A는 Ba를 반드시 포함하고, 또한 Ca 및 Sr의 적어도 한쪽을 포함하는 경우가 있다. B는 Ti를 반드시 포함하고, 또한 Zr 및 Hf의 적어도 한쪽을 포함하는 경우가 있다.)을 주성분으로 하고, 부성분으로서 R(R은 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), M(M은 Mn, Cr, Co 및 Fe로부터 선택되는 적어도 1종) 및 Mg를 함유하며,
    상기 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 지름이 100nm이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제3항에 있어서,
    상기 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 지름이 50nm이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020127004094A 2009-08-27 2010-07-21 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 KR101343091B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-196346 2009-08-27
JP2009196346 2009-08-27
PCT/JP2010/062213 WO2011024582A1 (ja) 2009-08-27 2010-07-21 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20120032570A KR20120032570A (ko) 2012-04-05
KR101343091B1 true KR101343091B1 (ko) 2013-12-20

Family

ID=43627692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004094A KR101343091B1 (ko) 2009-08-27 2010-07-21 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서

Country Status (5)

Country Link
US (2) US8609564B2 (ko)
JP (1) JP5316642B2 (ko)
KR (1) KR101343091B1 (ko)
CN (1) CN102483993B (ko)
WO (1) WO2011024582A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080549A (ko) 2020-12-07 2022-06-14 한국과학기술원 유전체 세라믹, 이의 제조 방법, 및 이를 포함하는 적층형 전자 부품

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5397553B2 (ja) * 2010-11-24 2014-01-22 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5751259B2 (ja) 2011-01-21 2015-07-22 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101548771B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
CN103534223A (zh) * 2011-08-11 2014-01-22 株式会社村田制作所 电介质陶瓷、层叠陶瓷电子部件、层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP5565528B2 (ja) 2011-08-23 2014-08-06 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
WO2013039045A1 (ja) * 2011-09-12 2013-03-21 株式会社村田製作所 積層セラミックコンデンサ
KR101548785B1 (ko) * 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
JP5556854B2 (ja) * 2012-06-12 2014-07-23 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101912266B1 (ko) * 2012-07-20 2018-10-29 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101922867B1 (ko) * 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101376824B1 (ko) * 2012-11-06 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101452057B1 (ko) 2012-12-04 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015126219A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
JP2015126220A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
US10912513B2 (en) * 2016-05-26 2021-02-09 Wearsense Llc Pressure and vacuum sensors, systems, and associated methods with a plurality of layers of a dielectric material
US11289272B2 (en) * 2018-03-27 2022-03-29 Tdk Corporation Multilayer ceramic electronic component
KR102115955B1 (ko) 2018-09-03 2020-05-27 삼성전기주식회사 적층 세라믹 전자부품
CN115172048B (zh) * 2022-08-09 2024-01-16 安徽大学 一种无铅钛酸钡基x9r型陶瓷电容器材料及其制备方法
WO2024070416A1 (ja) * 2022-09-26 2024-04-04 太陽誘電株式会社 セラミック電子部品、およびセラミック電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163273A (ja) * 1997-12-01 1999-06-18 Tokyo Ohka Kogyo Co Ltd 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
JP4803854B2 (ja) 1999-01-27 2011-10-26 Tdk株式会社 積層型セラミックコンデンサの製造方法
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
KR100741835B1 (ko) 2005-06-24 2007-07-24 삼성전기주식회사 적층형 칩의 고속 승온 소성 방법
US7883905B2 (en) 2005-07-29 2011-02-08 Tdk Corporation Process for producing a BST thin-film capacitor having increased capacity density and reduced leakage current density
CN101346784B (zh) * 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
JP2008226941A (ja) 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP5409443B2 (ja) * 2010-03-03 2014-02-05 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063040A (ja) * 2005-08-29 2007-03-15 Tdk Corp 誘電体磁器組成物の製造方法、および電子部品
JP2007180316A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 電極インク、内部電極用シートおよびそれを用いた積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080549A (ko) 2020-12-07 2022-06-14 한국과학기술원 유전체 세라믹, 이의 제조 방법, 및 이를 포함하는 적층형 전자 부품

Also Published As

Publication number Publication date
CN102483993B (zh) 2014-07-09
US20140043725A1 (en) 2014-02-13
US8609564B2 (en) 2013-12-17
KR20120032570A (ko) 2012-04-05
JPWO2011024582A1 (ja) 2013-01-24
WO2011024582A1 (ja) 2011-03-03
JP5316642B2 (ja) 2013-10-16
US20120147518A1 (en) 2012-06-14
CN102483993A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR101343091B1 (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
KR101836194B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US9183986B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP4626892B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP5146852B2 (ja) 積層セラミックコンデンサ
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
KR101341404B1 (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP2018107413A (ja) 積層セラミック電子部品
KR101575614B1 (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
JP4920520B2 (ja) 誘電体磁器、その製造方法及びそれを用いた積層セラミックコンデンサ
WO2010013414A1 (ja) 積層セラミックコンデンサ
JP5434407B2 (ja) セラミック電子部品およびその製造方法
US10618846B2 (en) Dielectric porcelain composition, multilayer ceramic capacitor, and method for producing multilayer ceramic capacitor
KR20160073121A (ko) 저온 소성 유전체 조성물 및 적층 세라믹 커패시터
JP5685931B2 (ja) 積層セラミックコンデンサ
US9922766B2 (en) Ceramic electronic component
JPWO2013022064A1 (ja) 誘電体セラミック、積層セラミック電子部品、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR100859264B1 (ko) 유전체 세라믹 및 적층 세라믹 커패시터
US10141113B2 (en) Ceramic electronic component
US9570235B2 (en) Multilayer ceramic capacitor
WO2014167754A1 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP2008247657A (ja) 誘電体磁器組成物および電子部品
JP2013211398A (ja) 積層セラミックコンデンサ
KR20070098567A (ko) 적층형 전자 부품 및 그 제조 방법
JPWO2009098918A1 (ja) 誘電体セラミック及び積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 5