JP2002110444A - 導電性ペーストおよび積層セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、焼付け形成時に亀裂が生じず、か
つ焼結密度が高い端子電極を形成し得る、Ｃｕを導電成
分とする導電性ペースト、およびこのような端子電極を
備える積層セラミック電子部品を提供することにある。 【解決手段】 本発明の導電性ペーストは、導電成分
と、ガラスフリットと、を含有し、導電成分は、平均粒
径が０．５〜１．０μｍ、かつ粉末Ｘ線回折から求めら
れる結晶子径が４５ｎｍ以上であるＣｕ粉末を９０重量
％以上含有することを特徴とする。また、本発明の積層
セラミック電子部品は、複数のセラミック層が積層され
てなるセラミック積層体と、それぞれの端縁がセラミッ
ク層の何れかの端面に露出するようにセラミック層間に
形成された複数の内部電極と、露出した内部電極に電気
的に接続されるように設けられた端子電極とを備え、端
子電極は、本発明の導電性ペーストを用いて形成されて
いることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、導電性ペーストお
よびこれを用いて端子電極を形成した積層セラミック電
子部品に関するもので、特に内部電極を備える積層セラ
ミック電子部品の端子電極形成用導電性ペーストおよび
積層セラミックコンデンサに関する。

【０００２】

【従来の技術】従来より積層セラミック電子部品、例え
ば積層セラミックコンデンサは、セラミック積層体と、
セラミック積層体の内部に積層された内部電極と、セラ
ミック積層体の両端部に形成された端子電極と、端子電
極上に形成されためっき膜とからなる。

【０００３】端子電極は、例えば導電成分である金属粉
末とガラスフリットを有機ビヒクル中に混練し分散させ
た導電性ペーストが、セラミック積層体の端部に塗布さ
れ焼付けられて形成されている。導電成分、例えばＣｕ
粉末が用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら、端子電
極の焼結密度が低い場合、めっき時にめっき液が端子電
極内を透過してセラミック積層体の内部、より特定的に
はセラミック層と内部電極との界面近傍に浸入し、内部
電極とセラミック層の接合を破壊して、セラミック積層
体内部にデラミネーションと呼ばれる空隙層が形成され
る問題があった。従来、このような問題を解決する方法
として、より微粒の導電粉末を用いたり、焼付け温度を
高くして焼結密度を高める方法が一般的に行われてき
た。しかしながら、より微粒の導電粉末を用いるとより
低温で焼結が開始し、従来の焼付け方法では昇温速度が
速すぎるために、焼付け形成後の端子電極に亀裂が生じ
易くなるという問題があった。特に、端子電極形成に用
する導電性ペーストの量が多いほど、亀裂発生の問題は
顕著となる。また、焼付け温度を高めると、ガラスの粘
度が下がるため、焼結応力によって端子電極の表面に押
し出されたガラスによって、めっき付き性が悪化すると
いう問題が新たに生じる。

【０００５】本発明の目的は、上述の問題点を解消すべ
くなされたもので、焼付け形成時に亀裂が生じず、かつ
焼結密度が高い端子電極を形成し得る、Ｃｕを導電成分
とする導電性ペースト、およびこのような端子電極を備
える積層セラミック電子部品を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の導電性ペーストは、導電成分と、ガラスフ
リットと、有機ビヒクルと、を含有し、導電成分は、平
均粒径が０．５〜１．０μｍ、かつ粉末Ｘ線回折から求
められる結晶子径が４５ｎｍ以上であるＣｕ粉末を９０
重量％以上含有することを特徴とする。

【０００７】また、本発明の積層セラミック電子部品
は、複数のセラミック層が積層されてなるセラミック積
層体と、それぞれの端縁がセラミック層の何れかの端面
に露出するようにセラミック層間に形成された複数の内
部電極と、露出した内部電極に電気的に接続されるよう
に設けられた端子電極とを備え、端子電極は、上述した
本発明の導電性ペーストを用いて形成されていることを
特徴とする。

【０００８】

【発明の実施の形態】本発明の導電性ペーストは、導電
成分として、平均粒径が０．５〜１．０μｍ、かつ粉末
Ｘ線回折から求められる結晶子径が４５ｎｍ以上である
Ｃｕ粉末を９０重量％以上含有することを要する。

【０００９】上述のＣｕ粉末の平均粒径が０．５μｍを
下回ると、結晶子径の大きさ如何に関わらず、端子電極
に亀裂が生じる易くなる傾向がある。他方、平均粒径が
１．０μｍを上回ると、端子電極の焼結密度が低下する
傾向がある。

【００１０】また、上述のＣｕ粉末の結晶子径が４５ｎ
ｍを下回ると、端子電極に亀裂が生じる易くなる傾向が
ある。

【００１１】また、導電成分１００重量％のうち、上述
した平均粒径ならびに結晶子径の範囲内であるＣｕ粉末
の含有割合が９０重量％を下回ると、端子電極に亀裂が
生じ易くなるか、あるいは端子電極の焼結密度が低下す
る傾向がある。

【００１２】なお、本発明の導電性ペースト中における
導電成分の含有量については、特に限定されないが、例
えば、導電性ペースト１００重量％のうち６０〜８０重
量％程度含有させることができる。

【００１３】また、本発明の導電性ペーストは、導電成
分に加えてさらにガラスフリットを含有してなる。ガラ
スフリットの組成は、特に限定はされないが、例えばＢ
−Ｓｉ−Ｂａ−Ｏ系ガラス，Ｂ−Ｓｉ−Ｂｉ−Ｏ系ガラ
ス，Ｂ−Ｓｉ−Ｚｎ−Ｏ系ガラス，Ｂ−Ｓｉ−Ａｌ−Ｏ
系ガラス等、従来よりセラミック電子部品の端子電極形
成に用いられる導電性ペーストに一般的に用いられてい
るガラスフリットを適宜選択することができる。また、
本発明の導電性ペースト中におけるガラスフリットの含
有量についても、特に限定はされないが、例えば、導電
性ペースト１００重量％のうち５〜１０重量％程度含有
させることができる。

【００１４】また、本発明の導電性ペーストに含有する
有機ビヒクルは、特に限定はしないが、例えばエチルセ
ルロース，アルキド樹脂，アルカリ樹脂等からなる有機
バインダと、ターピネオール，エチルカルビトール，１
−オクタノール，ケロシン系溶剤等とからなる有機溶剤
とを混合した、従来から公知の有機ビヒクルを用いるこ
とができる。

【００１５】また、本発明の導電性ペーストは、さらに
増粘剤、増粘防止剤、消泡剤その他の添加剤等を適宜調
整して含有させることができる。

【００１６】本発明の積層セラミック電子部品の一つの
実施形態について、図１に基づいて詳細に説明する。す
なわち、積層セラミック電子部品１は、セラミック積層
体２と、内部電極３，３と、端子電極４，４と、めっき
膜５，５とから構成される。

【００１７】セラミック積層体２は、ＢａＴｉＯ₃を主
成分とする誘電体材料からなるセラミック層２ａが複数
積層された生のセラミック積層体が焼成されてなる。

【００１８】内部電極３，３は、セラミック積層体２内
のセラミック層２ａ間にあって、複数の生のセラミック
層２ａ上に内部電極形成用の導電性ペーストが印刷さ
れ、生のセラミック層とともに積層されてなる生のセラ
ミック積層体と同時焼成されてなり、内部電極３，３の
それぞれの端縁は、セラミック積層体２の何れかの端面
に露出するように形成されている。

【００１９】端子電極４，４は、セラミック積層体２の
端面に露出した内部電極３，３の一端と電気的かつ機械
的に接合されるように、本発明の導電性ペーストがセラ
ミック積層体２の端面に塗布され焼付けられてなる。

【００２０】めっき膜５，５は、例えば、ＳｎやＮｉ等
の無電解めっきや、はんだめっき等からなり、端子電極
４，４上に少なくとも１層形成されてなる。

【００２１】なお、本発明の積層セラミック電子部品の
セラミック積層体２の材料は、上述の実施形態に限定さ
れることなく、例えばＰｂＺｒＯ₃等その他の誘電体材
料や、絶縁体、磁性体、半導体材料からなっても構わな
い。また、本発明の積層セラミック電子部品の内部電極
３の枚数は、上述の実施形態に限定されることなく、何
層形成されていても構わない。また、めっき膜５，５
は、必ずしも備えている必要はなく、また何層形成され
ていても構わない。

【００２２】

【実施例】本発明の実施例として、上述した一つの実施
形態で示した、サイズが１．２×２．０ｍｍ（通称２０
１２サイズ）の積層セラミック電子部品を作製する。

【００２３】まず、表１に示した平均粒径ならびに結晶
子径を備えるＣｕ粉末を準備し、それぞれ試料Ａ１〜Ｄ
２とした。なお、平均粒径は、走査型電子顕微鏡で撮影
した粉末の写真から数十個の粒子の直径を読み取った平
均値を用いた。また、結晶子径は粉末Ｘ線回折における
ピークの半値幅よりシェラーの式に基づいて算出した値
を使用した。

【００２４】次いで、表２に示した配合比率で１種また
は２種類のＣｕ粉末を配合してこれを導電成分とし、導
電成分とＢ−Ｓｉ−Ｏ系ガラスフリットを、アルカリ樹
脂とターピネオールを混合した有機ビヒクルに分散さ
せ、三本ロールで混練・分散して、試料１〜１７の導電
性ペーストを得た。

【００２５】次いで、ＢａＴｉＯ₃を主成分とする生の
セラミック層を準備し、所定枚数の生のセラミック層の
表面上に一方の端縁が生のセラミック層の何れかの端面
側に露出するように、内部電極となるべき電極膜を印刷
し、これら複数の生のセラミック層を所定枚数積層し圧
着して、複数の生のセラミック積層体を準備し、これを
１３００℃の還元雰囲気で焼成して、複数のセラミック
積層体を得た。

【００２６】次いで、定盤の上に試料１〜１７の導電性
ペーストを、塗布膜厚０．５ｍｍとなるようにブレード
でスキージングしてペースト塗布膜を形成し、このペー
スト塗布膜にセラミック積層体の端面を押し付けるよう
に浸漬して、セラミック積層体の端面近傍に導電性ペー
ストを塗布し乾燥させて、端子電極となるべき電極膜を
形成した。

【００２７】次いで、電極膜を備えるセラミック積層体
を１５０℃で乾燥させ、８００℃で５分間焼付けを行な
い、膜厚が７０μｍの端子電極を備える試料１〜１７の
積層セラミック電子部品を得た。

【００２８】そこで、試料１〜１７の積層セラミック電
子部品の端子電極の亀裂発生状況を確認した後、端子電
極の断面を研磨して金属顕微鏡で観察し、端面部での焼
結密度を相対比較し、これを表２にまとめた。なお、焼
結密度は４段階で示し、ポアの存在が皆無に近く、かつ
焼結密度が最も高く優れる試料について◎、直径５μｍ
以下のポアが点在する試料について○、直径５〜１０μ
ｍ程度のポアが点在する試料について△、直径１０μｍ
以上のポアが点在するか、あるいは積層セラミック電子
部品の端子電極としては密度が低く過ぎるものについて
は×とした。

【００２９】

【表１】

【００３０】

【表２】

【００３１】表１および表２から明らかであるように、
平均粒径が０．５〜１．０μｍで、かつ結晶子径が４５
ｎｍ以上である試料Ｂ２，Ｃ２，Ｃ３のＣｕ粉末１００
重量％を導電成分とする導電性ペーストを用いて端子電
極を形成した試料４，６，７の積層セラミック電子部品
は、端子電極に亀裂が発生することがなく、また端子電
極の焼結密度も実用上問題のないレベル（◎〜△）であ
ったことから、本発明の範囲内となった。特に、試料Ｂ
２のＣｕ粉末（平均粒径０．５μｍ／結晶子径５４ｎ
ｍ）１００重量％を導電成分とする導電性ペーストを用
いて端子電極を形成した試料４は、焼結密度が非常に高
く、本発明のうち特に好ましい結果となった。

【００３２】また、平均粒径が０．５〜１．０μｍで、
かつ結晶子径が４５ｎｍ以上である試料Ｂ２，Ｃ２，Ｃ
３のＣｕ粉末を９０重量％を含む導電成分を含有してな
る導電性ペーストを用いて端子電極を形成した試料１
１，１４，１６の積層セラミック電子部品も同様に、端
子電極に亀裂が発生することがなく、また端子電極の焼
結密度も実用上問題のないレベル（◎〜△）であったこ
とから、本発明の範囲内となった。

【００３３】これに対して、平均粒径が０．５μｍを下
回るＡ１，Ａ２のＣｕ粉末１００重量％を導電成分とす
る導電性ペーストを用いて端子電極を形成した試料１，
２の積層セラミック電子部品は、端子電極に亀裂が発生
したため、本発明の範囲外となった。

【００３４】また、平均粒径が１．０μｍを上回るＤ
１，Ｄ２のＣｕ粉末１００重量％を導電成分とする導電
性ペーストを用いて端子電極を形成した試料８，９の積
層セラミック電子部品は、端子電極の焼結密度が低く、
端子電極上にめっき膜を形成した場合にデラミネーショ
ンが生じ易いという実用上問題のあるレベル（×）であ
ったことから、本発明の範囲外となった。

【００３５】また、結晶子径が４５ｎｍを下回るＡ１，
Ｂ１，Ｃ１のＣｕ粉末１００重量％を導電成分とする導
電性ペーストを用いて端子電極を形成した試料１，３，
５の積層セラミック電子部品は、端子電極に亀裂が発生
したため、本発明の範囲外となった。

【００３６】また、平均粒径が０．５〜１．０μｍで、
かつ結晶子径が４５ｎｍ以上である試料Ｂ２，Ｃ２，Ｃ
３のＣｕ粉末を含有する導電成分であっても、上述の範
囲内のＣｕ粉末の含有割合が、導電成分１００重量％の
うち９０重量％を下回る導電性ペーストを用いて端子電
極を形成した試料１０，１２，１３，１５，１７の積層
セラミック電子部品は、端子電極に亀裂が発生し、ある
いは端子電極の焼結密度が低く、端子電極上にめっき膜
を形成した場合にデラミネーションが生じ易いという実
用上問題のあるレベル（×）であったことから、本発明
の範囲外となった。

【００３７】

【発明の効果】以上のように本発明の導電性ペースト
は、導電成分と、ガラスフリットと、有機ビヒクルと、
を含有し、導電成分は、平均粒径が０．５〜１．０μ
ｍ、かつ粉末Ｘ線回折から求められる結晶子径が４５ｎ
ｍ以上であるＣｕ粉末を９０重量％以上含有することを
特徴とすることで、焼付け形成時に亀裂が生じず、かつ
焼結密度が高い端子電極を形成し得て、このような端子
電極を備える積層セラミック電子部品を提供することが
できる。

【００３８】また、本発明の積層セラミック電子部品
は、複数のセラミック層が積層されてなるセラミック積
層体と、それぞれの端縁がセラミック層の何れかの端面
に露出するようにセラミック層間に形成された複数の内
部電極と、露出した内部電極に電気的に接続されるよう
に設けられた端子電極とを備え、端子電極は、本発明の
導電性ペーストを用いて形成されていることを特徴とす
ることで、端子電極に亀裂がなく焼結密度が高いことか
ら、端子電極上にめっき膜を形成する場合であっても、
端子電極中ならびに内部電極とセラミック層との界面へ
のめっき液の浸入を抑制することができ、デラミネーシ
ョンの発生が抑制された効果が得られる。

【図面の簡単な説明】

【図１】本発明に係る一つの実施の形態の積層セラミッ
ク電子部品の断面図である。

【符号の説明】

１ 積層セラミック電子部品 ２ セラミック積層体 ２ａ セラミック層 ３ 内部電極 ４ 端子電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 導電成分と、ガラスフリットと、有機ビ
   ヒクルと、を含有し、 前記導電成分は、平均粒径が０．５〜１．０μｍ、かつ
   粉末Ｘ線回折から求められる結晶子径が４５ｎｍ以上で
   あるＣｕ粉末を９０重量％以上含有することを特徴とす
   る、導電性ペースト。
2. 【請求項２】 複数のセラミック層が積層されてなるセ
   ラミック積層体と、それぞれの端縁が前記セラミック層
   の何れかの端面に露出するように前記セラミック層間に
   形成された複数の内部電極と、露出した前記内部電極に
   電気的に接続されるように設けられた端子電極とを備え
   る積層セラミック電子部品であって、 前記端子電極は、請求項１に記載の導電性ペーストを用
   いて形成されていることを特徴とする、積層セラミック
   電子部品。