KR20190131424A - 도전성 페이스트 - Google Patents

도전성 페이스트 Download PDF

Info

Publication number
KR20190131424A
KR20190131424A KR1020190048818A KR20190048818A KR20190131424A KR 20190131424 A KR20190131424 A KR 20190131424A KR 1020190048818 A KR1020190048818 A KR 1020190048818A KR 20190048818 A KR20190048818 A KR 20190048818A KR 20190131424 A KR20190131424 A KR 20190131424A
Authority
KR
South Korea
Prior art keywords
conductive paste
copper powder
less
powder
external electrode
Prior art date
Application number
KR1020190048818A
Other languages
English (en)
Other versions
KR102226688B1 (ko
Inventor
야스히로 니시사카
마사토 키무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190131424A publication Critical patent/KR20190131424A/ko
Priority to KR1020210029351A priority Critical patent/KR102426098B1/ko
Application granted granted Critical
Publication of KR102226688B1 publication Critical patent/KR102226688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Conductive Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Powder Metallurgy (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

칩형 세라믹 전자부품에서의 외부전극 형성용 도전성 페이스트로서, 소성 시에 블리스터 문제를 발생하기 어렵게 한다.
칩형 세라믹 전자부품(1)에서의 외부전극(2)을 형성하기 위해 사용되는 도전성 페이스트로서, 구리 분말과 유리 분말을 포함하고, 구리 분말은 입자경이 300㎚ 이하이고, 입자경/결정자경이 1.0을 초과하면서 3.8 이하이며, 구리 분말 및 유리 분말의 합계 체적에서 차지하는 유리 분말의 체적 비율이 35체적% 이하이다. 소성 공정을 실시했을 때, 부품 본체(4)에서의 니켈을 포함하는 내부전극(9)의 노출단 근방에서는, 내부전극(9)에 포함되는 니켈과 도전성 페이스트에 포함되는 구리가 서로 확산하고, 외부전극(2) 중에 Ni-Cu 합금층(11)이 형성된다. 또한, 외부전극(2)과 부품 본체(4)와 접하는 영역에서는, 도전성 페이스트에 포함되는 유리 분말에 유래하는 유리층(12)이 형성된다.

Description

도전성 페이스트{CONDUCTIVE PASTE}
본 발명은 도전성 페이스트에 관한 것으로, 특히, 칩형 세라믹 전자부품에서의 외부전극을 형성하기 위해 이용되는 도전성 페이스트에 관한 것이다.
예를 들면, 일본 공개특허공보 특개2011-26631호(특허문헌 1)에는, 적층 세라믹 콘덴서 등의 칩형 세라믹 전자부품에서의 외부전극을 형성하기 위해 적용되는, 구리 분말을 포함하는 도전성 페이스트가 기재되어 있다. 특히, 특허문헌 1에서는 구리 분말에 대하여 내(耐)산화성을 주는 것을 과제로 하고, 이 과제를 해결하기 위해 구리 분말의 입자 내부에 특정량의 Bi 및 Mg를 함유시키는 것이 제안되고 있다.
일본 공개특허공보 특개2011-26631호
칩형 세라믹 전자부품의 외형 치수의 소형화를 도모하기 위해, 칩형 세라믹 전자부품의 부품 본체의 외표면 상에 형성되는 외부전극의 박막화를 도모하는 것이 유효한 수단의 하나로 생각된다. 박막화(薄膜化)하면서 치밀성이 높은, 즉, 결함이 적고, 보이드가 적은 외부전극을 도전성 페이스트의 베이킹에 의해 얻으려면, 도전성 페이스트에 포함되는 구리 분말 및 유리 분말을 미립화할 필요가 있다. 예를 들면, 입자경이 1㎛ 이하로 미립화된 구리 분말을 얻기 위한 방법으로, 액상(液相) 환원법, 또는 기상(氣相)법(열 플라스마법) 등의 방법이 알려져 있다.
한편, 도전성 페이스트에 포함시키는 구리 분말로서 입자경 1㎛ 이하의 미립 구리 분말을 사용하면, 구리 분말이 소결할 때에 가스가 발생하기 쉽고, 그 때문에 외부전극에 블리스터(blister)에 의한 문제가 초래되는 일이 있다. 블리스터의 원인이 되는 가스로는 예를 들면, 구리 분말에 불순물로 포함되는 황에 유래하는 SO2 가스, 유리 분말에 포함되는 탄소에 유래하는 CO2 가스 등이 있다.
블리스터 문제를 억제하기 위해, 미립의 구리 분말의 소결 시작을 늦추는 것이 유효하다고 생각되고 있다. 예를 들면, ZrO2나 Al2O3과 같은 산화물을 소결 지연제로 구리 분말에 첨가함으로써 소결 시작을 늦출 수 있다면, 탈지 과정에서 발생하는 가스를 빠져나가게 할 경로를 확보할 수 있기 때문에 블리스터 문제를 억제할 수 있다.
그러나 상기의 블리스터 억제 기술에 의하면, 칩형 세라믹 전자부품의 부품 본체 내부에 있어서, 외부전극과 전기적으로 접속되어야 할 내부전극에 대한 외부전극의 콘택트 성능이 저하되는 등, 품질면에서의 과제에 조우하는 일이 있다. 즉, 블리스터 억제와, 외부전극과 내부전극의 콘택트 성능 확보는, 트레이드오프의 관계에 있다.
본 발명의 목적은 소결 지연제에 의지하지 않고, 소성 시에 블리스터 문제를 발생하기 어렵게 할 수 있는 외부전극 형성용 도전성 페이스트를 제공하고자 하는 것이다.
본 발명은 칩형 세라믹 전자부품에서의 외부전극 형성용 도전성 페이스트를 대상으로 한다. 도전성 페이스트는 구리 분말과 유리 분말을 포함하고, 상술한 기술적 과제를 해결하기 위해, 구리 분말은 입자경(粒子徑)이 300㎚ 이하이고, 입자경/결정자경(結晶子徑)이 1.0을 초과하면서 3.8 이하이며, 구리 분말 및 유리 분말의 합계 체적에서 차지하는 유리 분말의 체적 비율이 35체적% 이하인 것을 특징으로 하고 있다.
본 발명에 의하면, 도전성 페이스트에서, 입자경이 300㎚ 이하라고 하는 바와 같이 미립이면서도, 입자경/결정자경이 3.8 이하라고 하는 바와 같이 결정성이 높은 구리 분말을 도전 성분으로 포함하고 있으므로 소결의 진행을 느릿하게 할 수 있다. 따라서, 도전성 페이스트의 소성 공정에서의 탈지 과정에서 발생하는 가스를 빠져나가게 할 경로를 충분히 확보할 수 있기 때문에 블리스터 문제를 억제할 수 있다.
또한, 구리 분말은 입자경이 300㎚ 이하라는 바와 같이 미립이므로, 구리 분말의 입자 사이에 형성되는 극간을 적게 할 수 있다. 그 결과, 구리 분말의 입자 사이의 극간에 존재하는 유리양을 유리 분말에서 35체적% 이하로 저감할 수 있다. 따라서, 소성 시에 발생할 수 있는 유리 분말 유래의 가스에 대해서도 이를 저감할 수 있다. 이 점도 블리스터 문제의 억제에 공헌한다.
또한, 도전성 페이스트 중의 구리 분말이 입자경 300㎚ 이하로 미립화되므로, 외부전극과 전기적으로 접속되어야 할 내부전극에 대한 외부전극의 콘택트 성능을 향상시킬 수 있음과 함께, 외부전극에서, 예를 들면 수분 등에 대한 높은 봉지성(封止性)이라는 높은 치밀성을 실현할 수 있다.
도 1은 본 발명의 한 실시형태에 의한 도전성 페이스트를 이용하여 외부전극(2)이 형성된 칩형 세라믹 전자부품(1)의 일부를 모식적으로 나타내는 단면도이다.
도 2는 도 1에 나타낸 칩형 세라믹 전자부품(1)에 상당하는 실제 시료를 촬영한 현미경 사진을 나타내는 도면이다.
도 3은 외부전극(24)의 고착 성능을 평가하는 방법을 설명하기 위한 도면이다.
본 발명의 한 실시형태에 의한 도전성 페이스트는 칩형 세라믹 전자부품에서의 외부전극을 형성하기 위해 이용된다. 도전성 페이스트는 구리 분말과 유리 분말을 포함하고, 또한 페이스트성을 주기 위해, 적정량의 수지 및 용제를 포함한다.
도전성 페이스트에 포함되는 구리 분말은 입자경이 300㎚ 이하인 미분이 된다. 입자경은 구리 분말의 표면을 주사형 전자현미경(SEM)으로 촬영하고, 화상 해석 소프트를 이용하여 구해진 것이다. 또한, 구리 분말의 결정성은 높으며, 구리 분말의 입자경/결정자경은 3.8 이하가 된다. 여기서, 결정자경은 X선 회절(XRD)법에 의해 측정되어 구해진 것이다. 한편, 결정자경은 입자경보다 커지지는 않으므로, 입자경/결정자경은 1.0을 초과하는 수치가 된다.
상술의 입자경/결정자경은 보다 바람직하게는 1.1 이상이면서 2.0 이하가 된다. 이로써, 블리스터 문제의 억제 효과를 보다 높일 수 있다. 또한, 구리 분말의 결정자경은 50㎚ 이상인 것이 바람직하다. 이 점도 블리스터 문제의 억제 효과를 보다 높이는 것에 공헌한다.
구리 분말은 구형(球形)의 분말 입자로 이루어지는 것이 바람직하다. 이에 의하면, 도전성 페이스트의 건조 도막 중의 유리 비율을 저감할 수 있으므로, 유리 함유량을 적게 할 수 있고, 그 결과, 외부전극을 치밀화할 수 있다. 따라서, 예를 들면 평면 치수가 0.2㎜×0.1㎜라는 초소형의 칩형 세라믹 전자부품에서도, 칩형 세라믹 전자부품에서의 부품 본체의 세라믹 면에 대한 외부전극의 고착 성능을 그다지 저하시키지 않고, 외부전극과 내부전극 사이에서 양호한 도통성(導通性)을 실현할 수 있다.
한편, 구리 분말의 입자경을 예를 들면 300㎚로 하기 보다, 예를 들면 100㎚라고 하는 바와 같이, 더 작게 하는 편이 상술한 외부전극과 내부전극 사이에서의 도통성이 보다 양호해지고, 또한 상술한 외부전극의 고착 성능을 보다 높게 할 수 있다.
구리 분말은 기상법에 의해 제조되는 것이 바람직하다. 기상법에 의하면, 전술한 바와 같이, 입자경이 300㎚ 이하이고, 입자경/결정자경이 3.8 이하인 구리 분말을 용이하게 제조할 수 있다. 또한, 기상법에 의하면, 구리 분말의 분말 입자의 내부에 불순물이 포함되지 않거나 거의 포함되지 않도록 할 수 있다. 특히, 불순물로서 염소가 포함되는 경우에는 염소 이온양으로서 0.01질량% 이하밖에 포함되지 않도록 할 수 있다. 한편, 이 염소 이온양은 연소 이온 크로마토그래피법으로 측정한 값이다. 또한, 불순물로서 황이 포함되는 경우에는 황량(黃量)으로서 0.002질량% 이하밖에 포함되지 않도록 할 수 있다. 한편, 이 황량은 고주파 유도 결합 플라스마 발광 분광 분석법(ICP-AES)으로 측정한 값이다.
한편, 유리 분말은, 도전성 페이스트에서의 무기 성분의 합계 체적, 즉, 구리 분말 및 유리 분말의 합계 체적에서 차지하는 체적 비율이 35체적% 이하가 되고, 바람직하게는 10체적% 이상이면서 25체적% 이하가 된다. 유리 분말의 체적 비율이 예를 들면 상한의 35체적%가 된 경우에는, 구리 분말의 입자경이 예를 들면 100㎚ 이하라면 문제 없지만, 구리 분말의 입자경이 예를 들면 300㎚가 되면, 내부전극에 대한 외부전극의 콘택트 성능이 열화되는 일이 있다. 따라서, 상술한 바와 같이, 유리 분말의 체적 비율은 10체적% 이상이면서 25체적% 이하인 것이 바람직하다.
바람직하게는, 유리 분말의 입자경은 1.0㎛ 이하로 선택된다. 유리 분말의 입자경에 대해서도, 구리 분말의 경우와 마찬가지로 유리 분말의 표면을 SEM으로 촬영하고, 화상 해석 소프트를 이용하여 구해진 것이다.
또한, 유리 분말은 B-Si계 유리로 이루어지는 것이 바람직하다. 이 경우, B-Si계 유리는 첨가 원소로서 Ba 또는 Sr을 포함하고 있어도 된다.
도전성 페이스트는 전술한 바와 같이 적정량의 수지 및 용제를 더 포함하고 있다. 수지로는 아크릴 수지, 에틸셀룰로오스 수지, 부티랄 수지 등, 공지의 수지가 사용된다. 용제로는, 바람직하게는 테르피네올 등의 알코올계 용제가 사용된다. 용제에는 분산제가 첨가되어도 된다.
도 1은 상술한 도전성 페이스트를 이용하여 외부전극(2)이 형성된 칩형 세라믹 전자부품(1)의 일부를 단면도로 나타내고 있다. 도 1에서는 칩형 세라믹 전자부품(1)이 모식적으로 도시되어 있다. 따라서, 도 1에 나타낸 각 요소의 형태 및 각 요소 사이의 치수 비율은 실제의 것(도 2 참조)과는 다른 경우가 있다.
칩형 세라믹 전자부품(1)은, 예를 들면 적층 세라믹 콘덴서를 구성하는 것으로, 복수개의 세라믹층(3)이 적층되어 이루어지는 부품 본체(4)를 포함하고 있다. 부품 본체(4)는, 서로 대향하는 제1 주면(主面)(5) 및 제2 주면(6)과, 그들 사이를 접속하는 제1 단면(端面)(7) 및, 도시하지 않지만, 제1 단면(7)에 대향하는 제2 단면을 가지며, 또한 도시하지 않지만, 도 1 지면에 대하여 평행하게 연장되면서 서로 대향하는 제1 측면 및 제2 측면을 가진다.
부품 본체(4)의 내부에는, 각각 복수개의 제1 내부전극(9) 및 제2 내부전극(10)이, 서로 이웃하는 것 사이에 특정 세라믹층(3)을 개재시키면서 세라믹층(3)의 적층방향을 따라 교대로 배치되어 있다. 제1 내부전극(9)은 도시한 제1 단면(7)에까지 인출되어 있다. 한편, 제2 내부전극(10)은 도시하지 않는 제2 단면에까지 인출되어 있다. 내부전극(9 및 10)은 도전 성분으로서 니켈을 포함하고 있다.
도시한 외부전극, 즉 제1 외부전극(2)은 부품 본체(4)의 제1 단면(7)에 형성되고, 제1 내부전극(9)과 전기적으로 접속되어 있다. 도시하지 않지만, 제1 외부전극(2)에 대향하도록 형성되는 제2 외부전극은 부품 본체(4)의 제2 단면에 형성되고, 제2 내부전극(10)과 전기적으로 접속되어 있다. 제1 외부전극(2)과 제2 외부전극은 실질적으로 동일한 구성을 가지고 있다. 따라서, 이하에는 제1 외부전극(2)의 구성에 대해 상세하게 설명하고, 제2 외부전극의 구성에 대해서는 설명을 생략한다.
제1 외부전극(2)은, 제1 단면(7)으로부터 이에 인접하는 제1 및 제2 주면(5 및 6) 그리고 제1 및 제2 측면의 각 일부에까지 연장되도록 형성되어 있다. 이와 같은 형태의 외부전극(2)을 형성하기 위해, 전술한 도전성 페이스트를 딥법(dip method) 등에 의해 부품 본체(4)의 소정 부분에 부여함으로써 도전성 페이스트막이 형성되고, 이 도전성 페이스트막이 소성된다. 소성 공정에서는, 예를 들면 700℃라고 하는 바와 같이, 750℃ 이하의 온도가 적용된다.
상술의 소성 공정을 실시했을 때, 도전성 페이스트막에서의, 제1 단면(7)에서의 제1 내부전극(9)의 노출단(露出端) 근방에서는 내부전극(9)에 포함되는 니켈과 도전성 페이스트에 포함되는 구리가 서로 확산되어, 외부전극(2) 중에 Ni-Cu 합금층(11)이 형성된다. Ni-Cu 합금층(11)에는 공극은 없고, 유리가 거의 존재하지 않는 것이 바람직하다. Ni-Cu 합금층(11)은 복수개의 제1 내부전극(9)을 서로 전기적으로 접속하도록 기능하고, 외부전극(2)과 내부전극(9)의 콘택트 성능의 향상에 기여하며, 또한 외부전극(2)에 의한 수분 밀봉성의 향상에도 기여한다.
또한, 상기 Ni-Cu 합금층(11)이 형성된 영역 이외의 영역으로서, 외부전극(2)에서의 부품 본체(4)와 접하는 영역에서는 도전성 페이스트에 포함되는 유리 분말에 유래하는 유리층(12)이 형성된다. 유리층(12)은, 도 1에 나타내는 바와 같이, 연속된 층으로 되어 있는 것이 바람직하지만, 일부에서 도중에 끊어져 있어도 된다. 유리층(12)은 부품 본체(4)에 대한 외부전극(2)의 고착 성능의 향상에 기여한다.
도 2는 도 1에 나타낸 칩형 세라믹 전자부품(1)에 상당하는 실제의 시료를 촬영한 현미경 사진을 나타내고 있다. 도 2에서는 도 1에 나타낸 외부전극(2) 및 부품 본체(4)에 상당하는 부분이 촬영되어 있다. 특히 인출선으로 나타내지는 않지만, 도 2에서 부품 본체(4) 중에 제1 및 제2 내부전극(9 및 10)이 존재하고 있는 것이 인정된다. 도 2의 현미경 사진에서, 외부전극(2) 중의 거무스름한 줄기 또는 반점은 유리의 존재에 의한 것이다.
외부전극(2)에서의, 부품 본체(4)에서의 제1 내부전극(9)의 노출단 근방에는 Ni-Cu 합금층(11)이 형성되어 있다. Ni-Cu 합금층(11)에는 공극은 없고, 유리가 거의 존재하지 않는 것이 인정된다. 또한, 상기 Ni-Cu 합금층(11)이 형성된 영역 이외의 영역으로서, 외부전극(2)에서의 부품 본체(4)와 접하는 영역에서는 줄기 형상으로 연장되는 유리층(12)이 형성되어 있다.
또한, 도 2에 나타낸 칩형 세라믹 전자부품(1)의 외부전극(2)에는 블리스터 문제를 확인할 수 없는 것에 주목해야 한다.
[실험예]
다음으로, 본 명세서에서 개시된 도전성 페이스트를 이용하여 실시한 실험예에 대해 설명한다.
도전성 페이스트에 포함되는 구리 분말에 대해서는, 기상법으로 제조된 것으로서, 뒤에 게시한 표에 나타내는 소정의 입자경 및 소정의 결정자경을 가지는 구형 분말 입자로 이루어지는 것을 제조업자로부터 입수했다. 구리 분말의 입자경에 대해서는 구리 분말 표면을 SEM으로 촬영하고, 화상 해석 소프트를 이용하여 입자경 500점의 평균값 D50을 구하고, 이를 입자경으로 했다. 결정자경에 대해서는 브루커 제품의 X선 회절 장치 "D8 Advance"를 이용하여 결정성을 측정하고, 이 측정값으로부터 브루커 제품의 전용 소프트 "TOPAS"에 의해 결정자경을 산출했다.
도전성 페이스트에 포함되는 유리 분말에 대해서는 입자경이 1.0㎛ 이하이며, B-Si-Ba계 유리로 이루어지는 것을 준비했다.
상술한 구리 분말 및 유리 분말에 적정량의 아크릴 수지 및 테르피네올을 첨가하고 혼합함으로써, 도전성 페이스트를 얻었다.
또한, 도전성 페이스트를, 뒤에 게시한 표에 나타내는 바와 같이 "블리스터", "콘택트 성능" 및 "고착 성능"의 각 항목에 대해 평가했다.
"블리스터"는 블리스터 문제 발생의 유무를 평가한 것이다. 보다 구체적으로는 평면 치수가 0.6㎜×0.3㎜인 부품 본체의 양 단부(端部)에 도전성 페이스트를 딥법에 의해 부여하고, 720℃의 온도로 소성하여 외부전극을 형성했다. 여기서, 소성 후의 외부전극의, 부품 본체의 단면 상에서의 두께가, 후술하는 바와 같이 30㎛ 또는 50㎛가 되도록 했다. 100개의 부품 본체에 대해 외관 관찰을 실시하고, 1개라도 블리스터 문제가 발생한 것이 있으면 불량이라고 판정하고, 뒤에 게시한 표에서는 "×"로 나타냈다.
"콘택트 성능"은 외부전극과 내부전극의 콘택트 성능을 평가한 것이다. 보다 구체적으로는, 평면 치수가 0.2㎜×0.1㎜인 부품 본체의 양 단부에 도전성 페이스트를 딥법에 의해 부여하고, 720℃의 온도에서 소성하여 외부전극을 형성하고, 정전용량 10㎋의 적층 세라믹 콘덴서가 되는 시료를 얻었다. 다음으로, 시료가 되는 적층 세라믹 콘덴서에 대하여, 온도 150℃를 1시간 인가한 후, 또한 24시간 경과 후에 초기 용량을 측정했다. 이어서, 시료가 되는 적층 세라믹 콘덴서를 정격 전압의 2배의 인가전압 12.6V로 5초간 충전한 후, 금속 용기 상에 정치(靜置)하고, 0옴 하에서 내부에 쌓인 전자를 방전했다. 그 후, 다시, 시료가 되는 적층 세라믹 콘덴서에 대하여 온도 150℃를 1시간 인가한 후, 또한 24시간 경과 후에 용량을 측정했다. 이 용량이 전술의 초기 용량에 비해 5% 이상 저하된 시료가 20개 중 몇 개 있는지를 세었다. 뒤에 게시한 표에서 이 수가 2개 이상이면 "×"로 표시하고, 1개이면 "△"로 표시하고, 0개이면 "○"로 표시했다.
"고착 성능"은 외부전극의 부품 본체에 대한 고착 성능을 평가한 것이다. 보다 구체적으로는 평면 치수가 0.2㎜×0.1㎜인 부품 본체의 양 단부에 도전성 페이스트를 딥법에 의해 부여하고, 720℃의 온도에서 소성하여 외부전극을 형성한 후, 또한 외부전극에 Sn 도금을 실시하고, 시료가 되는 적층 세라믹 콘덴서를 제작했다. 다음으로, 도 3에 나타내는 바와 같이, 기판(21) 상에 적층 세라믹 콘덴서(22)의 부품 본체(23)를 세운 상태로 배치하고, 아래쪽의 외부전극(24)에 솔더(25)를 부여함으로써, 적층 세라믹 콘덴서(22)를 기판(21)에 고정했다. 이 상태에서, 화살표(26)로 나타내는 바와 같이, 위쪽의 외부전극(27)을 가로로 밀었다. 이 가로로 밀기에 의해 생기는 파괴 모드를,
(1) 기판(21)과 솔더(25)의 계면에서의 박리,
(2) 솔더(25)와 외부전극(24) 상의 도금막의 계면에서의 박리,
(3) 외부전극(24)과 부품 본체(23)의 계면에서의 박리, 및
(4) 부품 본체(23)의 균열,
로 4개로 분류했다. 시료 수 10개에 대해, 1개라도 (3)의 파괴 모드에 조우한 것이 있으면 불량으로 판정하고, 뒤에 게시한 표에서 "×"로 표시했다.
(실험예 1)
실험예 1에서는 표 1에 나타내는 바와 같은 "입자경", "결정자경" 및 "입자경/결정자경"을 가지는 구리 분말을 포함하는 도전성 페이스트를 이용하여 외부전극을 형성했다. 또한, 도전성 페이스트 중의 구리 분말 및 유리 분말의 합계 체적에서 차지하는 유리 분말의 체적 비율은 25체적%로 했다. 실험예 1에서는 소성 후의 외부전극의, 부품 본체의 단면 상에서의 두께가 30㎛가 되도록 했다.
Figure pat00001
표 1에서 시료 1, 2 및 4가 본 발명의 범위 안에 있는 것으로, 구리 분말은 "입자경"이 300㎚ 이하이고, "입자경/결정자경"이 1.0을 초과하면서 3.8 이하라는 조건을 충족하고 있으므로, "블리스터", "콘택트 성능" 및 "고착 성능"에 대해 "○"의 평가로 되어 있다.
이에 반해, 시료 3에서는 구리 분말의 "입자경/결정자경"이 3.8을 초과하는 10.0이므로, "블리스터"에 대해 "×"의 평가로 되어 있다.
또한, 시료 5에서는 구리 분말의 "입자경/결정자경"이 3.8을 초과하는 6.0이므로, "블리스터"에 대해 "×"의 평가로 되어 있다. 시료 5에서는 구리 분말의 "입자경"이 300㎚라고 하는 바와 같이, 시료 2의 경우인 100㎚보다 크기 때문에 또한 "고착 성능"에 대해 "×"의 평가로 되어 있다.
또한, 시료 6에서는 구리 분말의 "입자경"이 300㎚를 초과하는 500㎚이고, "입자경/결정자경"이 3.8을 초과하는 5.0이므로, "블리스터", "콘택트 성능" 및 "고착 성능"에 대해 "×"의 평가로 되어 있다.
또한, 시료 7에서는 구리 분말의 "입자경/결정자경"이 1.0을 초과하면서 3.8 이하라는 조건을 충족하고 있지만, "입자경"이 300㎚를 초과하는 500㎚이므로, "블리스터", "콘택트 성능" 및 "고착 성능"에 대해 "×"의 평가로 되어 있다.
(실험예 2)
실험예 2에서는 표 2에 나타내는 바와 같은 "입자경", "결정자경" 및 "입자경/결정자경"을 가지는 구리 분말을 포함하는 도전성 페이스트를 사용하여 외부전극을 형성했다. 또한, 도전성 페이스트 중의 구리 분말 및 유리 분말의 합계 체적에서 차지하는 유리 분말의 체적 비율은, 실험예 1의 경우와 마찬가지로 25체적%로 했다. 실험예 2에서는, 소성 후의 외부전극의, 부품 본체의 단면 상에서의 두께는 실험예 1의 경우보다 두껍게, 50㎛가 되도록 했다. 외부전극의 두께가 보다 두꺼워질수록 블리스터 문제가 발생할 리스크가 보다 높아지는 것이 추측된다.
Figure pat00002
표 2에서 시료 11~18 모두가 300㎚ 이하의 "입자경"이다. 또한, 시료 11~18 중 시료 14를 제외한 시료 11~13 및 15~18에 대해서는, 구리 분말은 "입자경/결정자경"이 1.0을 초과하면서 3.8 이하라는 조건을 충족하고 있어, 본 발명의 범위 안에 있다.
그러나 본 발명의 범위 안에 있는 시료 11~13 및 15~18 중 시료 11 및 17에 대해서는 "블리스터"의 평가가 "×"로 되어 있다. 이것은 구리 분말의 "입자경/결정자경"이, 시료 12, 13, 15, 16 및 18에서는 1.1 이상이면서 2.0 이하의 범위에 있는 것에 반해, 시료 11 및 17에서는 1.1 이상이면서 2.0 이하의 범위에서 벗어나, 각각 3.3 및 3.0으로 되어 있기 때문이라고 생각된다.
이로부터, 외부전극의 두께가 보다 두꺼워질수록 블리스터 문제가 발생할 리스크가 보다 높아지기 때문에, 구리 분말의 "입자경/결정자경"을, 1.0을 초과하면서 3.8 이하인 범위보다 좁혀, 1.1 이상이면서 2.0 이하의 범위로 하는 것이 바람직한 것을 알 수 있다.
즉, 구리 분말의 "입자경/결정자경"을 1.1 이상이면서 2.0 이하의 범위로 좁힌 시료 12, 13, 15, 16 및 18에서는, 외부전극의 두께가 50㎛로 두꺼워져도 "블리스터"의 평가가 "○"로 되어 있다.
(실험예 3)
실험예 3에서는, 표 3에 나타내는 바와 같은 "입자경", "결정자경" 및 "입자경/결정자경"을 가지는 구리 분말을 포함하는 도전성 페이스트를 사용하여 외부전극을 형성했다. 또한, 실험예 3에서는, 실험예 1의 경우와 마찬가지로 소성 후의 외부전극의, 부품 본체의 단면 상에서의 두께가 30㎛가 되도록 했다.
실험예 3에서는, 도전성 페이스트 중의 구리 분말 및 유리 분말의 합계 체적에서 차지하는 유리 분말의 체적 비율을, 표 3의 "유리 비율"에 나타내는 바와 같이, 5~35체적%의 범위에서 변경했다.
Figure pat00003
우선, 구리 분말의 "입자경"에 주목하면, 시료 29~31은 300㎚를 초과하는 500㎚인 점에서 본 발명의 범위 밖이다. 그 때문에 "콘택트 성능" 및 "고착 성능" 중 적어도 한쪽의 평가가 "×"로 되어 있다.
한편, 시료 21~28은 본 발명의 범위 안에 있는 것으로, 구리 분말은 "입자경"이 300㎚ 이하이고, "입자경/결정자경"이 1.0을 초과하면서 3.8 이하라는 조건을 충족하고 있다. 표 3에서는 표시하고 있지 않지만, 이들 시료 21~28에서는 블리스터 문제는 발생하지 않았다.
그러나 시료 21~28 중에서 "콘택트 성능" 및 "고착 성능"의 각 평가가 모두 "○"로 되어 있는 것은 시료 22~24, 26 및 27뿐이다. 시료 22~24, 26 및 27에서의 "유리 비율"에 주목하면, "유리 비율"은 10~25체적%의 범위에 들어가 있다.
이에 반해, "유리 비율"이 10체적% 미만인 각각 5체적% 및 7체적%인 시료 21 및 25에서는 "고착 성능"의 평가가 "×"로 되어 있다. "고착 성능"의 평가가 "×"로 된 것은 "유리 비율"이 비교적 낮기 때문인데, "유리 비율"이 시료 21의 5체적%보다 많은 7체적%인 시료 25에서도 "고착 성능"이 "×"로 평가된 것은 구리 분말의 "입자경"이 시료 21의 100㎚보다 큰 300㎚이었기 때문이라고 추측된다.
또한, "유리 비율"이 25체적%를 초과하는 35체적%인 시료 28에서는 "콘택트 성능"의 평가가 "△"로 되어 있다. 한편, "유리 비율"이 동일하게 35체적%인 시료 24에서는 "콘택트 성능"의 평가가 "○"로 되어 있다. 이것은 "유리 비율"을 비교적 많은 35체적%로 했을 때, 시료 24와 같이 구리 분말의 "입자경"이 100㎚로 비교적 작으면 문제 없지만, 시료 28과 같이 구리 분말의 "입자경"이 300㎚로 비교적 커지면 "콘택트 성능"이 열화될 우려가 있음을 나타내고 있다. 관점을 바꾸면, "유리 비율"이 비교적 많은 35체적%이어도 구리 분말의 "입자경"을 100㎚로 비교적 작게 하면, 양호한 콘택트 성능이 얻어지는 것을 나타내고 있다.
이상, 본 발명에 따른 도전성 페이스트가 외부전극 형성에 적용되는 칩형 세라믹 전자부품으로서, 주로 적층 세라믹 콘덴서를 예시하여 설명했는데, 상기 도전성 페이스트는 다른 칩형 세라믹 전자부품의 외부전극 형성을 위해서도 이용할 수 있다.
1: 칩형 세라믹 전자부품
2: 외부전극
4: 부품 본체
9, 10: 내부전극
11: Ni-Cu 합금층
12: 유리층

Claims (8)

  1. 칩형 세라믹 전자부품에서의 외부전극 형성용 도전성 페이스트로서,
    구리 분말과 유리 분말을 포함하고,
    상기 구리 분말은 입자경(粒子徑)이 300㎚ 이하이고, 입자경/결정자경(結晶子俓)이 1.0을 초과하면서 3.8 이하이며,
    상기 구리 분말 및 상기 유리 분말의 합계 체적에서 차지하는 상기 유리 분말의 체적 비율이 35체적% 이하인, 도전성 페이스트.
  2. 제1항에 있어서,
    상기 구리 분말의 상기 입자경/결정자경이 1.1 이상이면서 2.0 이하인, 도전성 페이스트.
  3. 제1항 또는 제2항에 있어서,
    상기 구리 분말의 상기 결정자경이 50㎚ 이상인, 도전성 페이스트.
  4. 제1항 또는 제2항에 있어서,
    상기 구리 분말의 분말 입자의 내부에는,
    불순물이 포함되지 않거나,
    불순물로서 염소가 포함되는 경우에는 염소 이온양으로서 0.01질량% 이하밖에 포함되지 않으며,
    불순물로서 황이 포함되는 경우에는 황량(黃量)으로서 0.002질량% 이하밖에 포함되지 않는, 도전성 페이스트.
  5. 제1항 또는 제2항에 있어서,
    상기 구리 분말은 구형(球形)의 분말 입자로 이루어지는, 도전성 페이스트.
  6. 제1항 또는 제2항에 있어서,
    상기 구리 분말 및 상기 유리 분말의 합계 체적에서 차지하는 상기 유리 분말의 체적 비율이 10체적% 이상이면서 25체적% 이하인, 도전성 페이스트.
  7. 제1항 또는 제2항에 있어서,
    상기 유리 분말의 입자경이 1.0㎛ 이하인, 도전성 페이스트.
  8. 제1항 또는 제2항에 있어서,
    상기 유리 분말은 B-Si계 유리로 이루어지는, 도전성 페이스트.
KR1020190048818A 2018-05-16 2019-04-26 도전성 페이스트 KR102226688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210029351A KR102426098B1 (ko) 2018-05-16 2021-03-05 칩형 세라믹 전자부품

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018094191A JP6787364B2 (ja) 2018-05-16 2018-05-16 導電性ペースト
JPJP-P-2018-094191 2018-05-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210029351A Division KR102426098B1 (ko) 2018-05-16 2021-03-05 칩형 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20190131424A true KR20190131424A (ko) 2019-11-26
KR102226688B1 KR102226688B1 (ko) 2021-03-11

Family

ID=68585683

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190048818A KR102226688B1 (ko) 2018-05-16 2019-04-26 도전성 페이스트
KR1020210029351A KR102426098B1 (ko) 2018-05-16 2021-03-05 칩형 세라믹 전자부품

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210029351A KR102426098B1 (ko) 2018-05-16 2021-03-05 칩형 세라믹 전자부품

Country Status (3)

Country Link
JP (1) JP6787364B2 (ko)
KR (2) KR102226688B1 (ko)
CN (1) CN110504042B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558658B1 (ko) * 2019-03-28 2023-07-24 가부시키가이샤 무라타 세이사쿠쇼 칩형 세라믹 전자부품의 제조 방법
JP6704083B1 (ja) * 2019-11-22 2020-06-03 東邦チタニウム株式会社 銅粉体とその製造方法
JP7396191B2 (ja) * 2020-05-01 2023-12-12 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
JP2022014533A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
JP7355182B2 (ja) 2020-10-28 2023-10-03 株式会社村田製作所 チップ型セラミック電子部品の製造方法
JP2022116729A (ja) * 2021-01-29 2022-08-10 Tdk株式会社 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110444A (ja) * 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2011026631A (ja) 2009-07-21 2011-02-10 Mitsui Mining & Smelting Co Ltd 銅粉、導電性ペースト及び導電性接続構造
JP2013131459A (ja) * 2011-12-22 2013-07-04 Kyocera Corp 導電性ペーストおよびセラミックス電子部品
KR20160052723A (ko) * 2014-02-14 2016-05-12 미쓰이금속광업주식회사 구리분
JP2017025393A (ja) * 2015-07-27 2017-02-02 三井金属鉱業株式会社 銅粉及びその製造方法
KR20170113582A (ko) * 2015-02-04 2017-10-12 나믹스 가부시끼가이샤 열전도성 페이스트 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545111A (zh) * 2003-11-26 2004-11-10 廖晓华 用于片式电容器端电极的导电浆料
JP5820202B2 (ja) * 2010-09-30 2015-11-24 Ｄｏｗａエレクトロニクス株式会社 導電性ペースト用銅粉およびその製造方法
WO2013132965A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR20150008632A (ko) * 2013-07-15 2015-01-23 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품
KR101574462B1 (ko) * 2015-01-16 2015-12-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품
CN107206489B (zh) * 2015-01-30 2019-06-18 住友电气工业株式会社 金属粉末、油墨、烧结体、印刷线路板用基材以及金属粉末的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110444A (ja) * 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2011026631A (ja) 2009-07-21 2011-02-10 Mitsui Mining & Smelting Co Ltd 銅粉、導電性ペースト及び導電性接続構造
JP2013131459A (ja) * 2011-12-22 2013-07-04 Kyocera Corp 導電性ペーストおよびセラミックス電子部品
KR20160052723A (ko) * 2014-02-14 2016-05-12 미쓰이금속광업주식회사 구리분
KR20170113582A (ko) * 2015-02-04 2017-10-12 나믹스 가부시끼가이샤 열전도성 페이스트 및 그의 제조 방법
JP2017025393A (ja) * 2015-07-27 2017-02-02 三井金属鉱業株式会社 銅粉及びその製造方法

Also Published As

Publication number Publication date
JP2019200896A (ja) 2019-11-21
JP6787364B2 (ja) 2020-11-18
CN110504042A (zh) 2019-11-26
KR20210028631A (ko) 2021-03-12
KR102426098B1 (ko) 2022-07-28
KR102226688B1 (ko) 2021-03-11
CN110504042B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
KR20190131424A (ko) 도전성 페이스트
US10529486B2 (en) Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode
US20160133398A1 (en) Ceramic electronic component and method for producing the same
US8767375B2 (en) Multilayer ceramic electronic component and method of fabricating the same
KR20160079748A (ko) 세라믹 전자부품 및 그 제조방법
US9520232B2 (en) Multilayer ceramic electronic component
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
US20140022689A1 (en) Multi-layered ceramic electronic component and method of manufacturing the same
KR102572462B1 (ko) 적층 세라믹 콘덴서
US9496087B2 (en) Multilayer ceramic capacitor
KR100809214B1 (ko) 도전성 입자, 이를 포함하는 전자부품의 도전체층 형성용도전성 페이스트 및 이를 이용하여 제조된 전자부품
WO2023127643A1 (ja) 積層セラミックコンデンサ
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
US11315730B2 (en) Multilayer electronic component
JP7475259B2 (ja) チップ型セラミック電子部品
JP7355182B2 (ja) チップ型セラミック電子部品の製造方法
JP2016192477A (ja) 積層セラミック電子部品
JP7459858B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US20230343514A1 (en) Conductive paste and multilayer electronic component
JP7215459B2 (ja) 積層型電子部品
US20230207205A1 (en) Multilayer electronic component
KR20210052252A (ko) 도전성 페이스트 및 적층형 전자부품
JP2022163228A5 (ja) チップ型セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)