JP2009164189A - 積層セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】内部電極層の面積を大きくすることが可能であり、小型で高電気特性の積層セラミック電子部品を、効率よく製造することができる積層セラミック電子部品の製造方法を提供すること。
【解決手段】内部電極層とグリーンシートとが積層してあるグリーン積層体４ａを準備する。グリーン積層体４ａに切断用マーキング３０ｘａ，３０ｙａを形成する。グリーン積層体４ａを焼成し、積層ブロック４ｃを得る。積層ブロック４ｃを切断し、内部電極層が露出する切断面を持ち、長手方向に細長い棒状積層体４ｄを形成する。棒状積層体４ｄにおける内部電極層が露出する切断面を研磨する。研磨された切断面に外部電極６，８を形成する。棒状積層体４ｄを個片状に切断する。
【選択図】図９

Description

本発明は、たとえば積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に関する。

たとえば積層セラミックコンデンサなどの積層セラミック電子部品は、たとえば以下のようにして製造される。すなわち、可撓性支持体上にドクターブレード法により、セラミック塗料を用いてグリーンシートを形成し、その上に、電極パターンをスクリーン印刷により形成する。セラミック塗料は、セラミック粉、有機バインダー、可塑剤、溶剤等を含む。電極パターンを形成するための電極ペーストは、パラジウム、銀、ニッケル等の導電性粉末を含む。

電極パターンが形成されたグリーンシートは、所定の枚数で積層された後に、プレスされ、切断工程を経てセラミックグリーンチップを得る。セラミックグリーンチップは、脱バインダ処理および焼成処理されてセラミック焼結体となり、端子電極が形成され、積層セラミック電子部品が完成する。

ところで、積層セラミック電子部品の電気特性を向上させつつ、小型化しようとすると、薄いグリーンシートを多数積層する必要がある。セラミックは脆いので、電子部品の稜線部において割れや欠けが発生しやすい。そこで、従来では、未焼成のグリーン積層体をチップ状に切断してから一度バレル研磨して、電子部品の稜線部の面取りを行っている（特許文献１参照）。

しかしながら従来の方法でバレル研磨して面取りを行うと、切断後のチップによっては、必要以上に面取りされることがある。必要以上に面取りされると、面取り部において内部電極が露出し、ショート不良の原因となる。そこで、十分に余裕を持って、内部電極の面積を小さく設計しておき、必要以上に面取りしても、内部電極が露出されないようにすることも考えられる。

しかしながら、電子部品の小型化と共に、性能の向上も求められており、内部電極層の面積を小さく設計すれば、静電容量の低下などの電気特性の悪化が懸念される。
特許第３４６３６１０号公報

本発明は、このような実状に鑑みてなされ、その目的は、内部電極層の面積を大きくすることが可能であり、小型で高電気特性の積層セラミック電子部品を、効率よく製造することができる積層セラミック電子部品の製造方法を提供することである。

上記目的を達成するために、本発明の第１の観点に係る積層セラミック電子部品の製造方法は、
内部電極層とグリーンシートとが積層してあるグリーン積層体を準備する工程と、
前記グリーン積層体に切断用マーキングを形成する工程と、
前記グリーン積層体を焼成し、積層ブロックを得る工程と、
前記積層ブロックを切断し、前記内部電極層が露出する切断面を持ち、長手方向に細長い棒状積層体を形成する工程と、
前記棒状積層体における前記内部電極層が露出する切断面を研磨する工程と、
研磨された前記切断面に外部電極を形成する工程と、
前記棒状積層体を個片状に切断する工程と、を有する。

本発明の第２の観点に係る積層セラミック電子部品の製造方法は、
内部電極層とグリーンシートとが積層してあるグリーン積層体を準備する工程と、
前記グリーン積層体に切断用マーキングを形成する工程と、
前記グリーン積層体を切断し、前記内部電極層が露出する切断面を持ち、長手方向に細長い棒状積層体を形成する工程と、
前記棒状積層体を焼成する工程と、
前記棒状積層体における前記内部電極層が露出する切断面を研磨する工程と、
研磨された前記切断面に外部電極を形成する工程と、
前記棒状積層体を個片状に切断する工程と、を有する。

本発明に係る積層セラミック電子部品の製造方法では、素子本体の稜線を面取りするためのバレル研磨を行わない。そのため、面取り部（Ｒ部とも言う）において内部電極層が露出するおそれがなくなり、電子部品を小型化しても、内部電極層の面積を大きく設計することが可能になる。そのため、小型で高電気特性の積層セラミック電子部品を得ることができる。

また、本発明の方法により得られた電子部品では、素子本体の角部が面取りされずに角形に保たれるので、素子本体の角部からメッキ液が浸入することがなくなり、ショート不良などを低減させることができる。さらに、素子本体の外形寸法を高精度に保つことができる。

特に、本発明の第１の観点では、焼成後の積層ブロックを棒状に切断してから研磨するために、焼成前に切断してから焼成する場合に比較して、切断面における内部電極層の電極端の引き込みがほとんどなく、その後に行われる研磨が容易であり、研磨時間も短くてすむ。なお、内部電極層の電極端の引き込みは、内部電極層とグリーンシートとの焼成時の収縮挙動の相違に基づく。

好ましくは、前記棒状積層体の状態で、研磨された前記切断面に外部電極を形成し、その後に、前記棒状積層体を個片状に切断する。この場合には、棒状積層体の状態で外部電極を形成するために、外部電極の形成が容易になる。あるいは、前記棒状積層体を個片状に切断して素子本体を得た後に、当該素子本体における前記内部電極が露出する前記切断面に外部電極を形成してもよい。

好ましくは、前記棒状積層体における前記内部電極層が露出する切断面を研磨する際には、前記棒状積層体の長手方向に沿って研磨処理を行う。このような方向に沿って研磨を行うことで、この研磨面（切断面）の長手方向に沿った角部が研磨により丸くなることを抑制することができ、最終的に切断して得られる素子本体の角部も角形に保たれ、本発明の作用効果が向上する。

好ましくは、前記棒状積層体の長手方向に沿って両端部には、廃棄予定部分が形成してある。研磨方向を棒状積層体の長手方向に一致させた場合には、棒状積層体の長手方向に沿って両端部に位置する研磨面の角部は、研磨により丸くなることは避けられない。そこで、棒状積層体の長手方向に沿って両端部には廃棄予定部分を設けることで、廃棄予定部分を除いて最終的に得られる全ての素子本体の角部は角形に保たれ、本発明の作用効果が向上する。
なお、本発明において、「研磨処理」とは、特に限定されないが、ラッピング、ポリッシングなどが例示される。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る方法により製造される積層セラミックコンデンサの概略断面図、
図２は図１に示す積層セラミックコンデンサを製造する過程で得られるグリーン積層体の斜視図、
図３は図２に示すグリーン積層体の要部断面図、
図４はグリーン積層体における切断位置マークの検出工程を示す斜視図、
図５はグリーン積層体への切断線マーキングを行う工程を示す斜視図、
図６は焼成後の積層ブロックに形成された切断線の位置を検出している工程を示す斜視図、
図７は切断工程を示す斜視図、
図８は切断後の状態を示す斜視図、
図９は研磨工程を示す概略図、
図１０および図１１は外部電極の塗布工程を示す概略図、
図１２は最終切断工程を示す概略図、
図１３は最終切断後の積層セラミックコンデンサの斜視図、
図１４は本発明の他の実施形態に係る最終切断工程を示す概略図、
図１５および図１６は外部電極の塗布工程を示す概略図、
図１７は本発明の他の実施形態に係る積層セラミックコンデンサの斜視図である。
第１実施形態

まず、本発明の実施形態に係る方法により製造される積層型電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と第２端子電極８とを有する。素子本体４は、第１内部電極層１２および第２内部電極層１３を有し、第１内側誘電体層１０および第２内側誘電体層１１の間に、これらの内部電極層１２，１３が交互に積層してある。

素子本体４は、その積層方向の両端面に、外側誘電体層１４を有する。交互に積層される一方の第１内部電極層１２は、素子本体４の第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の第２内部電極層１３は、素子本体４の第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。

第１および第２内側誘電体層１０，１１および外側誘電体層１４の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層１０，１１の厚みは、特に限定されないが、数μｍ〜数十μｍのものが一般的である。また、外側誘電体層１４からなる外層部の厚みは、特に限定されないが、好ましくは１０〜２００μｍの範囲である。

端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、又はそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、Ｎｉ又はＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．２〜５．７ｍｍ）×横（０．１〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。

まず、図２〜図５に示すグリーン積層体４ａを形成する。このグリーン積層体４ａを形成するために、図３に示すように、第１内部電極パターン１２ａが形成された第１グリーンシート１０ａと、第２内部電極パターン１３ａが形成された第２グリーンシート１１ａとを交互に積層し、グリーン積層体４ａを形成する。

グリーンシート１０ａ，１１ａを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストであることが好ましい。

なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。

内部電極パターン１２ａ，１３ａを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

グリーンシート１０ａ，１１ａは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシート１０ａ，１１ａの各表面に内部電極パターン１２ａ，１３ａを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。

グリーン積層体４ａにおける第１グリーンシート１０ａは、最終的には図１に示す第１内側誘電体層１０となる部分であり、第２グリーンシート１１ａは、最終的には図１に示す第２内側誘電体層１１となる部分である。また、第１内部電極パターン１２ａは、最終的には図１に示す第１内部電極層１２となる部分であり、第２内部電極パターン１３ａは、最終的には図１に示す第２内部電極層１３となる部分である。

図３では、図示の容易化のために、グリーン積層体４ａにおける内部電極層１２ａおよび１３ａの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。

なお、図２および図３に示すように、グリーン積層体４ａにおける積層方向Ｚの両端部には、外側誘電体層１４となるべきグリーンシート１４ａが積層してある。グリーン積層体４ａにおける積層方向Ｚの厚みは、焼成後において、図１に示す素子本体４の厚みに対応する。

図２および図３に示すように、グリーン積層体４ａにおいて、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、パターン１２ａ，１３ａの長手方向Ｘ（以下、Ｘ軸とも言う）に沿って、半パターンずらしてある直線の繰り返しパターンである。

また、パターン１２ａ，１３ａの長手方向Ｘと積層方向Ｚ（以下、Ｚ軸とも言う）との双方に垂直であるグリーン積層体４ａの方向Ｙ（以下、Ｙ軸とも言う）に沿って見れば、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、同じピッチ長さの分離した直線パターンである。

なお、図２に示すように、これらの第１内部電極パターン１２ａおよび第２内部電極パターン１３ａは、グリーン積層体４ａのＹ軸に沿って両端位置には形成されない領域が存在し、その領域が端部切り捨て部分２６となる。

図２および図３では、グリーン積層体４ａと素子本体要素４ｂとの関係を分かりやすくするために、最終的な切断予定線３０ｘ，３０ｙを図示してある。なお、素子本体要素４ｂは、図１に示す素子本体４となる部分である。図２および図３に示す切断予定線３０ｘ，３０ｙの通りに最終的に切断するために、この実施形態では、図４に示すように、グリーン積層体４ａの最外層表面に、電極ペーストによる印刷法で、切断位置マーク３０ａを形成してある。

それらの切断位置マーク３０ａを複数のカメラ３２で読み取ることにより、グリーン積層体４ａの位置合わせを行い、図５に示すように、マーキング用押切刃３４で、グリーン積層体４ａの表面に、マーキング用切り溝３０ｘａ，３０ｙａを形成する。

この実施形態では、図５に示すマーキング用切り溝３０ｘａ，３０ｙａは、図２および図３に示す切断予定線３０ｘ，３０ｙに対応し、マトリックス状に形成される。マーキング用切り溝３０ｘａ，３０ｙａの溝深さは、特に限定されず、グリーン積層体４ａを焼成後にも、それらのマーキング用切り溝３０ｘａ，３０ｙａをカメラにより認識できる程度であればよい。

次に、この実施形態では、マーキング用切り溝３０ｘａ，３０ｙａが形成されたグリーン積層体４ａに対して、脱バインダ処理および焼成処理を施し、図６に示す焼結後の積層ブロック４ｃを得る。脱バインダ処理および焼成処理の諸条件は特に限定されないが、焼成温度としては、たとえば１０００〜１４００°Ｃである。

その後に、図６に示すように、焼結後の積層ブロック４ｃの表面に形成してある切断位置マーク３０ａを、複数のカメラ３２で読み取り、積層ブロック４ｃの位置決めを行う。その後に、図７に示すように、スライサーの回転切断刃３６を用いて、積層ブロック４ｃを、マーキング用切り溝３０ｙａに沿って切断分離し、図８に示すように、棒状積層体４ｄを得る。

マーキング用切り溝３０ｙａは、図２および図３に示す切断予定線３０ｙに対応し、棒状積層体４ｄの切断面３０ｂには、内部電極層１２ａまたは１３ａが露出する。なお、図８では、棒状積層体４ｄの切断面３０ｂに露出した内部電極層１２ａまたは１３ａの図示は省略してあるが、図２および図３から容易に想像できる。

次に、本実施形態では、図９に示すように、棒状積層体４ｄの一方の切断面３０ｂを、保持板４０の粘着シート面３８に着脱自在に付着させ、他方の切断面３０ｂを、研磨定盤４４に接触させて研磨する。研磨の際には、研磨定盤４４を回転させて行う。また、保持板４０は、研磨定盤４４に対して、回転または回動しても良く、さらには公転運動をしても良い。

保持板４０の上面には、加圧用マイクロアクチュエータ４２が装着してあっても良く、棒状積層体４ｄの長手方向Ｙに沿って、微妙に研磨定盤４４への加圧力を調整しても良い。また、棒状積層体４ｄのチップ長さＬ１は、カメラなどの測定器３２ａにより常時計測され、その計測情報に応じて、加圧用マイクロアクチュエータ４２の加圧力を制御している。

棒状積層体４ｄの一方の切断面３０ｂの研磨が終了したら、他方の切断面３０ｂの研磨を同様にして行う。その後に、図１０に示すように、棒状積層体４ｄの一方の切断面３０ｂに端子電極ペースト膜６ａを形成する。端子電極ペースト膜６ａの形成は、棒状積層体４ｄの一方の切断面３０ｂを、塗布台４６の上に貯留してある電極ペースト５０に浸漬することで形成される。

その後に、端子電極ペースト膜６ａを乾燥させた後に、図１１に示すように、棒状積層体４ｄの端子電極ペースト膜６ａ側を保持板４０の粘着シート面３８に着脱自在に付着させ、同様にして、端子電極ペースト膜８ａを形成する。その後に、棒状積層体４ｄを保持板４０から引き剥がし、端子電極ペースト膜６ａ，８ａの焼き付け処理を行う。焼き付け処理時の温度条件などは、特に限定されない。端子電極ペースト膜６ａ，８ａは、焼き付け後に、メッキ処理されて、メッキ膜が積層され、図１に示す第１端子電極６および第２端子電極８になる。

その後に、図１２に示すように、棒状積層体４ｄの表面に沿って形成してあるマーキング用切り溝３０ｘａに沿って、スライサーの回転切断刃３６を用いて、棒状積層体４ｄを個片状に切断分離する。その結果、図１および図１３に示す積層セラミックコンデンサ２が得られる。この積層セラミックコンデンサ２では、図１３に示すように、素子本体４の切断面４ｄには、端子電極６，８が形成されない。

本実施形態に係る積層セラミックコンデンサ２の製造方法では、素子本体４の稜線を面取りするためのバレル研磨を行わない。そのため、面取り部（Ｒ部とも言う）において内部電極層１２，１３が露出するおそれがなくなり、コンデンサ２を小型化しても、内部電極層１２，１３の面積を大きく設計することが可能になる。そのため、小型で高電気特性の積層セラミックコンデンサ２を得ることができる。

また、本実施形態の方法により得られたコンデンサ２では、素子本体４の角部が面取りされずに角形に保たれるので、素子本体４の角部からメッキ液が浸入することがなくなり、ショート不良などを低減させることができる。さらに、図１３に示すように、素子本体４の外形寸法Ｌ，Ｗ，Ｔおよび端子電極６，８の回り込み部分Ｂの幅を高精度に保つことができる。

特に、本実施形態では、図７に示すように、焼成後の積層ブロック４ｃを棒状に切断してから研磨するために、焼成前に切断してから焼成する場合に比較して、切断面における内部電極層の電極端の引き込みがほとんどなく、その後に行われる研磨が容易であり、研磨時間も短くてすむ。なお、内部電極層の電極端の引き込みは、内部電極層とグリーンシートとの焼成時の収縮挙動の相違に基づく。
第２実施形態

この第２実施形態では、以下に示す以外は、上述した第１実施形態と同様にして、図１および図１７に示す積層セラミックコンデンサ２を製造し、以下に示す以外は、第１実施形態と同様な作用効果を奏する。

図１４に示すように、本実施形態の方法では、図９に示す工程で研磨された後の棒状積層体４ｄを、まず、その表面に沿って形成してあるマーキング用切り溝３０ｘａに沿って、スライサーの回転切断刃３６を用いて、個片状に切断分離する。その後に、図１５に示すように、切断分離された素子本体４の一方の端部を、それぞれ、保持板４０の粘着シート面３８に着脱自在に付着させ、他方の端部を、塗布台４６の上に貯留してある電極ペースト５０に浸漬し、端子電極ペースト膜６ａを形成する。

その後に、端子電極ペースト膜６ａを乾燥させた後に、図１６に示すように、素子本体４の端子電極ペースト膜６ａ側を、それぞれ、保持板４０の粘着シート面３８に着脱自在に付着させ、同様にして、端子電極ペースト膜８ａを形成する。その後に、個々の素子本体４を保持板４０から引き剥がし、端子電極ペースト膜６ａ，８ａの焼き付け処理を行う。焼き付け処理時の温度条件などは、特に限定されない。端子電極ペースト膜６ａ，８ａは、焼き付け後に、メッキ処理されて、メッキ膜が積層され、図１および図１７に示す第１端子電極６および第２端子電極８になる。

図１７に示すように、端子電極６および８の回り込み部分Ｂは、素子本体４のＬ方向の両端で、４側面に形成される。
第３実施形態

この第３実施形態では、以下に示す以外は、上述した第１実施形態または第２実施形態と同様にして、図１および図１３に示す積層セラミックコンデンサ２を製造し、以下に示す以外は、第１実施形態または第２実施形態と同様な作用効果を奏する。

すなわち、この実施形態では、図７に示す切断工程を、焼成後の積層ブロック４ｃに対して行うのではなく、焼成前のグリーン積層体４ａに対して行い、切断して得られた棒状積層体を焼成するのである。焼成された棒状積層体４ｄのその後の工程は、第１実施形態または第２実施形態と同様である。

この実施形態では、焼成前のグリーン積層体４ａを棒状に切断してから焼成するために、焼成後に切断する場合に比較して、切断面における内部電極層の電極端の引き込みが多少多くなるが、その後に研磨工程があるために、問題はない。また、比較的に柔らかいグリーン積層体４ａを切断するために、切断が容易である。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、上述した第１実施形態において、図９に示すように、棒状積層体４ｄの一方の切断面３０ｂの研磨が終了したら、他方の切断面３０ｂの研磨を開始する前に、図１０に示す端子電極ペースト膜６ａの形成を行ってもよい。その場合には、ペースト膜６ａの乾燥後に、棒状積層体４ｄの他方の切断面３０ｂの研磨を行い、その後に、その研磨面に、図１１に示す端子電極ペースト膜８ａの形成を行っても良い。

また、上述した第１実施形態において、図９に示すように、保持板４０は、研磨定盤４４に対して、相対的に、棒状積層体４ｄの長手方向Ｙに沿って移動させて研磨処理しても良い。また、棒状積層体４ｄの長手方向に沿って両端部には、廃棄予定部分２６が形成してあっても良い。

研磨方向を棒状積層体４ｄの長手方向に一致させた場合には、棒状積層体４ｄの長手方向に沿って両端部に位置する廃棄予定部分２６の研磨面の角部は、研磨により丸くなることは避けられない。そこで、棒状積層体４ｄの長手方向に沿って両端部には廃棄予定部分２６を設けることで、廃棄予定部分２６を除いて最終的に得られる全ての素子本体の角部は角形に保たれ、本発明の作用効果が向上する。

図１は本発明の一実施形態に係る方法により製造される積層セラミックコンデンサの概略断面図である。 図２は図１に示す積層セラミックコンデンサを製造する過程で得られるグリーン積層体の斜視図である。 図３は図２に示すグリーン積層体の要部断面図である。 図４はグリーン積層体における切断位置マークの検出工程を示す斜視図である。 図５はグリーン積層体への切断線マーキングを行う工程を示す斜視図である。 図６は焼成後の積層ブロックに形成された切断線の位置を検出している工程を示す斜視図である。 図７は切断工程を示す斜視図である。 図８は切断後の状態を示す斜視図である。 図９は研磨工程を示す概略図である。 図１０は外部電極の塗布工程を示す概略図である。 図１１は図１０の続きの塗布工程を示す概略図である。 図１２は最終切断工程を示す概略図である。 図１３は最終切断後の積層セラミックコンデンサの斜視図である。 図１４は本発明の他の実施形態に係る最終切断工程を示す概略図である。 図１５は外部電極の塗布工程を示す概略図である。 図１６は図１５の続きの工程を示す概略図である。 図１７は本発明の他の実施形態に係る積層セラミックコンデンサの斜視図である。

符号の説明

２… 積層セラミックコンデンサ
４… 素子本体
４ａ… グリーン積層体
４ｂ… 素子本体要素
４ｃ… 積層ブロック
４ｄ… 棒状積層体
６… 第１端子電極
６ａ… 端子電極ペースト膜
８… 第２端子電極
８ａ… 端子電極ペースト膜
１０… 第１内側誘電体層
１０ａ… 第１グリーンシート
１１… 第２内側誘電体層
１１ａ… 第２グリーンシート
１２… 第１内部電極層
１２ａ… 第１内部電極パターン
１３… 第２内部電極層
１３ａ… 第２内部電極パターン
３０ｘ，３０ｙ… 切断予定線
３０ｘａ，３０ｙａ… マーキング用切り溝

Claims (6)

1. 内部電極層とグリーンシートとが積層してあるグリーン積層体を準備する工程と、
   前記グリーン積層体に切断用マーキングを形成する工程と、
   前記グリーン積層体を焼成し、積層ブロックを得る工程と、
   前記積層ブロックを切断し、前記内部電極層が露出する切断面を持ち、長手方向に細長い棒状積層体を形成する工程と、
   前記棒状積層体における前記内部電極層が露出する切断面を研磨する工程と、
   研磨された前記切断面に外部電極を形成する工程と、
   前記棒状積層体を個片状に切断する工程と、を有する
   積層セラミック電子部品の製造方法。
2. 内部電極層とグリーンシートとが積層してあるグリーン積層体を準備する工程と、
   前記グリーン積層体に切断用マーキングを形成する工程と、
   前記グリーン積層体を切断し、前記内部電極層が露出する切断面を持ち、長手方向に細長い棒状積層体を形成する工程と、
   前記棒状積層体を焼成する工程と、
   前記棒状積層体における前記内部電極層が露出する切断面を研磨する工程と、
   研磨された前記切断面に外部電極を形成する工程と、
   前記棒状積層体を個片状に切断する工程と、を有する
   積層セラミック電子部品の製造方法。
3. 前記棒状積層体の状態で、研磨された前記切断面に外部電極を形成し、その後に、前記棒状積層体を個片状に切断する請求項１または２に記載の積層セラミック電子部品の製造方法。
4. 前記棒状積層体を個片状に切断して素子本体を得た後に、当該素子本体における前記内部電極が露出する前記切断面に外部電極を形成する請求項１または２に記載の積層セラミック電子部品の製造方法。
5. 前記棒状積層体における前記内部電極層が露出する切断面を研磨する際には、前記棒状積層体の長手方向に沿って研磨処理を行う請求項１〜４のいずれかに記載の積層セラミック電子部品の製造方法。
6. 前記棒状積層体の長手方向に沿って両端部には、廃棄予定部分が形成してある請求項５に記載の積層セラミック電子部品の製造方法。

Images