JP2015076413A

JP2015076413A - セラミック電子部品

Info

Publication number: JP2015076413A
Application number: JP2013209344A
Authority: JP
Inventors: 健一鴛海; Kenichi Oshiumi; 修一伊藤; Shuichi Ito
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-10-04
Filing date: 2013-10-04
Publication date: 2015-04-20

Abstract

【課題】積層体の端面において内部電極の端部に隣接するように開口した空隙部の大きさを縮小してセラミック電子部品の信頼性を向上する。【解決手段】セラミック層１５０ａと平板状の内部電極１４１ａとが交互に積層されて構成された積層体と、内部電極１４１ａに電気的に接続された外部電極と、積層体の内部において内部電極１４１ａに対して間隔を置いて設けられて外部電極と電気的に接続された補助内部導体１６１ａとを備える。内部電極１４１ａにおいて端面に位置する部分および補助内部導体１６１ａにおいて端面に位置する部分を主面に投影した際に、すべての内部電極における側面に直交する方向の一端および他端のうちの最も外側に位置している一端および他端の各々を、少なくとも１つの補助内部導体が包含するように設けられている。【選択図】図８

Description

本発明は、セラミック電子部品に関する。

電気的特性の発現に寄与しない電極であるダミー内部導体を有するセラミック電子部品を開示した先行文献として、特開２０１０−２１５２４号公報(特許文献１)がある。特許文献１に記載されたセラミック電子部品においては、ダミー内部導体を設けることにより、積層体の端面においてダミー内部導体の端部に隣接するように開口した空隙部を形成している。この空隙部の内部にめっき液を進入させてめっき金属を析出させることにより、アンカー効果によって内部電極と外部電極との接続信頼性を向上している。

特開２０１０−２１５２４号公報

積層体を形成する際のグリーンシートの積層位置のバラツキまたは内部電極の形成位置のバラツキなどの原因によって、積層体の側面に直交する方向において複数の内部電極が互いにずれた状態で積層されることがある。この場合、最も位置がずれている内部電極の側面側の端部には、積層体をプレス成型する際の圧力が及びにくいため、この内部電極の端部に隣接して大きな空隙部が形成される。

具体的には、積層された複数の内部電極のうち、積層体の側面に直交する方向において他の内部電極に比べて側面側に最も突出するようにずれて位置している内部電極にて、積層体の側面に直交する方向の両端部のうちの少なくとも一方に、プレス圧不足によって内部電極の厚みに応じた空隙部が形成される。この空隙部は、積層体の端面において開口している。

積層体の端面において内部電極の端部に隣接するように開口した空隙部が大きすぎる場合、空隙部内に進入した水分により、互いに対向する内部電極同士間の絶縁抵抗が低くなって、セラミック電子部品の信頼性が低下することがある。

本発明は上記の問題点に鑑みてなされたものであって、積層体の端面において内部電極の端部に隣接するように開口した空隙部の大きさを縮小して信頼性を向上したセラミック電子部品を提供することを目的とする。

本発明に基づくセラミック電子部品は、セラミック層と平板状の内部電極とが交互に積層されて構成され、セラミック層と内部電極との積層方向に対して直交する１対の主面、主面同士の間を結ぶ１対の側面、および、１対の主面と１対の側面とにそれぞれ直交する１対の端面を有する積層体と、少なくともいずれかの上記端面上に設けられて内部電極に電気的に接続された外部電極と、積層体の内部において内部電極に対して間隔を置いて設けられて外部電極と電気的に接続された補助内部導体とを備える。内部電極において上記端面に位置する部分および補助内部導体において上記端面に位置する部分を上記主面に投影した際に、すべての内部電極における上記側面に直交する方向の一端および他端のうちの最も外側に位置している一端および他端の各々を、少なくとも１つの補助内部導体が包含するように設けられている。

本発明の一形態においては、補助内部導体が、内部電極と同一の材料によって形成されている。

本発明の一形態においては、補助内部導体において、内部電極の最も外側に位置している上記一端を包含する部分と、内部電極の最も外側に位置している上記他端を包含する部分とが分割されて互いに離間している。

本発明の一形態においては、上記積層方向において、補助内部導体が内部電極と同じ位置に設けられている。

本発明の一形態においては、上記主面に平行で内部電極が位置する断面において、補助内部導体は、内部電極と電気的に接続されている外部電極とは異なる外部電極に電気的に接続されている。

本発明の一形態においては、積層体において、補助内部導体が形成された層の数が、内部電極が形成された層の数と等しい。

本発明の一形態においては、積層体において、補助内部導体が占める総厚みが、内部電極が占める総厚みと等しい。

本発明によれば、積層体の端面において内部電極の端部に隣接するように開口した空隙部の大きさを縮小してセラミック電子部品の信頼性を向上できる。

本発明の実施形態１に係るセラミック電子部品の外観を示す斜視図である。図１のセラミック電子部品をＩＩ−ＩＩ線矢印方向から見た断面図である。図２のセラミック電子部品をＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図２のセラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。図２のセラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。図２のセラミック電子部品をＶＩ−ＶＩ線矢印方向から見た断面図である。内部電極および補助内部導体となる導電パターンを形成されたセラミックグリーンシートの外観を示す平面図である。マザー積層体をプレスしている状態を示す断面図である。本発明の実施形態２に係るセラミック電子部品を図２のＩＩＩ−ＩＩＩ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＩＶ−ＩＶ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＶＩ−ＶＩ線矢印方向と同一の方向から見た断面図である。本発明の実施形態３に係るセラミック電子部品を図２のＩＩＩ−ＩＩＩ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＩＶ−ＩＶ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。同実施形態に係るセラミック電子部品を図２のＶＩ−ＶＩ線矢印方向と同一の方向から見た断面図である。本発明の実施形態４に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。本発明の実施形態５に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。本発明の実施形態６に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。本発明の実施形態７に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。

以下、本発明の実施形態１に係るセラミック電子部品について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。以下の説明においては、セラミック電子部品としてセラミックコンデンサについて説明するが、電子部品は、コンデンサに限られず、圧電部品、サーミスタまたはインダクタなどを含む。

(実施形態１)
図１は、本発明の実施形態１に係るセラミック電子部品の外観を示す斜視図である。図２は、図１のセラミック電子部品をＩＩ−ＩＩ線矢印方向から見た断面図である。図３は、図２のセラミック電子部品をＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図４は、図２のセラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図２のセラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。図６は、図２のセラミック電子部品をＶＩ−ＶＩ線矢印方向から見た断面図である。

図１においては、後述する積層体の長手方向をＬ、積層体の幅方向をＷ、積層体の厚さ方向をＴで示している。図５，６においては、内部電極１４０の位置ずれを誇張して示している。図５においては、第１内部電極１４１の位置ずれの一例を示しており、第１補助内部導体１６１の位置ずれについては示していない。図６においては、第２内部電極１４２の位置ずれの一例を示しており、第２補助内部導体１６２の位置ずれについては示していない。

図１〜６に示すように、本発明の実施形態１に係るセラミック電子部品１００は、セラミック層１５０と平板状の内部電極１４０とが交互に積層された直方体状の積層体１１０と、積層体１１０の両端部に設けられて内部電極１４０と電気的に接続された外部電極と、積層体１１０の内部において内部電極１４０に対して間隔を置いて設けられて外部電極と電気的に接続された補助内部導体とを備える。

外部電極は、積層体１１０の長手方向の一方の端部に設けられた第１外部電極１２０、および、積層体１１０の長手方向の他方の端部に設けられた第２外部電極１３０を含む。ただし、外部電極の構成は上記に限られず、外部電極は、積層体１１０の少なくともいずれかの端面上に設けられていればよい。よって、積層体１１０の１つの端面上において、複数の外部電極が互いに間隔を置いて設けられていてもよい。

互いに隣り合って対向する内部電極１４０同士において、第１内部電極１４１は第１外部電極１２０に電気的に接続され、第２内部電極１４２は第２外部電極１３０に電気的に接続されている。

補助内部導体は、積層体１１０の長手方向の一方の端部に設けられた第１補助内部導体１６１、および、積層体１１０の長手方向の他方の端部に設けられた第２補助内部導体１６２を含む。第１補助内部導体１６１は第１外部電極１２０に電気的に接続され、第２補助内部導体１６２は第２外部電極１３０に電気的に接続されている。

本実施形態に係る積層体１１０においては、セラミック層１５０と内部電極１４０との積層方向が、積層体１１０の長手方向Ｌおよび積層体１１０の幅方向Ｗに対して直交している。すなわち、セラミック層１５０と内部電極１４０との積層方向は、積層体１１０の厚さ方向Ｔと平行である。

積層体１１０は、厚さ方向Ｔと直交する１対の主面、幅方向Ｗと直交する１対の側面、および、長手方向Ｌと直交する１対の端面を有する。すなわち、積層体１１０は、セラミック層１５０と内部電極１４０との積層方向に対して直交する１対の主面、主面同士の間を結ぶ１対の側面、および、１対の主面と１対の側面とにそれぞれ直交する１対の端面を有する。

上記のように積層体１１０は、直方体状の外形を有するが、角部および稜線部に丸みを有していてもよい。また、１対の主面、１対の側面および１対の端面のいずれかの面に、凹凸が形成されていてもよい。さらに、積層体１１０は、立方体状の外形を有していてもよい。

以下、各構成について詳細に説明する。
各セラミック層１５０の厚さは、焼成後において０．５μｍ以上５μｍ以下であることが好ましい。セラミック層１５０を構成する材料としては、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物，Ｎｉ化合物または希土類化合物などが添加された材料を用いてもよい。

各内部電極１４０の厚さは、焼成後において０．３μｍ以上２．０μｍ以下であることが好ましい。内部電極１４０は、平面視にて略矩形状の第１内部電極１４１と、平面視にて略矩形状の第２内部電極１４２とを含む。第１内部電極１４１と第２内部電極１４２とは、積層体１１０の厚さ方向Ｔに沿って等間隔に交互に配置されている。また、第１内部電極１４１と第２内部電極１４２とは、セラミック層１５０を間に挟んで互いに対向するように配置されている。

図３に示すように、第１内部電極１４１は、積層体１１０の長手方向の一方の端部から他方の端部に向けて延在している。第１内部電極１４１は、積層体１１０の一方の端面において第１外部電極１２０と接続されている。

図４に示すように、第２内部電極１４２は、積層体１１０の長手方向の他方の端部から一方の端部に向けて延在している。第２内部電極１４２は、積層体１１０の他方の端面において第２外部電極１３０と接続されている。

内部電極１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。

外部電極は、積層体１１０の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。下地層の厚さは、１０．０μｍ以上５０．０μｍ以下であることが好ましい。

下地層としては、積層体１１０の両端部に導電性ペーストを塗布して焼き付けたもの、または、内部電極１４０と同時に焼成したものでもよい。それ以外にも、下地層としては、積層体１１０の両端部にめっきすることにより形成したもの、または、積層体１１０の両端部に熱硬化性樹脂を含む導電性樹脂を塗布して硬化させたものでもよい。

めっき層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。

めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。１層当たりのめっき層の厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。

なお、外部電極において、下地層とめっき層との間に、応力緩和用の導電性樹脂層が形成されていてもよい。

図２〜６に示すように、第１外部電極１２０は、第１下地層１２１と第１めっき層１２２とを含む。第１下地層１２１は、積層体１１０の長手方向の一方の端部を覆っている。積層体１１０の一方の端面において、第１下地層１２１と第１内部電極１４１とが電気的に接続している。

第２外部電極１３０は、第２下地層１３１と第２めっき層１３２とを含む。第２下地層１３１は、積層体１１０の長手方向の他方の端部を覆っている。積層体１１０の他方の端面において、第２下地層１３１と第２内部電極１４２とが電気的に接続している。

各補助内部導体の厚さは、焼成後において０．３μｍ以上２．０μｍ以下であることが好ましい。本実施形態においては、補助内部導体の１層の厚さと、内部電極１４０の１層の厚さとを略同一にしている。

補助内部導体を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。本実施形態においては、補助内部導体は、内部電極１４０と同一の材料によって形成されている。

図４に示すように、第１補助内部導体１６１は、積層体１１０の長手方向の一方の端部において第２内部電極１４２に対して間隔を置いて位置し、平面視にて略矩形状の外形を有している。第１補助内部導体１６１は、積層体１１０の各側面に対して離間している。第１補助内部導体１６１は、積層体１１０の一方の端面において第１外部電極１２０と接続されている。

図３に示すように、第２補助内部導体１６２は、積層体１１０の長手方向の他方の端部において第１内部電極１４１に対して間隔を置いて位置し、平面視にて略矩形状の外形を有している。第２補助内部導体１６２は、積層体１１０の各側面に対して離間している。第２補助内部導体１６２は、積層体１１０の他方の端面において第２外部電極１３０と接続されている。

このように、積層体１１０の主面に平行で内部電極１４０が位置する断面において、補助内部導体は、内部電極１４０と電気的に接続されている外部電極とは異なる外部電極に電気的に接続されている。

また、積層体１１０の積層方向において、補助内部導体は内部電極１４０と同じ位置に設けられている。よって、第１補助内部導体１６１と第２補助内部導体１６２とは、積層体１１０の厚さ方向Ｔに沿って等間隔に交互に配置されている。

図２，５，６に示すように、本実施形態においては、内部電極１４０の形成数と補助内部導体の形成数とは同一であり、それぞれ８個である。また、積層体１１０において、補助内部導体が形成された層の数は、内部電極１４０が形成された層の数と等しい。なお、内部電極１４０の形成数と補助内部導体の形成数とは、８個に限られず、それ以上であってもよい。

図５に示すように、第１内部電極１４１において積層体１１０の一方の端面に位置する部分、および、第１補助内部導体１６１において積層体１１０の一方の端面に位置する部分を主面に投影した際に、各第１内部電極１４１において側面に直交する方向の一端が位置している領域Ｔ₁および他端が位置している領域Ｔ₂を、第１補助内部導体１６１が包含するように設けられている。

具体的には、４個の第１内部電極１４１は、積層体１１０の側面に直交する方向において、互いに位置がずれている。たとえば、図５中の上から２番目の第１内部電極１４１が積層体１１０の一方の側面に最も近接し、図５中の下から１番目の第１内部電極１４１が積層体１１０の他方の側面に最も近接している。

そのため、４個の第１内部電極１４１において積層体１１０の側面に直交する方向の一端の位置がずれている。４個の第１内部電極１４１において積層体１１０の側面に直交する方向の一端が位置している領域Ｔ₁は、上から２番目の第１内部電極１４１の一端が位置する第１投影線Ｌ₁から、下から１番目の第１内部電極１４１の一端が位置する第２投影線Ｌ₂までの範囲である。

同様に、４個の第１内部電極１４１において積層体１１０の側面に直交する方向の他端の位置がずれている。４個の第１内部電極１４１において積層体１１０の側面に直交する方向の他端が位置している領域Ｔ₂は、上から２番目の第１内部電極１４１の他端が位置する第３投影線Ｌ₃から、下から１番目の第１内部電極１４１の他端が位置する第４投影線Ｌ₄までの範囲である。

各第１補助内部導体１６１は、領域Ｔ₁内の位置および領域Ｔ₂内の位置を包含するように設けられている。したがって、本実施形態においては、第１補助内部導体１６１は、第１投影線Ｌ₁より外側の位置から、第４投影線Ｌ₄より外側の位置まで延在するように設けられている。

これにより、第１内部電極１４１において積層体１１０の端面に位置する部分および第１補助内部導体１６１において積層体１１０の端面に位置する部分を積層体１１０の主面に投影した際、すべての第１内部電極１４１における積層体１１０の側面に直交する方向の一端および他端のうちの最も外側に位置している一端および他端の各々を、各第１補助内部導体１６１に包含させることができる。

なお、領域Ｔ₁および領域Ｔ₂の各大きさについては、予め実験により最大値を求めておく。また、第１補助内部導体１６１についても、積層体１１０の側面に直交する方向において互いに位置がずれる。そのため、第１補助内部導体１６１の位置ずれについても予め実験により最大値を求めておき、これらの最大値を考慮して第１補助内部導体１６１の大きさおよび配置を決定する。

すなわち、第１内部電極１４１および第１補助内部導体１６１の各位置ずれが最も大きい場合においても、各第１補助内部導体１６１が、領域Ｔ₁内の位置および領域Ｔ₂内の位置を包含するように、第１補助内部導体１６１の大きさおよび配置を決定する。

上記のように第１補助内部導体１６１を設けることにより、積層体１１０の側面に直交する方向において全ての第１内部電極１４１の一端および他端の位置を覆うように、第１補助内部導体１６１を位置させることができる。これにより、積層体１１０の側面に直交する方向の全ての第１内部電極１４１の両端部に、積層体１１０をプレス成型する際の圧力を及びやすくすることができる。

図６に示すように、第２内部電極１４２において積層体１１０の他方の端面に位置する部分、および、第２補助内部導体１６２において積層体１１０の他方の端面に位置する部分を積層体１１０の主面に投影した際に、各第２内部電極１４２において積層体１１０の側面に直交する方向の一端が位置している領域Ｔ₃および他端が位置している領域Ｔ₄を、第２補助内部導体１６２が包含するように設けられている。

具体的には、４個の第２内部電極１４２は、積層体１１０の側面に直交する方向において、互いに位置がずれている。たとえば、図６中の上から２番目の第２内部電極１４２が積層体１１０の一方の側面に最も近接し、図６中の下から１番目の第２内部電極１４２が積層体１１０の他方の側面に最も近接している。

そのため、４個の第２内部電極１４２において積層体１１０の側面に直交する方向の一端の位置がずれている。４個の第２内部電極１４２において積層体１１０の側面に直交する方向の一端が位置している領域Ｔ₃は、上から２番目の第２内部電極１４２の一端が位置する第５投影線Ｌ₅から、下から１番目の第２内部電極１４２の一端が位置する第６投影線Ｌ₆までの範囲である。

同様に、４個の第２内部電極１４２において積層体１１０の側面に直交する方向の他端の位置がずれている。４個の第２内部電極１４２において積層体１１０の側面に直交する方向の他端が位置している領域Ｔ₄は、上から２番目の第２内部電極１４２の他端が位置する第７投影線Ｌ₇から、下から１番目の第２内部電極１４２の他端が位置する第８投影線Ｌ₈までの範囲である。

各第２補助内部導体１６２は、領域Ｔ₃内の位置および領域Ｔ₄内の位置を包含するように設けられている。したがって、本実施形態においては、第２補助内部導体１６２は、第５投影線Ｌ₅より外側の位置から、第８投影線Ｌ₈より外側の位置まで延在するように設けられている。

これにより、第２内部電極１４２において積層体１１０の端面に位置する部分および第２補助内部導体１６２において積層体１１０の端面に位置する部分を積層体１１０の主面に投影した際、すべての第２内部電極１４２における積層体１１０の側面に直交する方向の一端および他端のうちの最も外側に位置している一端および他端の各々を、各第２補助内部導体１６２に包含させることができる。

なお、領域Ｔ₃および領域Ｔ₄の各大きさについては、予め実験により最大値を求めておく。また、第２補助内部導体１６２についても、積層体１１０の側面に直交する方向において互いに位置がずれる。そのため、第２補助内部導体１６２の位置ずれについても予め実験により最大値を求めておき、これらの最大値を考慮して第２補助内部導体１６２の大きさおよび配置を決定する。

すなわち、第２内部電極１４２および第２補助内部導体１６２の各位置ずれが最も大きい場合においても、各第２補助内部導体１６２が、領域Ｔ₃内の位置および領域Ｔ₄内の位置を包含するように、第２補助内部導体１６２の大きさおよび配置を決定する。

上記のように第２補助内部導体１６２を設けることにより、積層体１１０の側面に直交する方向において全ての第２内部電極１４２の一端および他端の位置を覆うように、第２補助内部導体１６２を位置させることができる。これにより、積層体１１０の側面に直交する方向の全ての第２内部電極１４２の両端部に、積層体１１０をプレス成型する際の圧力を及びやすくすることができる。

よって、積層体１１０の端面において内部電極１４０の端部に隣接するように開口した空隙部の大きさを縮小することができる。

上記のように、積層体１１０において、補助内部導体が形成された層の数と内部電極１４０が形成された層の数とを等しくしているため、積層体１１０の側面に直交する方向において内部電極１４０の一端および他端に圧力が及びやすくすることができる。

さらに、積層体１１０において、補助内部導体が占める総厚みと内部電極１４０が占める総厚みとを略等しくしているため、積層体１１０をプレス成型する際の積層体１１０内の圧力分布を均一化して、積層体１１０の側面に直交する方向において内部電極１４０の一端および他端に圧力がより及びやすくすることができる。

これにより、プレス成型された積層体１１０の表面において、内部電極１４０が存在する領域と内部電極１４０が存在しない領域との境界に現れる段差を小さくすることができる。その結果、セラミック電子部品１００の構造欠陥の発生を抑制できる。

また、補助内部導体を、内部電極１４０と同じ層に内部電極１４０と同一の材料で内部電極１４０と同一の厚さで形成することにより、内部電極１４０を形成する際に、補助内部導体も合わせて形成することができる。そのため、補助内部導体を形成するための特別な装置および工程は必要にならない。また、焼成時の収縮挙動を補助内部導体と内部電極１４０とで合わせることができるため、補助内部導体の配置を設定しやすくなる。

以下、本実施形態に係るセラミック電子部品の製造方法について説明する。
まず、セラミック粉末を含むセラミックペーストを、スクリーン印刷法などによりシート状に塗布して乾燥させることにより、セラミックグリーンシートを作製する。

作製した複数のセラミックグリーンシートのうちの一部において、セラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法などにより内部電極および補助内部導体を形成するための導電ペーストを所定のパターンとなるように塗布する。このようにして、内部電極および補助内部導体となる導電パターンが形成されたセラミックグリーンシートと、導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストと、内部電極および補助内部導体を形成するための導電ペーストとには、公知のバインダーおよび溶媒が含まれていてもよい。

図７は、内部電極および補助内部導体となる導電パターンを形成されたセラミックグリーンシートの外観を示す平面図である。図７に示すように、セラミックグリーンシート１５上に、内部電極となる第１導電パターン１４と、補助内部導体となる第２導電パターン１６とを形成する。

本実施形態においては、第２導電パターン１６を間に挟んで２個の第１導電パターン１４が位置する基本パターンを、セラミックグリーンシート１５上にマトリックス状に配置する。

基本パターンにおいては、第２導電パターン１６から見て一方の第１導電パターン１４と、第２導電パターン１６にて一方の第１導電パターン１４側の部分とを含む第１パターン領域１Ｐが構成されている。また、基本パターンにおいては、第２導電パターン１６から見て他方の第１導電パターン１４と、第２導電パターン１６にて他方の第１導電パターン１４側の部分とを含む第２パターン領域２Ｐが構成されている。

導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、導電パターンが形成された複数のセラミックグリーンシートを順次積層し、さらにその上に、導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。

導電パターンが形成された複数のセラミックグリーンシートを順次積層する際には、上記の第１パターン領域１Ｐと第２パターン領域２Ｐとが交互に重なるように、複数のセラミックグリーンシート１５の位置を互いにずらして積層する。その後、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスする。

図８は、マザー積層体をプレスしている状態を示す断面図である。図８においては、１つの積層体１１０の一方の端面に相当する部分のみ示している。なお、以下の説明においては、積層体１１０の一方の端面に相当する部分ついて説明するが、積層体１１０の他方の端面に相当する部分についても同様である。

図８に示すように、積層されたセラミックグリーンシート１５０ａ中において、第１内部電極１４１となる４個の第１導電パターン１４１ａは、マザー積層体の側面に直交する方向において、互いに位置がずれている。

たとえば、図８中の上から２番目の第１導電パターン１４１ａがマザー積層体の一方の側面に最も近接し、図８中の下から１番目の第１導電パターン１４１ａがマザー積層体の他方の側面に最も近接している。

そのため、４個の第１導電パターン１４１ａにおいてマザー積層体の側面に直交する方向の一端の位置がずれている。４個の第１導電パターン１４１ａにおいてマザー積層体の側面に直交する方向の一端が位置している領域Ｔ₁は、上から２番目の第１導電パターン１４１ａの一端が位置する第１投影線Ｌ₁から、下から１番目の第１導電パターン１４１ａの一端が位置する第２投影線Ｌ₂までの範囲である。

同様に、４個の第１導電パターン１４１ａにおいてマザー積層体の側面に直交する方向の他端の位置がずれている。４個の第１導電パターン１４１ａにおいてマザー積層体の側面に直交する方向の他端が位置している領域Ｔ₂は、上から２番目の第１導電パターン１４１ａの他端が位置する第３投影線Ｌ₃から、下から１番目の第１導電パターン１４１ａの他端が位置する第４投影線Ｌ₄までの範囲である。

各第１補助内部導体１６１となる第２導電パターン１６１ａは、領域Ｔ₁内の位置および領域Ｔ₂内の位置を包含するように設けられている。本実施形態においては、第２導電パターン１６１ａは、第１投影線Ｌ₁より外側の位置から、第４投影線Ｌ₄より外側の位置まで延在するように設けられている。

第２導電パターン１６１ａにおいて、マザー積層体の側面に直交する方向の一端をマザー積層体の主面に投影する線を第５投影線Ｌ₅とし、マザー積層体の側面に直交する方向の他端をマザー積層体の主面に投影する線を第６投影線Ｌ₆とする。なお、説明を簡単にするために、第２導電パターン１６１ａの位置ずれはないものとしている。また、積層体１１０の一方の側面をマザー積層体の主面に投影する線を第７投影線Ｌ₇とし、積層体１１０の他方の側面をマザー積層体の主面に投影する線を第８投影線Ｌ₈とする。

マザー積層体の側面に直交する方向において、第５投影線Ｌ₅から第７投影線Ｌ₇までの間の領域Ｔ₀内には、導電パターンが存在していない。同様に、マザー積層体の側面に直交する方向において、第６投影線Ｌ₆から第８投影線Ｌ₈までの間の領域Ｔ₀内には、導電パターンが存在していない。

マザー積層体の側面に直交する方向において、第１投影線Ｌ₁から第５投影線Ｌ₅までの間の領域Ｔ_e内には、第２導電パターン１６１ａのみが存在し、第１導電パターン１４１ａは存在していない。同様に、マザー積層体の側面に直交する方向において、第４投影線Ｌ₄から第６投影線Ｌ₆までの間の領域Ｔ_e内には、第２導電パターン１６１ａのみが存在し、第１導電パターン１４１ａは存在していない。

マザー積層体の側面に直交する方向において、第２投影線Ｌ₂から第３投影線Ｌ₃までの間の領域Ｔ_a内には、第１導電パターン１４１ａおよび第２導電パターン１６１ａの両方が存在している。

図８中の矢印１０で示すようにマザー積層体の主面同士を挟むようにプレス成型した場合、導電パターンが最も密に位置している領域Ｔ_a内の部分の圧力が最も高くなる。逆に、導電パターンが存在していない領域Ｔ₀内の部分の圧力が最も低くなる。

特に、領域Ｔ₀内において、第２導電パターン１６１ａの端部に隣接する位置に圧力が及びにくいため、第２導電パターン１６１ａの端部に隣接して開口した大きな空隙部ｈ₁が形成される。

一方、第１導電パターン１４１ａの一端が位置する領域Ｔ₁内、および、第１導電パターン１４１ａの他端が位置する領域Ｔ₂内の各々においては、第２導電パターン１６１ａが必ず存在しているため、第２導電パターン１６１ａが設けられていない場合に比較して、プレス成型する際の圧力が及びやすくなっている。

その結果、第１導電パターン１４１ａの端部に隣接する位置に圧力が及びやすくなるため、第１導電パターン１４１ａの端部に隣接して開口した空隙部ｈ₂の大きさは、第２導電パターン１６１ａが設けられていない場合に比較して小さくなる。

次に、マザー積層体を所定の形状にカットして分割することにより、複数の直方体状の軟質積層体を作製する。なお、直方体状の軟質積層体をバレル研磨して、軟質積層体の角部を丸めてもよい。

軟質積層体を焼成することにより硬化させて、積層体１１０を作製する。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。

次に、外部電極形成用の導電ペーストを積層体１１０の両端部に各種印刷法またはディップ法などにより塗布し、外部電極形成用の導電ペーストを塗布した積層体１１０を加熱することにより下地層を設ける。外部電極形成用の導電ペーストを塗布した積層体１１０を加熱する温度は、７００℃以上９００℃以下であることが好ましい。

次に、下地層上に、めっき法により金属成分を付着させることによってめっき層を設ける。めっき層を設ける方法としては、電解めっき法が好ましい。

下地層を設ける工程およびめっき層を設ける工程により、内部電極１４０と電気的に接続されるように積層体１１０の両端部に外部電極を設けることができる。上記の工程により、本実施形態に係るセラミック電子部品１００を作製することができる。

上記のように積層体１１０を形成することにより、積層体１１０の端面において内部電極１４０の端部に隣接するように開口した空隙部の大きさを縮小することができる。

内部電極１４０の端部に隣接するように開口した空隙部の大きさを縮小することにより、この空隙部内に空気中の水分が進入して互いに対向する内部電極１４０同士間の絶縁抵抗が低くなってセラミック電子部品１００の信頼性が低下することを抑制できる。

なお、積層体１１０の端面において補助内部導体の端部に隣接するように開口した空隙部が形成されるが、補助内部導体は、外部電極と電気的に接続されて、セラミック層を挟んで対向する内部電極と同電位を有している。そのため、仮に、積層体１１０の端面において補助内部導体の端部に隣接するように開口した空隙部に侵入した水分によって、互いに対向する補助内部導体と内部電極との間において絶縁抵抗の低下が発生した場合においても、セラミック電子部品の性能を維持することができる。

以下、本発明の実施形態２に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、補助内部導体の大きさのみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態２)
図９は、本発明の実施形態２に係るセラミック電子部品を図２のＩＩＩ−ＩＩＩ線矢印方向と同一の方向から見た断面図である。図１０は、本実施形態に係るセラミック電子部品を図２のＩＶ−ＩＶ線矢印方向と同一の方向から見た断面図である。図１１は、本実施形態に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図１２は、本実施形態に係るセラミック電子部品を図２のＶＩ−ＶＩ線矢印方向と同一の方向から見た断面図である。

図１１，１２においては、内部電極１４０の位置ずれを誇張して示している。図１１においては、第１内部電極１４１の位置ずれの一例を示している。図１２においては、第２内部電極１４２の位置ずれの一例を示している。

図９〜１２に示すように、本実施形態においては、補助内部導体が、積層体１１０の一方の側面から他方の側面に亘って設けられている。

図１０に示すように、第１補助内部導体１６１ｘは、積層体１１０の長手方向の一方の端部において第２内部電極１４２に対して間隔を置いて位置し、平面視にて略矩形状の外形を有している。第１補助内部導体１６１ｘは、積層体１１０の側面同士を繋ぐように位置している。第１補助内部導体１６１ｘは、積層体１１０の一方の端面において第１外部電極１２０と接続されている。

図９に示すように、第２補助内部導体１６２ｘは、積層体１１０の長手方向の他方の端部において第１内部電極１４１に対して間隔を置いて位置し、平面視にて略矩形状の外形を有している。第２補助内部導体１６２ｘは、積層体１１０の側面同士を繋ぐように位置している。第２補助内部導体１６２ｘは、積層体１１０の他方の端面において第２外部電極１３０と接続されている。

本実施形態に係るセラミック電子部品においては、補助内部導体を積層体１１０の一方の側面から他方の側面に亘って設けているため、補助内部導体の大きさおよび配置を決定するために内部電極１４０の最大の位置ずれを求める実験を不要にできる。

以下、本発明の実施形態３に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、各補助内部導体が２分割されて互いに離間している点のみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態３)
図１３は、本発明の実施形態３に係るセラミック電子部品を図２のＩＩＩ−ＩＩＩ線矢印方向と同一の方向から見た断面図である。図１４は、本実施形態に係るセラミック電子部品を図２のＩＶ−ＩＶ線矢印方向と同一の方向から見た断面図である。図１５は、本実施形態に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図１６は、本実施形態に係るセラミック電子部品を図２のＶＩ−ＶＩ線矢印方向と同一の方向から見た断面図である。

図１５，１６においては、内部電極１４０の位置ずれを誇張して示している。図１５においては、第１内部電極１４１の位置ずれの一例を示している。図１６においては、第２内部電極１４２の位置ずれの一例を示している。

図１３〜１６に示すように、本実施形態においては、補助内部導体において、各内部電極１４０の一端が位置している領域を包含する部分と、各内部電極１４０の他端が位置している領域を包含する部分とが分割されて互いに離間している。

具体的には、第１補助内部導体１６１ｙは、領域Ｔ₁内の位置を包含する部分と、領域Ｔ₂内の位置を包含する部分とに分割されて互いに離間している。第２補助内部導体１６２ｙは、領域Ｔ₃内の位置を包含する部分と、領域Ｔ₄内の位置を包含する部分とに分割されて互いに離間している。

本実施形態に係るセラミック電子部品においては、各補助内部導体を分割して、内部電極１４０の端部に隣接するように開口した空隙部の大きさを縮小するために必要な部分のみに補助内部導体を設けている。その結果、補助内部導体を構成する導電ペーストの使用量を低減できる。

以下、本発明の実施形態４に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、補助内部導体の積層位置のみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態４)
図１７は、本発明の実施形態４に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図１７においては、内部電極１４０の位置ずれを誇張して示している。図１７においては、第１内部電極１４１の位置ずれの一例を示している。以下の説明においては、積層体１１０の一方の端面について説明するが、積層体１１０の他方の端面についても同様である。

本発明の実施形態４に係るセラミック電子部品においては、積層体１１０の積層方向において、内部電極１４０と補助内部導体とが異なる位置に設けられている。すなわち、内部電極１４０となる第１導電パターンが形成されたセラミックグリーンシートと、補助内部導体となる第２導電パターンが形成されたセラミックグリーンシートとが異なる。

図１７に示すように、第１内部電極１４１が積層体１１０の積層方向の中央部に設けられ、第１補助内部導体１６１が積層体１１０の積層方向の両端部に設けられている。すなわち、積層体１１０の積層方向の中央部のみがコンデンサとして機能し、積層体１１０の積層方向の両端部はコンデンサとして機能しない。

第１内部電極１４１の形成数と第１補助内部導体１６１の形成数とは同一であり、それぞれ６個である。よって、内部電極１４０の形成数と補助内部導体の形成数とは同一であり、それぞれ１２個である。そのため、積層体１１０において、補助内部導体が形成された層の数は、内部電極１４０が形成された層の数と等しい。なお、内部電極１４０の形成数と補助内部導体の形成数とは、１２個に限られず、それ以上であってもよい。補助内部導体の１層の厚さと内部電極１４０の１層の厚さとが略同一である。

本実施形態においても、積層体１１０において、補助内部導体が形成された層の数と内部電極１４０が形成された層の数とを等しくしているため、積層体１１０の側面に直交する方向において内部電極１４０の一端および他端に圧力が及びやすくすることができる。

以下、本発明の実施形態５に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、補助内部導体の積層位置のみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態５)
図１８は、本発明の実施形態５に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図１８においては、内部電極１４０の位置ずれを誇張して示している。図１８においては、第１内部電極１４１の位置ずれの一例を示している。以下の説明においては、積層体１１０の一方の端面について説明するが、積層体１１０の他方の端面についても同様である。

本発明の実施形態５に係るセラミック電子部品においては、積層体１１０の積層方向において、内部電極１４０と補助内部導体とが異なる位置に設けられている。すなわち、内部電極１４０となる第１導電パターンが形成されたセラミックグリーンシートと、補助内部導体となる第２導電パターンが形成されたセラミックグリーンシートとが異なる。

図１８に示すように、第１内部電極１４１が積層体１１０の積層方向の両端部に設けられ、第１補助内部導体１６１が積層体１１０の積層方向の中央部に設けられている。すなわち、積層体１１０の積層方向の両端部のみがコンデンサとして機能し、積層体１１０の積層方向の中央部はコンデンサとして機能しない。

第１内部電極１４１の形成数と第１補助内部導体１６１の形成数とは同一であり、それぞれ６個である。よって、内部電極１４０の形成数と補助内部導体の形成数とは同一であり、それぞれ１２個である。そのため、積層体１１０において、補助内部導体が形成された層の数は、内部電極１４０が形成された層の数とは等しい。なお、内部電極１４０の形成数と補助内部導体の形成数とは、１２個に限られず、それ以上であってもよい。補助内部導体の１層の厚さと内部電極１４０の１層の厚さとが略同一である。

以下、本発明の実施形態６に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、補助内部導体の積層位置のみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態６)
図１９は、本発明の実施形態６に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図１９においては、内部電極１４０の位置ずれを誇張して示している。図１９においては、第１内部電極１４１の位置ずれの一例を示している。以下の説明においては、積層体１１０の一方の端面について説明するが、積層体１１０の他方の端面についても同様である。

本発明の実施形態６に係るセラミック電子部品においては、積層体１１０の積層方向において、内部電極１４０と補助内部導体とが異なる位置に設けられている。すなわち、内部電極１４０となる第１導電パターンが形成されたセラミックグリーンシートと、補助内部導体となる第２導電パターンが形成されたセラミックグリーンシートとが異なる。

図１９に示すように、第１内部電極１４１と第１補助内部導体１６１とは、積層体１１０の積層方向においてランダムに設けられている。第１内部電極１４１の形成数と第１補助内部導体１６１の形成数とは同一であり、それぞれ６個である。

よって、内部電極１４０の形成数と補助内部導体の形成数とは同一であり、それぞれ１２個である。そのため、積層体１１０において、補助内部導体が形成された層の数は、内部電極１４０が形成された層の数と等しい。なお、内部電極１４０の形成数と補助内部導体の形成数とは、１２個に限られず、それ以上であってもよい。補助内部導体の１層の厚さと内部電極１４０の１層の厚さとが略同一である。

以下、本発明の実施形態７に係るセラミック電子部品について図を参照して説明する。なお、本実施形態に係るセラミック電子部品は、補助内部導体の積層位置および厚さのみ実施形態１に係るセラミック電子部品１００とは異なるため、他の構成については説明を繰り返さない。

(実施形態７)
図２０は、本発明の実施形態７に係るセラミック電子部品を図２のＶ−Ｖ線矢印方向と同一の方向から見た断面図である。図２０においては、内部電極１４０の位置ずれを誇張して示している。図２０においては、第１内部電極１４１の位置ずれの一例を示している。以下の説明においては、積層体１１０の一方の端面について説明するが、積層体１１０の他方の端面についても同様である。

本発明の実施形態７に係るセラミック電子部品においては、積層体１１０の積層方向において、内部電極１４０と補助内部導体とが異なる位置に設けられている。すなわち、内部電極１４０となる第１導電パターンが形成されたセラミックグリーンシートと、補助内部導体となる第２導電パターンが形成されたセラミックグリーンシートとが異なる。

図２０に示すように、第１内部電極１４１と第１補助内部導体１６１とは、積層体１１０の積層方向においてランダムに設けられている。第１補助内部導体１６１の形成数は３個であり、第１内部電極１４１の形成数の６個の半分である。

よって、補助内部導体の形成数は６個であり、内部電極１４０の形成数の１２個の半分である。補助内部導体の１層の厚さは、内部電極１４０の１層の厚さの２倍である。そのため、積層体１１０において、補助内部導体が占める総厚みは、内部電極１４０が占める総厚みと略等しい。なお、内部電極１４０の形成数と補助内部導体の形成数との関係は上記に限られず、補助内部導体が占める総厚みと内部電極１４０が占める総厚みとが略等しければよい。

本実施形態においても、積層体１１０において、補助内部導体が占める総厚みと内部電極１４０が占める総厚みとを略等しくしているため、積層体１１０をプレス成型する際の積層体１１０内の圧力分布を均一化して、積層体１１０の側面に直交する方向において内部電極１４０の一端および他端に圧力がより及びやすくすることができる。

以下、本発明の効果を確認した実験例について説明する。
(実験例)
１．５ｍｍ以上１．８ｍｍ以下の長さおよび０．７ｍｍ以上１．０ｍｍ以下の幅の外形寸法を有する４００個のセラミック電子部品を作製して実験を行なった。

各セラミック電子部品の作製において、補助内部導体以外の構成については共通にした。まず、共通の構成について説明する。

セラミック層を構成する材料の主成分として、ＢａＴｉＯ₃を用いた。各セラミック層の平均厚さを１．６μｍとした。内部電極を構成する材料として、Ｎｉを用いた。内部電極の平均厚さを０．８μｍとした。内部電極の形成数を３２０個にした。

外部電極の下地層を構成する材料として、Ｃｕを用いた。外部電極のめっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造のめっき層とした。

実施例１，２においては、実施形態１に係るセラミック電子部品１００と同様の構成を有する補助内部導体を３２０個設けた。比較例１，２においては、補助内部導体を設けなかった。実施例１，２および比較例１，２の各々において、１００個のセラミック電子部品を作製した。なお、セラミック電子部品における内部電極および補助内部導体の構成は、セラミック電子部品を樹脂で固め、少なくとも内部電極および補助内部導体が露出するまで樹脂ごと研磨することで確認することができる。

実施例１の１００個のセラミック電子部品と、比較例１の１００個のセラミック電子部品とを用いて高温負荷試験を行なった。高温負荷試験の条件として、セラミック電子部品を８５℃に加熱した状態でセラミック電子部品に定格電圧を印加した。試験開始後１０００時間経過までに、セラミック電子部品の絶縁抵抗値(ｌｏｇＩＲ)が１０⁷を下回ったものを不良品と判断した。

また、実施例２の１００個のセラミック電子部品と、比較例２の１００個のセラミック電子部品とを用いて高温高湿負荷試験を行なった。高温高湿負荷試験の条件として、湿度８５％の雰囲気中においてセラミック電子部品を８５℃に加熱した状態でセラミック電子部品に定格電圧を印加した。試験開始後１０００時間経過までに、セラミック電子部品の絶縁抵抗値(ｌｏｇＩＲ)が１０⁷を下回ったものを不良品と判断した。

表１は、実施例１，２および比較例１，２の実験結果をまとめたものである。

表１に示すように、高温負荷試験において、比較例１の１００個のセラミック電子部品のうちの５個に不良品が発生していた。実施例１の１００個のセラミック電子部品には、不良品は発生しなかった。

高温高湿負荷試験において、比較例２の１００個のセラミック電子部品のうちの１０個に不良品が発生していた。実施例２の１００個のセラミック電子部品には、不良品は発生しなかった。

本実験例によって、補助内部導体を設けることにより、互いに対向する内部電極同士間の絶縁抵抗が低くなってセラミック電子部品の信頼性が低下することを抑制できることが確認された。

今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１Ｐ第１パターン領域、２Ｐ第２パターン領域、１４，１４１ａ第１導電パターン、１５，１５０ａセラミックグリーンシート、１６，１６１ａ第２導電パターン、１００セラミック電子部品、１１０積層体、１２０第１外部電極、１２１，１３１下地層、１２２第１めっき層、１３０第２外部電極、１３２第２めっき層、１４０内部電極、１４１第１内部電極、１４２第２内部電極、１５０セラミック層、１６１，１６１ｘ，１６１ｙ第１補助内部導体、１６２，１６２ｘ，１６２ｙ第２補助内部導体、Ｌ₁ 第１投影線、Ｌ₂ 第２投影線、Ｌ₃ 第３投影線、Ｌ₄ 第４投影線、Ｌ₅ 第５投影線、Ｌ₆ 第６投影線、Ｌ₇ 第７投影線、Ｌ₈ 第８投影線、ｈ₁，ｈ₂ 空隙部。

Claims

セラミック層と平板状の内部電極とが交互に積層されて構成され、該セラミック層と該内部電極との積層方向に対して直交する１対の主面、該主面同士の間を結ぶ１対の側面、および、前記１対の主面と前記１対の側面とにそれぞれ直交する１対の端面を有する積層体と、
少なくともいずれかの前記端面上に設けられて前記内部電極に電気的に接続された外部電極と、
前記積層体の内部において前記内部電極に対して間隔を置いて設けられて前記外部電極と電気的に接続された補助内部導体と
を備え、
前記内部電極において前記端面に位置する部分および前記補助内部導体において前記端面に位置する部分を前記主面に投影した際に、すべての前記内部電極における前記側面に直交する方向の一端および他端のうちの最も外側に位置している一端および他端の各々を、少なくとも１つの前記補助内部導体が包含するように設けられている、セラミック電子部品。
前記補助内部導体が、前記内部電極と同一の材料によって形成されている、請求項１に記載のセラミック電子部品。
前記補助内部導体において、前記内部電極の最も外側に位置している前記一端を包含する部分と、前記内部電極の最も外側に位置している前記他端を包含する部分とが分割されて互いに離間している、請求項１または２に記載のセラミック電子部品。
前記積層方向において、前記補助内部導体が前記内部電極と同じ位置に設けられている、請求項１から３のいずれか１項に記載のセラミック電子部品。
前記主面に平行で前記内部電極が位置する断面において、前記補助内部導体は、前記内部電極と電気的に接続されている前記外部電極とは異なる前記外部電極に電気的に接続されている、請求項４に記載のセラミック電子部品。
前記積層体において、前記補助内部導体が形成された層の数が、前記内部電極が形成された層の数と等しい、請求項１から５のいずれか１項に記載のセラミック電子部品。
前記積層体において、前記補助内部導体が占める総厚みが、前記内部電極が占める総厚みと等しい、請求項１から６のいずれか１項に記載のセラミック電子部品。