JP2016152379A - 積層コンデンサおよびその製造方法 - Google Patents

積層コンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2016152379A
JP2016152379A JP2015030435A JP2015030435A JP2016152379A JP 2016152379 A JP2016152379 A JP 2016152379A JP 2015030435 A JP2015030435 A JP 2015030435A JP 2015030435 A JP2015030435 A JP 2015030435A JP 2016152379 A JP2016152379 A JP 2016152379A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
region
arrangement
conductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015030435A
Other languages
English (en)
Inventor
祐樹 月田
Yuki Tsukida
祐樹 月田
裕士 正井
Hiroshi Masai
裕士 正井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015030435A priority Critical patent/JP2016152379A/ja
Priority to US15/014,164 priority patent/US9947471B2/en
Priority to CN201610090274.3A priority patent/CN105914038B/zh
Priority to KR1020160019631A priority patent/KR101839528B1/ko
Publication of JP2016152379A publication Critical patent/JP2016152379A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを得る。
【解決手段】積層方向から見て各辺の寸法が０．３ｍｍ以下である外形寸法を有する積層体と、積層体の長さ方向にて互いに離間して積層体の表面に設けられた第１外部電極および第２外部電極とを備える。複数の導電体層のうちの上記積層方向の最も外側に位置する１つの導電体層は、上記積層方向に湾曲し、かつ、上記積層方向に貫通した複数の貫通部を含む。積層体の長さ方向に直交する断面において、湾曲している導電体層を積層体の幅方向において等間隔に４等分して上記幅方向の一方側から順にＡ領域、Ｂ領域、Ｃ領域およびＤ領域とすると、複数の貫通部の最小寸法の合計値は、Ａ領域においてＢ領域より大きく、かつ、Ｄ領域においてＣ領域より大きい。
【選択図】図６

Description

本発明は、積層コンデンサおよびその製造方法に関し、特に、極小型の積層コンデンサおよびその製造方法に関する。
一般に、積層コンデンサは、導電体層と誘電体層とが交互に積層された積層体と、積層体の外表面に設けられた外部電極とを備えている。電子機器の小型化および薄型化に対応するため、積層コンデンサには、小型であるとともに静電容量が大きいことが求められている。積層コンデンサを大容量化する手法として、隣り合う導電体層同士の対向面積を大きくするとともに導電体層の積層数を増やすことが一般的である。
上記の一般的な手法により積層コンデンサを小型化および大容量化した場合、導電体層と積層体の表面との間の距離が短くなる。一般的に積層体の角部を覆う部分の外部電極は薄くなる傾向にある。これらの要因により、積層体の角部の近傍に位置する導電体層に、外部電極を通じて侵入した水分が到達しやすくなって、積層コンデンサの絶縁抵抗が低下する。すなわち、積層コンデンサの耐湿性が低下する。
耐湿性に対する信頼性の高い小型化された積層コンデンサを開示した先行文献として、特開２０１０−１０３５６６号公報(特許文献１)がある。特許文献１に記載された積層コンデンサにおいては、導電体層と積層体の側面との間に位置する誘電体が含有するＭｇ濃度を高くすることにより、積層コンデンサの耐湿性を確保している。
特開２０１０−１０３５６６号公報
導電体層の積層数が多くなると、積層コンデンサの焼成時の誘電体層および導電体層の熱収縮率の差によって生ずる内部応力が大きくなり、層間剥離が発生しやすくなる。
本発明は上記の問題点に鑑みてなされたものであって、耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを提供することを目的とする。
本発明に基づく積層コンデンサの製造方法は、交互に積層された複数の導電体層および複数の誘電体層を含み、積層方向から見て各辺の寸法が０．３ｍｍ以下である外形寸法を有する積層体と、積層体の表面に設けられた第１外部電極および第２外部電極を備える積層コンデンサの製造方法である。積層コンデンサの製造方法は、上記積層方向から見て上記複数の導電体層が第１配置および第１配置とは異なる第２配置に位置するように、複数の導電体層の各々を第１配置または第２配置に位置させつつ複数の誘電体層の各々と交互に積層することにより、積層体を形成する積層工程と、積層体を加圧して、複数の導電体層を上記積層方向と直交する方向に延伸させる延伸工程と、積層体を加圧して、複数の導電体層のうちの少なくとも１つを上記積層方向に湾曲させる湾曲工程と、第１外部電極が複数の導電体層のうちの第１配置に位置する導電体層と接続され、かつ、第２外部電極が複数の導電体層のうちの第２配置に位置する導電体層と接続されるように、第１外部電極および第２外部電極の各々を積層体の表面に形成する外部電極形成工程とを備える。
本発明の一形態においては、複数の導電体層の各々の厚さが、中央部から縁部に行くに従って薄くなっている。
本発明の一形態においては、複数の導電体層の各々が、チタン酸バリウムおよびケイ素の少なくとも一方を含む。
本発明の一形態においては、上記積層工程において、複数の誘電体層のうちのいずれか１つを挟んで隣り合う少なくとも一対の導電体層を共に第１配置または共に第２配置に位置させる。
本発明の一形態においては、上記少なくとも一対の導電体層は、上記積層方向において最も外側に位置する２つの導電体層のうちの少なくとも一方を含む。
本発明に基づく積層コンデンサは、交互に積層された複数の導電体層および複数の誘電体層を含み、積層方向から見て各辺の寸法が０．３ｍｍ以下である外形寸法を有する積層体と、積層体の長さ方向にて互いに離間して積層体の表面に設けられた第１外部電極および第２外部電極とを備える。積層コンデンサは、積層体においては、上記積層方向から見て上記複数の導電体層が第１配置および第１配置とは異なる第２配置に位置するように、複数の導電体層の各々が第１配置または第２配置に位置しつつ複数の誘電体層の各々と交互に積層されている。第１外部電極は、複数の導電体層のうちの第１配置に位置する導電体層と接続されている。第２外部電極は、複数の導電体層のうちの第２配置に位置する導電体層と接続されている。複数の導電体層のうちの少なくとも上記積層方向の最も外側に位置する１つの導電体層は、上記積層方向に湾曲し、かつ、上記積層方向に貫通した複数の貫通部を含む。積層体の長さ方向に直交する断面において、湾曲している導電体層を積層体の幅方向において等間隔に４等分して上記幅方向の一方側から順にＡ領域、Ｂ領域、Ｃ領域およびＤ領域とすると、湾曲している導電体層の傾斜角は、Ａ領域においてＢ領域より大きく、かつ、Ｄ領域においてＣ領域より大きく、複数の貫通部の最小寸法の合計値は、Ａ領域においてＢ領域より大きく、かつ、Ｄ領域においてＣ領域より大きい。
本発明の一形態においては、複数の導電体層の各々の幅は、積層体の幅の８０％以下であり、積層体の幅と複数の導電体層の各々の幅との差の最大値は０．０７ｍｍ未満である。ここで幅とは、各部における幅方向に沿った寸法を意味する。
本発明の一形態においては、複数の誘電体層のうちの少なくとも１つは、第１配置および第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層である。複数の誘電体層のうちの少なくとも１つは、第１配置に位置する導電体層と第２配置に位置する導電体層とに挟まれた有効誘電体層である。
本発明の一形態においては、無効誘電体層が、上記積層方向において最も外側に位置する２つの導電体層のうちの少なくとも一方に隣接している。
本発明の一形態においては、上記湾曲している導電体層の積層体の長さ方向に直交する断面における湾曲量は、この導電体層に隣接している誘電体層の厚さより大きい。
本発明の一形態においては、Ａ領域およびＤ領域の各々に位置する複数の貫通部のうちの少なくとも一部は、充填部材を含む。
本発明の一形態においては、充填部材は、複数の誘電体層を構成する誘電体材料を含む。
本発明の一形態においては、充填部材は、ケイ素を含む。
本発明によれば、耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを得られる。
本発明の実施形態１に係る積層コンデンサの外観を示す斜視図である。 図１の積層コンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。 図１の積層コンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。 図２の積層コンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。 図２の積層コンデンサをＶ−Ｖ線矢印方向から見た断面図である。 図３において一点鎖線で囲まれたＶＩ部を拡大して示す部分断面図である。 図６の一部をさらに拡大して示す部分拡大図である。 本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 本発明の実施形態１に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態１に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。 本発明の実施形態１に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態１に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。 本発明の実施形態２に係る積層コンデンサの構成を示す断面図である。 本発明の実施形態２に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態２に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態３に係る積層コンデンサの構成を示す断面図である。 図１６の積層コンデンサをＸＶＩＩ−ＸＶＩＩ線矢印方向から見た断面図である。 本発明の実施形態３に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態３に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態４に係る積層コンデンサの構成を示す断面図である。 本発明の実施形態４に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態４に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。
以下、本発明の各実施形態に係る積層コンデンサおよびその製造方法について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態１)
図１は、本発明の実施形態１に係る積層コンデンサの外観を示す斜視図である。図２は、図１の積層コンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。図３は、図１の積層コンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図４は、図２の積層コンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図２の積層コンデンサをＶ−Ｖ線矢印方向から見た断面図である。図６は、図３において一点鎖線で囲まれたＶＩ部を拡大して示す部分断面図である。図７は、図６の一部をさらに拡大して示す部分拡大図である。図１においては、後述する、積層体の長さ方向Ｌ、積層体の幅方向Ｗ、および、積層体の積層方向Ｔを図示している。なお、導電体層および誘電体層においては、視認し易くするために一部について図示している。
図１〜７に示すように、本発明の実施形態１に係る積層コンデンサ１００は、１層ずつ交互に積層された複数の導電体層１４０および複数の誘電体層１３０を含む積層体１１０と、積層体１１０の表面に設けられた第１外部電極１２１および第２外部電極１２２からなる１対の外部電極１２０とを備える。
複数の誘電体層１３０と複数の導電体層１４０との積層方向Ｔは、積層体１１０の長さ方向Ｌおよび積層体１１０の幅方向Ｗに対して直交している。
積層体１１０は、互いに反対側に位置する第１主面１１１および第２主面１１２を有する。積層体１１０は、第１主面１１１と第２主面１１２とを結び互いに反対側に位置する第１端面１１５および第２端面１１６、第１主面１１１と第２主面１１２とを結ぶとともに第１端面１１５と第２端面１１６とを結んで互いに反対側に位置する第１側面１１３および第２側面１１４をさらに有する。第１側面１１３と第２側面１１４との最短距離は、第１端面１１５と第２端面１１６との最短距離未満である。すなわち、積層体１１０の幅方向Ｗの寸法は、積層体１１０の長さ方向Ｌの寸法より小さい。ただし、積層体１１０の幅方向Ｗの寸法が、積層体１１０の長さ方向Ｌの寸法より大きくてもよい。積層体１１０は、直方体状の外形を有する。直方体状の外形とは、直方体の角部および稜線部の少なくとも一方に丸みを有した形状も含む概念である。
本発明の実施形態は、積層方向Ｔから見て、矩形状を成し、各辺の寸法が０．３ｍｍ以下である積層体１１０を備える積層コンデンサを対象とする。好ましくは、積層体１１０は、０．３ｍｍ以下の長さ、および、０．１５ｍｍ以下の幅の外形寸法を有する。本実施形態においては、積層体１１０の外形寸法(設計値)は、長さが０．２１３ｍｍ、幅が０．１０３ｍｍ、厚さが０．１０３ｍｍである。
本実施形態においては、１対の外部電極１２０は、積層体１１０の長さ方向Ｌにて互いに離間して積層体１１０の表面に設けられている。具体的には、１対の外部電極１２０は、積層体１１０の長さ方向Ｌの第１端面１１５側に設けられた第１外部電極１２１、および、積層体１１０の長さ方向Ｌの第２端面１１６側に設けられた第２外部電極１２２により構成されている。
積層体１１０においては、積層方向Ｔから見て複数の導電体層１４０が第１配置およびこの第１配置とは異なる第２配置に位置するように、複数の導電体層１４０の各々が第１配置または第２配置に位置しつつ複数の誘電体層１３０の各々と交互に積層されている。
複数の導電体層１４０は、第１配置に位置して第１外部電極１２１に接続された複数の第１導電体層１４１と、第２配置に位置して第２外部電極１２２に接続された複数の第２導電体層１４２とを含む。
複数の第１導電体層１４１および複数の第２導電体層１４２の各々は、平面視にて略矩形状である。より詳細には、複数の第１導電体層１４１の各々は、平面視にて、第１端面１１５側を除く３辺の各々が、外側に膨らんでいる。複数の第２導電体層１４２の各々は、平面視にて、第２端面１１６側を除く３辺の各々が、外側に膨らんでいる。
好ましくは、複数の第１導電体層１４１および複数の第２導電体層１４２の各々において、長さ方向Ｌに延びる２辺の幅方向Ｗにおける膨らみ量の合計値が、幅方向Ｗに延びる１辺の長さ方向Ｌにおける膨らみ量よりも大きい。この場合、積層体１１０の角部に第１導電体層１４１および第２導電体層１４２が近づくことを抑制して耐湿性をより維持しつつ、第１導電体層１４１および第２導電体層１４２の各々の全長に亘って幅が広がることによって第１導電体層１４１と第２導電体層１４２との対向面積が広くなるため静電容量をより増大させることができる。同様の理由により、好ましくは、長さ方向Ｌに延びる２辺の幅方向Ｗにおける各々の膨らみ量が、幅方向Ｗに延びる１辺の長さ方向Ｌにおける膨らみ量よりも大きい。
長さ方向Ｌに延びる２辺の幅方向Ｗにおける各々の膨らみ量、これらの合計値、および、幅方向Ｗに延びる１辺の長さ方向Ｌにおける膨らみ量の各々は、次のように計算される。
図４に示すように、積層体の端面１１５に露出する第１導電体層１４１の長さ方向Ｌの一端から側面に平行な２本の直線ＳＬ1を引く。２本の直線ＳＬ1と第１導電体層１４１との縁との交点を通る直線ＳＬ3を引く。図５に示すように、積層体の端面１１６に露出する第２導電体層１４２の長さ方向Ｌの他端から側面に平行な２本の直線ＳＬ2を引く。２本の直線ＳＬ2と第２導電体層１４２の縁との交点を通る直線ＳＬ3を引く。
長さ方向Ｌに延びる２辺の幅方向Ｗにおける各々の膨らみ量は、図４においては、第１導電体層１４１の第１側面１１３側の縁と直線ＳＬ1との最長距離Ｖ1、および、第１導電体層１４１の第２側面１１４側の縁と直線ＳＬ1との最長距離Ｖ2であり、これらの合計値は(Ｖ1＋Ｖ2)である。図５においては、第２導電体層１４２の第１側面１１３側の縁と直線ＳＬ2との最長距離Ｖ1、および、第２導電体層１４２の第２側面１１４側の縁と直線ＳＬ2との最長距離Ｖ2であり、これらの合計値は(Ｖ1＋Ｖ2)である。
幅方向Ｗに延びる１辺の長さ方向Ｌにおける膨らみ量は、図４においては、第１導電体層１４１の第２端面１１６側の縁と直線ＳＬ3との最長距離Ｖ3であり、図５においては、第２導電体層１４２の第１端面１１５側の縁と直線ＳＬ3との最長距離Ｖ3である。
本実施形態においては、複数の第１導電体層１４１の各々は、積層体１１０の第１端面１１５に露出し、第１外部電極１２１と第１端面１１５にて接続されている。複数の第２導電体層１４２の各々は、積層体１１０の第２端面１１６に露出し、第２外部電極１２２と第２端面１１６にて接続されている。本実施形態においては、第１導電体層１４１の積層数が２１層、第２導電体層１４２の積層数が２１層であり、導電体層１４０の積層数は４２層である。
図３に示す、複数の導電体層１４０の各々の幅Ｈ140は、積層体１１０の幅Ｈ110の８０％以下である。積層体１１０の幅Ｈ110と複数の導電体層１４０の各々の幅Ｈ140との差の最大値は０．０７ｍｍ未満である。これにより、後述するように複数の導電体層１４０を押し広げ易く、かつ、湾曲させ易くすることができる。本実施形態においては、複数の導電体層１４０の各々の幅Ｈ140(設計値)は、０．０６３ｍｍである。よって、複数の導電体層１４０の各々の幅Ｈ140(設計値)は、積層体１１０の幅Ｈ110(設計値)の６１％である。積層体１１０の幅Ｈ110(設計値)と複数の導電体層１４０の各々の幅Ｈ140(設計値)との差の最大値は０．０４ｍｍである。
幅方向Ｗにおいて、積層体１１０の第２側面１１４と複数の導電体層１４０の各々との間の隙間の最大値Ｇ1(設計値)は、０．０２ｍｍである。幅方向Ｗにおいて、積層体１１０の第１側面１１３と複数の導電体層１４０の各々との間の隙間の最大値Ｇ2(設計値)は、０．０２ｍｍである。
複数の導電体層１４０の各々の長さ(設計値)は、０．１３５ｍｍである。積層体１１０の長さ(設計値)と複数の導電体層１４０の各々の長さ(設計値)との差の最大値は０．０７８ｍｍである。複数の導電体層１４０の各々の厚さ(設計値)は、０．６μｍである。
複数の誘電体層１３０は、第１主面１１１を構成する第１外層部１３１と、第２主面１１２を構成する第２外層部１３２と、第１導電体層１４１および第２導電体層１４２に挟まれた複数の有効誘電体層１３３とを含む。積層体１１０のうち、第１外層部１３１および第２外層部１３２に挟まれた領域を内層部とする。本実施形態においては、複数の有効誘電体層１３３の各々の厚さ(設計値)は、０．７５μｍである。有効誘電体層１３３の積層数は４１層である。第１外層部１３１および第２外層部１３２の各々の厚さ(設計値)は、２３μｍである。
複数の導電体層１４０および複数の誘電体層１３０の各々の厚さは、研磨により露出させた積層体１１０の長さ方向Ｌに直交する断面を走査型電子顕微鏡にて観察し、積層方向Ｔに沿った積層体１１０の中心線およびこの中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上における厚さを測定し、この５つの測定値の平均値とする。
本実施形態に係る積層コンデンサ１００においては、複数の導電体層１４０の各々が湾曲している。具体的には、図２に示すように、複数の導電体層１４０の各々は、積層体１１０の幅方向Ｗに直交する断面において、積層体１１０の中央から積層方向Ｔに沿って離れる方向に凸状に湾曲している。図３に示すように、複数の導電体層１４０の各々は、積層体１１０の長さ方向Ｌに直交する断面において、積層体１１０の中央から積層方向Ｔに沿って離れる方向に凸状に湾曲している。なお、複数の導電体層１４０の全てが積層方向Ｔに湾曲している必要はなく、少なくとも１つの導電体層１４０が積層方向Ｔに湾曲していればよい。
積層方向Ｔにおいて積層体１１０の端側に行くに従って、導電体層１４０の徐々に湾曲量が大きくなっていることが好ましい。この場合、誘電体層１３０が過度に厚くなることによる静電容量の低下、および、誘電体層１３０が過度に薄くなることによる絶縁抵抗の低下の各々を、抑制することができる。
図３に示すように、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０の各々の積層体１１０の長さ方向Ｌに直交する断面における湾曲量は、この導電体層１４０に隣接している有効誘電体層１３３の厚さより大きい。具体的には、積層体１１０の積層方向Ｔにおいて最も第１主面１１１に近い最外導電体層１４８の湾曲量Ｂ1が、最外導電体層１４８に隣接している有効誘電体層１３３の厚さより大きい。積層体１１０の積層方向Ｔにおいて最も第２主面１１２に近い最外導電体層１４９の湾曲量Ｂ2が、最外導電体層１４９に隣接している有効誘電体層１３３の厚さより大きい。本実施形態においては、最外導電体層１４８の湾曲量Ｂ1および最外導電体層１４９の湾曲量Ｂ2の各々は、７．１μｍである。
最外導電体層１４８，１４９について、積層体１１０の長さ方向Ｌに直交する断面における湾曲量は、積層体１１０の幅方向Ｗに直交する断面における湾曲量より大きい方が好ましい。
図６に示すように、積層体１１０の長さ方向Ｌに直交する断面において、湾曲している導電体層１４０を幅方向Ｗにおいて等間隔に４等分して上記幅方向Ｗの一方側から順にＡ領域、Ｂ領域、Ｃ領域およびＤ領域とすると、湾曲している導電体層１４０の傾斜角は、Ａ領域においてＢ領域より大きく、かつ、Ｄ領域においてＣ領域より大きい。
最外導電体層１４８を例にして具体的に説明すると、最外導電体層１４８を幅方向Ｗにおいて等間隔に４等分する、積層体１１０の積層方向Ｔに沿って延びる５本の直線Ｘ1〜Ｘ5を引く。直線Ｘ1と直線Ｘ2との間の領域がＡ領域、直線Ｘ2と直線Ｘ3との間の領域がＢ領域、直線Ｘ3と直線Ｘ4との間の領域がＣ領域、直線Ｘ4と直線Ｘ5との間の領域がＤ領域である。
積層体１１０の長さ方向Ｌに直交する断面において、最外導電体層１４８の中心を通る湾曲した中心線をＬwとする。積層体１１０の第１側面１１３の中心と第２側面１１４の中心とを通る直線に平行な基準線をＬ0とする。Ａ領域における中心線Ｌwの両端を結ぶ線分ＬAと基準線Ｌ0とのなす鋭角θAを、Ａ領域における最外導電体層１４８の傾斜角とする。同様に、Ｂ領域における中心線Ｌwの両端を結ぶ線分ＬBと基準線Ｌ0とのなす鋭角θBを、Ｂ領域における最外導電体層１４８の傾斜角とする。Ｃ領域における中心線Ｌwの両端を結ぶ線分ＬCと基準線Ｌ0とのなす鋭角θCを、Ｃ領域における最外導電体層１４８の傾斜角とする。Ｄ領域における中心線Ｌwの両端を結ぶ線分ＬDと基準線Ｌ0とのなす鋭角θDを、Ｄ領域における最外導電体層１４８の傾斜角とする。
本実施形態においては、２つの最外導電体層１４８，１４９において、Ａ，Ｂ，Ｃ，Ｄ領域における傾斜角の各平均値は、θA＝２２．４°、θB＝６．０°、θC＝７．３°、θD＝２３．９°である。導電体層１４０の傾斜角は、研磨により露出させた積層体１１０の長さ方向Ｌに直交する断面を光学顕微鏡にて観察することにより測定することができる。
図６，７に示すように、複数の導電体層１４０の各々は、積層体１１０の積層方向Ｔに貫通した複数の貫通部が形成されている。図３においては、貫通部は図示していない。なお、複数の導電体層１４０の全てに積層体１１０の積層方向Ｔに貫通した複数の貫通部が形成されている必要はなく、少なくとも１つの導電体層１４０に積層体１１０の積層方向Ｔに貫通した複数の貫通部が形成されていればよい。
最外導電体層１４８を例にして具体的に説明すると、最外導電体層１４８には、Ａ領域において３つの貫通部ｈA1，ｈA2，ｈA3、Ｂ領域において１つの貫通部ｈB1、Ｃ領域において１つの貫通部ｈC1、Ｄ領域において３つの貫通部ｈD1，ｈD2，ｈD3が形成されている。
これらの複数の貫通部の各々の湾曲している導電体層１４０に沿った幅の最小寸法の合計値は、Ａ領域においてＢ領域より大きく、かつ、Ｄ領域においてＣ領域より大きい。貫通部の湾曲している導電体層１４０に沿った幅の最小寸法は、貫通部の中心線Ｌw上の両端を結ぶ最短距離である。
最外導電体層１４８を例にして具体的に説明すると、貫通部ｈA1、ｈA2、ｈA3、ｈB1、ｈD1、ｈD2、ｈD3の幅の最小寸法は、それぞれ、ＨA1、ＨA2、ＨA3、ＨB1、ＨC1、ＨD1、ＨD2、ＨD3である。ＨA1＋ＨA2＋ＨA3＞ＨB1を満たす。ＨD1＋ＨD2＋ＨD3＞ＨC1を満たす。
上記のように、複数の導電体層１４０の各々においては、幅方向Ｗの端部に近づくに従って、貫通部の数および幅の合計値が増加する。これは、後述するように、複数の導電体層１４０の各々が押し広げられ、かつ、湾曲させられることにより、密度が低くなるためである。特に、積層体１１０の積層方向Ｔにおいて最も外側に位置する導電体層１４０である、最外導電体層１４８，１４９においては、湾曲の曲率半径が小さく、湾曲する際に密度がより低くなるため比較的大きな貫通部が多く形成される。
本実施形態においては、複数の導電体層１４０の全てにおけるＡ領域〜Ｄ領域の貫通部の数の平均値は、Ａ領域にて１．５個、Ｂ領域にて０．２個、Ｃ領域にて０．２個、Ｄ領域にて１．２個である。また、複数の導電体層１４０の全てにおけるＡ領域〜Ｄ領域の貫通部の上記幅の合計値の平均値は、Ａ領域にて２．２μｍ、Ｂ領域にて０．２μｍ、Ｃ領域にて０．２μｍ、Ｄ領域にて１．８μｍである。
貫通部の上記幅は、研磨により露出させた積層体１１０の長さ方向Ｌに直交する断面を走査型電子顕微鏡にて観察することにより測定することができる。
図６においては、複数の貫通部の全てが、複数の誘電体層１３０を構成する誘電体材料を含有する充填部材を含むように図示しているが、実際には、図７に示すように、複数の貫通部のうちの一部は充填部材を含み、複数の貫通部のうちの残部は空隙１５０となっている。最外導電体層１４８を例にして具体的に説明すると、Ａ領域において、貫通部ｈA1および貫通部ｈA3の各々は誘電体材料を含有する充填部材を含み、貫通部ｈA2は空隙１５０となっている。
貫通部が誘電体材料を含有する充填部材を含むことにより、導電体層１４０を互いの間に挟んで隣接する誘電体層１３０同士の密着力が増加する。この密着力を増加させるために、たとえば、誘電体材料であるチタン酸バリウムにケイ素が含まれていることが好ましい。充填部材の組成は、研磨により露出させた積層体１１０の長さ方向Ｌに直交する断面を走査型電子顕微鏡に付帯された電界放出型波長分散Ｘ線分光器にて観察することにより特定することができる。
また、上記の密着力を増加させるために、図６に示すように、複数の導電体層１４０の各々の幅方向Ｗにおける端部の位置がずれていることが好ましい。幅方向Ｗにおける一端の位置が、最外導電体層１４８は直線Ｘ1上であり、最外導電体層１４８に隣接する第２導電体層１４２は直線Ｘ11上であり、この第２導電体層１４２に隣接する第１導電体層１４１は直線Ｘ21上であり、直線Ｘ1と直線Ｘ11と直線Ｘ21とが幅方向Ｗに互いにずれて位置している。
同様に、複数の導電体層１４０の各々の幅方向Ｗにおける他端の位置が、最外導電体層１４８は直線Ｘ5上であり、最外導電体層１４８に隣接する第２導電体層１４２は直線Ｘ15上であり、この第２導電体層１４２に隣接する第１導電体層１４１は直線Ｘ25上であり、直線Ｘ5と直線Ｘ15と直線Ｘ25とが幅方向Ｗに互いにずれて位置している。
以下、積層コンデンサ１００の各々の構成について詳細に説明する。
誘電体層１３０を構成する材料としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物，Ｎｉ化合物または希土類化合物などが添加された誘電体セラミックスを、誘電体層１３０を構成する材料として用いてもよい。本実施形態においては、ＢａＴｉＯ3(チタン酸バリウム)を主成分とする比誘電率が３４００である誘電体セラミックスにて誘電体層１３０を構成し、積層コンデンサ１００の静電容量(設計値)を０．０１μＦとしている。
導電体層１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。導電体層１４０は、共材として、誘電体層１３０を構成する誘電体材料をさらに含むことが好ましい。たとえば誘電体層１３０を構成する誘電体材料がＢａＴｉＯ3である場合には、共材としてＢａＴｉＯ3を含むことが好ましい。また、導電体層１４０は、共材としてＳｉ(ケイ素)をさらに含むことが好ましい。複数の導電体層１４０の各々の厚さは、焼成後において０．２μｍ以上２．０μｍ以下であることが好ましい。
１対の外部電極１２０は、積層体１１０の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。下地層の厚さは、５μｍ以上２０μｍ以下であることが好ましい。
下地層としては、積層体１１０の両端部に導電性ペーストを塗布して焼き付けたもの、または、導電体層１４０と同時に焼成したものでもよい。それ以外にも、下地層としては、積層体１１０の両端部にめっきすることにより形成したもの、または、積層体１１０の両端部に金属粒子を含む樹脂ペーストを塗布して硬化させたものでもよい。
めっき層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。１層当たりのめっき層の厚さは、０．５μｍ以上５μｍ以下であることが好ましい。
以下、本実施形態に係る積層コンデンサ１００の製造方法について説明する。図８は、本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。
図８に示すように、積層コンデンサ１００を製造する際には、まず、セラミックスラリーの調製が行なわれる(工程Ｓ１)。具体的には、セラミックス粉末、バインダーおよび溶剤などが所定の配合比率で混合され、これによりセラミックスラリーが形成される。
次に、セラミックグリーンシートが形成される(工程Ｓ２)。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、セラミックグリーンシートが作製される。
次に、マザーシートが形成される(工程Ｓ３)。具体的には、作製した複数のセラミックグリーンシートのうちの一部において、セラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法などにより導電体層を形成するための導電ペーストを所定のパターンとなるように塗布する。好ましくは、導電ペーストは、上記の共材を含んでいる。後述する図１０に示すように、導電パターン１４は、幅方向において、導電パターン１４の中央部から端部に行くに従って薄くなる円弧形状を有している。
上記のように、導電体層となる導電パターンが形成されたセラミックグリーンシートと、導電パターンが形成されていないセラミックグリーンシートとを、マザーシートとして用意する。なお、導電体層を形成するための導電ペーストには、公知のバインダーおよび溶媒が含まれていてもよい。
次に、マザーシートが積層される(工程Ｓ４)。具体的には、第２外層部１３２を形成するために導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内層部を形成するために導電パターンが形成された複数のセラミックグリーンシートを順次積層し、その上に、第１外層部１３１を形成するために導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、複数のマザーシートが積層されたマザーの積層体を構成する。
次に、マザーの積層体が加圧され、導電体層となる導電パターンが延伸させられる(工程Ｓ５)とともに湾曲させられる(工程Ｓ６)。なお、本実施形態においては、導電体層となる導電パターンを延伸させる工程Ｓ５と、導電体層となる導電パターンを湾曲させる工程Ｓ６とが同時に行なわれるが、これに限られず、それぞれ別々に行われてもよい。たとえば、内層部のみを構成するマザーの積層体を加圧することにより、導電体層となる導電パターンを延伸させる工程Ｓ５を行なった後、そのマザーの積層体に第１外層部１３１および第２外層部１３２の少なくとも一方を構成するセラミックグリーンシートを所定枚数積層して再度加圧することにより、導電体層となる導電パターンを湾曲させる工程Ｓ６を行なってもよい。
図９は、本発明の実施形態１に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１０は、本発明の実施形態１に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。図１１は、本発明の実施形態１に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１２は、本発明の実施形態１に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。
図９に示すように、マザーの積層体１１には、長さ方向Ｌにおいて、導電パターン１４が多数存在する領域Ｙと、導電パターン１４が比較的少数のみ存在する領域Ｚとが交互に存在する。一方、図１０に示すように、マザーの積層体１１には、幅方向Ｗにおいて、導電パターン１４が多数存在する領域Ｙと、導電パターン１４が存在せずに誘電体部１３のみが存在する領域Ｎとが交互に存在する。
図９〜１２に示すように、１対の平板金型９１によって、マザーの積層体１１が積層方向Ｔに加圧されて圧着される。マザーの積層体１１においては、領域Ｙにおける積層密度が、領域Ｚ，Ｎにおける積層密度より密である。そのため、領域Ｙに位置する導電パターン１４が領域Ｚ，Ｎに向かって押し広げられる。導電パターン１４は、断面視にて中央部から縁部に行くに従って薄くなる円弧形状を有しているため、押し広げられた部分は著しく薄くなる。さらに、領域Ｚ，Ｎに押し広げられた導電パターン１４は、第１外層部または第２外層部から流動したセラミック材料によって押圧され、下側に凸状に突出する。これにより、導電パターン１４の縁部はさらに薄くなる。図９〜１２に示すように、１対の平板金型９１の押圧面にラバー９２を取り付けてマザーの積層体１１を加圧することが好ましい。これにより、より効果的に導電パターン１４を湾曲させることができる。上記のように、マザーの積層体１１ａが成形される。
ここで、後述するようにマザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のうちの一方において、第１導電体層１４１となる第１配置に位置する導電パターンが形成されたセラミックグリーンシートをＡパターン、第２導電体層１４２となる第２配置に位置する導電パターンが形成されたセラミックグリーンシートをＢパターンとしたときに、ＡパターンとＢパターンとを重ねることにより各導電パターンに挟まれるセラミックグリーンシートは、有効誘電体層１３３となる。
なお、ＡパターンおよびＢパターンは、１種類の導電パターンが形成されたセラミックグリーンシートを積層時に位置をずらすことにより兼用して使用することができる。したがって、１種類の導電パターンが形成されたセラミックグリーンシートでマザーの積層体を製造することができる。
後述するようにマザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のうちの他方においては、第１導電体層１４１となる第１配置に位置する導電パターンが形成されたセラミックグリーンシートがＢパターン、第２導電体層１４２となる第２配置に位置する導電パターンが形成されたセラミックグリーンシートがＡパターンとなる。このように、マザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のいずれにおいても、積層工程(工程Ｓ４)において、第１配置に位置する導電体層と第２配置に位置する導電体層とが誘電体層を挟んで積層されている。
次に、マザーの積層体が分断される(工程Ｓ７)。具体的には、押し切りまたはダイシングによってマザーの積層体が領域Ｚおよび領域ＮにおいてカットラインＣ1に沿って分断されることにより、複数の直方体状の軟質積層体が作製される。次に、適宜、軟質積層体のバレル研磨が行なわれ(工程Ｓ８)、軟質積層体の外表面(特に角部および稜線部)に曲面状の丸みがもたらされる。
次に、軟質積層体の焼成が行なわれる(工程Ｓ９)。具体的には、軟質積層体が所定の温度に加熱され、これによりセラミック材料および導電材料が焼結されることによって、積層体１１０が形成される。この加熱処理時に、導電パターン１４に含まれる金属成分が凝集する。導電パターン１４の縁部は著しく薄くなっているため、金属成分が凝集することにより導電パターン１４の縁部に貫通部が形成される。上記のように、断面視にて円弧形状に導電パターン１４を形成し、その導電パターン１４を押し広げるとともに湾曲させ、さらに導電パターン１４を加熱することにより、上記の領域Ａ，Ｄに比較的多くの貫通部を形成することができる。
次に、外部電極が形成される(工程Ｓ１０)。具体的には、外部電極形成用の導電ペーストを積層体１１０の両端部に各種印刷法またはディップ法などにより塗布し、加熱することにより下地層を設ける。
次に、下地層上に、めっき法により金属成分を付着させることによってめっき層を設ける。下地層を設ける工程およびめっき層を設ける工程により、導電体層１４０と電気的に接続されるように積層体１１０の両端部に外部電極１２０を設けることができる。上記の一連の工程により、本実施形態に係る積層コンデンサ１００を作製することができる。
本実施形態に係る積層コンデンサ１００においては、有効誘電体層１３３を互いの間に挟む導電体層１４０が延伸しつつ湾曲していることにより、互いに隣接する導電体層１４０同士の対向面積が増加している。これにより外形を大きくすることなく静電容量を増加することができる。すなわち、積層コンデンサ１００を小型で大容量にすることができる。
さらに、導電体層１４０が湾曲していることにより、導電体層１４０の端部と積層体１１０の角部との距離を長くすることができる。その結果、積層コンデンサ１１０の耐湿性が低下することを抑制できる。特に、最外導電体層１４８，１４９が湾曲していることにより、積層コンデンサ１１０の耐湿性の低下を抑制できる。
積層コンデンサ１００においては、複数の導電体層１４０の各々の幅Ｈ140は、積層体１１０の幅Ｈ110の８０％以下であり、かつ、積層体１１０の幅Ｈ110と複数の導電体層１４０の各々の幅Ｈ140との差の最大値は０．０７ｍｍ未満であることにより、導電パターンを効果的に延伸および湾曲させることができる。
具体的には、図１０において、領域Ｎが狭すぎる場合、導電パターンが押し広げられ難くなる。この観点から、導電パターンを十分に押し広げるためには、導電体層１４０の幅が、積層体１１０の幅の８０％以下であることが好ましい。逆に領域Ｎが広すぎる場合、導電パターンが十分に押し広げられる前に、セラミックグリーンシート同士が圧着して領域Ｎの空隙を埋めてしまうため、導電パターンが押し広げられ難くなる。この観点から、導電パターンを十分に押し広げるためには、導電体層１４０の幅は、積層体１１０の幅との差の最大値が０．０７ｍｍ未満であることが好ましい。導電体パターンを十分に押し広げることにより、領域Ｎに流動したセラミックグリーンシートによって、導電パターンを十分に湾曲させることができる。
本実施形態に係る積層コンデンサ１００のように、積層体１１０の積層方向Ｔにおいて両端に位置する２つの最外導電体層１４８，１４９のうちの少なくとも一方の、積層体１１０の長さ方向Ｌに直交する断面における湾曲量Ｂ1，Ｂ2が、この導電体層に隣接している有効誘電体層１３３の厚さより大きいことが、静電容量に寄与する導電体層の実質的な対向面積を確実に確保するために好ましい。
本実施形態に係る積層コンデンサ１００においては、導電体層１４０の貫通部が誘電体材料を含有する充填部材を含むことにより、導電体層１４０を互いの間に挟んで隣接する誘電体層１３０同士の密着力が増加している。これにより、層間剥離の発生を抑制できる。特に、焼成時の誘電体層１３０および導電体層１４０の熱収縮率の差によって生ずる内部応力によって層間剥離が発生し易い最外導電体層１４８，１４９において貫通部が誘電体材料を含有する充填部材を含むことにより、積層コンデンサ１１０にて層間剥離の発生を抑制できる。導電体層１４０を形成するための導電ペーストに誘電体材料を共材として含有させることにより、誘電体材料を含有する充填部材の形成を促進することができる。
本実施形態に係る積層コンデンサ１００においては、充填部材が含有する誘電体材料であるチタン酸バリウムにケイ素が含まれているため、焼成時に粒成長して粗大化したセラミック粒子の粒界からケイ素が偏析する。偏析したケイ素は、セラミック粒子の粒界に沿って移動して互いに隣接する誘電体層１３０の界面に集まる。隣接する誘電体層１３０の界面には多数の微小な隙間が存在し、この隙間がケイ素によって埋められることにより、互いに隣接する誘電体層１３０同士が結合されて密着力が増加するものと考えられる。導電体層１４０を形成するための導電ペーストに共材としてケイ素を含有させることにより、ケイ素を含有する充填部材の形成を促進することができる。なお、充填部材が、ケイ素のみで構成されていてもよい。
本実施形態に係る積層コンデンサ１００においては、図６に示すように、複数の導電体層１４０の各々の幅方向Ｗにおける端部の位置がずれていることにより、これらの端部の近傍に位置する誘電体層１３０同士がジグザグ状に繋がって結合するため、互いに隣接する誘電体層１３０同士の密着力が増加する。その結果、積層コンデンサ１１０にて層間剥離の発生をさらに抑制できる。
以下、本実施形態に係る積層コンデンサにおいて、耐湿性について検証した実験例について説明する。
(実験例)
実験条件について説明する。静電容量が０．０１μＦである７２個の積層コンデンサを、温度が８５℃で湿度が８５％ＲＨの雰囲気中に２０００時間保持した後、６．３Ｖの電圧を印加して抵抗値を測定した。抵抗値が１．０×１０8Ω以下の積層コンデンサを耐湿性不良と判定した。その結果、本実施形態に係る積層コンデンサにおいては、耐湿性不良の積層セラミックコンデンサはなかった。
上記の実験例から、本実施形態に係る積層コンデンサ１００に、耐湿性の低下が認められないことが確認できた。すなわち、耐湿性を低下させることなく、小型で大容量の積層コンデンサが得られた。
以下、本発明の実施形態２に係る積層コンデンサおよびその製造方法について説明する。なお、本実施形態に係る積層コンデンサおよびその製造方法は、積層体の積層パターンのみ実施形態１に係る積層コンデンサおよびその製造方法と異なるため、他の構成については説明を繰り返さない。
(実施形態２)
図１３は、本発明の実施形態２に係る積層コンデンサの構成を示す断面図である。図１３においては、図２と同一の断面視にて示している。図１３の積層コンデンサのＩＩＩ−ＩＩＩ線矢印方向から見た断面は、図３に示す通りである。
図１３に示すように、本発明の実施形態２に係る積層コンデンサ２００は、第１導電体層１４１の第２端面１１６側の端部に間隔を置いて、第２外部電極１２２に接続された第３導電体層２４０が設けられている。第２導電体層１４２の第１端面１１５側の端部に間隔を置いて、第１外部電極１２１に接続された第４導電体層２４１が設けられている。
本発明の実施形態２に係る積層コンデンサ２００においては、第３導電体層２４０および第４導電体層２４１が存在することにより、第１導電体層１４１および第２導電体層１４２が長さ方向Ｌに広がりにくくなる。その結果、第１導電体層１４１および第２導電体層１４２は幅方向Ｗに広がりやすくなる。この場合、積層体１１０の角部に第１導電体層１４１および第２導電体層１４２が近づくことを抑制して耐湿性をより維持しつつ、第１導電体層１４１および第２導電体層１４２の各々の全長に亘って幅が広がることによって第１導電体層１４１と第２導電体層１４２との対向面積が広くなるため静電容量をより増大させることができる。
本発明の実施形態２に係る積層コンデンサの製造方法において、マザーの積層体を圧着する際は下記のようになる。
図１４は、本発明の実施形態２に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１５は、本発明の実施形態２に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。なお、積層コンデンサの幅方向Ｗに沿った断面については、実施形態１に係るマザーの積層体と同様であるため説明を繰り返さない。
図１４に示すように、マザーの積層体２１には、長さ方向Ｌにおいて、導電パターン２４が多数存在する領域Ｙ1およびＹ2と、導電パターン２４が比較的少数のみ存在する領域Ｚ1およびＺ2とが、Ｙ1，Ｚ1，Ｙ2，Ｚ2の順に繰り返し存在する。
図１４に示すように、静水圧プレスなどの手段により、押圧面にラバー９２が取り付けられた１対の平板金型９１によって、マザーの積層体２１が積層方向Ｔに加圧されて圧着される。マザーの積層体２１においては、領域Ｙ1，Ｙ2における積層密度が、領域Ｚ1，Ｚ2における積層密度より密である。そのため、マザーの積層体に押し付けられたラバー９２は、図１５に示すように、領域Ｙ1，Ｙ2から領域Ｚ1，Ｚ2に向けて流動変形して下側に凸状に突出し、マザーの積層体の領域Ｚ1，Ｚ2に位置するマザーシート同士を絞るように圧着して密着させる。これにより、マザーの積層体２１ａが形成される。
次に、マザーの積層体が分断される(工程Ｓ６)。具体的には、押し切りまたはダイシングによってマザーの積層体が領域Ｙ2においてカットラインＣ2に沿って分断されることにより、複数の直方体状の軟質積層体が作製される。
本実施形態に係る積層コンデンサの製造方法においても、耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを製造することが可能である。
以下、本発明の実施形態３に係る積層コンデンサおよびその製造方法について説明する。なお、本実施形態に係る積層コンデンサおよびその製造方法は、無効誘電体層を含む点のみ実施形態１に係る積層コンデンサおよびその製造方法と異なるため、他の構成については説明を繰り返さない。
(実施形態３)
図１６は、本発明の実施形態３に係る積層コンデンサの構成を示す断面図である。図１７は、図１６の積層コンデンサをＸＶＩＩ−ＸＶＩＩ線矢印方向から見た断面図である。図１６においては、図２と同一の断面視にて示している。
図１６，１７に示すように、本発明の実施形態３に係る積層コンデンサ３００においては、誘電体層１３０は、第１主面１１１を構成する第１外層部１３１と、第２主面１１２を構成する第２外層部１３２と、第１導電体層１４１および第２導電体層１４２に挟まれた少なくとも１つの有効誘電体層１３３と、第１導電体層１４１同士または第２導電体層１４２同士に挟まれた少なくとも１つの無効誘電体層とを含む。無効誘電体層としては、第１導電体層１４１同士に挟まれた第１無効誘電体層１３４と、第２導電体層１４２同士に挟まれた第２無効誘電体層１３５とがある。
無効誘電体層の厚さは、有効誘電体層１３３の厚さと実質的に同等である。具体的には、無効誘電体層の厚さは、有効誘電体層１３３の厚さの０．５倍より大きくかつ２倍未満である。無効誘電体層および有効誘電体層１３３の各々は、同じ厚さのセラミックグリーンシートから形成されている。
複数の導電体層１４０の中には、有効誘電体層１３３と無効誘電体層とに挟まれている導電体層１４０がある。具体的には、第１導電体層１４１と第２導電体層１４２との間に、第１導電体層１４１または第２導電体層１４２が、誘電体層１３０をそれぞれの間に挟みつつ積層されている。
積層体１１０のうち、第１外層部１３１および第２外層部１３２に挟まれた領域を内層部とする。本実施形態においては、内層部に、１層の第１無効誘電体層１３４と、２層の第２無効誘電体層１３５とが含まれている。
第１無効誘電体層１３４は、内層部の第２主面１１２側の端に位置している。２層の第２無効誘電体層１３５のうちの１層は、内層部の第１主面１１１側の端に位置している。すなわち、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０の各々が、無効誘電体層に隣接している。具体的には、積層体１１０の積層方向Ｔにおいて最も第１主面１１１に近い最外導電体層３４８が、第２無効誘電体層１３５に隣接している。積層体１１０の積層方向Ｔにおいて最も第２主面１１２に近い最外導電体層３４９が、第１無効誘電体層１３４に隣接している。
２層の第２無効誘電体層１３５のうちの他の１層は、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０の間を三等分したうちの中央部に位置し、内層部の中央に最も近く位置している。すなわち、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０の間を三等分したうちの中央部に位置する導電体層１４０が、無効誘電体層に隣接している。
ただし、無効誘電体層の配置は上記に限られず、無効誘電体層が、積層体１１０の積層方向Ｔにおいて最も外側に位置する最外導電体層３４９および最外導電体層３４８のうちの少なくとも一方に隣接していればよい。
図１７に示すように、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０の各々の積層体１１０の長さ方向Ｌに直交する断面における湾曲量は、この導電体層１４０に隣接している無効誘電体層の厚さより大きい。具体的には、積層体１１０の積層方向Ｔにおいて最も第１主面１１１に近い最外導電体層３４８の湾曲量Ｂ1が、最外導電体層３４８に隣接している第２無効誘電体層１３５の厚さより大きい。積層体１１０の積層方向Ｔにおいて最も第２主面１１２に近い最外導電体層３４９の湾曲量Ｂ2が、最外導電体層３４９に隣接している第１無効誘電体層１３４の厚さより大きい。
本実施形態に係る積層コンデンサ３００においては、最外導電体層３４８，３４９が、内側に位置する導電体層１４０を保護する機能を果たす。さらには、導電体層１４０の積層枚数が増えるので、プレス工程において、導電体層１４０となる導電パターンが存在する領域と導電体層１４０となる導電パターンが存在しない領域とにおける圧力差がより大きくなり、導電体層１４０となる導電パターンをより押し広げることができる。
本発明の実施形態３に係る積層コンデンサの製造方法において、マザーの積層体を圧着する際は下記のようになる。
図１８は、本発明の実施形態３に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１９は、本発明の実施形態３に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。なお、積層コンデンサの幅方向Ｗに沿った断面については、実施形態１に係るマザーの積層体と同様であるため説明を繰り返さない。
図１８，１９に示すように、マザーの積層体３１には、長さ方向Ｌにおいて、導電パターン１４が多数存在する領域Ｙと、導電パターン１４が比較的少数のみ存在する領域Ｚとが交互に存在する。
ここで、マザーの積層体３１ａが分断された際に積層体の長さ方向にて互いに隣接する積層体同士のうちの一方において、第１導電体層１４１となる第１配置に位置する導電パターンが形成されたセラミックグリーンシートをＡパターン、第２導電体層１４２となる第２配置に位置する導電パターンが形成されたセラミックグリーンシートをＢパターンとしたときに、Ａパターン同士を重ねることにより各導電パターンに挟まれるセラミックグリーンシートは第１無効誘電体層１３４となる。Ｂパターン同士を重ねることにより各導電パターンに挟まれるセラミックグリーンシートは第２無効誘電体層１３５となる。
すなわち、導電パターンが形成されたセラミックグリーンシートについてＡパターンおよびＢパターンのみを用意することで、有効誘電体層１３３、第１無効誘電体層１３４および第２無効誘電体層１３５を形成することが可能になり、マザーの積層体を容易かつ効率的に製造することができる。なお、ＡパターンおよびＢパターンは、１種類の導電パターンが形成されたセラミックグリーンシートを積層時に位置をずらすことにより兼用して使用することができる。したがって、１種類の導電パターンが形成されたセラミックグリーンシートでマザーの積層体を製造することができる。
本実施形態においては、複数の誘電体層１３０のうちのいずれか１つを挟んで隣り合う少なくとも一対の導電体層を共に第１配置または共に第２配置に位置させている。また、上記少なくとも一対の導電体層が、積層体１１０の積層方向Ｔにおいて最も外側に位置する２つの導電体層のうちの少なくとも一方を含む。
すなわち、積層体１１０の積層方向Ｔにおいて両端に位置する２つの導電体層１４０のうちの少なくとも一方の導電体層１４０が、無効誘電体層に隣接するように、無効誘電体層を配置している。この場合、積層体１１０の積層方向Ｔの端に位置する無効誘電体層が、内層部の内側に位置する有効誘電体層を保護する機能を有するため、積層コンデンサ１００の耐湿性の低下を抑制して信頼性を向上することができる。
本実施形態においては、積層体１１０の積層方向Ｔにおいて中央に位置する導電体層１４０が、無効誘電体層に隣接するように、無効誘電体層をさらに配置している。この場合、マザーシートの圧着時に最も薄くなりやすい積層体１１０の中央に位置する誘電体層を無効誘電体層にすることにより、無効誘電体層が薄くなって絶縁抵抗が低下したとしても短絡の可能性が無いため、積層コンデンサ３００の信頼性を向上することができる。
本実施形態に係る積層コンデンサにおいても、耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを製造することが可能である。
以下、本発明の実施形態４に係る積層コンデンサおよびその製造方法について説明する。なお、本実施形態に係る積層コンデンサおよびその製造方法は、積層体の積層パターンのみ実施形態３に係る積層コンデンサおよびその製造方法と異なるため、他の構成については説明を繰り返さない。
(実施形態４)
図２０は、本発明の実施形態４に係る積層コンデンサの構成を示す断面図である。図２０においては、図２と同一の断面視にて示している。図２０の積層コンデンサのＸＶＩＩ−ＸＶＩＩ線矢印方向から見た断面は、図１７に示す通りである。
図２０に示すように、本発明の実施形態４に係る積層コンデンサ４００は、第１導電体層１４１の第２端面１１６側の端部に間隔を置いて、第２外部電極１２２に接続された第３導電体層２４０が設けられている。第２導電体層１４２の第１端面１１５側の端部に間隔を置いて、第１外部電極１２１に接続された第４導電体層２４１が設けられている。本実施形態に係る積層コンデンサ４００は、実施形態２に係る積層コンデンサ２００および実施形態３に係る積層コンデンサ３００の各々の利点を併せ持っている。
本発明の実施形態４に係る積層コンデンサの製造方法において、マザーの積層体を圧着する際は下記のようになる。
図２１は、本発明の実施形態４に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図２２は、本発明の実施形態４に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。なお、積層コンデンサの幅方向Ｗに沿った断面については、実施形態１に係るマザーの積層体と同様であるため説明を繰り返さない。
図２１に示すように、マザーの積層体４１には、長さ方向Ｌにおいて、導電パターン２４が多数存在する領域Ｙ1およびＹ2と、導電パターン２４が比較的少数のみ存在する領域Ｚ1およびＺ2とが、Ｙ1，Ｚ1，Ｙ2，Ｚ2の順に繰り返し存在する。
図２１に示すように、静水圧プレスなどの手段により、押圧面にラバー９２が取り付けられた１対の平板金型９１によって、マザーの積層体４１が積層方向Ｔに加圧されて圧着される。マザーの積層体４１においては、領域Ｙ1，Ｙ2における積層密度が、領域Ｚ1，Ｚ2における積層密度より密である。そのため、マザーの積層体に押し付けられたラバー９２は、図２２に示すように、領域Ｙ1，Ｙ2から領域Ｚ1，Ｚ2に向けて流動変形して下側に凸状に突出し、マザーの積層体の領域Ｚ1，Ｚ2に位置するマザーシート同士を絞るように圧着して密着させる。これにより、マザーの積層体４１ａが形成される。
次に、マザーの積層体が分断される(工程Ｓ６)。具体的には、押し切りまたはダイシングによってマザーの積層体が領域Ｙ2においてカットラインＣ2に沿って分断されることにより、複数の直方体状の軟質積層体が作製される。
本実施形態に係る積層コンデンサの製造方法においても、耐湿性の低下および層間剥離の発生をともに抑制できる小型で大容量の積層コンデンサを製造することが可能である。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１１，１１ａ，２１，２１ａ，３１，３１ａ，４１，４１ａ マザーの積層体、１１０ 積層体、１３，２３ 誘電体部、１４，２４ 導電パターン、９１ 平板金型、９２ ラバー、１００，１１０，２００，３００，４００ 積層コンデンサ、１１１ 第１主面、１１２ 第２主面、１１３ 第１側面、１１４ 第２側面、１１５ 第１端面、１１６ 第２端面、１２０ 外部電極、１２１ 第１外部電極、１２２ 第２外部電極、１３０ 誘電体層、１３１ 第１外層部、１３２ 第２外層部、１３３ 有効誘電体層、１３４ 第１無効誘電体層、１３５ 第２無効誘電体層、１４０ 導電体層、１４１ 第１導電体層、１４２ 第２導電体層、１４８，１４９，３４８，３４９ 最外導電体層、１５０ 空隙、２４０ 第３導電体層、２４１ 第４導電体層、Ｂ1，Ｂ2 湾曲量、Ｃ1，Ｃ2 カットライン、Ｇ1，Ｇ2 隙間の最大値、Ｌ0 基準線、Ｌw 中心線、ｈA1，ｈA2，ｈA3，ｈB1，ｈC1，ｈD1，ｈD2，ｈD3 貫通部。

Claims (13)

  1. 交互に積層された複数の導電体層および複数の誘電体層を含み、積層方向から見て各辺の寸法が０．３ｍｍ以下である外形寸法を有する積層体と、
    前記積層体の表面に設けられた第１外部電極および第２外部電極を備える積層コンデンサの製造方法であって、
    前記積層方向から見て前記複数の導電体層が第１配置および該第１配置とは異なる第２配置に位置するように、前記複数の導電体層の各々を前記第１配置または前記第２配置に位置させつつ前記複数の誘電体層の各々と交互に積層することにより、積層体を形成する積層工程と、
    前記積層体を加圧して、前記複数の導電体層を前記積層方向と直交する方向に延伸させる延伸工程と、
    前記積層体を加圧して、前記複数の導電体層のうちの少なくとも１つを前記積層方向に湾曲させる湾曲工程と、
    前記第１外部電極が前記複数の導電体層のうちの前記第１配置に位置する導電体層と接続され、かつ、前記第２外部電極が前記複数の導電体層のうちの前記第２配置に位置する導電体層と接続されるように、前記第１外部電極および前記第２外部電極の各々を前記積層体の表面に形成する外部電極形成工程とを備える、積層コンデンサの製造方法。
  2. 前記複数の導電体層の各々の厚さが、中央部から縁部に行くに従って薄くなっている、請求項１に記載の積層コンデンサの製造方法。
  3. 前記複数の導電体層の各々が、チタン酸バリウムおよびケイ素の少なくとも一方を含む、請求項１または２に記載の積層コンデンサの製造方法。
  4. 前記積層工程において、前記複数の誘電体層のうちのいずれか１つを挟んで隣り合う少なくとも一対の導電体層を共に前記第１配置または共に前記第２配置に位置させる、請求項１から３のいずれか１項に記載の積層コンデンサの製造方法。
  5. 前記少なくとも一対の導電体層は、前記積層方向において最も外側に位置する２つの導電体層のうちの少なくとも一方を含む、請求項４に記載の積層コンデンサの製造方法。
  6. 交互に積層された複数の導電体層および複数の誘電体層を含み、積層方向から見て各辺の寸法が０．３ｍｍ以下である外形寸法を有する積層体と、
    前記積層体の長さ方向にて互いに離間して前記積層体の表面に設けられた第１外部電極および第２外部電極とを備え、
    前記積層体においては、前記積層方向から見て前記複数の導電体層が第１配置および該第１配置とは異なる第２配置に位置するように、前記複数の導電体層の各々が前記第１配置または前記第２配置に位置しつつ前記複数の誘電体層の各々と交互に積層されており、
    前記第１外部電極は、前記複数の導電体層のうちの前記第１配置に位置する導電体層と接続されており、
    前記第２外部電極は、前記複数の導電体層のうちの前記第２配置に位置する導電体層と接続されており、
    前記複数の導電体層のうちの少なくとも前記積層方向の最も外側に位置する１つの導電体層は、前記積層方向に湾曲し、かつ、前記積層方向に貫通した複数の貫通部を含み、
    前記積層体の長さ方向に直交する断面において、湾曲している導電体層を前記積層体の幅方向において等間隔に４等分して前記幅方向の一方側から順にＡ領域、Ｂ領域、Ｃ領域およびＤ領域とすると、
    前記湾曲している導電体層の傾斜角は、前記Ａ領域において前記Ｂ領域より大きく、かつ、前記Ｄ領域において前記Ｃ領域より大きく、
    前記複数の貫通部の最小寸法の合計値は、前記Ａ領域において前記Ｂ領域より大きく、かつ、前記Ｄ領域において前記Ｃ領域より大きい、積層コンデンサ。
  7. 前記複数の導電体層の各々の幅は、前記積層体の幅の８０％以下であり、
    前記積層体の幅と前記複数の導電体層の各々の幅との差の最大値は０．０７ｍｍ未満である、請求項６に記載の積層コンデンサ。
  8. 前記複数の誘電体層のうちの少なくとも１つは、前記第１配置および前記第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層であり、
    前記複数の誘電体層のうちの少なくとも１つは、前記第１配置に位置する導電体層と前記第２配置に位置する導電体層とに挟まれた有効誘電体層である、請求項６または７に記載の積層コンデンサ。
  9. 前記無効誘電体層が、前記積層方向において最も外側に位置する２つの導電体層のうちの少なくとも一方に隣接している、請求項８に記載の積層コンデンサ。
  10. 前記湾曲している導電体層の前記積層体の長さ方向に直交する断面における湾曲量は、該導電体層に隣接している誘電体層の厚さより大きい、請求項６から９のいずれか１項に記載の積層コンデンサ。
  11. 前記Ａ領域および前記Ｄ領域の各々に位置する前記複数の貫通部のうちの少なくとも一部は、充填部材を含む、請求項６から１０のいずれか１項に記載の積層コンデンサ。
  12. 前記充填部材は、前記複数の誘電体層を構成する誘電体材料を含む、請求項１１に記載の積層コンデンサ。
  13. 前記充填部材は、ケイ素を含む、請求項１１または１２に記載の積層コンデンサ。
JP2015030435A 2015-02-19 2015-02-19 積層コンデンサおよびその製造方法 Pending JP2016152379A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015030435A JP2016152379A (ja) 2015-02-19 2015-02-19 積層コンデンサおよびその製造方法
US15/014,164 US9947471B2 (en) 2015-02-19 2016-02-03 Multilayer capacitor and method for producing the same
CN201610090274.3A CN105914038B (zh) 2015-02-19 2016-02-17 层叠电容器
KR1020160019631A KR101839528B1 (ko) 2015-02-19 2016-02-19 적층 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015030435A JP2016152379A (ja) 2015-02-19 2015-02-19 積層コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2016152379A true JP2016152379A (ja) 2016-08-22

Family

ID=56693329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015030435A Pending JP2016152379A (ja) 2015-02-19 2015-02-19 積層コンデンサおよびその製造方法

Country Status (4)

Country Link
US (1) US9947471B2 (ja)
JP (1) JP2016152379A (ja)
KR (1) KR101839528B1 (ja)
CN (1) CN105914038B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062100A (ja) * 2017-09-27 2019-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021061302A (ja) * 2019-10-04 2021-04-15 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198537B1 (ko) * 2015-12-15 2021-01-06 삼성전기주식회사 커패시터 및 그 제조방법
CN110326072B (zh) * 2017-03-03 2021-10-29 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN108389723B (zh) * 2018-03-14 2019-04-26 兴化市天东软件科技有限公司 适用于高精度电子领域的电容
KR102070234B1 (ko) 2018-08-23 2020-01-28 삼성전기주식회사 커패시터 부품
KR102185052B1 (ko) * 2019-01-22 2020-12-01 삼성전기주식회사 커패시터 부품 및 그 제조방법
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
US11367573B2 (en) * 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021174838A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
US11996244B2 (en) * 2021-05-25 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP2022191693A (ja) * 2021-06-16 2022-12-28 株式会社村田製作所 積層セラミックコンデンサ
JP2023009744A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
KR20230053904A (ko) * 2021-10-15 2023-04-24 삼성전기주식회사 커패시터 부품
KR20230100938A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품 및 그 제조방법
JP2023133982A (ja) * 2022-03-14 2023-09-27 Tdk株式会社 積層コンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299289A (ja) 1992-04-20 1993-11-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4591537B2 (ja) 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
KR101070068B1 (ko) * 2009-12-24 2011-10-04 삼성전기주식회사 적층 세라믹 커패시터
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
KR20130007301A (ko) * 2011-06-30 2013-01-18 삼성전기주식회사 적층 세라믹 전자부품 및 그의 제조방법
KR20130047886A (ko) 2011-11-01 2013-05-09 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
JP2015029152A (ja) 2014-11-07 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
KR101528432B1 (ko) 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062100A (ja) * 2017-09-27 2019-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11107631B2 (en) 2017-09-27 2021-08-31 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
JP7131897B2 (ja) 2017-09-27 2022-09-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11551868B2 (en) 2017-09-27 2023-01-10 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
JP2021061302A (ja) * 2019-10-04 2021-04-15 株式会社村田製作所 積層セラミックコンデンサ
JP7196810B2 (ja) 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US9947471B2 (en) 2018-04-17
KR101839528B1 (ko) 2018-03-16
CN105914038B (zh) 2018-10-12
CN105914038A (zh) 2016-08-31
KR20160102132A (ko) 2016-08-29
US20160247632A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP2016152379A (ja) 積層コンデンサおよびその製造方法
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP6439551B2 (ja) 積層セラミックコンデンサ
US9076597B2 (en) Monolithic ceramic capacitor
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
US11094464B2 (en) Electronic component
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP6265114B2 (ja) 積層コンデンサおよびその製造方法
JP2012253338A (ja) 積層セラミック電子部品
JP2012253337A (ja) 積層セラミック電子部品
US11239030B2 (en) Electronic component
JP2015111651A (ja) 積層セラミックコンデンサ
US11011308B2 (en) Multilayer ceramic electronic component
JP2020167201A (ja) 積層セラミックコンデンサ
KR20210131241A (ko) 적층 세라믹 콘덴서
JP2020167198A (ja) 積層セラミックコンデンサ
JP2018174336A (ja) 積層セラミックコンデンサ
JPH1012475A (ja) 積層型セラミック電子部品
JP7188345B2 (ja) 積層セラミック電子部品の製造方法
JP2022073617A (ja) 積層セラミックコンデンサ
JP7180569B2 (ja) 積層セラミック電子部品
JP2020167202A (ja) 積層セラミックコンデンサ
US12020867B2 (en) Electronic component
JP2022128810A (ja) 積層セラミックコンデンサ
JP5501392B2 (ja) 積層セラミックコンデンサ