WO2007060818A1 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
WO2007060818A1
WO2007060818A1 PCT/JP2006/321835 JP2006321835W WO2007060818A1 WO 2007060818 A1 WO2007060818 A1 WO 2007060818A1 JP 2006321835 W JP2006321835 W JP 2006321835W WO 2007060818 A1 WO2007060818 A1 WO 2007060818A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
esr
internal electrodes
capacitor unit
dielectric layer
Prior art date
Application number
PCT/JP2006/321835
Other languages
English (en)
French (fr)
Inventor
Hirokazu Takashima
Hiroshi Ueoka
Yoshikazu Takagi
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to CN2006800424163A priority Critical patent/CN101310347B/zh
Priority to EP06822764.4A priority patent/EP1953777A4/en
Publication of WO2007060818A1 publication Critical patent/WO2007060818A1/ja
Priority to US12/120,789 priority patent/US7466535B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Definitions

  • the present invention relates to a multilayer capacitor, and particularly to a multilayer capacitor that is advantageously applied in a high-frequency circuit.
  • Patent Document 1 As a decoupling capacitor used in a power circuit for an MPU (microprocessing unit) or the like in a high frequency region such as several GHz, for example, described in JP-A-11 144996 (Patent Document 1) A multilayer capacitor having such a structure is known. According to this multilayer capacitor, the current flow to the positive and negative electrodes is shortened and the current flow is diversified by making the adjacent terminals have opposite polarities while having a multi-terminal structure. The magnetic flux is canceled by directing them in opposite directions, thereby reducing ESL (Equivalent Series Inductance)! /.
  • ESL Equivalent Series Inductance
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-284170
  • each of internal electrodes provided to form a capacitance in the capacitor body is drawn to the surface of the capacitor body and externally provided. It has been proposed to increase the ESR of multilayer capacitors by simply using one bow I protruding part that is electrically connected to the terminal electrode.
  • Patent Document 1 Japanese Patent Laid-Open No. 11-144996
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-284170
  • an object of the present invention is to provide a multilayer capacitor that can achieve a high ESR while reducing the ESL, and can widen the band in which the impedance can be lowered. It is.
  • a multilayer capacitor according to the present invention includes a capacitor body having a multilayer structure including a plurality of stacked dielectric layers.
  • the present invention is characterized in that the multilayer capacitor is configured as follows.
  • the capacitor body provided in the multilayer capacitor constitutes first and second capacitor portions.
  • the first capacitor unit includes at least one pair of first and second internal electrodes facing each other via a predetermined dielectric layer so as to form a capacitance
  • the second capacitor unit is Including at least one pair of third and fourth internal electrodes opposed to each other through a predetermined dielectric layer so as to form a capacitance.
  • the resonance frequency of the first capacitor unit is set higher than the resonance frequency of the second capacitor unit, and the set of third and fourth internal electrodes included in the second capacitor unit and
  • the equivalent series resistance per layer provided by the dielectric layer between them is the per-layer provided by the pair of first and second internal electrodes included in the first capacitor section and the dielectric layer therebetween. Higher than the equivalent series resistance.
  • the total equivalent series resistance provided by all the first and second internal electrodes included in the first capacitor unit and the dielectric layer between each of them is included in the second capacitor unit. It is characterized in that it is equivalent or nearly equivalent to the combined equivalent series resistance provided by all the third and fourth internal electrodes and the dielectric layer between each of them.
  • the first capacitor unit since the resonance frequency of the first capacitor unit is higher than the resonance frequency of the second capacitor unit, the first capacitor unit reduces the ESL. Can do. On the other hand, since the ESR per layer of the second capacitor part is higher than the ESR per layer of the first capacitor part, a high ESR can be achieved by the second capacitor part. .
  • the characteristics of multilayer capacitors are a combination of the low ESL characteristics of the first capacitor section and the high ESR characteristics of the second capacitor section. As a result, low ESL and high ESR characteristics A multilayer capacitor satisfying both of the requirements can be obtained.
  • the resonance frequency differs between the first capacitor unit and the second capacitor unit, and the combined ESR force provided by the first capacitor unit is equal to or equal to the combined ESR provided by the second capacitor unit. Since the characteristics of the multilayer capacitor as a whole are approximately the same, the resonance point force of the second capacitor section on the low frequency side continues to the resonance point of the first capacitor section on the high frequency side with the same or nearly the same impedance value. Wide frequency and impedance characteristics can be obtained.
  • FIG. 1 is a perspective view showing an appearance of a multilayer capacitor 1 according to an embodiment of the present invention.
  • FIG. 2 is a front view showing the internal structure of the multilayer capacitor 1 shown in FIG. 1, and shows a cross section taken along line II-II in FIGS. 3 and 4.
  • FIG. 3 is a plan view showing the internal structure of the first capacitor unit 11 shown in FIG. 2, where (a) shows a cross section through which the first internal electrode 13 passes, and (b) shows the second capacitor A cross section through which the internal electrode 14 passes is shown.
  • FIG. 4 is a plan view showing the internal structure of the second capacitor unit 12 shown in FIG. 2, wherein (a) shows a cross section through which the third internal electrode 15 passes, and (b) shows the fourth capacitor part 12; A cross section through which the internal electrode 16 passes is shown.
  • FIG. 5 is a frequency-impedance characteristic diagram illustrating the resonance frequency of a multilayer capacitor having a broad band according to the present invention.
  • FIG. 6 shows a first capacitor in the capacitor body 8 provided for the multilayer capacitor according to the present invention.
  • FIG. 5 is a diagram showing several examples of the stacked arrangement state of the sensor unit 11 and the second capacitor unit 12.
  • FIG. 7 is a diagram showing frequency-impedance characteristics of Sample 1 produced in an experimental example conducted to confirm the effect of the present invention.
  • FIG. 8 is a diagram showing the frequency-impedance characteristics of Sample 2 produced in the above experimental example.
  • FIG. 9 is a diagram showing the frequency-impedance characteristics of Sample 3 produced in the above experimental example.
  • FIG. 10 is a diagram showing the frequency-impedance characteristics of Sample 4 produced in the above experimental example.
  • FIG. 11 is a diagram showing frequency-impedance characteristics of Sample 5 produced in the above experimental example.
  • FIG. 12 is a diagram showing the frequency-impedance characteristics of Sample 6 produced in the above experimental example.
  • FIG. 13 is a diagram showing the frequency-impedance characteristics of Sample 7 produced in the above experimental example.
  • FIG. 1 is a perspective view showing the external appearance of the multilayer capacitor 1
  • FIG. 2 is a front view showing the internal structure of the multilayer capacitor 1.
  • the multilayer capacitor 1 is shown with a cross section taken along line II-II in FIGS. 3 and 4 described later.
  • the multilayer capacitor 1 includes a rectangular parallelepiped capacitor body 8 having two main surfaces 2 and 3 facing each other and four side surfaces 4, 5, 6, and 7 connecting the main surfaces 2 and 3. Yes.
  • Capacitor body 8 has a laminated structure including a plurality of laminated dielectric layers 9 made of, for example, dielectric ceramics, extending in the directions of main surfaces 2 and 3.
  • the capacitor body 8 constitutes first and second capacitor portions 11 and 12.
  • the first capacitor unit 11 and the second capacitor unit 12 are arranged so as to be aligned in the stacking direction, and the second capacitor unit 12 is stacked by two first capacitor units 11. It is arranged so as to be sandwiched in the direction.
  • the first capacitor unit 11 is positioned at both ends of the capacitor body 8 in the stacking direction.
  • the first capacitor unit 11 includes at least one pair of first and second internal electrodes 13 and 14 facing each other with a predetermined dielectric layer 9 so as to form a capacitance.
  • the second capacitor unit 12 includes at least one pair of third and fourth internal electrodes 15 and 16 facing each other with a predetermined dielectric layer 9 therebetween so as to form a capacitance.
  • the number of pairs of first and second internal electrodes 13 and 14 and the number of pairs of third and fourth internal electrodes 15 and 16 are: Multiple.
  • FIG. 3 is a plan view showing the internal structure of the first capacitor unit 11, (a) shows a cross section through which the first internal electrode 13 passes, and (b) shows the second internal electrode. The cross section through which 14 passes is shown.
  • the first inner electrode 13 includes a plurality of, for example, seven first lead portions that are drawn to the outer surface of the capacitor body 8, that is, the side surfaces 4 to 7. 17 is formed. Further, as shown in FIG. 3 (b), the second internal electrode 14 is connected to the outside of the capacitor body 8. A plurality of, for example, seven second drawer portions 18 are drawn out to the surface, that is, the side surfaces 4 to 7.
  • first external terminal electrodes 19 and a second lead portion which are electrically connected to the first lead portion 17, respectively.
  • a plurality of, for example, seven second external terminal electrodes 20 respectively connected to 18 are formed.
  • the first and second external terminal electrodes 19 and 20 are formed so as to extend to a part of each of the main forces 2 and 3 on the side surfaces 4 to 7. Has been.
  • Each position on the side surfaces 4 to 7 from which the first lead portion 17 is pulled out is different from each position from which the second lead portion 18 is pulled out. Therefore, the first external terminal electrode Each position on the side surfaces 4 to 7 on which 19 is provided is different from each position of the second external terminal electrode 20.
  • the first external terminal electrodes 19 and the second external terminal electrodes 20 are alternately arranged on the side surfaces 4 to 7.
  • FIG. 4 is a plan view showing the internal structure of the second capacitor unit 12, (a) shows a cross section through which the third internal electrode 15 passes, and (b) shows the fourth internal electrode. The cross section through which 16 passes is shown.
  • the third inner electrode 15 has at least one, for example, two third electrodes drawn out to the outer surface of the capacitor body 8, that is, the side surfaces 5 and 7. A drawer portion 21 is formed.
  • the fourth inner electrode 16 has at least one, for example, two fourth lead portions 22 drawn to the outer surface of the capacitor body 8, that is, the side surfaces 5 and 7. Is formed.
  • the third lead portion 21 is electrically connected to the first external terminal electrode 19 described above, and the fourth lead portion 22 is connected to the second external terminal electrode 20 described above. Electrically connected. That is, some of the first external terminal electrodes 19 are common to the third external terminal electrode to be electrically connected to the third lead portion 21, and some of the second external terminal electrodes 20 are Is common to the fourth external terminal electrode to be electrically connected to the fourth lead portion 22.
  • the third and fourth lead portions 21 and 22 are connected to the first and second external terminal electrodes 19 and 20 common to the first and second lead portions 17 and 18, respectively. Electric If the connection is made, the first capacitor unit 11 and the second capacitor unit 12 can be connected in parallel in the multilayer capacitor 1 itself.
  • third and fourth external terminal electrodes to be connected to the third and fourth lead portions 21 and 22 may be provided separately from the first and second external terminal electrodes.
  • the number of the third and fourth lead portions 21 and 22 for each of the third and fourth inner electrodes 15 and 16 is one first each. And less than the number of each of the first and second lead portions 17 and 18 for the second internal electrodes 13 and 14. That is, the former is two and the latter is seven. Therefore, if other conditions such as the materials of the internal electrodes 13 to 16 are the same, the ESL of the first capacitor unit 11 can be made lower than the ESL of the second capacitor unit 12, and as a result, The resonance frequency of the first capacitor unit 11 can be made higher than the resonance frequency of the second capacitor unit 12.
  • the number force of each of the third and fourth lead portions 21 and 22 is smaller than the number of each of the first and second lead portions 17 and 18, so that the internal electrodes 13 to 16 Or the influence of the lead parts 17, 18, 21 and 22 on the ESR is the same between the first capacitor part 11 and the second capacitor part 12! /, If included in the second capacitor part 12
  • the ESR per layer provided by the set of third and fourth internal electrodes 15 and 16 and the dielectric layer 9 therebetween is determined as the set of first and second sets of first and second included in the first capacitor unit 11. Higher than the ESR per layer provided by the internal electrodes 13 and 14 and the dielectric layer 9 therebetween.
  • the characteristics of the multilayer capacitor 1 are such that the low ESL characteristic by the first capacitor unit 11 works effectively, and the ESR characteristic of the first capacitor unit 11 and the second capacitor unit 12 High ESR characteristics that reflect the ESR characteristics of Therefore, according to the multilayer capacitor 1, both low ESL and high ESR can be realized.
  • the resonance frequency of the first capacitor unit 11 is higher than the resonance frequency of the second capacitor unit 12 and is included in the first capacitor unit 11.
  • the total ESR given by all the first and second internal electrodes 13 and 14 and the dielectric layer 9 between each of them is the total ESR included in the second capacitor section 12.
  • the third and fourth inner electrodes 15 and 16 and the synthetic ESR provided by the dielectric layer 9 between each of them are made equivalent to or almost the same.
  • the position and number of the lead portions formed on the internal electrode or the position and number of the external terminal electrode can be variously changed.
  • the first and second internal electrodes 13 and 14 are provided only to form the first capacitor unit 11, and the third and fourth internal electrodes 15 are provided.
  • And 16 is a force provided only to constitute the second capacitor portion 12 Internal electrode force located at the boundary between the first capacitor portion and the second capacitor portion
  • the first and second capacitors It may be provided as an internal electrode for both of the parts, that is, as an internal electrode serving as both the first or second internal electrode and the third or fourth internal electrode! /.
  • the number of first and second lead-out units 17 and 18 (or Force that is greater than the number of third and fourth lead portions 21 and 22 (or the number of pairs).
  • the internal electrodes 13-16 The method by changing the material, pattern and Z or the number of layers may be adopted
  • the third and fourth Force with the number of drawers 21 and 22 less than the number of first and second drawers 17 and 18 instead of or in addition to such a method, the third and Z or The material of the fourth inner electrode 15 and / or 16 can be made higher, the thickness of the third and / or fourth inner electrode 15 and / or 16 can be made thinner, the third and / or Alternatively, a method of reducing the width or thickness of the fourth drawer portion 21 and / or 22 may be employed.
  • the arrangement of the first and second capacitor portions in the capacitor body can be variously changed as shown in some examples below.
  • FIG. 6 is a diagram schematically showing several examples of the laminated arrangement of the first capacitor portion and the second capacitor portion that can be employed in the capacitor body.
  • elements corresponding to those shown in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.
  • FIG. 6 the portion denoted by reference numeral “41” indicates an outer layer portion in which any internal electrode is not formed.
  • the mounting surface provided by the wiring board or the like is located below each of the drawings (a) to (d).
  • the first capacitor portion 11 and the second capacitor portion 12 are arranged in the stacking direction. Arranged.
  • two first capacitor portions 11 are one second capacitor portion.
  • two second capacitor sections 12 are one first capacitor section.
  • the first capacitor unit 11 is positioned on the mounting surface side, and the second capacitor unit 12 is disposed thereon.
  • the second capacitor unit 12 is positioned on the mounting surface side, and the first capacitor unit 11 is disposed thereon.
  • the capacitor body dimensions are 2. Omm x 1.25 mm x O. 5 mm, the total number of laminated internal electrodes is 64, and the capacitance design value is 0.68.
  • the number of external terminal electrodes is 14, and the first and second internal electrodes for each of the first and second internal electrodes in the first capacitor portion
  • the number of each of the lead parts was set to 7, and the number of each of the third and fourth lead parts for each one of the third and fourth internal electrodes in the second capacitor part was set to 2.
  • the thickness of the internal electrode was 1 ⁇ m, the thickness of the drawer was 1 ⁇ m, and the width of the drawer was 100 ⁇ m.
  • the “total synthesis ESR” is a composite provided by the first capacitor portion and all the first and second internal electrodes included therein and the dielectric layer between them.
  • ESR, and for the second capacitor part, it is a synthetic ESR given by all the third and fourth internal electrodes contained therein and the dielectric layer between each of them
  • ESR per layer is obtained as follows.
  • the ESR of a capacitor can be expressed by the following equation, where R is the resistance per electrode layer and N is the number of layers.
  • Capacitor ESR R (4N- 2) ZN 2
  • the “combined ESR difference” indicates the absolute value of the difference between the “total combined ESR" of the first capacitor unit and the “total combined ESR” of the second capacitor unit.
  • samples 1 and 7 are comparative examples.
  • the sample 1 includes only the first capacitor portion in which the number of lead-out portions is seven, and corresponds to the structure described in Patent Document 1 described above.
  • the sample 7 includes only the second capacitor portion in which the number of the extraction portions is two, and corresponds to the structure described in Patent Document 2 described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　積層コンデンサにおいて、低ＥＳＬ化および高ＥＳＲ化を図りながら、インピーダンスを低くできる帯域を広くする。 　コンデンサ本体（８）において、第１のコンデンサ部（１１）と第２のコンデンサ部（１２）とを積層方向に並ぶように配置する。第１のコンデンサ部（１１）の共振周波数を、第２のコンデンサ部（１２）の共振周波数より高くして、第１のコンデンサ部（１１）が低ＥＳＬ化に寄与するようにしながら、第２のコンデンサ部（１２）の１層あたりのＥＳＲを、第１のコンデンサ部（１１）の１層あたりのＥＳＲより高くなるようにして、第２のコンデンサ部（１２）が高ＥＳＲ化に寄与するようにする。さらに、第１のコンデンサ部（１１）の合成ＥＳＲを、第２のコンデンサ部（１２）の合成ＥＳＲと同等かほぼ同等とする。

Description

明 細 書
積層コンデンサ 技術分野
[0001] この発明は、積層コンデンサに関するもので、特に、高周波回路において有利に適 用される積層コンデンサに関するものである。
背景技術
[0002] 数 GHzのような高周波領域にお!、て、 MPU (マイクロプロセッシングユニット）等の ための電源回路に用いられるデカップリングコンデンサとして、たとえば特開平 11 144996号公報 (特許文献 1)に記載のような構造の積層コンデンサが知られている 。この積層コンデンサによれば、多端子構造にしながら、隣り合う端子を逆極性にす ることによって、正極力 負極への電流の流れを短くし、電流の流れを多様にし、さら に、電流の方向を互いに逆方向に向けるようにして磁束の相殺を行ない、それによつ て、 ESL (等価直列インダクタンス）の低減が図られて!/、る。
[0003] し力しながら、上記特許文献 1に記載の積層コンデンサによれば、 ESLの低下に伴 つて、 ESR (等価直列抵抗)も低下する。そのため、周波数-インピーダンス特性が急 峻になってしまう。
[0004] 他方、特開 2001— 284170号公報（特許文献 2)では、コンデンサ本体の内部に 静電容量を形成するために設けられる内部電極の各々について、コンデンサ本体の 表面にまで引き出されかつ外部端子電極に電気的に接続される弓 Iき出し部の数を 単に 1つとすることによって、積層コンデンサの ESRを高めることが提案されている。
[0005] し力しながら、特許文献 2に記載の構造によれば、 ESRを高くすることができるもの の、それに伴って、 ESLが高くなり、特許文献 1に記載のものに比べて、高周波側の 特性が劣化するという問題がある。
[0006] また、特許文献 2に記載の積層コンデンサによれば、周波数-インピーダンス特性に ついては、共振点が低周波側にずれるだけであるので、インピーダンスを低くできる 帯域については、特許文献 1の場合と実質的に変わらず、インピーダンスを低くでき る帯域を広げることはでさな 、。 特許文献 1：特開平 11― 144996号公報
特許文献 2：特開 2001— 284170号公報
発明の開示
発明が解決しょうとする課題
[0007] そこで、この発明の目的は、低 ESL化を図りながらも、高 ESRィ匕を図ることができる とともに、インピーダンスを低くできる帯域を広げることができる、積層コンデンサを提 供しょうとすることである。
課題を解決するための手段
[0008] この発明に係る積層コンデンサは、積層された複数の誘電体層をもって構成される 積層構造を有するコンデンサ本体を備えている。この発明では、上述した技術的課 題を解決するため、積層コンデンサが、次のように構成されることを特徴としている。
[0009] すなわち、積層コンデンサに備えるコンデンサ本体は、第 1および第 2のコンデンサ 部を構成している。
[0010] 第 1のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに 対向する少なくとも 1対の第 1および第 2の内部電極を含み、第 2のコンデンサ部は、 静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも 1対の 第 3および第 4の内部電極を含む。
[0011] 第 1のコンデンサ部の共振周波数は、第 2のコンデンサ部の共振周波数より高くさ れ、また、第 2のコンデンサ部に含まれる 1組の第 3および第 4の内部電極ならびにそ の間の誘電体層により与えられる 1層あたりの等価直列抵抗は、第 1のコンデンサ部 に含まれる 1組の第 1および第 2の内部電極ならびにその間の誘電体層により与えら れる 1層あたりの等価直列抵抗より高くされる。
[0012] そして、第 1のコンデンサ部に含まれるすべての第 1および第 2の内部電極ならび にそれらの各間の誘電体層により与えられる合成等価直列抵抗は、第 2のコンデン サ部に含まれるすべての第 3および第 4の内部電極ならびにそれらの各間の誘電体 層により与えられる合成等価直列抵抗と同等またはほぼ同等とされることを特徴とし ている。 発明の効果
[0013] この発明に係る積層コンデンサによれば、第 1のコンデンサ部の共振周波数を第 2 のコンデンサ部の共振周波数より高くしているので、第 1のコンデンサ部によって低 E SL化を図ることができる。他方、第 2のコンデンサ部の 1層あたりの ESRを第 1のコン デンサ部の 1層あたりの ESRよりも高くしているので、第 2のコンデンサ部によって高 E SRィ匕を図ることができる。
[0014] これらのことから、積層コンデンサの特性は、第 1のコンデンサ部による低 ESL特性 と第 2のコンデンサ部による高 ESR特性とを複合した特性となり、その結果、低 ESL 化および高 ESRィ匕の双方を満足させる積層コンデンサを得ることができる。
[0015] また、第 1のコンデンサ部と第 2のコンデンサ部とで共振周波数が異なり、かつ、第 1 のコンデンサ部により与えられる合成 ESR力 第 2のコンデンサ部により与えられる合 成 ESRと同等またはほぼ同等とされるので、積層コンデンサ全体の特性としては、低 周波側の第 2のコンデンサ部の共振点力 高周波側の第 1のコンデンサ部の共振点 まで同等またはほぼ同等のインピーダンス値で連続した、広帯域な周波数-インピー ダンス特性を得ることができる。
図面の簡単な説明
[0016] [図 1]この発明の一実施形態による積層コンデンサ 1の外観を示す斜視図である。
[図 2]図 1に示した積層コンデンサ 1の内部構造を示す正面図であり、図 3および図 4 の線 II - IIに沿う断面をもって示して 、る。
[図 3]図 2に示した第 1のコンデンサ部 11の内部構造を示す平面図であり、（a)は、第 1の内部電極 13が通る断面を示し、（b)は、第 2の内部電極 14が通る断面を示して いる。
[図 4]図 2に示した第 2のコンデンサ部 12の内部構造を示す平面図であり、（a)は、第 3の内部電極 15が通る断面を示し、（b)は、第 4の内部電極 16が通る断面を示して いる。
[図 5]この発明に従って広帯域化された積層コンデンサの共振周波数を図解する、周 波数-インピーダンス特性図である。
[図 6]この発明に係る積層コンデンサに備えるコンデンサ本体 8における第 1のコンデ ンサ部 11と第 2のコンデンサ部 12との積層配置状態につ 、ての 、くつかの例を示す 図である。
[図 7]この発明による効果を確認するために実施した実験例にお ヽて作製した試料 1 についての周波数-インピーダンス特性を示す図である。
[図 8]上記実験例にぉ 、て作製した試料 2につ 、ての周波数-インピーダンス特性を 示す図である。
[図 9]上記実験例にぉ 、て作製した試料 3につ 、ての周波数-インピーダンス特性を 示す図である。
[図 10]上記実験例にぉ ヽて作製した試料 4につ ヽての周波数-インピーダンス特性を 示す図である。
[図 11]上記実験例において作製した試料 5についての周波数-インピーダンス特性を 示す図である。
[図 12]上記実験例にぉ 、て作製した試料 6につ 、ての周波数-インピーダンス特性を 示す図である。
[図 13]上記実験例にぉ 、て作製した試料 7につ 、ての周波数-インピーダンス特性を 示す図である。
符号の説明
1 積層コンデンサ
2, 3 主面
4〜7 側面
8 コンデンサ本体
9 誘電体層
11 第 1のコンデンサ部
12 第 2のコンデンサ部
13 第 1の内部電極
14 第 2の内部電極
15 第 3の内部電極
16 第 4の内部電極 発明を実施するための最良の形態
[0018] 図 1ないし図 4は、この発明の一実施形態による積層コンデンサ 1を示している。ここ で、図 1は、積層コンデンサ 1の外観を示す斜視図であり、図 2は、積層コンデンサ 1 の内部構造を示す正面図である。なお、図 2において、積層コンデンサ 1は、後述す る図 3および図 4の線 II— IIに沿う断面をもって示されている。
[0019] 積層コンデンサ 1は、相対向する 2つの主面 2および 3ならびにこれら主面 2および 3 間を連結する 4つの側面 4、 5、 6および 7を有する直方体状のコンデンサ本体 8を備 えている。コンデンサ本体 8は、主面 2および 3の方向に延びる、たとえば誘電体セラ ミックカゝらなる積層された複数の誘電体層 9をもって構成される積層構造を有している
[0020] コンデンサ本体 8は、図 2に示すように、第 1および第 2のコンデンサ部 11および 12 を構成している。この実施形態では、第 1のコンデンサ部 11と第 2のコンデンサ部 12 とは、積層方向に並ぶように配置され、し力も、第 2のコンデンサ部 12が 2つの第 1の コンデンサ部 11によって積層方向に挟まれるように配置されている。その結果、第 1 のコンデンサ部 11は、コンデンサ本体 8における積層方向での両端に位置される。
[0021] 第 1のコンデンサ部 11は、静電容量を形成するように所定の誘電体層 9を介して互 いに対向する少なくとも 1対の第 1および第 2の内部電極 13および 14を備えている。 他方、第 2のコンデンサ部 12は、静電容量を形成するように所定の誘電体層 9を介し て互いに対向する少なくとも 1対の第 3および第 4の内部電極 15および 16を備えて いる。
[0022] この実施形態では、より大きな静電容量を得るため、第 1および第 2の内部電極 13 および 14の対の数ならびに第 3および第 4の内部電極 15および 16の対の数は、複 数とされる。
[0023] 図 3は、第 1のコンデンサ部 11の内部構造を示す平面図であり、（a)は、第 1の内部 電極 13が通る断面を示し、（b)は、第 2の内部電極 14が通る断面を示している。
[0024] 図 3 (a)に示すように、第 1の内部電極 13には、コンデンサ本体 8の外表面、すなわ ち側面 4〜7にまで引き出される複数、たとえば 7つの第 1の引出し部 17が形成され ている。また、図 3 (b)に示すように、第 2の内部電極 14には、コンデンサ本体 8の外 表面、すなわち側面 4〜7にまで引き出される複数、たとえば 7つの第 2の引出し部 1 8が形成されている。
[0025] コンデンサ本体 8の側面 4〜7の各々上には、第 1の引出し部 17にそれぞれ電気的 に接続される複数、たとえば 7つの第 1の外部端子電極 19、ならびに第 2の引出し部 18にそれぞれ電気的に接続される複数、たとえば 7つの第 2の外部端子電極 20が 形成されている。第 1および第 2の外部端子電極 19および 20は、図 1および図 2に示 されるように、側面 4〜7上力 主面 2および 3の各々の一部上にまで延びるように形 成されている。
[0026] 第 1の引出し部 17がそれぞれ引き出される側面 4〜7上での各位置は、第 2の引出 し部 18がそれぞれ引き出される各位置と異なっており、したがって、第 1の外部端子 電極 19が設けられる側面 4〜7上での各位置は、第 2の外部端子電極 20の各位置と 異なっている。そして、第 1の外部端子電極 19と第 2の外部端子電極 20とは、側面 4 〜7上において、交互に配置されている。
[0027] 図 4は、第 2のコンデンサ部 12の内部構造を示す平面図であり、 (a)は、第 3の内部 電極 15が通る断面を示し、（b)は、第 4の内部電極 16が通る断面を示している。
[0028] 図 4 (a)に示すように、第 3の内部電極 15には、コンデンサ本体 8の外表面、すなわ ち側面 5および 7にまで引き出される少なくとも 1つ、たとえば 2つの第 3の引出し部 21 が形成されている。また、図 4 (b)に示すように、第 4の内部電極 16には、コンデンサ 本体 8の外表面、すなわち側面 5および 7にまで引き出される少なくとも 1つ、たとえば 2つの第 4の引出し部 22が形成されている。
[0029] この実施形態では、第 3の引出し部 21は、前述した第 1の外部端子電極 19に電気 的に接続され、第 4の引出し部 22は、前述した第 2の外部端子電極 20に電気的に 接続されている。すなわち、第 1の外部端子電極 19のいくつかは、第 3の引出し部 2 1に電気的に接続されるべき第 3の外部端子電極と共通であり、第 2の外部端子電極 20のいくつかは、第 4の引出し部 22に電気的に接続されるべき第 4の外部端子電極 と共通である。
[0030] 上述のように、第 3および第 4の引出し部 21および 22が、それぞれ、第 1および第 2 の引出し部 17および 18と共通する第 1および第 2の外部端子電極 19および 20に電 気的に接続されていると、積層コンデンサ 1自身において、第 1のコンデンサ部 11と 第 2のコンデンサ部 12とを並列に接続した状態とすることができる。
[0031] なお、第 3および第 4の引出し部 21および 22にそれぞれ接続されるべき第 3および 第 4の外部端子電極を、第 1および第 2の外部端子電極とは別に設けてもよい。
[0032] 以上説明した実施形態では、各々 1つの第 3および第 4の内部電極 15および 16に ついての第 3および第 4の引出し部 21および 22の各々の数は、各々 1つの第 1およ び第 2の内部電極 13および 14についての第 1および第 2の引出し部 17および 18の 各々の数より少ない。すなわち、前者が 2つであり、後者が 7つである。そのため、内 部電極 13〜16の材料等の他の条件が同じであれば、第 1のコンデンサ部 11の ESL を、第 2のコンデンサ部 12の ESLよりも低くすることができ、その結果、第 1のコンデン サ部 11の共振周波数を、第 2のコンデンサ部 12の共振周波数よりも高くすることがで きる。
[0033] 他方、前述したように、第 3および第 4の引出し部 21および 22の各々の数力 第 1 および第 2の引出し部 17および 18の各々の数より少ないため、内部電極 13〜16あ るいは引出し部 17、 18、 21および 22が ESRに及ぼす影響が第 1のコンデンサ部 11 と第 2のコンデンサ部 12とで変わらな!/、とすれば、第 2のコンデンサ部 12に含まれる 1組の第 3および第 4の内部電極 15および 16ならびにその間の誘電体層 9により与 えられる 1層あたりの ESRを、第 1のコンデンサ部 11に含まれる 1組の第 1および第 2 の内部電極 13および 14ならびにその間の誘電体層 9により与えられる 1層あたりの E SRより高くすることができる。
[0034] 以上のようなことから、積層コンデンサ 1の特性は、第 1のコンデンサ部 11による低 E SL特性が有効に働くとともに、第 1のコンデンサ部 11の ESR特性と第 2のコンデンサ 部 12の ESR特性とが反映された高 ESR特性となる。したがって、積層コンデンサ 1に よれば、低 ESL化および高 ESRィ匕の双方を実現することができる。
[0035] また、積層コンデンサ 1において、前述したように、第 1のコンデンサ部 11の共振周 波数は、第 2のコンデンサ部 12の共振周波数より高ぐかつ、第 1のコンデンサ部 11 に含まれるすべての第 1および第 2の内部電極 13および 14ならびにそれらの各間の 誘電体層 9により与えられる合成 ESRは、第 2のコンデンサ部 12に含まれるすべての 第 3および第 4の内部電極 15および 16ならびにそれらの各間の前記誘電体層 9によ り与えられる合成 ESRと同等またはほぼ同等とされている。
[0036] そのため、この積層コンデンサ 1全体の特性としては、第 1および第 2のコンデンサ 部 11および 12の両者の特性が合成され、低周波側の第 2のコンデンサ部の共振点 力 高周波側の第 1のコンデンサ部の共振点まで同等またはほぼ同等のインピーダ ンス値で連続した、広帯域な周波数-インピーダンス特性を得ることができる。より具 体的には、図 5に示すように、インピーダンスを低くできる帯域を広くした、広帯域な 周波数-インピーダンス特性とすることができる。なお、図 5では、周波数およびインピ 一ダンスをそれぞれ示す各軸の目盛および数値は省略しているが、図 5は、周波数- インピーダンス特性の一般的な傾向を示して 、ると理解すればょ 、。
[0037] 以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内に おいて、その他種々の変形例が可能である。
[0038] たとえば、内部電極に形成される引出し部の位置や数あるいは外部端子電極の位 置や数については、種々に変更することができる。
[0039] また、図示の実施形態では、第 1および第 2の内部電極 13および 14が第 1のコン デンサ部 11を構成するためだけに設けられ、かつ第 3および第 4の内部電極 15およ び 16が第 2のコンデンサ部 12を構成するためだけに設けられた力 第 1のコンデン サ部と第 2のコンデンサ部との境界部に位置する内部電極力 第 1および第 2のコン デンサ部の双方のための内部電極として、すなわち、第 1または第 2の内部電極と第 3または第 4の内部電極とを兼ねる内部電極として設けられてもよ!/、。
[0040] また、第 1のコンデンサ部 11の共振周波数を第 2のコンデンサ部 12の共振周波数 より高くするため、前述した実施形態では、第 1および第 2の引出し部 17および 18の 数 (あるいは対の数)を第 3および第 4の引出し部 21および 22の数 (あるいは対の数) より多くした力 このような方法に代えて、あるいはこのような方法に加えて、内部電極 13〜16の材料、パターンおよび Zまたは積層数の変更による方法を採用してもよい
[0041] また、前述した実施形態では、第 2のコンデンサ部 12における 1層あたりの ESRを 第 1のコンデンサ部 11における 1層あたりの ESRより高くするため、第 3および第 4の 引出し部 21および 22の数を第 1および第 2の引出し部 17および 18の数より少なくし た力 このような方法に代えて、あるいはこのような方法にカ卩えて、第 3および Zまた は第 4の内部電極 15および/または 16の材料を比抵抗のより高いものにしたり、第 3 および/または第 4の内部電極 15および/または 16の厚みをより薄くしたり、第 3お よび/または第 4の引出し部 21および/または 22の幅または厚みを小さくしたりする 方法を採用してもよい。
[0042] また、コンデンサ本体における第 1および第 2のコンデンサ部の配置については、 以下に、いくつかの例を示すように、種々に変更することができる。
[0043] 図 6は、コンデンサ本体において採用され得る第 1のコンデンサ部と第 2のコンデン サ部の積層配置状態にっ 、ての 、くつかの例を図解的に示す図である。図 6にお ヽ て、図 2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は 省略する。
[0044] なお、図 6において、参照符号「41」を付した部分は、いずれの内部電極も形成さ れない外層部を示している。また、図 6において、（a)〜（d)の各図面の下側に配線 基板等によって与えられる実装面が位置しているものとする。
[0045] 図 6 (a)〜（d)に示した各例では、共通して、コンデンサ本体 8において、第 1のコン デンサ部 11と第 2のコンデンサ部 12とは積層方向に並ぶように配置されて 、る。
[0046] 図 6 (a)に示した例では、 2つの第 1のコンデンサ部 11が 1つの第 2のコンデンサ部
12を積層方向に挟むように配置されている。なお、この積層配置状態は、図 2に示し た実施形態の場合と同様である。
[0047] 図 6 (b)に示した例では、 2つの第 2のコンデンサ部 12が 1つの第 1のコンデンサ部
11を積層方向に挟むように配置されて 、る。
[0048] 図 6 (c)に示した例では、第 1のコンデンサ部 11が実装面側に位置され、その上に 第 2のコンデンサ部 12が配置されて!、る。
[0049] 図 6 (d)に示した例では、第 2のコンデンサ部 12が実装面側に位置され、その上に 第 1のコンデンサ部 11が配置されている。
[0050] 次に、この発明による効果を確認するために実施した実験例について説明する。
[0051] この実験例では、周知のように、複数のセラミックグリーンシートを用意し、特定のセ ラミックグリーンシート上に、引出し部を有する内部電極を導電性ペーストの印刷によ つて形成し、内部電極が形成されたセラミックグリーンシートを含む複数のセラミックグ リーンシートを積層し、得られた積層体を焼成してコンデンサ本体を得、このコンデン サ本体の外表面上に外部端子電極を導電性ペーストの焼付けによって形成するとい う各工程を経て、表 1に示した各試料に係る積層コンデンサを作製した。
[0052] 各試料に係る積層コンデンサについて、コンデンサ本体の寸法は 2. Omm X 1. 25 mm X O. 5mmとし、内部電極の総積層数を 64とし、静電容量の設計値を 0. 68 F とし、図 1等に示した実施形態の場合と同様、外部端子電極の数を 14とし、第 1のコ ンデンサ部における各 1つの第 1および第 2の内部電極についての第 1および第 2の 引出し部の各々の数を 7とし、第 2のコンデンサ部における各 1つの第 3および第 4の 内部電極についての第 3および第 4の引出し部の各々の数を 2とした。また、内部電 極の厚みを 1 μ mとし、引出し部の厚みを 1 μ mとし、引出し部の幅を 100 μ mとした
[0053] [表 1]
Figure imgf000013_0001
[0054] 表 1において、「第 1のコンデンサ部」および「第 2のコンデンサ部」の各欄には、「積 層数」、「共振周波数」、「1層あたり ESR」および「全体合成 ESR」が示されている。
[0055] ここで、「全体合成 ESR」は、第 1のコンデンサ部については、そこに含まれるすべ ての第 1および第 2の内部電極ならびにそれらの各間の誘電体層により与えられる合 成 ESRであり、第 2のコンデンサ部については、そこに含まれるすべての第 3および 第 4の内部電極ならびにそれらの各間の誘電体層により与えられる合成 ESRである
[0056] 「1層あたり ESR」は、次のように求めたものである。コンデンサの ESRは、電極 1層 あたりの抵抗を R、積層数を Nとしたとき、以下の式で表すことができる。 コンデンサの ESR =R (4N- 2) ZN2
たとえば、第 1のコンデンサ部では、第 1のコンデンサ部全体の ESRをコンデンサの E SRとして逆算して、電極 1層あたりの抵抗 Rを算出し、この Rの値を上記数式に代入 し、かつ N = 2 (コンデンサ 1層は内部電極 2枚が対向して形成される。）を上記数式 に代入することにより、「1層あたり ESR」を算出している。
[0057] また、「合成 ESR差」は、第 1のコンデンサ部の「全体合成 ESR」と第 2のコンデンサ 部の「全体合成 ESR」との差の絶対値を示して!/、る。
[0058] なお、表 1において、試料 1および 7は、比較例である。ここで、試料 1は、引出し部 の数が 7とされた第 1のコンデンサ部のみを備えるもので、前述した特許文献 1に記 載の構造に対応している。他方、試料 7は、引出し部の数が 2とされた第 2のコンデン サ部のみを備えるもので、前述した特許文献 2に記載の構造に対応している。
[0059] 試料 2〜6については、「第 1のコンデンサ部」の「共振周波数」が、「第 2のコンデン サ部」の「共振周波数」より高 、と 、う条件と、「第 2のコンデンサ部」の「1層あたり ES R」力 「第 1のコンデンサ部」の「1層あたりの ESR」より高いという条件とを満たしてい る。
[0060] これら試料 2〜6について、「合成 ESR差」を見ると、試料 2および 6では、比較的大 きな値となっている力 試料 3〜5では、極めて小さい値となっている。すなわち、試 料 3〜5では、第 1のコンデンサ部の「全体合成 ESR」と第 2のコンデンサ部の「全体 合成 ESR」とがほぼ同等である。
[0061] このような状況の下、試料 1〜7の各々について、周波数-インピーダンス特性を求 めたところ、それぞれ、図 7〜図 13に示すような結果が得られた。なお、図 7〜図 13 に示したグラフにおいて、横軸の周波数および縦軸のインピーダンスは、ともに対数 目盛で示されている。
[0062] 図 7〜図 13を比較すればわ力るように、比較例である試料 1 (図 7)および試料 7 (図 13)ならびに「合成 ESR差」が比較的大き ヽ試料 2 (図 8)および試料 6 (図 12)では、 インピーダンスの低 、帯域がそれほど広くはな 、が、「合成 ESR差」が極めて小さ ヽ 試料 3〜5 (図 9〜図 11)では、インピーダンスの低い帯域を比較的広くすることがで

Claims

請求の範囲
積層された複数の誘電体層をもって構成される積層構造を有するコンデンサ本体 を備え、
前記コンデンサ本体は、第 1および第 2のコンデンサ部を構成していて、 前記第 1のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介し て互いに対向する少なくとも 1対の第 1および第 2の内部電極を含み、
前記第 2のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介し て互いに対向する少なくとも 1対の第 3および第 4の内部電極を含み、
前記第 1のコンデンサ部の共振周波数は、前記第 2のコンデンサ部の共振周波数 より高ぐ
前記第 2のコンデンサ部に含まれる 1組の前記第 3および第 4の内部電極ならびに その間の前記誘電体層により与えられる 1層あたりの等価直列抵抗は、前記第 1のコ ンデンサ部に含まれる 1組の前記第 1および第 2の内部電極ならびにその間の前記 誘電体層により与えられる 1層あたりの等価直列抵抗より高くされ、かつ、
前記第 1のコンデンサ部に含まれるすべての前記第 1および第 2の内部電極ならび にそれらの各間の前記誘電体層により与えられる合成等価直列抵抗は、前記第 2の コンデンサ部に含まれるすべての前記第 3および第 4の内部電極ならびにそれらの 各間の前記誘電体層により与えられる合成等価直列抵抗と同等またはほぼ同等であ る、
積層コンデンサ。
PCT/JP2006/321835 2005-11-22 2006-11-01 積層コンデンサ WO2007060818A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800424163A CN101310347B (zh) 2005-11-22 2006-11-01 层叠电容器
EP06822764.4A EP1953777A4 (en) 2005-11-22 2006-11-01 MULTILAYER CONDENSER
US12/120,789 US7466535B2 (en) 2005-11-22 2008-05-15 Multilayer capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005336537A JP4049182B2 (ja) 2005-11-22 2005-11-22 積層コンデンサ
JP2005-336537 2005-11-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/120,789 Continuation US7466535B2 (en) 2005-11-22 2008-05-15 Multilayer capacitor

Publications (1)

Publication Number Publication Date
WO2007060818A1 true WO2007060818A1 (ja) 2007-05-31

Family

ID=38067054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321835 WO2007060818A1 (ja) 2005-11-22 2006-11-01 積層コンデンサ

Country Status (7)

Country Link
US (1) US7466535B2 (ja)
EP (1) EP1953777A4 (ja)
JP (1) JP4049182B2 (ja)
KR (1) KR100976347B1 (ja)
CN (1) CN101310347B (ja)
TW (1) TWI322440B (ja)
WO (1) WO2007060818A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049181B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
JP4645637B2 (ja) 2007-11-15 2011-03-09 Ｔｄｋ株式会社 積層コンデンサ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
KR100935994B1 (ko) * 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
KR100983121B1 (ko) * 2008-08-07 2010-09-17 삼성전기주식회사 적층형 칩 커패시터
JP4957709B2 (ja) 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
JP4732539B2 (ja) * 2009-09-25 2011-07-27 住友大阪セメント株式会社 光導波路素子モジュール
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
JP5949476B2 (ja) * 2012-11-12 2016-07-06 株式会社村田製作所 積層コンデンサ
KR102004780B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
JP6626966B2 (ja) * 2016-05-27 2019-12-25 京セラ株式会社 積層型コンデンサ
JP7193918B2 (ja) * 2018-02-08 2022-12-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20210079931A (ko) * 2019-12-20 2021-06-30 삼성전기주식회사 적층형 전자 부품
TWI776290B (zh) 2020-11-27 2022-09-01 財團法人工業技術研究院 電容器以及包含所述電容器的濾波器與重佈線層結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
JPH11144996A (ja) * 1997-11-10 1999-05-28 Murata Mfg Co Ltd 積層コンデンサ
JP2000323354A (ja) * 1999-05-10 2000-11-24 Murata Mfg Co Ltd 積層コンデンサ
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001185446A (ja) * 1999-12-24 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001284170A (ja) * 2000-03-30 2001-10-12 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法
JP2002100531A (ja) * 2000-09-25 2002-04-05 Fujitsu Ltd キャパシタ部品
JP2006253419A (ja) * 2005-03-10 2006-09-21 Tdk Corp 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521429U (ja) 1991-08-29 1993-03-19 株式会社村田製作所 積層コンデンサ
JPH0897071A (ja) 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP2000223348A (ja) * 1998-11-26 2000-08-11 Tokin Corp 積層セラミックコンデンサ
JP2000252164A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックフィルタ
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6441459B1 (en) 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3408517B2 (ja) 2000-11-28 2003-05-19 山形日本電気株式会社 半導体装置の製造方法
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
CN1993783B (zh) 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
US7433172B2 (en) 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
JPH11144996A (ja) * 1997-11-10 1999-05-28 Murata Mfg Co Ltd 積層コンデンサ
JP2000323354A (ja) * 1999-05-10 2000-11-24 Murata Mfg Co Ltd 積層コンデンサ
JP2001185446A (ja) * 1999-12-24 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001284170A (ja) * 2000-03-30 2001-10-12 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法
JP2002100531A (ja) * 2000-09-25 2002-04-05 Fujitsu Ltd キャパシタ部品
JP2006253419A (ja) * 2005-03-10 2006-09-21 Tdk Corp 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1953777A4 *

Also Published As

Publication number Publication date
JP4049182B2 (ja) 2008-02-20
US20080204968A1 (en) 2008-08-28
US7466535B2 (en) 2008-12-16
KR100976347B1 (ko) 2010-08-16
EP1953777A4 (en) 2014-06-25
TWI322440B (en) 2010-03-21
KR20080064979A (ko) 2008-07-10
CN101310347B (zh) 2011-04-06
JP2007142296A (ja) 2007-06-07
TW200721214A (en) 2007-06-01
EP1953777A1 (en) 2008-08-06
CN101310347A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
WO2007060818A1 (ja) 積層コンデンサ
WO2007060817A1 (ja) 積層コンデンサ
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
US8488296B2 (en) Multilayer capacitor
US7667950B2 (en) Multilayer capacitor and electronic device
JP4086086B2 (ja) 積層コンデンサおよびその実装構造
US8659872B2 (en) Multilayer capacitor that includes a capacitor element body and at least four terminal units
US20080100988A1 (en) Multilayer capacitor
JP4637674B2 (ja) 積層コンデンサ
JP3832505B2 (ja) 積層コンデンサおよびその実装構造
KR20140038911A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP3832504B2 (ja) 積層コンデンサおよびその実装構造
JP4961818B2 (ja) 積層コンデンサ
KR102483617B1 (ko) 적층형 전자 부품
JP4107351B2 (ja) 積層コンデンサ
JP4096993B2 (ja) 積層コンデンサおよびその実装構造
JP2015041735A (ja) コンデンサ素子
JP4107352B2 (ja) 積層コンデンサ
JP3998033B2 (ja) 積層コンデンサおよびその実装構造

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680042416.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006822764

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE