CN101310347B - 层叠电容器 - Google Patents
层叠电容器 Download PDFInfo
- Publication number
- CN101310347B CN101310347B CN2006800424163A CN200680042416A CN101310347B CN 101310347 B CN101310347 B CN 101310347B CN 2006800424163 A CN2006800424163 A CN 2006800424163A CN 200680042416 A CN200680042416 A CN 200680042416A CN 101310347 B CN101310347 B CN 101310347B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- internal electrode
- department
- main body
- capacitor department
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 196
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种层叠电容器，其在电容器主体(8)上，将第一电容器部(11)和第二电容器部(12)配置为在层叠方向并排。设定第一电容器部(11)的共振频率比第二电容器部(12)的共振频率高，以便第一电容器部(11)有助于低ESL化，并且，设定第二电容器部(12)的每一层的ESR比第一电容器部(11)的每一层的ESR高，以便第二电容器部(12)有助于高ESR化。另外，将第一电容器部(11)的合成ESR设定为与第二电容器部(12)的合成ESR相同或大致相同。从而实现低ESL化及高ESR化，并且加宽可降低阻抗的带域。
Description
技术领域
本发明涉及层叠电容器，尤其是设计在高频电路中有利地应用的层叠电容器。
背景技术
在数GHz那样的高频区域，作为用于MPU(微处理器)等的电源电路中所使用的去耦电容器，例如已知有特开平11-144996号公报(专利文献1)中记载的那种构造的层叠电容器。根据该层叠电容器，通过作成多端子构造，并且使相邻的端子反极性，由此缩短电流从正极到负极的流动，使电流的流动多样，进而使电流的方向彼此朝向反方向，以便使磁通相抵，由此实现ESL(等效串联电感)的降低。
但是，根据上述专利文献1中记载的层叠电容器，伴随ESL的降低，ESR(等效串联电阻)也降低。因此，频率-阻抗特性变得重要。
另一方面，特开2001-284170号公报(专利文献2)中提案有，对于为在电容器主体内部形成静电电容而设置的各内部电极，通过将引出到电容器主体表面且与外部端子电极电连接的引出部的数量单设为1，提高层叠电容器的ESR。
但是，根据专利文献2中记载的构造，虽然能够提高ESR，但随之ESL也提高，与专利文献1中记载的情况相比，存在高频侧特性劣化的问题。
另外，根据专利文献2中记载的层叠电容器，关于频率-阻抗特性，由于共振点只是偏离低频侧，故对于可降低阻抗的带域而言，与专利文献1的情况相比实质上未变化，不能加宽可降低阻抗的带域。
专利文献1：特开平11-144996号公报
专利文献2：特开2001-284170号公报
发明内容
因此，本发明的目的在于，提供一种层叠电容器，不仅可实现低ESL化，而且还可实现高ESR化，同时可加宽能够降低阻抗的带域。
本发明的层叠电容器具备具有由层叠好的多个电介质层构成的层叠构造的电容器主体。本发明中，为解决上述技术课题，其特征在于，层叠电容器如下构成，即，层叠电容器所具备的电容器主体构成第一及第二电容器部。第一电容器部包含隔着规定的电介质层彼此对置的至少一对第一及第二内部电极，以便形成静电电容，第二电容器部包含隔着规定的电介质层彼此对置的至少一对第三及第四内部电极，以便形成静电电容，使一电容器部的共振频率比第二电容器部的共振频率高，另外，由第二电容器部中含有的一组第三及第四内部电极以及其间的电介质层赋与的每一层的等效串联电阻，被设定为比由第一电容器部中含有的一组第一及第二内部电极以及其间的电介质层赋与的每一层的等效串联电阻高，而且，由第一电容器部中含有的所有的第一及第二内部电极以及它们各自之间的电介质层赋与的合成等效串联电阻，与由第二电容器部中含有的所有的第三及第四内部电极以及它们各自之间的电介质层赋与的合成等效串联电阻相同或大致相同，所述层叠电容器还包括第一外部端子电极、第二外部端子电极、第三外部端子电极和第四外部端子电极，所述第一外部端子电极～第四外部端子电极均被置于所述电容器主体的外表面，所述第一内部电极包括引出到所述电容器主体的外表面并且与所述第一外部端子电极电连接的多个第一引出部；所述第二内部电极包括引出到所述电容器主体的外表面并且与所述第二外部端子电极电连接的多个第二引出部；所述第三内部电极包括引出到所述电容器主体的外表面并且与所述第三外部端子电极电连接的多个第三引出部；所述第四内部电极包括引出到所述电容器主体的外表面并且与所述第四外部端子电极电连接的多个第四引出部，所述第三引出部的数量和所述第四引出部的数量均小于所述第一引出部的数量，并且小于所述第二引出部的数量。
根据本发明的层叠电容器，由于将第一电容器部的共振频率设定为比第二电容器部的共振频率高，故可通过第一电容器部实现低ESL化。另一方面，由于将第二电容器部的每一层的ESR设定为比第一电容器部的每一层的ESR高，故可通过第二电容器部实现高ESR化。
因此，层叠电容器的特性成为将第一电容器部的低ESL特性和第二电容器部的高ESR特性复合而成的特性，其结果是，可得到满足低ESL化及高ESR化这两者的层叠电容器。
另外，在第一电容器部和第二电容器部，共振频率不同，且由第一电容器部赋与的合成ESR与由第二电容器部赋与的合成ESR相同或大致相同，因此，作为层叠电容器整体的特性，可得到以相同或大致相同的阻抗值，从低频侧的第二电容器部的共振点连续到高频侧的第一电容器部的共振点的宽带域的频率-阻抗特性。
附图说明
图1是表示本发明一实施方式的层叠电容器1的外观的立体图；
图2是表示图1所示的层叠电容器1的内部构造的正面图，以沿着图3及图4的线II-II的剖面表示；
图3是表示图2所示的第一电容器部11的内部构造的平面图，(a)表示第一内部电极13通过的剖面，(b)表示第二内部电极14通过的剖面；
图4是表示图2所示的第二电容器部12的内部构造的平面图，(a)表示第三内部电极15通过的剖面，(b)表示第四内部电极16通过的剖面；
图5是图解根据本发明宽带域化后的层叠电容器的共振频率的频率-阻抗特性图；
图6是表示有关本发明的层叠电容器所具备的电容器主体8中的第一电容器部11和第二电容器部12的层叠配置状态的几个例子的图；
图7是表示为确认本发明的效果而实施的实验例中制作的有关试样1的频率-阻抗特性的图；
图8是表示上述实验例中制作的有关试样2的频率-阻抗特性的图；
图9是表示上述实验例中制作的有关试样3的频率-阻抗特性的图；
图10是表示上述实验例中制作的有关试样4的频率-阻抗特性的图；
图11是表示上述实验例中制作的有关试样5的频率-阻抗特性的图；
图12是表示上述实验例中制作的有关试样6的频率-阻抗特性的图；
图13是表示上述实验例中制作的有关试样7的频率-阻抗特性的图。
图中：
1层叠电容器
2、3主面
4～7侧面
8电容器主体
9电介质层
11第一电容器部
12第二电容器部
13第一内部电极
14第二内部电极
15第三内部电极
16第四内部电极
具体实施方式
图1～图4表示本发明一实施方式的层叠电容器1。在此，图1是表示层叠电容器1的外观的立体图，图2是表示层叠电容器1的内部构造的正面图。另外，图2中，层叠电容器1以沿着后述的图3及图4中的线II-II的剖面表示。
层叠电容器1，具备具有相对向的两个主面2及3、以及将这两个主面2及3之间连接的四个侧面4、5、6及7的正方体状的电容器主体8。电容器主体8具有向主面2及3方向延伸的例如具有由电质陶瓷构成的层叠后的多个电介质层9而构成的层叠构造。
电容器主体8如图2所示，构成第一及第二电容器部11及12。该实施方式中，第一电容器部11和第二电容器部12在层叠方向并排而配置，而且，第二电容器部12配置为由两个第一电容器部11在层叠方向夹持。其结果是，第一电容器部11位于电容器主体8的层叠方向两端。
第一电容器部11具备经由规定的电介质层9彼此对置的至少一对第一及第二内部电极13及14，以便形成静电电容。另一方面，第二电容器部12具备经由规定的电介质层9彼此对置的至少一对第三及第四内部电极15及16，以便形成静电电容。
该实施方式中，为得到更大的静电电容，第一及第二内部电极13及14的成对数、以及第三及第四内部电极15及16的成对数为复数。
图3是表示第一电容器部11的内部构造的平面图，(a)表示第一内部电极13通过的剖面，(b)表示第二内部电极14通过的剖面。
如图3(a)所示，在第一内部电极13上形成有被引出到电容器主体8的外表面即侧面4～7的多个例如7个第一引出部17。另外，如图3(b)所示，在第二内部电极14上形成有被引出到电容器主体8的外表面即侧面4～7的多个例如7个第二引出部18。
在电容器主体8的各侧面4～7上形成有分别电连接于第一引出部17 的多个、例如7个第一外部端子电极19、以及分别电连接于第二引出部18的多个、例如7个第二外部端子电极20。如图1及图2所示，第一及第二外部端子电极19及20按照从侧面4～7上延伸到主面2及3的各一部分上的方式形成。
分别引出第一引出部17的侧面4～7上的各位置与分别引出第二引出部18的各位置不同，因此，设置第一外部端子电极19的侧面4～7上的各位置与第二外部端子电极20的各位置不同。而且，第一外部端子电极19和第二外部端子电极20在侧面4～7上被交互配置。
图4是表示第二电容器部12的内部构造的平面图，(a)表示第三内部电极15通过的剖面，(b)表示第四内部电极16通过的剖面。
如图4(a)所示，在第三内部电极15上形成有被引出到电容器主体8的外表面即侧面5及7的至少1个、例如2个第三引出部21。另外，如图4(b)所示，在第四逆变电极16上形成有被引出到电容器主体8的外表面即侧面5及7的至少1个、例如2个第四引出部22。
该实施方式中，第三引出部21与上述的第一外部端子电极19电连接，第四引出部22与上述的第二外部端子20电连接。即，第一外部端子电极19的其中几个与用于电连接于第三引出部21的第三外部端子电极是共通的，第二外部端子电极20的其中几个与用于电连接于第四引出部22的第四外部端子电极是共通的。
如上所述，当第三及第四引出部21及22分别电连接于与第一及第二引出部17及18共通的第一及第二外部端子电极19及20时，层叠电容器1自身可成为将第一电容器部11和第二电容器部12并联连接的状态。
另外，也可以将用于分别与第三及第四引出部21及22连接的第三及第四外部端子电极与第一及第二外部端子电极分体地设置。
在以上说明的实施方式中，有关各一个第三及第四内部电极15及16的第三及第四引出部21及22的各数量，各有关第一及第二内部电极13及14的第一及第二引出部17及18的各数量少。即，前者为2个，后者为7个。因此，若内部电极13～16的材料等其它条件相同，则可降低第一电容器部11的ESL使其比第二电容器部12的ESL低，其结果是，可提高第一电容器部11的共振频率使其比第二电容器部12的共振频率高。
另一方面，如上所述，由于第三及第四引出部21及22的各数量，少于第一及第二引出部17及18的各数量，故若内部电极13～16或引出部17、18、21及22对ESR造成的影响在第一电容器部11和第二电容器部12上不变化，则可提高由第二电容器部12中包含的一组第三及第四内部电极15及16以及其间的电介质层9赋与的每一层的ESR，使其比由第一电容器部11中包含的一组第一及第二内部电极13和14以及其间的电介质层9所赋与的每一层的ESR高。
如上，层叠电容器1的特性，即以第一电容器部11的低ESL特性有效发挥作用，并且也反应了第一电容器部11的ESR特性和第二电容器部12的ESR特性的高ESR特性。因此，根据层叠电容器1，可实现低ESL化及高ESR化这两者。
另外，在层叠电容器1中，如上所述，第一电容器部11的共振频率比第二电容器部12的共振频率高，且由第一电容器部11中含有的所有的第一及第二内部电极13及14以及它们各自之间的电介质层9赋与的合成ESR，与由第二电容器部12中含有的所有的第三及第四内部电极15及16以及它们各自之间的所述电介质层9赋与的合成ESR相同或大致相同。
因此，作为该层叠电容器1整体的特性，将第一及第二电容器部11及12这两者的特性合成，可得到以相同或大致相同的阻抗值从低频侧的第二电容器部的共振点连续到高频侧的第一电容器部的共振点的宽带域的频率-阻抗特性。更具体地说，如图5所示，可设为加宽可降低阻抗的带域的宽带域频率-阻抗特性。另外，图5中，分别表示频率及阻抗的各轴的刻度及数值省略，但图5中只要理解为表示频率-阻抗特性的通常的倾向即可。
以上对表示了本发明的实施方式进行了说明，但在本发明的范围内可进行其它各种变形。
例如，对于形成于内部电极的引出部的位置及数量、或外部端子电极的位置及数量，可进行各种变更。
另外，图示的实施方式中，只是为了构成第一电容器部11而设置了第一及第二内部电极13及14，且只是为了构成第二电容器部12而设置了第三及第四内部电极15及16，但也可以设置位于第一电容器部和第二电 容器部的边界部的内部电极来作为用于第一及第二电容器部这两者的内部电极、即兼具第一或第二内部电极和第三或第四内部电极的内部电极。
另外，为使第一电容器部11的共振频率比第二电容器部12的共振频率高，而在上述的实施方式中，使第一及第二引出部17及18的数量(或成对的数量)比第三及第四引出部21及22的数量(或成对的数量)多，但代替这种方法或在这种方法的基础上，也可以采用改变内部电极13～16的材料、图案及/或层叠数的方法。
另外，在上述的实施方式中，为使第二电容器部12上的每一层的ESR比第一电容器部11上的每一层的ESR高，而设定第三及第四引出部21及22的数量比第一及第二引出部17及18的数量少，但也可以代替这种方法或在这种方法的基础上，采用如下方法：即设定第三及/或第四内部电极15及/或16的材料的比电阻更高、或进一步减薄第三及/或第四内部电极15及/或16的厚度、或减小第三及/或第四引出部21及/或22的宽度或厚度。
另外，关于电容器主体上的第一及第二电容器部的配置，如以下几种例子，可进行各种变更。
图6是图解表示有关电容器主体中可采用的第一电容器部和第二电容器部的层叠配置状态的几个例子。图6中，与图2所示的要素相当的要素使用同样的参照符号，省略重复的说明。
另外，图6中，附带参照符号“41”的部分表示都未形成任何内部电极的外层部。另外，图6中，在(a)～(d)各图的下侧设定由配线基板等赋与的安装面。
图6(a)～(d)所示的各例中是共通的，在电容器主体8上，将第一电容器部11和第二电容器部12以在层叠方向并排的方式配置。
图6(a)所示的例子中，将两个第一电容器部11按照在层叠方向夹着一个第二电容器部12的方式配置。另外，该层叠配置状态与图2所示的实施方式的情况相同。
图6(b)所示的例子中，两个第二电容器部12按照在层叠方向夹着一个第一电容器部11的方式配置。
图6(c)所示的例子中，在安装面侧设置第一电容器部11，并在其 上配置有第二电容器部12。
图6(d)所示的例子中，在安装面侧设置第二电容器部12，并在其上配置有第一电容器部11。
其次，对为确认本发明的效果而实施的实施例进行说明。
该实施例中，众所周知，准备多个陶瓷生料薄板，并通过印刷导电性膏而在特定的陶瓷生料薄板上形成具有引出部的内部电极，将包含形成有内部电极的陶瓷生料薄板的多个陶瓷生料薄板层叠，烧结得到的层叠体，从而得到电容器主体，通过烧结导电性膏，在该电容器主体的外表面形成外部端子电极，经由以上这样的工序，制作表1所示的各试样的层叠电容器。
对于各试样的层叠电容器，设电容器主体的尺寸为2.0mm×1.25mm×0.5mm，设内部电极的总层叠数为64，设静电电容的设计值为0.68μF，与图1等所示的实施方式的情况相同，设外部端子电极的数量为14，设第一电容器部中有关各一个第一及第二内部电极的第一及第二引出部的各数量为7，设第二电容器部中有关各一个第三及第四内部电极的第三及第四引出部的各数量为2。另外，设内部电极的厚度为1μm，设引出部的厚度为1μm，设引出部的宽度为100μm。
表1
表1中，“第一电容器部”及“第二电容器部”各栏表示“层叠数”、 “共振频率”、“每一层ESR”及“整体合成ESR”。
在此，“整体合成ESR”，对于第一电容器部而言，是由其中含有的全部第一及第二内部电极以及它们各自之间的电介质层赋与的合成ESR，对于第二电容器部而言，是由其中含有的全部第三及第四内部电极以及它们各自之间的电介质层赋与的合成ESR。
“每一层ESR”如下求出。在设电极每一层的电阻为R、层叠数为N时，电容器的ESR可由下式表示。
电容器的ESR＝R(4N-2)/N2
例如，在第一电容器部，将第一电容器部整体的ESR作为电容器的ESR而反向运算，算出电极每一层的电阻R，并将该R值代入上述数学式，且将N＝2(电容器1层是使两个内部电极对置而形成)代入上述数学式，由此算出“每一层ESR”。
另外，“合成ESR差”表示的是第一电容器部的“整体合成ESR”和第二电容器部的“整体合成ESR”之差的绝对值。
而表1中，试样1及7为比较例。在此，试样1只具备引出部的数量为7的第一电容器部，其对应于上述专利文献1中记载的构造。另一方面，试样7只具备引出部的数量为2的第二电容器部，其对应于上述专利文献2中记载的构造。
关于试样2～6，满足“第一电容器部”的“共振频率”比“第二电容器部”的“共振频率”高的条件、和“第二电容器部”的“每一层ESR”比“第一电容器部”的“每一层ESR”高的条件。
关于这些试样2～6，在观察“合成ESR差”时，在试样2及6中为较大的值，但在试样3～5中为极小的值。即，在试样3～5中，第一电容器部的“整体合成ESR”和第二电容器部的“整体合成ESR”大致相同。
在这种状况下，关于试样1～7的每一个，求出频率-阻抗特性后，分别得到图7～图13所示的结果。而在图7～图13所示的图表中，横轴上的坐标数及纵轴上的阻抗都由对数刻度表示。
比较图7～图13可知，在作为比较例的试样1(图7)及试样7(图13)以及“合成ESR差”较大的试样2(图8)及试样6(图12)中，阻抗低的带域不那么宽，但在“合成ESR差”极小的试样3～5(图9～图 11)中，可使阻抗低的带域较宽。
Claims (1)
1.一种层叠电容器，具备电容器主体，所述电容器主体具有由层叠后的多层电介质层构成的层叠构造，其特征在于，
所述电容器主体，构成第一及第二电容器部，
所述第一电容器部，包含隔着规定的所述电介质层彼此对置的至少一对第一及第二内部电极，以便形成静电电容，
所述第二电容器部，包含隔着规定的所述电介质层彼此对置的至少一对第三及第四内部电极，以便形成静电电容，
所述第一电容器部的共振频率比所述第二电容器部的共振频率高，
由所述第二电容器部中含有的一组所述第三及第四内部电极以及其间的所述电介质层所产生的每一层的等效串联电阻，比由所述第一电容器部中含有的一组所述第一及第二内部电极以及其间的所述电介质层所产生的每一层的等效串联电阻大，并且，
由所述第一电容器部中含有的全部所述第一及第二内部电极以及它们各自之间的所述电介质层所产生的合成等效串联电阻，与由所述第二电容器部中含有的全部所述第三及第四内部电极以及它们各自之间的所述电介质层所产生的合成等效串联电阻相同或大致相同，
所述层叠电容器还包括第一外部端子电极、第二外部端子电极、第三外部端子电极和第四外部端子电极，所述第一外部端子电极～第四外部端子电极均被置于所述电容器主体的外表面，
所述第一内部电极包括引出到所述电容器主体的外表面并且与所述第一外部端子电极电连接的多个第一引出部；
所述第二内部电极包括引出到所述电容器主体的外表面并且与所述第二外部端子电极电连接的多个第二引出部；
所述第三内部电极包括引出到所述电容器主体的外表面并且与所述第三外部端子电极电连接的多个第三引出部；
所述第四内部电极包括引出到所述电容器主体的外表面并且与所述第四外部端子电极电连接的多个第四引出部，
所述第三引出部的数量和所述第四引出部的数量均小于所述第一引出部的数量，并且小于所述第二引出部的数量。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005336537A JP4049182B2 (ja) | 2005-11-22 | 2005-11-22 | 積層コンデンサ |
| JP336537/2005 | 2005-11-22 | ||
| PCT/JP2006/321835 WO2007060818A1 (ja) | 2005-11-22 | 2006-11-01 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101310347A CN101310347A (zh) | 2008-11-19 |
| CN101310347B true CN101310347B (zh) | 2011-04-06 |
Family
ID=38067054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800424163A Active CN101310347B (zh) | 2005-11-22 | 2006-11-01 | 层叠电容器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7466535B2 (zh) |
| EP (1) | EP1953777A4 (zh) |
| JP (1) | JP4049182B2 (zh) |
| KR (1) | KR100976347B1 (zh) |
| CN (1) | CN101310347B (zh) |
| TW (1) | TWI322440B (zh) |
| WO (1) | WO2007060818A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109155196A (zh) * | 2016-05-27 | 2019-01-04 | 京瓷株式会社 | 层叠型电容器 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4049181B2 (ja) * | 2005-11-22 | 2008-02-20 | 株式会社村田製作所 | 積層コンデンサ |
| JP4645637B2 (ja) | 2007-11-15 | 2011-03-09 | Ｔｄｋ株式会社 | 積層コンデンサ |
| US8120891B2 (en) * | 2007-12-17 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance |
| KR100935994B1 (ko) * | 2008-04-01 | 2010-01-08 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR100983121B1 (ko) * | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP4957709B2 (ja) | 2008-11-26 | 2012-06-20 | 株式会社村田製作所 | 積層コンデンサ |
| JP4732539B2 (ja) * | 2009-09-25 | 2011-07-27 | 住友大阪セメント株式会社 | 光導波路素子モジュール |
| JP2012156193A (ja) * | 2011-01-24 | 2012-08-16 | Tdk Corp | 積層コンデンサ |
| USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
| USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
| USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
| USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
| JP5949476B2 (ja) * | 2012-11-12 | 2016-07-06 | 株式会社村田製作所 | 積層コンデンサ |
| KR102004780B1 (ko) * | 2014-01-27 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20160013703A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기 |
| JP7193918B2 (ja) * | 2018-02-08 | 2022-12-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR20210079931A (ko) * | 2019-12-20 | 2021-06-30 | 삼성전기주식회사 | 적층형 전자 부품 |
| TWI776290B (zh) | 2020-11-27 | 2022-09-01 | 財團法人工業技術研究院 | 電容器以及包含所述電容器的濾波器與重佈線層結構 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370010B1 (en) * | 1999-10-18 | 2002-04-09 | Murata Manufacturing Co., Ltd | Multi-layer capacitor, wiring board, and high-frequency circuit |
| US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521429U (ja) | 1991-08-29 | 1993-03-19 | 株式会社村田製作所 | 積層コンデンサ |
| JPH0897071A (ja) | 1994-09-29 | 1996-04-12 | Kyocera Corp | 積層型磁器コンデンサ |
| JPH08162368A (ja) * | 1994-12-02 | 1996-06-21 | Murata Mfg Co Ltd | 複合型積層コンデンサ |
| US6266229B1 (en) * | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6292350B1 (en) * | 1997-11-10 | 2001-09-18 | Murata Manufacturing, Co., Ltd | Multilayer capacitor |
| JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
| US6266228B1 (en) * | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| JP2000223348A (ja) * | 1998-11-26 | 2000-08-11 | Tokin Corp | 積層セラミックコンデンサ |
| JP2000252164A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 積層セラミックフィルタ |
| JP3476127B2 (ja) * | 1999-05-10 | 2003-12-10 | 株式会社村田製作所 | 積層コンデンサ |
| JP2001185446A (ja) * | 1999-12-24 | 2001-07-06 | Tokin Corp | 積層セラミックコンデンサ |
| JP2001185449A (ja) * | 1999-12-27 | 2001-07-06 | Tokin Corp | 積層セラミックコンデンサ |
| US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
| JP3563664B2 (ja) * | 2000-03-30 | 2004-09-08 | Ｔｄｋ株式会社 | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
| JP5014530B2 (ja) * | 2000-09-25 | 2012-08-29 | 富士通株式会社 | キャパシタ部品 |
| JP3408517B2 (ja) | 2000-11-28 | 2003-05-19 | 山形日本電気株式会社 | 半導体装置の製造方法 |
| US6816356B2 (en) * | 2002-05-17 | 2004-11-09 | Daniel Devoe | Integrated broadband ceramic capacitor array |
| US7054136B2 (en) * | 2002-06-06 | 2006-05-30 | Avx Corporation | Controlled ESR low inductance multilayer ceramic capacitor |
| EP1830372B1 (en) * | 2004-12-24 | 2018-01-24 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and mounting structure of same |
| US7433172B2 (en) * | 2005-03-10 | 2008-10-07 | Tdk Corporation | Multilayer capacitor |
| JP4351181B2 (ja) * | 2005-03-10 | 2009-10-28 | Ｔｄｋ株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
-
2005
- 2005-11-22 JP JP2005336537A patent/JP4049182B2/ja active Active
-
2006
- 2006-10-26 TW TW095139500A patent/TWI322440B/zh active
- 2006-11-01 EP EP06822764.4A patent/EP1953777A4/en not_active Withdrawn
- 2006-11-01 WO PCT/JP2006/321835 patent/WO2007060818A1/ja active Application Filing
- 2006-11-01 KR KR1020087011796A patent/KR100976347B1/ko active IP Right Grant
- 2006-11-01 CN CN2006800424163A patent/CN101310347B/zh active Active
-
2008
- 2008-05-15 US US12/120,789 patent/US7466535B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370010B1 (en) * | 1999-10-18 | 2002-04-09 | Murata Manufacturing Co., Ltd | Multi-layer capacitor, wiring board, and high-frequency circuit |
| US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2001-185446A 2001.07.06 |
| JP特开2001-185449A 2001.07.06 |
| JP特开2001-284170A 2001.10.12 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109155196A (zh) * | 2016-05-27 | 2019-01-04 | 京瓷株式会社 | 层叠型电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200721214A (en) | 2007-06-01 |
| KR100976347B1 (ko) | 2010-08-16 |
| CN101310347A (zh) | 2008-11-19 |
| JP2007142296A (ja) | 2007-06-07 |
| EP1953777A1 (en) | 2008-08-06 |
| TWI322440B (en) | 2010-03-21 |
| US20080204968A1 (en) | 2008-08-28 |
| JP4049182B2 (ja) | 2008-02-20 |
| US7466535B2 (en) | 2008-12-16 |
| EP1953777A4 (en) | 2014-06-25 |
| WO2007060818A1 (ja) | 2007-05-31 |
| KR20080064979A (ko) | 2008-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101310347B (zh) | 层叠电容器 | |
| CN101310348B (zh) | 叠层电容器 | |
| US9326381B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| CN100550234C (zh) | 多层片式电容器及嵌有多层片式电容器的印刷电路板 | |
| JP4896642B2 (ja) | 積層コンデンサ及び電子機器 | |
| US20030026059A1 (en) | Multilayer ceramic electronic device | |
| KR100884499B1 (ko) | 적층 콘덴서 및 그 제조방법 | |
| US20030102502A1 (en) | Multilayer capacitor | |
| US7961453B2 (en) | Multilayer chip capacitor | |
| CN102623179A (zh) | 电子部件以及基板模块 | |
| US20200075257A1 (en) | Multilayer electronic component | |
| CN101465204B (zh) | 叠层电容器阵列 | |
| JP2018181956A (ja) | 積層セラミックコンデンサ | |
| CN102664101A (zh) | 电子部件以及基板模块 | |
| CN101346787B (zh) | 电路装置 | |
| KR20130063235A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| US10796851B2 (en) | Capacitor component | |
| CN101458993B (zh) | 层叠电容器阵列 | |
| US11380484B2 (en) | Multilayer electronic component | |
| JPH10270249A (ja) | 積層型コイル部品 | |
| US10217567B2 (en) | Multilayer capacitors | |
| US10388459B2 (en) | Multilayer electronic component | |
| JP2017119609A (ja) | 誘電体磁器組成物及びこれを含む積層セラミックキャパシター | |
| US11640875B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| KR20240076921A (ko) | 적층형 전자 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |