CN101465204B - 叠层电容器阵列 - Google Patents

Abstract

本发明提供一种叠层电容器阵列，其中，多个第一内部电极中的至少一个第一内部电极和第二内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。第三和第四内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。多个第一内部电极通过引出导体与第一外部连接导体电连接。第二内部电极通过引出导体与第二端子导体电连接。第三内部电极通过引出导体与第三端子导体电连接。第四内部电极通过引出导体与第四端子导体电连接。多个第一内部电极中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极通过引出导体与第一端子导体电连接。

Description

叠层电容器阵列

技术领域

本发明涉及叠层电容器阵列。

背景技术

随着电子设备等的小型化、薄型化，要求搭载于其上的电容器的集成化。因此，近年来对在一个芯片内包括多个电容器的电容器阵列进行了研究。例如，已知有下述叠层电容器阵列，其具有：叠层体，该叠层体交替地叠层有并列设置有多个内部电极的内部电极层和电介质层；和形成在该叠层体上的多个端子导体(例如参照日本特开平11-26291号公报)。

另一方面，用于向装载于数字电子设备中的中央处理装置(CPU)进行供电的电源不断向低电压化发展，而负载电流增大。因此，相对于负载电流的剧烈变化而将电源电压的变动抑制在容许值以内是相当困难的。因此，作为去耦电容器(decoupling condenser)，叠层电容器与电源连接。在负载电流过渡性地变动时，从该叠层电容器向CPU供给电流，从而抑制电源电压的变动。

发明内容

近年来，随着CPU的动作频率进一步高频化，负载电流高速地增大，因此，对于用作去耦电容器的叠层电容器，要求大容量化、以及使等效串联电阻(ESR)增大。

但是，在日本特开平11-26291号公报所记载的叠层电容器阵列中，并没有对等效串联电阻进行研究。

本发明是为了解决上述问题而完成的，目的在于提供一种能够控制等效串联电阻的叠层电容器阵列。

在一般的叠层电容器阵列中，全部的内部电极通过引出导体与对应的端子导体连接。因此，存在数量与内部电极的个数相同的与端子导体连接的引出导体，等效串联电阻较小。当为了实现叠层电容器阵列的大容量化而使电介质层和内部电极的叠层数增加时，引出导体的数量也增加。与端子导体连接的引出导体的电阻成分相对于端子导体并联连接，因此，随着与端子导体连接的引出导体的数量的增加，叠层电容器阵列的等效串联电阻进一步减小。即使是在例如日本特开平11-26291号公报所记载的叠层电容器阵列中，因为全部的内部电极与端子导体直接连接，所以当为了应对大容量化而使叠层数增加、使静电电容增大时，等效串联电阻也会减小。叠层电容器阵列的大容量化和等效串联电阻的增大为相反的要求。

从而，本发明人对于能够满足大容量化和使等效串联电阻增大的要求的叠层电容器阵列进行了潜心研究。其结果是，本发明人发现如下新的事实：即使电介质层和内部电极的叠层数相同，如果能够利用形成在叠层体的表面的外部连接导体连接内部电极、并且改变引出导体的数量，则也能够将等效串联电阻调整到希望的值。另外，本发明人还发现如下新的事实：如果能够利用形成在叠层体的表面的外部连接导体连接内部电极、并且改变在叠层体的叠层方向上的引出导体的位置，则能够将等效串联电阻调整到希望的值。尤其是，如果使引出导体的数量少于内部电极的数量，则能够进行使等效串联电阻增大的方向上的调整。

基于相关研究结果，本发明的叠层电容器阵列具有：叠层有多个电介质层的叠层体；和形成在叠层体上的多个外部导体，叠层体具有：在多个电介质层的叠层方向上相互相对的长方形的第一和第二主面；以连结第一和第二主面间的方式沿第一和第二主面的长边方向延伸且相互相对的第一和第二侧面；以连结第一和第二主面的方式沿第一和第二主面的短边方向延伸且相互相对的第三和第四侧面，并且包括：具有多个第一内部电极和第二内部电极的第一内部电极组；以及具有第三内部电极和第四内部电极的第二内部电极组，多个外部导体包括：配置在第一和第二侧面中的任一个侧面上的第一～第四端子导体；和在配置有该第一～第四端子导体中的至少一个端子导体的侧面上配置的第一外部连接导体，在叠层体内，第一内部电极组和第二内部电极组在第三与第四侧面的相对方向上并列配置，多个第一内部电极中的至少一个第一内部电极和第二内部电极以在其间夹着至少一层电介质层而相互相对的方式定位，第三和第四内部电极以在其间夹着至少一层电介质层而相互相对的方式定位，多个第一内部电极通过引出导体与第一外部连接导体电连接，第二内部电极通过引出导体与第二端子导体电连接，第三内部电极通过引出导体与第三端子导体电连接，第四内部电极通过引出导体与第四端子导体电连接，多个第一内部电极中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极，通过引出导体与第一端子导体电连接。

在本发明的叠层电容器阵列中，多个第一内部电极中仅有一部分第一内部电极通过引出导体与第一端子导体连接。通过引出导体与第一端子导体连接的第一内部电极并不是全部，而仅为一部分，从而，能够控制由第一和第二内部电极与电介质层形成的电容器的等效串联电阻。根据本发明，能够提供一种能够控制等效串联电阻的叠层电容器阵列。

在本发明中，第一外部连接导体配置在设置有第一～第四端子导体中的至少一个端子导体的侧面(第一或第二侧面)上。由此，能够使第一外部连接导体的形成与配置在用于设置该第一外部连接导体的侧面上的端子导体的形成同时进行，能够实现制造工序(外部导体的形成工序)的简化。

优选的是，第一和第四端子导体以及第一外部连接导体配置在第一侧面上，第二和第三端子导体配置在第二侧面上。在这种情况下，能够在第一和第四端子导体的形成的同时进行第一外部连接导体的形成。

优选的是，第一和第四端子导体配置在第一侧面上，第二和第三端子导体以及第一外部连接导体配置在第二侧面上。在这种情况下，能够在第二和第三端子导体的形成的同时进行第一外部连接导体的形成。此外，第一端子导体和第一外部连接导体分别配置在相互相对的第一和第二侧面上，因此，从第一端子导体到第一外部连接导体的电流通路比较长。由此能够提高由第一和第二内部电极与电介质层形成的电容器的等效串联电阻。

优选的是，第一内部电极组在第三与第四侧面的相对方向上位于第三侧面侧，多个外部导体还包括配置在第三侧面上的第二外部连接导体，第一内部电极组具有多个第二内部电极，多个第二内部电极通过引出导体与第二外部连接导体电连接，多个第二内部电极中，数量在1个以上、且在比该第二内部电极的总数少1个的数目以下的第二内部电极通过引出导体与第二端子导体电连接。在此情况下，多个第二内部电极中仅有一部分第二内部电极通过引出导体与第二端子导体连接。通过引出导体与第二端子导体连接的第二内部电极并不是全部，而仅是一部分，从而能够进一步控制由第一和第二内部电极与电介质层形成的电容器的等效串联电阻。此外，第二外部连接导体配置在与设置有第一～第四端子导体和第一外部连接导体的侧面不同的第三侧面上，因此，能够抑制第一～第四端子导体和第一外部连接导体与第二外部连接导体之间发生短路这样的不良情况。

优选的是，多个第一和第二内部电极以在各自之间夹着至少一层电介质层而相互相对的方式定位。在此情况下，由多个第一和第二内部电极与多个电介质层形成的电容器的静电电容能够变得较大。

优选的是，第二内部电极组具有多个第三内部电极，多个外部导体还包括配置在设置有该第一～第四端子导体中的至少一个端子导体的侧面上的第三外部连接导体，多个第三内部电极中的至少一个第三内部电极和第四内部电极以在其间夹着至少一层电介质层而相互相对的方式定位，多个第三内部电极通过引出导体与第三外部连接导体电连接，多个第三内部电极中，数量在1个以上、且在比该第三内部电极的总数少1个的数目以下的第三内部电极通过引出导体与第三端子导体电连接。在此情况下，多个第三内部电极中仅有一部分第三内部电极通过引出导体与第三端子导体连接。通过引出导体与第三端子导体连接的第三内部电极并不是全部，而仅为一部分，因此，能够控制由第三和第四内部电极与电介质层形成的电容器的等效串联电阻。此外，第三外部连接导体配置在设置有第一～第四端子导体中的至少一个端子导体的侧面(第一或第二侧面)上，因此，能够使第三外部连接导体的形成与配置在用于设置该第三外部连接导体的侧面上的端子导体的形成同时进行。其结果是，能够实现制造工序(外部导体的形成工序)的简化。

优选的是，第一和第四端子导体以及第三外部连接导体配置在第一侧面上，第二和第三端子导体配置在第二侧面上。在这种情况下，能够在第二和第三端子导体的形成的同时进行第三外部连接导体的形成。此外，第三端子导体和第三外部连接导体分别配置在相互相对的第一和第二侧面上，因此，从第三端子导体到第三外部连接导体的电流通路比较长。由此，能够提高由第三和第四内部电极与电介质层形成的电容器的等效串联电阻。

优选的是，第一和第四端子导体配置在第一侧面上，第二和第三端子导体以及第三外部连接导体配置在第二侧面上。在这种情况下，能够在第二和第三端子导体的形成的同时进行第三外部连接导体的形成。

优选的是，第二内部电极组在第三与第四侧面的相对方向上位于第四侧面侧，多个外部导体还包括配置在第四侧面上的第四外部连接导体，第二内部电极组具有多个第四内部电极，多个第四内部电极通过引出导体与第四外部连接导体电连接，多个第四内部电极中，数量在1个以上、且在比该第四内部电极的总数少1个的数目以下的第四内部电极，通过引出导体与第四端子导体电连接。在此情况下，多个第四内部电极中仅有一部分第四内部电极通过引出导体与第四端子导体连接。通过引出导体与第四端子导体连接的第四内部电极并不是全部，而仅是一部分，因此能够进一步控制由第三和第四内部电极与电介质层形成的电容器的等效串联电阻。此外，第四外部连接导体配置在与设置有第一～第四端子导体以及第一和第三外部连接导体的侧面不同的第四侧面上，因此能够抑制第一～第四端子导体以及第一和第三外部连接导体与第四外部连接导体之间发生短路这样的不良情况。

优选的是，多个第三和第四内部电极以在各自之间夹着至少一层电介质层而相互相对的方式定位。在此情况下，由多个第三和第四内部电极与多个电介质层形成的电容器的静电电容能够变得较大。

优选的是，第一和第二内部电极中的至少一个内部电极以及第三和第四内部电极中的至少一个内部电极位于同一层，位于同一层的内部电极的极性不同。在此情况下，流过位于同一层的内部电极的电流的方向相互为逆向，能够进一步降低等效串联电感。

根据下面给出的详细说明和仅以示例方式给出的附图能够更明确地理解本发明，而且这些说明和附图不应被理解为用于限定本发明。

根据下面的详细说明，本发明的进一步的适用范围变得明确。但是，应该理解的是，表示本发明的优选实施方式的这些详细说明和具体实例，是仅以示例方式给出的，这是因为根据该详细说明，在本发明的精神和范围内能够做出各种改变和修改，这对于本领域技术人员而言是显而易见的。

附图说明

图1为第一实施方式的叠层电容器阵列的立体图。

图2为第一实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

图3为第二实施方式的叠层电容器阵列的立体图。

图4为第二实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

图5为第三实施方式的叠层电容器阵列的立体图。

图6为第三实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

图7为第四实施方式的叠层电容器阵列的立体图。

图8为第四实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

具体实施方式

以下，参照附图，对本发明的优选实施方式进行详细说明。在说明中，对同一要素或具有同一功能的要素标注同一符号，省略重复的说明。

(第一实施方式)

参照图1和图2，对第一实施方式的叠层电容器阵列C1的结构进行说明。图1为第一实施方式的叠层电容器阵列的立体图。图2为在第一实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

如图1所示，第一实施方式的叠层电容器阵列C1具有：作为电容器素体的叠层体1；和配置在叠层体1的外表面的多个外部导体11～15、17。

叠层体1大致呈长方体状，具有：相互相对的长方形状的第一和第二主面2、3；相互相对的第一和第二侧面4、5；以及相互相对的第三和第四侧面6、7。第一和第二侧面4、5以连结第一和第二主面2、3之间的方式在第一和第二主面2、3的长边方向上延伸。第三和第四侧面6、7以连结第一和第二主面2、3的方式在第一和第二主面2、3的短边方向上延伸。第一主面2或第二主面3是相对于其它部件(例如电路基板、电子部件等)的安装面。

如图2所示，叠层体1具有多个电介质层9。叠层体1通过在第一与第二主面2、3相对的方向上叠层多个电介质层9而构成，具有介电特性。各电介质层9由例如包含电介质陶瓷(BaTiO₃类、Ba(Ti、Zr)O₃类、或(Ba、Ca)TiO₃类等电介质陶瓷)的陶瓷生片(green sheet)的烧结体构成。在实际的叠层电容器阵列C1中，各电介质层9被一体化至不能够目视识别相互之间的边界的程度。

第一和第二主面2、3在多个电介质层9的叠层方向上相互相对。第一和第二侧面4、5在与多个电介质层9的叠层方向正交的第一方向上相互相对。第三和第四侧面6、7在多个电介质层9的叠层方向以及第一方向(第一与第二侧面4、5的相对方向)上相互相对。

多个外部导体具有第一～第四端子导体11～14以及第一和第三外部连接导体15、17。第一～第四端子导体11～14以及第一和第三外部连接导体15、17通过例如使含有导电性金属粉末和玻璃粉的导电性浆料附着在叠层体1的外表面上并使其烧接的方法形成。根据需要，也能够在被烧接后的导体11～15、17上形成镀层。

第一端子导体11、第四端子导体14和第一外部连接导体15配置在叠层体1的第一侧面4上。第一和第四端子导体11、14以及第一外部连接导体15分别以沿着第一与第二主面2、3的相对方向覆盖第一侧面4的一部分的方式横跨第一和第二主面2、3而形成。第一和第四端子导体11、14以及第一外部连接导体15在叠层体1的外表面上相互电绝缘，并在叠层体1的第一侧面4上，在从第三侧面6朝向第四侧面7的方向上，按照第一端子导体11、第一外部连接导体15、第四端子导体14的顺序进行配置。

第二端子导体12、第三端子导体13和第三外部连接导体17配置在叠层体1的第二侧面5上。第二和第三端子导体12、13以及第三外部连接导体17分别以沿着第一与第二主面2、3的相对方向覆盖第二侧面5的一部分的方式横跨第一和第二主面2、3而形成。第二和第三端子导体12、13以及第三外部连接导体17在叠层体1的外表面上相互电绝缘，并在叠层体1的第二侧面5上，在从第三侧面6朝向第四侧面7的方向上，按照第二端子导体12、第三外部连接导体17、第三端子导体13的顺序进行配置。

如图2所示，叠层体1具有第一内部电极组20和第二内部电极组30。第一内部电极组20包括多个第一内部电极21和多个第二内部电极25。第二内部电极组30包括多个第三内部电极31和多个第四内部电极35。

第一～第四内部电极21、25、31、35配置在叠层体1内。第一～第四内部电极21、25、31、35由通常用作叠层型电器元件的内部电极的导电性材料(例如，作为贱金属的Ni等)构成。第一～第四内部电极21、25、31、35被构成为含有上述导电性材料的导电浆料的烧结体。

叠层体1包括配置第一内部电极组20的区域和配置第二内部电极组30的区域，这些区域沿着第三与第四侧面6、7的相对方向并列。即，第一内部电极组20和第二内部电极组30，在叠层体1内沿着第三与第四侧面6、7的相对方向并列设置。具体地说，第一内部电极组20配置在第三侧面6侧，第二内部电极组30配置在第四侧面7侧。

多个第一和第二内部电极21、25在各自之间夹着一层电介质层9而相互相对。多个第三和第四内部电极31、35在各自之间夹着一层电介质层9而相互相对。从第一与第二主面2、3的相对方向(多个电介质层9的叠层方向)观察，多个第一内部电极21不具有与第三和第四内部电极31、35中的任一个内部电极相对的区域。从第一与第二主面2、3的相对方向观察，多个第二内部电极25不具有与第三和第四内部电极31、35中的任一个内部电极相对的区域。当然，从第一与第二主面2、3的相对方向观察，多个第三和第四内部电极31、35不具有与第一和第二内部电极21、25中的任一个内部电极相对的区域。

第一内部电极21和第三内部电极31在第三与第四侧面6、7的相对方向上具有规定的间隔，并且在第一与第二主面2、3的相对方向上被配置在相同位置(层)。在从第三侧面6朝向第四侧面7的方向上，按照第一内部电极21、第三内部电极31的顺序配置第一和第三内部电极21、31。

第二内部电极25和第四内部电极35在第三与第四侧面6、7的相对方向上具有规定的间隔，并且在第一与第二主面2、3的相对方向上被配置在相同位置(层)。在从第三侧面6朝向第四侧面7的方向上，按照第二内部电极25、第四内部电极35的顺序配置第二和第四内部电极25、35。

在各第一内部电极21上，形成有以被引出至叠层体1的第一侧面4的方式延伸的引出导体22。引出导体22的一端与第一内部电极21的第一侧面4侧的边缘连接，另一端露出于第一侧面4。引出导体22与第一内部电极21一体形成。

第一外部连接导体15以完全覆盖各引出导体22的露出于第一侧面4的部分的方式形成，引出导体22与第一外部连接导体15物理连接且电连接。即，引出导体22直接连接于第一外部连接导体15。由此，各第一内部电极21通过第一外部连接导体15相互电连接。

在多个第一内部电极21中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极21(在本实施方式中为1个第一内部电极21)上，形成有以被引出至叠层体1的第一侧面4的方式延伸的引出导体23。引出导体23的一端与第一内部电极21的第一侧面4侧的边缘连接，另一端露出于第一侧面4。引出导体23与第一内部电极21一体形成。

第一端子导体11以完全覆盖引出导体23的露出于第一侧面4的部分的方式形成，引出导体23与第一端子导体11物理连接且电连接。即，引出导体23直接连接于第一端子导体11。多个第一内部电极21通过第一外部连接导体15相互电连接，因此，所有的第一内部电极21与第一端子导体11电连接。由此，多个第一内部电极21并联连接。

在各第二内部电极25上，形成有以被引出至叠层体1的第二侧面5的方式延伸的引出导体26。引出导体26的一端与第二内部电极25的第二侧面5侧的边缘连接，另一端露出于第二侧面5。引出导体26与第二内部电极25一体形成。

第二端子导体12以完全覆盖各引出导体26的露出于第二侧面5的部分的方式形成，引出导体26与第二端子导体12物理连接且电连接。即，引出导体26直接连接于第二端子导体12。由此，各第二内部电极25通过第二端子导体12相互电连接。

在各第三内部电极31上，形成有以被引出至叠层体1的第二侧面5的方式延伸的引出导体32。引出导体32的一端与第三内部电极31的第二侧面5侧的边缘连接，另一端露出于第二侧面5。引出导体32与第三内部电极31一体形成。

第三外部连接导体17以完全覆盖各引出导体32的露出于第二侧面5的部分的方式形成，引出导体32与第三外部连接导体17物理连接且电连接。即，引出导体32直接连接于第三外部连接导体17。由此，各第三内部电极31通过第三外部连接导体17相互电连接。

在多个第三内部电极31中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第三内部电极31(在本实施方式中，为1个第三内部电极31)上，形成有以被引出至叠层体1的第二侧面5的方式延伸的引出导体33。引出导体33的一端与第三内部电极31的第二侧面5侧的边缘连接，另一端露出于第二侧面5。引出导体33与第三内部电极31一体形成。

第三端子导体13以完全覆盖各引出导体33的露出于第二侧面5的部分的方式形成，引出导体33与第三端子导体13物理连接且电连接。即，引出导体33直接连接于第三端子导体13。多个第三内部电极31通过第三外部连接导体17相互电连接，因此，所有的第三内部电极31电连接于第三端子导体13。由此，多个第三内部电极31并联连接。

在各第四内部电极35上，形成有以被引出至叠层体1的第一侧面4的方式延伸的引出导体36。引出导体36的一端与第四内部电极35的第一侧面4侧的边缘连接，另一端露出于第一侧面4。引出导体36与第四内部电极35一体形成。

第四端子导体14以完全覆盖各引出导体36的露出于第一侧面4的部分的方式形成，引出导体36与第四端子导体14物理连接且电连接。即，引出导体36直接连接于第四端子导体14。由此，各第四内部电极35通过第四端子导体14相互电连接。

如上所述，在叠层电容器阵列C1中，通过多个第一和第二内部电极21、25与多个电介质层9，形成第一电容器C11。更具体的说，通过多个第一和第二内部电极21、25以及分别被一层一层地夹在该多个第一和第二内部电极21、25之间的电介质层9，形成第一电容器C11。在叠层电容器阵列C1中，通过多个第三和第四内部电极31、35与多个电介质层9，形成第二电容器C12。更具体地说，通过多个第三和第四内部电极31、35以及分别被夹在该多个第三和第四内部电极31、35之间的电介质层9，形成第二电容器C12。

在叠层电容器阵列C1的第一电容器C11中，通过引出导体23与第一端子导体11直接连接的第一内部电极21的数量为1个，少于第一内部电极21的总数(在本实施方式中为4个)。即，在多个第一内部电极21中，存在着不直接与第一端子导体11连接而仅间接地与第一端子导体11连接的第一内部电极21。着眼于第一端子导体11，第一外部连接导体15的电阻成分相对于第一端子导体11为串联连接。由此，与在全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中所包括的现有的电容器相比较，第一电容器C11的等效串联电阻较大。通过使等效串联电阻较大，能够防止在共振频率下的阻抗的急剧下降，能够实现宽频带化。

在叠层电容器阵列C1的第二电容器C12中，通过引出导体33与第三端子导体13直接连接的第三内部电极31的数量为1个，少于第三内部电极31的总数(在本实施方式中为4个)。即，在多个第三内部电极31中，存在着不直接与第三端子导体13连接而仅间接地与第三端子导体13连接的第三内部电极31。着眼于第三端子导体13，第三外部连接导体17的电阻成分相对于第三端子导体13为串联连接。由此，与在全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中所包括的现有的电容器相比较，第二电容器C12的等效串联电阻较大。另外，通过使等效串联电阻较大，能够防止在共振频率下的阻抗的急剧下降，能够实现宽频带化。

在叠层电容器阵列C1中，包括在该叠层电容器阵列C1中的第一和第二电容器C11、C12这两者，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比较，能够使等效串联电阻增大。

如上所述，在叠层电容器阵列C1中，能够控制等效串联电阻。

在第一电容器C11中，调整通过引出导体23与第一端子导体11电连接的第一内部电极21的数量，从而能够将等效串联电阻设定为希望的值。在第二电容器C12中，调整通过引出导体33与第三端子导体13电连接的第三内部电极31的数量，从而能够将等效串联电阻设定为希望的值。因此，在叠层电容器阵列C1中，能够容易且高精度地进行等效串联电阻的控制。

在第一叠层电容器C11中，调整通过引出导体23与第一端子导体11电连接的第一内部电极21在叠层体1的叠层方向上的位置，从而能够将等效串联电阻设定为希望的值。在第二叠层电容器C12中，调整通过引出导体33与第三端子导体13电连接的第三内部电极31在叠层体1的叠层方向上的位置，从而能够将等效串联电阻设定为希望的值。

在叠层电容器阵列C1中，第一和第三外部连接导体15、17配置在设置有第一～第四端子导体11～14的侧面4、5上。由此，能够在第一～第四端子导体11～14的形成的同时进行第一和第三外部连接导体15、17的形成。即，能够在第一和第四端子导体11、14的形成的同时进行第一外部连接导体15的形成，在第二和第三端子导体12、13的形成的同时进行第三外部连接导体17的形成。其结果是，能够实现制造工序(外部导体的形成工序)的简化。

在叠层电容器阵列C1中，多个第一和第二内部电极21、25以在各自之间夹着一层电介质层9而相互相对的方式定位。因此，能够使由第一和第二内部电极21、25与电介质层9形成的第一电容器C11的静电电容较大。多个第三和第四内部电极31、35以在各自之间夹着一层电介质层9而相互相对的方式定位。因此，能够使由第三和第四内部电极31、35与电介质层9形成的第二电容器C12的静电电容较大。由此，在形成于叠层电容器阵列C1的电容器C11、C12中，能够进行控制，使得静电电容增加，并使得等效串联电阻增大。

(第二实施方式)

参照图3和图4，对第二实施方式的叠层电容器阵列C2的结构进行说明。第二实施方式的叠层电容器阵列C2与第一实施方式的叠层电容器阵列C1的不同之处在于，多个外部导体特别是外部连接导体的数量。图3为第二实施方式的叠层电容器阵列的立体图。图4为第二实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

如图3所示，第二实施方式的叠层电容器阵列C2具有作为电容器素体的叠层体1、和配置在叠层体1的外表面的多个外部导体11～18。

多个外部导体包括第一～第四端子导体11～14和第一～第四外部连接导体15～18。与第一～第四端子导体11～14以及第一和第三外部连接导体15、17一样，第二和第四外部连接导体16、18通过例如使含有导电性金属粉末和玻璃粉的导电性浆料附着在叠层体1的外表面上并使其烧接而形成。根据需要，也能够在被烧接后的导体16、18上形成镀层。

第二外部连接导体16配置在叠层体1的第三侧面6上。第二外部连接导体16以沿着第一与第二主面2、3的相对方向覆盖第三侧面6的一部分的方式横跨第一和第二主面2、3而形成。在第三侧面6上，第二外部连接导体16位于第一与第二侧面4、5的相对方向上的大致中央位置。

第四外部连接导体18配置在叠层体1的第四侧面7上。第四外部连接导体18以沿着第一与第二主面2、3的相对方向覆盖第四侧面7的一部分的方式横跨第一和第二主面2、3而形成。在第四侧面7上，第四外部连接导体18位于第一与第二侧面4、5的相对方向上的大致中央位置。

在各第二内部电极25上，形成有以被引出至叠层体1的第三侧面6的方式延伸的引出导体27。引出导体27的一端与第二内部电极25的第三侧面6侧的边缘连接，另一端露出于第三侧面6。引出导体27与第二内部电极25一体形成。

第二外部连接导体16以完全覆盖各引出导体27的露出于第三侧面6的部分的方式形成，引出导体27与第二外部连接导体16物理连接且电连接。即，引出导体27直接连接于第二外部连接导体16。由此，各第二内部电极25通过第二外部连接导体16相互电连接。

引出导体26形成于，在多个第二内部电极25中，数量在1个以上、且在比该第二内部电极的总数少1个的数目以下的第二内部电极25(在本实施方式中，为1个第二内部电极25)上。多个第二内部电极25通过第二外部连接导体16相互电连接，因此，所有的第二内部电极25与第二端子导体12电连接。由此，多个第二内部电极25并联连接。

在各第四内部电极35上，形成有以被引出至叠层体1的第四侧面7的方式延伸的引出导体37。引出导体37的一端与第四内部电极35的第四侧面7侧的边缘连接，另一端露出于第四侧面7。引出导体37与第四内部电极35一体形成。

第四外部连接导体18以完全覆盖各引出导体37的露出于第四侧面7的部分的方式形成，引出导体37与第四外部连接导体18物理连接且电连接。即，引出导体37直接连接于第四外部连接导体18。由此，各第四内部电极35通过第四外部连接导体18相互电连接。

引出导体36形成于，在多个第四内部电极35中，数量在1个以上、且在比该第四内部电极的总数少1个的数目以下的第四内部电极35(在本实施方式中，为1个第四内部电极35)上。多个第四内部电极35通过第四外部连接导体18相互电连接，因此，所有的第四内部电极35与第四端子导体14电连接。由此，多个第四内部电极35并联连接。

从以上可知，与叠层电容器阵列C1同样，在叠层电容器阵列C2中也形成有第一和第二电容器C11、C12。

在叠层电容器阵列C2的第一电容器C11中，进一步使通过引出导体26与第二端子导体12直接连接的第二内部电极25的数量为1个，少于第二内部电极25的总数(在本实施方式中为4个)。即，在多个第二内部电极25中，存在着不直接与第二端子导体12连接而仅间接地与第二端子导体12连接的第二内部电极25。着眼于第二端子导体12，第二外部连接导体16的电阻成分相对于第二端子导体12为串联连接。由此，与在全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中所包括的现有的电容器相比较，第一电容器C11的等效串联电阻进一步变大。通过使等效串联电阻进一步变大，能够防止在共振频率下的阻抗的急剧下降，能够实现进一步的宽频带化。

在叠层电容器阵列C2的第二电容器C12中，进一步使通过引出导体36与第四端子导体14直接连接的第四内部电极35的数量为1个，少于第四内部电极35的总数(在本实施方式中为4个)。即，在多个第四内部电极35中，存在着不直接与第四端子导体14连接而仅间接地与第四端子导体14连接的第四内部电极35。着眼于第四端子导体14，第四外部连接导体18的电阻成分相对于第四端子导体14串联连接。由此，与在全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中所包括的现有的电容器相比较，第二电容器C12的等效串联电阻进一步变大。通过使等效串联电阻进一步变大，能够防止在共振频率下的阻抗的急剧下降，能够实现进一步的宽频带化。

在叠层电容器阵列C2中，包括在该叠层电容器阵列C2中的第一和第二电容器C11、C12这两者，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比较，能够使等效串联电阻进一步增大。

如上所述，在叠层电容器阵列C2中，能够进一步控制等效串联电阻。

在第一电容器C11中，调整通过引出导体26与第二端子导体12电连接的第二内部电极25的数量，从而能够将等效串联电阻设定为希望的值。在第二电容器C12中，调整通过引出导体36与第四端子导体14电连接的第四内部电极35的数量，从而能够将等效串联电阻设定为希望的值。因此，在叠层电容器阵列C1中，能够容易且高精度地进行等效串联电阻的控制。

在第一叠层电容器C11中，调整通过引出导体26与第二端子导体12电连接的第二内部电极25在叠层体1的叠层方向上的位置，从而能够将等效串联电阻设定为希望的值。在第二叠层电容器C12中，调整通过引出导体36与第四端子导体14电连接的第四内部电极35在叠层体1的叠层方向上的位置，从而能够将等效串联电阻设定为希望的值。

在叠层电容器阵列C2中，第二和第四外部连接导体16、18配置在与设置有第一～第四端子导体11～14以及第一和第三外部连接导体15、17的侧面4、5不同的侧面6、7上。由此，能够抑制在第一～第四端子导体11～14以及第一和第三外部连接导体15、17与第二和第四外部连接导体16、18之间发生短路这样的不良情况。

(第三实施方式)

参照图5和图6，对第三实施方式的叠层电容器阵列C3的结构进行说明。第三实施方式的叠层电容器阵列C3与第二实施方式的叠层电容器阵列C2的不同之处在于外部连接导体的配置等。图5为第三实施方式的叠层电容器阵列的立体图。图6为第三实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

如图5所示，第三实施方式的叠层电容器阵列C3具有作为电容器素体的叠层体1、和配置在叠层体1的外表面上的多个外部导体11～18。

第一端子导体11、第四端子导体14和第三外部连接导体17配置在叠层体1的第一侧面4上。第一和第四端子导体11、14以及第三外部连接导体17在叠层体1的外表面上相互电绝缘，并在叠层体1的第一侧面4上，在从第三侧面6朝向第四侧面7的方向上，按照第一端子导体11、第三外部连接导体17、第四端子导体14的顺序进行配置。

第二端子导体12、第三端子导体13和第一外部连接导体15配置在叠层体1的第二侧面5上。第二和第三端子导体12、13以及第一外部连接导体15在叠层体1的外表面上相互电绝缘，并在叠层体1的第二侧面5上，在从第三侧面6朝向第四侧面7的方向上，按照第二端子导体12、第一外部连接导体15、第三端子导体13的顺序进行配置。

与叠层电容器阵列C2同样，在叠层电容器阵列C3中形成有第一和第二电容器C11、C12。与叠层电容器阵列C2同样，在叠层电容器阵列C3中能够进一步控制等效串联电阻。

在叠层电容器阵列C3中，能够在第二和第三端子导体12、13的形成的同时进行第一外部连接导体15的形成，在第一和第四端子导体11、14的形成的同时进行第三外部连接导体17的形成。其结果是，能够实现制造工序(外部导体的形成工序)的简化。

在叠层电容器阵列C3中，第一端子导体11和第一外部连接导体15分别配置在相互相对的第一和第二侧面4、5上，因此，从第一端子导体11到第一外部连接导体15的电流通路变长。由此，能够进一步提高电容器C11的等效串联电阻。

在叠层电容器阵列C3中，第三端子电极13和第三外部连接导体17分别配置在相互相对的第一和第二侧面4、5上，因此，从第三端子导体13到第三外部连接导体17的电流通路变长。由此，能够进一步提高电容器C12的等效串联电阻。

(第四实施方式)

参照图7和图8，对第四实施方式的叠层电容器阵列C4的结构进行说明。第四实施方式的叠层电容器阵列C4与第一实施方式的叠层电容器阵列C1的不同之处在于外部连接导体的数量等。图7为第四实施方式的叠层电容器阵列的立体图。图8为第四实施方式的叠层电容器阵列中所包括的电容器素体的分解立体图。

如图7所示，第四实施方式的叠层电容器阵列C4具有作为电容器素体的叠层体1、和配置在叠层体1的外表面上的多个外部导体11～16。多个外部导体包括第一～第四端子导体11～14以及第一和第二外部连接导体15、16。

第一端子导体11、第四端子导体14和第一外部连接导体15配置在叠层体1的第一侧面4上。第二端子导体12、第三端子导体13和第二外部连接导体16配置在叠层体1的第二侧面5上。第二外部连接导体16以沿着第一与第二主面2、3的相对方向覆盖第二侧面5的一部分的方式横跨第一和第二主面2，3而形成。第二和第三端子导体12、13以及第二外部连接导体16在叠层体1的外表面上相互电绝缘，并在叠层体1的第二侧面5上，在从第三侧面6朝向第四侧面7的方向上，按照第二端子导体12、第二外部连接导体16、第三端子导体13的顺序进行配置。

各第二内部电极25的引出导体27的一端与第二内部电极25的第二侧面5侧的边缘连接，另一端露出于第二侧面5。引出导体27与第二内部电极25一体形成。第二外部连接导体16以完全覆盖各引出导体27的露出于第二侧面5的部分的方式形成，引出导体27与第二外部连接导体16物理连接且电连接。即，引出导体27直接连接于第二外部连接导体16。由此，各第二内部电极25通过第二外部连接导体16相互电连接。

如上所述，与叠层电容器阵列C1～C3同样，在叠层电容器阵列C4中形成有第一和第二电容器C11、C12。

在叠层电容器阵列C4的第一电容器C11中，和叠层电容器阵列C2、C3的第一电容器C11相同，与在全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中所包括的现有的电容器相比较，等效串联电阻变大。通过使等效串联电阻变大，能够防止在共振频率下的阻抗的急剧下降，能够实现进一步的宽频带化。

在叠层电容器阵列C4中，包括在该叠层电容器阵列C4中的第一电容器C11，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比较，能够使等效串联电阻进一步增大。

如上所述，在叠层电容器阵列C4中，能够进一步控制等效串联电阻。

在叠层电容器阵列C4中，第一和第二外部连接导体15、16配置在设置有第一～第四端子导体11～14的侧面4、5上。由此，能够在第一～第四端子导体11～14的形成的同时进行第一和第二外部连接导体15、16的形成。即，能够在第一和第四端子导体11、14的形成的同时进行第一外部连接导体15的形成，在第二和第三端子导体12、13的形成的同时进行第二外部连接导体16的形成。其结果是，能够实现制造工序(外部导体的形成工序)的简化。

以上，对本发明的优选的实施方式进行了说明，但是，本发明并不限定于上述实施方式。

包括在叠层电容器阵列中的电容器的数量并不局限于上述实施方式中所记载的数量，例如也可以是3个以上。电介质层9的叠层数和第一～第四内部电极21、25、31、35各自的叠层数并不局限于上述实施方式中所记载的数量。例如能够分别含有2层以上的第一和第三内部电极、1层以上的第二和第四内部电极。

多个第一内部电极21中的至少1个第一内部电极和多个第二内部电极25中的至少1个第二内部电极，以将至少一层电介质层夹在中间并相互相对的方式定位即可。多个第三内部电极31中的至少1个第三内部电极和多个第四内部电极35中的至少1个第四内部电极以将至少一层电介质层夹在中间并相互相对的方式定位即可。

第一和第三内部电极21、31也可以不是位于同一层。第二和第四内部电极25、35也可以不是位于同一层。第一～第四内部电极21、25、31、35的形状并不局限于上述实施方式中记载的形状，只要与对应的外部导体电连接即可。

端子导体11～14的数量不局限于上述实施方式中记载的数量。外部连接导体15～18的数量也不局限于上述实施方式中记载的数量。第一～第四端子导体11～14也可以分别是不同的数量。第一～第四外部连接导体15～18也可以分别是不同的数量。

通过引出导体与端子导体11～14直接连接的内部电极的数量和在叠层方向上的位置不局限于上述实施方式中记载的数量和位置。

没有必要在叠层电容器阵列所包括的多个电容器中均采用控制等效串联电阻的结构，如叠层电容器C4所示，只要在叠层电容器阵列所包括的多个电容器中的至少一个电容器中采用控制等效串联电阻的结构即可。叠层电容器阵列所包括的每个电容器的内部电极的叠层数也可以不同。

在安装叠层电容器阵列C1～C4时，在将第一端子导体11和第三端子导体13设定为相反的极性，并且将第二端子导体12和第四端子导体14设定为相反的极性的情况下，位于同一层的第一内部电极21和第三内部电极31的极性不同，位于同一层的第二内部电极25和第四内部电极35的极性不同。在此情况下，流过第一内部电极21和第三内部电极31的电流的方向相互为逆向，并且，流过第二内部电极25和第四内部电极35的电流的方向相互为逆向，从而能够进一步降低等效串联电感。

从上述叙述可知，很明显本发明能够以各种方式进行改变。这些改变并不能被看作脱离本发明的精神和范围，对本领域的技术人员而言显而易见的这些修改都被认为包含在本发明的权利要求的范围内。

Claims (11)

1.一种叠层电容器阵列，其特征在于：

具有叠层有多个电介质层的叠层体和形成在所述叠层体上的多个外部导体，

所述叠层体具有：在所述多个电介质层的叠层方向上相互相对的长方形的第一和第二主面；以连结第一和第二主面之间的方式沿第一和第二主面的长边方向延伸且相互相对的第一和第二侧面；以连结第一和第二主面的方式沿第一和第二主面的短边方向延伸且相互相对的第三和第四侧面，并且包括：具有多个第一内部电极和第二内部电极的第一内部电极组；以及具有第三内部电极和第四内部电极的第二内部电极组，

所述多个外部导体包括：配置在所述第一和第二侧面中的任一个侧面上的第一～第四端子导体；和在配置有该第一～第四端子导体中的至少一个端子导体的侧面上配置的第一外部连接导体，

在所述叠层体内，所述第一内部电极组和所述第二内部电极组在所述第三与第四侧面的相对方向上并列配置，

所述多个第一内部电极中的至少一个第一内部电极和所述第二内部电极以在其间夹着至少一层所述电介质层而相互相对的方式定位，

所述第三和第四内部电极以在其间夹着至少一层所述电介质层而相互相对的方式定位，

所述多个第一内部电极通过引出导体与所述第一外部连接导体电连接，

所述第二内部电极通过引出导体与所述第二端子导体电连接，

所述第三内部电极通过引出导体与所述第三端子导体电连接，

所述第四内部电极通过引出导体与所述第四端子导体电连接，

所述多个第一内部电极中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极通过引出导体与所述第一端子导体电连接。

2.如权利要求1所述的叠层电容器阵列，其特征在于：

所述第一和第四端子导体以及所述第一外部连接导体配置在所述第一侧面上，

所述第二和第三端子导体配置在所述第二侧面上。

3.如权利要求1所述的叠层电容器阵列，其特征在于：

所述第一和第四端子导体配置在所述第一侧面上，

所述第二和第三端子导体以及所述第一外部连接导体配置在所述第二侧面上。

4.如权利要求1～3中任一项所述的叠层电容器阵列，其特征在于：

所述第一内部电极组在所述第三与第四侧面的相对方向上位于所述第三侧面侧，

所述多个外部导体还包括配置在所述第三侧面上的第二外部连接导体，

所述第一内部电极组具有多个所述第二内部电极，

多个所述第二内部电极通过引出导体与所述第二外部连接导体电连接，

所述多个第二内部电极中，数量在1个以上、且在比该第二内部电极的总数少1个的数目以下的第二内部电极通过引出导体与所述第二端子导体电连接。

5.如权利要求4所述的叠层电容器阵列，其特征在于：

所述多个第一和第二内部电极以在各自之间夹着至少一层所述电介质层而相互相对的方式定位。

6.如权利要求1所述的叠层电容器阵列，其特征在于：

所述第二内部电极组具有多个所述第三内部电极，

所述多个外部导体还包括配置在设置有该第一～第四端子导体中的至少一个端子导体的侧面上的第三外部连接导体，

多个所述第三内部电极中的至少一个第三内部电极和所述第四内部电极以在其间夹着至少一层所述电介质层而相互相对的方式定位，

所述多个第三内部电极通过引出导体与所述第三外部连接导体电连接，

所述多个第三内部电极中，数量在1个以上、且在比该第三内部电极的总数少1个的数目以下的第三内部电极通过引出导体与所述第三端子导体电连接。

7.如权利要求6所述的叠层电容器阵列，其特征在于：

所述第一和第四端子导体以及所述第三外部连接导体配置在所述第一侧面上，

所述第二和第三端子导体配置在所述第二侧面上。

8.如权利要求6所述的叠层电容器阵列，其特征在于：

所述第一和第四端子导体配置在所述第一侧面上，

所述第二和第三端子导体以及所述第三外部连接导体配置在所述第二侧面上。

9.如权利要求6～8中任一项所述的叠层电容器阵列，其特征在于：

所述第二内部电极组在所述第三与第四侧面的相对方向上位于所述第四侧面侧，

所述多个外部导体还包括配置在所述第四侧面上的第四外部连接导体，

所述第二内部电极组具有多个所述第四内部电极，

多个所述第四内部电极通过引出导体与所述第四外部连接导体电连接，

所述多个第四内部电极中，数量在1个以上、且在比该第四内部电极的总数少1个的数目以下的第四内部电极通过引出导体与所述第四端子导体电连接。

10.如权利要求9所述的叠层电容器阵列，其特征在于：

所述多个第三和第四内部电极以在各自之间夹着至少一层所述电介质层而相互相对的方式定位。

11.如权利要求1～3、6～8中任一项所述的叠层电容器阵列，其特征在于：

所述第一和第二内部电极中的至少一个内部电极以及所述第三和第四内部电极中的至少一个内部电极位于同一层，

位于同一层的所述内部电极的极性不同。

Images