JP5029662B2 - コンデンサアレイの実装方法 - Google Patents

コンデンサアレイの実装方法 Download PDF

Info

Publication number
JP5029662B2
JP5029662B2 JP2009194666A JP2009194666A JP5029662B2 JP 5029662 B2 JP5029662 B2 JP 5029662B2 JP 2009194666 A JP2009194666 A JP 2009194666A JP 2009194666 A JP2009194666 A JP 2009194666A JP 5029662 B2 JP5029662 B2 JP 5029662B2
Authority
JP
Japan
Prior art keywords
capacitor
wiring
terminal
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009194666A
Other languages
English (en)
Other versions
JP2011049251A (ja
Inventor
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009194666A priority Critical patent/JP5029662B2/ja
Priority to US12/826,006 priority patent/US8250747B2/en
Publication of JP2011049251A publication Critical patent/JP2011049251A/ja
Application granted granted Critical
Publication of JP5029662B2 publication Critical patent/JP5029662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、少なくとも３個以上のコンデンサ部を有するコンデンサアレイの実装構造に関する。
従来、３個以上のコンデンサ部を有する多連の積層コンデンサアレイとして、例えば、特許文献１に示されるように、４連のコンデンサ部を単一の素体内に並設した４連積層コンデンサアレイが知られている。
特開２０００−２７７３８０号公報
ところで、電源ラインなどにおいて、ディフェレンシャルモードノイズ（ノーマルモードノイズ）とコモンモードノイズとの二種類のノイズが発生することが知られている。これら二種類のノイズを除去するため、従来は、それぞれ別の手法がとられたり、又は、二種類のノイズ除去用に特別に設計された積層コンデンサアレイが用いられたりしていた。そのため、電源ラインにおけるこれら二種類のノイズを、一般的な積層コンデンサアレイを用いるといった簡便な手法で除去するための実装方法は提供されていなかった。また、一般的な積層コンデンサアレイを用いるといった簡便な手法でこれら二種類のノイズを除去しつつ、さらに様々な等価回路を構成することができるような実装方法は提供されていなかった。
本発明は、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができ且つ様々な等価回路を構成することが可能なコンデンサアレイの実装方法を提供することを目的とする。
上記課題を解決するため、本発明に係るコンデンサアレイの実装方法は、少なくとも第１、第２及び第３のコンデンサ部を備えたコンデンサアレイを電源ライン間を結ぶ第１の配線と接地用の第２の配線とが形成された回路基板に実装する実装方法であって、第１及び第２のコンデンサ部が並列となり且つ第３のコンデンサ部が並列となった第１及び第２のコンデンサ部に対して直列となるように接続する第１の接続方法、第１、第２及び第３のコンデンサ部が順に直列となるように接続する第２の接続方法、及び、第３のコンデンサ部を用いずに第１及び第２のコンデンサ部が直列となるように接続する第３の接続方法のうち何れか一の接続方法を用いてコンデンサアレイを第１及び第２の配線に接続することでコンデンサアレイを回路基板に実装するものである。第１の接続方法では、第１及び第２のコンデンサ部の第３のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第１及び第２のコンデンサ部の第３のコンデンサ部と接続される側の他端が第２の配線に接続されると共に、第３のコンデンサ部の第１及び第２のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第３のコンデンサ部の第１及び第２のコンデンサ部と接続される側の他端が第２の配線に接続され、第２の接続方法では、第１のコンデンサ部の第２のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第２のコンデンサ部の第３のコンデンサ部と接続される側の一端が第２の配線に接続されると共に、第３のコンデンサ部の第２のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第３のコンデンサ部の第２のコンデンサ部と接続される側の他端が第２の配線に接続され、第３の接続方法では、第１のコンデンサ部の第２のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第１のコンデンサ部の第２のコンデンサ部と接続される側の他端が第２の配線に接続されると共に、第２のコンデンサ部の第１のコンデンサ部と接続されない側の一端が第１の配線に接続され且つ第２のコンデンサ部の第１のコンデンサ部と接続される側の他端が第２の配線に接続されることを特徴としている。
本発明に係るコンデンサアレイの実装方法では、第１及び第２の接続方法を用いてコンデンサアレイを第１及び第２の配線に接続した場合には、第１及び第２のコンデンサ部と第３のコンデンサ部とがディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能し、第３の接続方法を用いてコンデンサアレイを第１及び第２の配線に接続した場合には、第１のコンデンサ部と第２のコンデンサ部とがディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。このため、第１〜第３の接続方法のうち何れか一の接続方法を用いることでディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができ、しかも、第１〜第３の接続方法のうちから一の接続方法（例えば、並列回路や直列回路などからなる接続方法）を用いるといったことができるため、実装しようとする回路基板の構成に応じて、様々な等価回路を構成することが可能となる。例えば、第１及び第２のコンデンサ部を並列回路とする第１の接続方法を用いた場合であって、第１及び第２のコンデンサ部の静電容量が互いに異なる場合、自己共振周波数を２つ持たせることができ、広帯域で低インピーダンスとなり、これにより、高周波ノイズを広帯域で除去することができる回路構成とすることが可能となる。なお、各コンデンサ部の各端部が第１又は第２の配線に接続されるとは、直接接続される場合だけでなく、他のコンデンサ部などを介して間接的に接続される場合も含む趣旨である。
好ましくは、上記コンデンサアレイの実装方法において、コンデンサアレイは、第１、第２、第３、第４、第５及び第６の内部電極を有するコンデンサ素体と、コンデンサ素体の外表面に配置され且つ第１の内部電極に接続される第１の端子電極と、コンデンサ素体の外表面に配置され且つ第２の内部電極に接続される第２の端子電極と、コンデンサ素体の外表面に配置され且つ第３の内部電極に接続される第３の端子電極と、コンデンサ素体の外表面に配置され且つ第４の内部電極に接続される第４の端子電極と、コンデンサ素体の外表面に配置され且つ第５の内部電極に接続される第５の端子電極と、コンデンサ素体の外表面に配置され且つ第６の内部電極に接続される第６の端子電極とを備えた積層コンデンサアレイであって、このコンデンサアレイでは、第１及び第２の内部電極が第１のコンデンサ部を形成し且つ第３及び第４の内部電極が第２のコンデンサ部を形成し且つ第５及び第６の内部電極が第３のコンデンサ部を形成する。
そして、好ましくは、第１の接続方法では、第１及び第２の端子電極の一方と第３及び第４の端子電極の一方とが第１の配線に接続され且つ第１及び第２の端子電極の他方と第３及び第４の端子電極の他方とが第２の配線に接続されると共に、第５及び第６の端子電極の一方が第１の配線に接続され且つ第５及び第６の端子電極の他方が第２の配線に接続されるようにコンデンサアレイを第１及び第２の配線に接続してコンデンサアレイを回路基板に実装する。また、第２の接続方法では、第１及び第２の端子電極の一方が第１の配線に接続され且つ第３及び第４の端子電極の一方が第２の配線に接続されると共に、第５及び第６の端子電極の一方が第１の配線に接続され且つ第５及び第６の端子電極の他方が第２の配線に接続されるようにコンデンサアレイを第１及び第２の配線に接続してコンデンサアレイを回路基板に実装する。また、第３の接続方法では、第１及び第２の端子電極の一方が第１の配線に接続され且つ第１及び第２の端子電極の他方が第２の配線に接続されると共に、第３及び第４の端子電極の一方が第１の配線に接続され且つ第３及び第４の端子電極の他方が第２の配線に接続されるようにコンデンサアレイを第１及び第２の配線に接続してコンデンサアレイを回路基板に実装する。これにより、第１〜第３の接続方法のいずれを用いた場合であっても、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することが確実に実行できる。
本発明によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができ且つ様々な等価回路を構成することが可能なコンデンサアレイの実装方法を提供することができる。
第１実施形態に係る積層コンデンサアレイの斜視図である。 第１実施形態に係る積層コンデンサアレイに含まれるコンデンサ素体の分解斜視図である。 第１実施形態に係る積層コンデンサアレイの等価回路図である。 第１実施形態に係る積層コンデンサアレイを第１の接続方法で回路基板に実装した例を示す図である。 積層コンデンサアレイを図４のように回路基板に実装した場合の等価回路図である。 第１実施形態に係る積層コンデンサアレイを第２の接続方法で回路基板に実装した例を示す図である。 積層コンデンサアレイを図６のように回路基板に実装した場合の等価回路図である。 第１実施形態に係る積層コンデンサアレイを第３の接続方法で回路基板に実装した例を示す図である。 積層コンデンサアレイを図８のように回路基板に実装した場合の等価回路図である。 図４に示される積層コンデンサアレイの実装方法による広帯域でのノイズ除去例を示す図である。 第１実施形態に係る積層コンデンサアレイにおける内部電極の別の例を示す図である。 第１実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第１実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第１実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第２実施形態に係る積層コンデンサアレイの斜視図である。 第２実施形態に係る積層コンデンサアレイに含まれるコンデンサ素体の分解斜視図である。 第２実施形態に係る積層コンデンサアレイの等価回路図である。 第２実施形態に係る積層コンデンサアレイを第１の接続方法で回路基板に実装した例を示す図である。 第２実施形態に係る積層コンデンサアレイを第１の接続方法で回路基板に実装した別の例を示す図である。 第２実施形態に係る積層コンデンサアレイを第２の接続方法で回路基板に実装した例を示す図である。 第２実施形態に係る積層コンデンサアレイを第３の接続方法で回路基板に実装した例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の別の例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
まず、図１及び図２を参照して、第１実施形態に係る積層コンデンサアレイ１の構成について説明する。積層コンデンサアレイ１は、図１に示すように、直方体形状をしたコンデンサ素体１０と、コンデンサ素体１０の外表面に配置された端子電極１１，１２，１３，１４，１５，１６，１７，１８とを備える４連コンデンサアレイである。コンデンサ素体１０は、対向する第１及び第２の主面１０ａ，１０ｂと、対向し且つ第１及び第２の主面１０ａ，１０ｂの長辺方向に沿って延びる第１及び第２の側面１０ｃ，１０ｄと、対向し且つ第１及び第２の主面１０ａ，１０ｂの短辺方向に沿って延びる第３及び第４の側面１０ｅ，１０ｆとを含んでいる。第１及び第２の側面１０ｃ，１０ｄと第３及び第４の側面１０ｅ，１０ｆとは、第１及び第２の主面１０ａ，１０ｂ間を連結するように延びている。
コンデンサ素体１０の第１の側面１０ｃには、第１、第３、第５及び第7の端子電極１１，１３，１５，１７が配置されている。第１、第３、第５及び第７の端子電極１１，１３，１５，１７は、第３の側面１０ｅから第４の側面１０ｆに向かう方向に、第１の端子電極１１、第３の端子電極１３、第５の端子電極１５、第７の端子電極１７の順で位置している。コンデンサ素体１０の第２の側面１０ｄには、第２、第４、第６及び第８の端子電極１２，１４，１６，１８が配置されている。第２，第４、第６及び第８の端子電極１２，１４，１６，１８は、第３の側面１０ｅから第４の側面１０ｆに向かう方向に、第２の端子電極１２、第４の端子電極１４、第６の端子電極１６、第８の端子電極１８の順で位置している。第１及び第２の端子電極１１，１２と第３及び第４の端子電極１３，１４と第５及び第６の端子電極１５，１６と第７及び第８の端子電極１７，１８とはそれぞれ第１及び第２の側面１０ｃ，１０ｄの対向方向で互いに対向する。
第１〜第８の端子電極１１〜１８は、例えば、導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体１０の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極の上にめっき層を形成してもよい。後述する他の端子電極も同様に形成される。
コンデンサ素体１０は、図２に示されるように、絶縁体層２０，２１，２２と、内部電極３１〜３８と有している。各絶縁体層２０〜２２は、第１及び第２の主面１０ａ，１０ｂに平行な方向に延びており、第１及び第２の主面１０ａ，１０ｂが対向する方向に積層されるようになっている。つまり、第１及び第２の主面１０ａ，１０ｂの対向方向が絶縁体層２０〜２２の積層方向となっている。各絶縁体層２０〜２２は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。実際の積層コンデンサアレイ１では、各絶縁体層２０〜２２の間の境界が視認できない程度に一体化されている。各内部電極３１〜３８は、導電性ペーストの焼結体から構成される。後述する他の内部電極も同様に形成される。
第１の内部電極３１及び第２の内部電極３２は、絶縁体層２１を間に挟んで対向するように配されており、第１のコンデンサ部Ｃ１を形成する（図３参照）。第３の内部電極３３及び第４の内部電極３４は、絶縁体層２１を間に挟んで対向するように配されており、第２のコンデンサ部Ｃ２を形成する。第５の内部電極３５及び第６の内部電極３６は、絶縁体層２１を間に挟んで対向するように配されており、第３のコンデンサ部Ｃ３を形成する。第７の内部電極３７及び第８の内部電極３８は、絶縁体層２１を間に挟んで対向するように配されており、第４のコンデンサ部Ｃ４を形成する。本実施形態では、第１及び第４のコンデンサ部Ｃ１，Ｃ４の静電容量が互いに同じであり、また、第２及び第３のコンデンサ部Ｃ２，Ｃ３の静電容量が互いに同じとなっているため、積層コンデンサアレイ１の実装や検査等の際、実装方向を考慮する必要がないように設定されている。なお、第１及び第４のコンデンサ部Ｃ１，Ｃ４は、後述する第１の接続方法の場合に高周波ノイズを広帯域で除去するため、第２及び第３のコンデンサ部Ｃ２，Ｃ３の静電容量よりも小さくなるように異なった静電容量に設定されているが、第１及び第４のコンデンサ部Ｃ１，Ｃ４の静電容量が第２及び第３のコンデンサ部Ｃ２，Ｃ３の静電容量と同じまたはそれらよりも大きくなるように設定されていても、もちろんよい。
第１、第４、第５及び第８の内部電極３１，３４，３５，３８は、絶縁体層２１上に形成されている。第１，第４，第５及び第８の内部電極３１，３４，３５，３８は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面１０ｅ，１０ｆが対向する方向に併置されている。第２、第３、第６及び第７の内部電極３２，３３，３６，３７は、絶縁体層２２上に形成されている。第２、第３、第６及び第７の内部電極３２，３３，３６，３７は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面１０ｅ，１０ｆが対向する方向に併置されている。
第１の内部電極３１は、矩形状の主電極部３１ａと、主電極部３１ａから第１の側面１０ｃに臨むように延びる引出部３１ｂとを含んでいる。第２の内部電極３２は、矩形状の主電極部３２ａと、主電極部３２ａから第２の側面１０ｄに臨むように延びる引出部３２ｂとを含んでいる。主電極部３１ａ，３２ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部３１ｂは、第１の側面１０ｃまで引き出され、第１の端子電極１１に電気的且つ物理的に接続され、引出部３２ｂは、第２の側面１０ｄまで引き出され、第２の端子電極１２に電気的且つ物理的に接続される。
第３の内部電極３３は、矩形状の主電極部３３ａと、主電極部３３ａから第１の側面１０ｃに臨むように延びる引出部３３ｂとを含んでいる。第４の内部電極３４は、矩形状の主電極部３４ａと、主電極部３４ａから第２の側面１０ｄに臨むように延びる引出部３４ｂとを含んでいる。主電極部３３ａ，３４ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部３３ｂは、第１の側面１０ｃまで引き出され、第３の端子電極１３に電気的且つ物理的に接続され、引出部３４ｂは、第２の側面１０ｄまで引き出され、第４の端子電極１４に電気的且つ物理的に接続される。
第５の内部電極３５は、矩形状の主電極部３５ａと、主電極部３５ａから第１の側面１０ｃに臨むように延びる引出部３５ｂとを含んでいる。第６の内部電極３６は、矩形状の主電極部３６ａと、主電極部３６ａから第２の側面１０ｄに臨むように延びる引出部３６ｂとを含んでいる。主電極部３５ａ，３６ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部３５ｂは、第１の側面１０ｃまで引き出され、第５の端子電極１５に電気的且つ物理的に接続され、引出部３６ｂは、第２の側面１０ｄまで引き出され、第６の端子電極１６に電気的且つ物理的に接続される。
第７の内部電極３７は、矩形状の主電極部３７ａと、主電極部３７ａから第１の側面１０ｃに臨むように延びる引出部３７ｂとを含んでいる。第８の内部電極３８は、矩形状の主電極部３８ａと、主電極部３８ａから第２の側面１０ｄに臨むように延びる引出部３８ｂとを含んでいる。主電極部３７ａ，３８ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部３７ｂは、第１の側面１０ｃまで引き出され、第７の端子電極１７に電気的且つ物理的に接続され、引出部３８ｂは、第２の側面１０ｄまで引き出され、第８の端子電極１８に電気的且つ物理的に接続される。なお、このような構成を備えた積層コンデンサアレイ１は、図３に示すような等価回路図で表される。
続いて、第１、第２、第３及び第４のコンデンサ部Ｃ１〜Ｃ４を備えた積層コンデンサアレイ１を、電源ライン４０，４１間を結ぶ第１の配線４２，４３と接地用の第２の配線４４とが形成された回路基板に実装するための第１、第２及び第３の接続方法について説明する（図４等参照）。本実施形態では、以下に説明する第１〜第３の接続方法のうち何れか一の接続方法を用いて上述した積層コンデンサアレイ１を第１及び第２の配線４２〜４４に接続することで積層コンデンサアレイ１を回路基板に実装する。
まず、第１の接続方法について説明する。図４に示されるように、第１の接続方法では、第１及び第２のコンデンサ部Ｃ１，Ｃ２の一端である第１及び第３の端子電極１１，１３が第１の配線４２に接続され、第１及び第２のコンデンサ部Ｃ１，Ｃ２の他端である第２及び第４の端子電極１２，１４が第２の配線４４に接続されるようになっている。第２及び第４の端子電極１２，１４は、第２の配線４４を介して、第３及び第４のコンデンサ部Ｃ３，Ｃ４の第６及び第８の端子電極１６，１８に接続される。また、第３及び第４のコンデンサ部Ｃ３，Ｃ４の一端である第５及び第７の端子電極１５，１７が第１の配線４３に接続され、第３及び第４のコンデンサ部Ｃ３，Ｃ４の他端である第６及び第８の端子電極１６，１８が第２の配線４４に接続されるようになっている。なお、第１及び第３の端子電極１１，１３は、第３及び第４のコンデンサ部Ｃ３，Ｃ４に接続されない側の端部となり、第５及び第７の端子電極１５，１７は、第１及び第２のコンデンサ部Ｃ１，Ｃ２と接続されない側の端部となる。
このような実装方法により、同一側面１０ｃ側に配置された第１，第３，第５及び第７の端子電極１１，１３，１５，１７が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、同一側面１０ｄ側に配置された第２、第４、第６及び第８の端子電極１２，１４，１６，１８が接地用の第２の配線４４に接続される。そして、図５の等価回路図に示されるように、第１及び第２のコンデンサ部Ｃ１，Ｃ２が並列となり且つ第３及び第４のコンデンサ部Ｃ３，Ｃ４が並列となると共に、第３及び第４のコンデンサ部Ｃ３，Ｃ４は、並列である第１及び第２のコンデンサ部Ｃ１，Ｃ２に対して直列となるように積層コンデンサアレイ１が配線４２〜４４に接続され、この積層コンデンサアレイ１が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ１では、図４に示されるように、ディフェレンシャルモードにおいては、電流ＩＤ１が第１の端子電極１１から第２の端子電極１２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＤ２が第３の端子電極１３から第４の端子電極１４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＤ２が第６の端子電極１６から第５の端子電極１５に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＤ１が第８の端子電極１８から第７の端子電極１７に向かうように第４のコンデンサ部Ｃ４を流れる。
一方、コモンモードにおいては、電流ＩＣ１が第１の端子電極１１から第２の端子電極１２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＣ２が第３の端子電極１３から第４の端子電極１４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＣ２が第５の端子電極１５から第６の端子電極１６に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＣ１が第７の端子電極１７から第８の端子電極１８に向かうように第４のコンデンサ部Ｃ４を流れることとなる。なお、電流ＩＤ１及び電流ＩＤ２は、電流ＩＤを所定の比率で分流したものであり、電流ＩＣ１及び電流ＩＣ２は、電流ＩＣを所定の比率で分流したものである。これにより、第１〜第４のコンデンサ部Ｃ１〜Ｃ４がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。
次に、第２の接続方法について説明する。図６に示されるように、第２の接続方法では、第１のコンデンサ部Ｃ１の一端である第２の端子電極１２が第１の配線４２に接続され、第１のコンデンサ部Ｃ１の他端である第１の端子電極１１が第３の配線４５を介して第２のコンデンサ部Ｃ２の第３の端子電極１３に接続され、更に、第２のコンデンサ部Ｃ２の一端である第４の端子電極１４が第２の配線４４に接続されるようになっている。第４の端子電極１４は、第２の配線４４を介して、第３のコンデンサ部Ｃ３の第６の端子電極１６に接続される。また、第４のコンデンサ部Ｃ４の一端である第８の端子電極１８が第１の配線４３に接続され、第４のコンデンサ部Ｃ４の他端である第７の端子電極１７が第４の配線４６を介して第３のコンデンサ部の一端である第５の端子電極１５に接続され、更に、第３のコンデンサ部Ｃ３の他端である第６の端子電極１６が第２の配線４４に接続されるようになっている。なお、第２の端子電極１２は、第２のコンデンサ部Ｃ２に接続されない側の端部となり、第５の端子電極１５は、第２のコンデンサ部Ｃ２と接続されない側の端部となり且つ第４のコンデンサ部Ｃ４を介して第１の配線４３に接続される。
このような実装方法により、第２及び第８の端子電極１２，１８が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、第４及び第６の端子電極１４，１６が接地用の第２の配線４４に接続される。そして、図７の等価回路図に示されるように、第１〜第４のコンデンサ部Ｃ１〜Ｃ４が順に直列に接続されると共に、第２及び第３のコンデンサ部Ｃ２，Ｃ３との間が接地されるように積層コンデンサアレイ１が配線４２〜４４に接続され、この積層コンデンサアレイ１が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ１では、図６に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが第２の端子電極１２から第１の端子電極１１に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＤが第３の端子電極１３から第４の端子電極１４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＤが第６の端子電極１６から第５の端子電極１５に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＤが第７の端子電極１７から第８の端子電極１８に向かうように第４のコンデンサ部Ｃ４を流れる。
一方、コモンモードにおいては、電流ＩＣが第２の端子電極１２から第１の端子電極１１に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＣが第３の端子電極１３から第４の端子電極１４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＣが第８の端子電極１８から第７の端子電極１７に向かうように第４のコンデンサ部Ｃ４を流れると共に電流ＩＣが第５の端子電極１５から第６の端子電極１６に向かうように第３のコンデンサ部Ｃ３を流れることとなる。これにより、第１〜第４のコンデンサ部Ｃ１〜Ｃ４がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。
次に、第３の接続方法について説明する。図８に示されるように、第３の接続方法では、第１のコンデンサ部Ｃ１の一端である第１の端子電極１１が第１の配線４２に接続され、第１のコンデンサ部Ｃ１の他端である第２の端子電極１２が第２の配線４４に接続されるようになっている。第２の端子電極１２は、第２の配線４４を介して、第２のコンデンサ部Ｃ２の第４の端子電極１４に接続される。また、第２のコンデンサ部Ｃ２の一端である第３の端子電極１３が第１の配線４３に接続され、第２のコンデンサ部Ｃ２の他端である第４の端子電極１４が第２の配線４４に接続されるようになっている。なお、第１の端子電極１１は、第２のコンデンサ部Ｃ２に接続されない側の端部となり、第３の端子電極１３は、第１のコンデンサ部Ｃ１と接続されない側の端部となる。また、第３の接続方法では、第３及び第４のコンデンサ部Ｃ３，Ｃ４を用いずに、積層コンデンサアレイ１を回路基板に実装している。
このような実装方法により、第１及び第３の端子電極１１，１３が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、第２及び第４の端子電極１２，１４が接地用の第２の配線４４に接続される。そして、図９の等価回路図に示されるように、第１、第２のコンデンサ部Ｃ１，Ｃ２が順に直列に接続されると共に、第１及び第２のコンデンサ部Ｃ１，Ｃ２との間が接地されるように積層コンデンサアレイ１が配線４２〜４４に接続され、この積層コンデンサアレイ１が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ１では、図８に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが第１の端子電極１１から第２の端子電極１２に向かうように第１のコンデンサ部Ｃ１を流れ、また、電流ＩＤが第４の端子電極１４から第３の端子電極１３に向かうように第２のコンデンサ部Ｃ２を流れる。その一方、コモンモードにおいては、電流ＩＣが第１の端子電極１１から第２の端子電極１２に向かうように第１のコンデンサ部Ｃ１を流れ、また、電流ＩＣが第３の端子電極１３から第４の端子電極１４に向かうように第２のコンデンサ部Ｃ２を流れることとなる。これにより、第１及び第２のコンデンサ部Ｃ１，Ｃ２がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。
以上のように、本実施形態に係るコンデンサアレイの実装方法では、第１及び第２の接続方法を用いて積層コンデンサアレイ１を第１及び第２の配線４２〜４４に接続した場合には、第１及び第２のコンデンサ部Ｃ１，Ｃ２と第３及び第４のコンデンサ部Ｃ３，Ｃ４とがディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能し、第３の接続方法を用いてコンデンサアレイを第１及び第２の配線４２〜４４に接続した場合には、第１のコンデンサ部Ｃ１と第２のコンデンサ部Ｃ２とがディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。このため、第１〜第３の接続方法のうち何れか一の接続方法を用いることでディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができ、しかも、第１〜第３の接続方法のうちから一の接続方法（例えば、並列回路や直列回路などからなる接続方法）を選択して用いるといったことができるため、実装しようとする回路基板の構成に応じて、様々な等価回路を構成することが可能となる。例えば、第１及び第２のコンデンサ部Ｃ１，Ｃ２を並列回路とする第１の接続方法を用いた場合であって、上述したように第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量が互いに異なるようにした場合、自己共振周波数を２つ持たせた回路構成とすることができる。すなわち、図１０の点線Ｌ１で示されるように、容量の異なるコンデンサ部が並列に接続されていないコンデンサアレイでは自己共振周波数を周波数Ｆ１の１つしか持たせることができないのに対し、このような実装方法を用いれば、図１０の実線Ｌ２で示されるように、自己共振周波数を周波数Ｆ１，Ｆ２といったように２つ持たせるといった回路設計が可能となる。このような回路設計を採用できれば、広帯域で低インピーダンスとなり、積層コンデンサアレイ１によって高周波ノイズを広帯域で除去することが可能となる。
なお、第１実施形態に係る積層コンデンサアレイ１に用いられる内部電極３１〜３８の変形例としては、例えば、図１１（ａ）、（ｂ）に示される構成の内部電極３１〜３８であってもよい。図１１に示される変形例では、第１、第３、第５及び第７の内部電極３１，３３，３５，３７が絶縁体層２１上に形成され、第２、第４、第６及び第８の内部電極３２，３４，３６，３８が絶縁体層２２上に形成される構成となっている。その他の構成は、上述した構成と同様であり、以下の変形例でも同様である。
内部電極３１〜３８の別の変形例としては、例えば、図１２（ａ）、（ｂ）に示される構成の内部電極３１〜３８であってもよい。図１２に示される変形例では、第１、第４、第５及び第８の内部電極３１，３４，３５，３８が絶縁体層２１上に形成され、第２、第３、第６及び第７の内部電極３２，３３，３６，３７が絶縁体層２２上に形成される構成となっている。この変形例では、内部電極３３〜３６が内部電極３１，３２，３７，３８の面積よりも小さく、第２のコンデンサ部Ｃ２を形成する第３及び第４の内部電極３３，３４の主電極部３３ａ，３４ａが絶縁体層２１を介して積層方向に一部が互いに対向すると共に、第３のコンデンサ部Ｃ３を形成する第５及び第６の内部電極３５，３６の主電極部３５ａ，３６ａが絶縁体層２１を介して積層方向に一部が互いに対向している。このため、第２及び第３のコンデンサ部Ｃ２，Ｃ３の静電容量が第１及び第４のコンデンサ部Ｃ１，Ｃ４の静電容量よりも小さくなるようになっている。
内部電極３１〜３８の更に別の変形例としては、例えば、図１３（ａ）、（ｂ）に示される構成の内部電極３１〜３８，５０〜５５であってもよい。図１３に示される変形例では、第１、第３〜第６及び第７の内部電極３１，３３〜３６，３８と内部電極５０，５１が絶縁体層２１上に形成され、第２及び第７の内部電極３２，３７と内部電極５２〜５５が絶縁体層２２上に形成される構成となっている。この変形例の場合、第２のコンデンサ部Ｃ２は、内部電極３３，５２，５０，５３，３４で形成される複数のコンデンサ部からなり、また、第３のコンデンサ部Ｃ３は、内部電極３５，５４，５１，５５，３６で形成される複数のコンデンサ部からなる。このように、第２及び第３のコンデンサ部Ｃ２，Ｃ３を、静電容量が小さいコンデンサ部の集合体とすることで、共振周波数を、より高周波側に移行させることができる。
内部電極３１〜３８の更に別の変形例としては、例えば、図１４（ａ）、（ｂ）に示される構成の内部電極３１〜３８，５６〜６５であってもよい。図１４に示される変形例では、第１〜第３及び第６の内部電極３１，３２，３３，３６と内部電極５６〜６０が絶縁体層２１上に形成され、第４、第５、第７及び第８の内部電極３４，３５，３７，３８と内部電極６１〜６５が絶縁体層２２上に形成される構成となっている。この変形例の場合、第１のコンデンサ部Ｃ１は、内部電極３１，６１，５６，６２，５７，６３，３２で形成される複数のコンデンサ部からなり、また、第４のコンデンサ部Ｃ４は、内部電極３７，５８，６４，５９，６５，６０，３８で形成される複数のコンデンサ部からなる。このように、静電容量が小さいコンデンサ部の集合体とすることで、共振周波数を、より高周波側に移行させることができる。
（第２実施形態）
続いて、図１５及び図１６を参照して、第２実施形態に係る積層コンデンサアレイ２の構成について説明する。積層コンデンサアレイ２は、第１実施形態と同様、図１５に示すように、直方体形状をしたコンデンサ素体７０と、コンデンサ素体７０の外表面に配置された端子電極７１〜７８とを備える４連コンデンサアレイである。コンデンサ素体７０は、第１及び第２の主面７０ａ，７０ｂと、第１及び第２の側面７０ｃ，７０ｄと、第３及び第４の側面７０ｅ，７０ｆとを含んでいる。
コンデンサ素体７０の第１の側面７０ｃ（図示手前側）には、第１、第２、第３及び第４の端子電極７１，７２，７３，７４が配置されている。第１、第２、第３及び第４の端子電極７１，７２，７３，７４は、第３の側面７０ｅから第４の側面７０ｆに向かう方向に、第１の端子電極７１、第２の端子電極７２、第３の端子電極７３、第４の端子電極７４の順で位置している。コンデンサ素体７０の第２の側面７０ｄ（図示奥側）には、第５、第６、第７及び第８の端子電極７５，７６，７７，７８が配置されている。第５，第６、第７及び第８の端子電極７５，７６，７７，７８は、第３の側面７０ｅから第４の側面７０ｆに向かう方向に、第８の端子電極７８、第７の端子電極７７、第６の端子電極７６、第５の端子電極７５の順で位置している。第１及び第８の端子電極７１，７８と第２及び第７の端子電極７２，７７と第３及び第６の端子電極７３，７６と第４及び第５の端子電極７４，７５とはそれぞれ第１及び第２の側面７０ｃ，７０ｄの対向方向で互いに対向する。
コンデンサ素体７０は、図１６に示されるように、絶縁体層２０，２１，２２と、内部電極８１〜８８と有している。第１の内部電極８１及び第２の内部電極８２は、絶縁体層２１を間に挟んで対向するように配されており、第１のコンデンサ部Ｃ１を形成する（図１７参照）。第３の内部電極８３及び第４の内部電極８４は、絶縁体層２１を間に挟んで対向するように配されており、第２のコンデンサ部Ｃ２を形成する。第５の内部電極８５及び第６の内部電極８６は、絶縁体層２１を間に挟んで対向するように配されており、第３のコンデンサ部Ｃ３を形成する。第７の内部電極８７及び第８の内部電極８８は、絶縁体層２１を間に挟んで対向するように配されており、第４のコンデンサ部Ｃ４を形成する。
第１、第３、第６及び第８の内部電極８１，８３，８６，８８は、絶縁体層２１上に形成されている。第１、第３、第６及び第８の内部電極８１，８３，８６，８８は、互いに電気的に絶縁されている。第２、第４、第５及び第７の内部電極８２，８４，８５，８７は、絶縁体層２２上に形成されている。第２、第４、第５及び第７の内部電極８２，８４，８５，８７は、互いに電気的に絶縁されている。
第１の内部電極８１は、矩形状の主電極部８１ａと、主電極部８１ａから第１の側面７０ｃに臨むように延びる引出部８１ｂとを含んでいる。第２の内部電極８２は、矩形状の主電極部８２ａと、主電極部８２ａから第１の側面７０ｃに臨むように延びる引出部８２ｂとを含んでいる。主電極部８１ａ，８２ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部８１ｂは、第１の側面７０ｃまで引き出され、第１の端子電極７１に電気的且つ物理的に接続され、引出部８２ｂは、第１の側面７０ｃまで引き出され、第２の端子電極７２に電気的且つ物理的に接続される。
第３の内部電極８３は、矩形状の主電極部８３ａと、主電極部８３ａから第１の側面７０ｃに臨むように延びる引出部８３ｂとを含んでいる。第４の内部電極８４は、矩形状の主電極部８４ａと、主電極部８４ａから第１の側面７０ｃに臨むように延びる引出部８４ｂとを含んでいる。主電極部８３ａ，８４ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部８３ｂは、第１の側面７０ｃまで引き出され、第３の端子電極７３に電気的且つ物理的に接続され、引出部８４ｂは、第１の側面７０ｃまで引き出され、第４の端子電極７４に電気的且つ物理的に接続される。
第５の内部電極８５は、矩形状の主電極部８５ａと、主電極部８５ａから第２の側面７０ｄに臨むように延びる引出部８５ｂとを含んでいる。第６の内部電極８６は、矩形状の主電極部８６ａと、主電極部８６ａから第２の側面７０ｄに臨むように延びる引出部８６ｂとを含んでいる。主電極部８５ａ，８６ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部８５ｂは、第２の側面７０ｄまで引き出され、第５の端子電極７５に電気的且つ物理的に接続され、引出部８６ｂは、第２の側面７０ｄまで引き出され、第６の端子電極７６に電気的且つ物理的に接続される。
第７の内部電極８７は、矩形状の主電極部８７ａと、主電極部８７ａから第２の側面７０ｄに臨むように延びる引出部８７ｂとを含んでいる。第８の内部電極８８は、矩形状の主電極部８８ａと、主電極部８８ａから第２の側面７０ｄに臨むように延びる引出部８８ｂとを含んでいる。主電極部８７ａ，８８ａは、絶縁体層２１を介して積層方向に略全面にわたって互いに対向している。引出部８７ｂは、第２の側面７０ｄまで引き出され、第７の端子電極７７に電気的且つ物理的に接続され、引出部８８ｂは、第２の側面７０ｄまで引き出され、第８の端子電極７８に電気的且つ物理的に接続される。なお、このような構成を備えた積層コンデンサアレイ２は、図１７に示すような等価回路図で表される。
続いて、第１、第２、第３及び第４のコンデンサ部Ｃ１〜Ｃ４を備えた積層コンデンサアレイ２を、電源ライン４０，４１間を結ぶ第１の配線４２，４３と接地用の第２の配線４４とが形成された回路基板に実装するための第１、第２及び第３の接続方法について説明する（図１８等参照）。本実施形態では、第１実施形態と同様、以下に説明する第１〜第３の接続方法のうち何れか一の接続方法を用いて上述した積層コンデンサアレイ２を第１及び第２の配線４２〜４４に接続することで積層コンデンサアレイ２を回路基板に実装する。
まず、第１の接続方法について説明する。図１８に示されるように、第１の接続方法では、第１及び第２のコンデンサ部Ｃ１，Ｃ２の一端である第１及び第４の端子電極７１，７４が第１の配線４２に接続され、第１及び第２のコンデンサ部Ｃ１，Ｃ２の他端である第２及び第３の端子電極７２，７３が第２の配線４４に接続されるようになっている。第２及び第３の端子電極７２，７３は、第２の配線４４を介して、第３及び第４のコンデンサ部Ｃ３，Ｃ４の第６及び第７の端子電極７６，７７に接続される。また、第３及び第４のコンデンサ部Ｃ３，Ｃ４の一端である第５及び第８の端子電極７５，７８が第１の配線４３に接続され、第３及び第４のコンデンサ部Ｃ３，Ｃ４の他端である第６及び第７の端子電極１６，１７が第２の配線４４に接続されるようになっている。なお、第１及び第４の端子電極７１，７４は、第３及び第４のコンデンサ部Ｃ３，Ｃ４に接続されない側の端部となり、第５及び第８の端子電極７５，７８は、第１及び第２のコンデンサ部Ｃ１，Ｃ２と接続されない側の端部となる。
このような実装方法により、第１、第４、第５及び第８の端子電極７１，７４，７５，７８が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、第２、第３、第６及び第７の端子電極７２，７３，７６，７７が接地用の第２の配線４４に接続される。そして、第１実施形態と同様、図５の等価回路図に示されるように、第１及び第２のコンデンサ部Ｃ１，Ｃ２が並列となり且つ第３及び第４のコンデンサ部Ｃ３，Ｃ４が並列となると共に、第３及び第４のコンデンサ部Ｃ３，Ｃ４は、並列である第１及び第２のコンデンサ部Ｃ１，Ｃ２に対して直列となるように積層コンデンサアレイ２が配線４２〜４４に接続され、この積層コンデンサアレイ２が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ２では、図１８に示されるように、ディフェレンシャルモードにおいては、電流ＩＤ１が第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＤ２が第４の端子電極７４から第３の端子電極７３に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＤ２が第６の端子電極７６から第５の端子電極７５に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＤ１が第７の端子電極７７から第８の端子電極７８に向かうように第４のコンデンサ部Ｃ４を流れる。
一方、コモンモードにおいては、電流ＩＣ１が第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＣ２が第４の端子電極７４から第３の端子電極７３に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＣ２が第５の端子電極７５から第６の端子電極７６に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＣ１が第８の端子電極７８から第７の端子電極７７に向かうように第４のコンデンサ部Ｃ４を流れることとなる。これにより、第１〜第４のコンデンサ部Ｃ１〜Ｃ４がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。なお、第１の接続方法において、図１９に示されるように、第３及び第４の端子電極７３，７４と第５及び第６の端子電極７５，７６とを逆の配線４２〜４４にそれぞれ接続するようにしてもよい。この接続であっても、上記と同様、第１〜第４のコンデンサ部Ｃ１〜Ｃ４をディフェレンシャルモードノイズを除去するコンデンサとして機能させると共に、コモンモードノイズを除去するコンデンサとしても機能させることができる。
次に、第２の接続方法について説明する。図２０に示されるように、第２の接続方法では、第１のコンデンサ部Ｃ１の一端である第１の端子電極７１が第１の配線４２に接続され、第１のコンデンサ部Ｃ１の他端である第２の端子電極７２が第３の配線４５を介して第２のコンデンサ部Ｃ２の第３の端子電極７３に接続され、更に、第２のコンデンサ部Ｃ２の一端である第４の端子電極７４が第２の配線４４に接続されるようになっている。第４の端子電極７４は、第２の配線４４を介して、第３のコンデンサ部Ｃ３の第５の端子電極７５に接続される。また、第４のコンデンサ部Ｃ４の一端である第８の端子電極７８が第１の配線４３に接続され、第４のコンデンサ部Ｃ４の他端である第７の端子電極７７が第４の配線４６を介して第３のコンデンサ部の一端である第６の端子電極７６に接続され、更に、第３のコンデンサ部Ｃ３の他端である第５の端子電極７５が第２の配線４４に接続されるようになっている。なお、第１の端子電極７１は、第２のコンデンサ部Ｃ２に接続されない側の端部となり、第６の端子電極７６は、第２のコンデンサ部Ｃ２と接続されない側の端部となり且つ第４のコンデンサ部Ｃ４を介して第１の配線４３に接続される。
このような実装方法により、第１及び第８の端子電極７１，７８が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、第４及び第５の端子電極７４，７５が接地用の第２の配線４４に接続される。そして、図７の等価回路図に示されるように、第１〜第４のコンデンサ部Ｃ１〜Ｃ４が順に直列に接続されると共に、第２及び第３のコンデンサ部Ｃ２，Ｃ３との間が接地されるように積層コンデンサアレイ２が配線４２〜４４に接続され、この積層コンデンサアレイ２が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ２では、図２０に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＤが第３の端子電極７３から第４の端子電極７４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＤが第５の端子電極７５から第６の端子電極７６に向かうように第３のコンデンサ部Ｃ３を流れると共に、電流ＩＤが第７の端子電極７７から第８の端子電極７８に向かうように第４のコンデンサ部Ｃ４を流れる。
一方、コモンモードにおいては、電流ＩＣが第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れると共に電流ＩＣが第３の端子電極７３から第４の端子電極７４に向かうように第２のコンデンサ部Ｃ２を流れ、また、電流ＩＣが第８の端子電極７８から第７の端子電極７７に向かうように第４のコンデンサ部Ｃ４を流れると共に電流ＩＣが第６の端子電極７６から第５の端子電極７５に向かうように第３のコンデンサ部Ｃ３を流れることとなる。これにより、第１〜第４のコンデンサ部Ｃ１〜Ｃ４がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。
次に、第３の接続方法について説明する。第３の接続方法では、第１のコンデンサ部Ｃ１の一端である第１の端子電極７１が第１の配線４２に接続され、第１のコンデンサ部Ｃ１の他端である第２の端子電極７２が第２の配線４４に接続されるようになっている。第２の端子電極７２は、第２の配線４４を介して、第２のコンデンサ部Ｃ２の第３の端子電極７３に接続される。また、第２のコンデンサ部Ｃ２の一端である第４の端子電極７４が第１の配線４３に接続され、第２のコンデンサ部Ｃ２の他端である第３の端子電極７３が第２の配線４４に接続されるようになっている。なお、第１の端子電極７１は、第２のコンデンサ部Ｃ２に接続されない側の端部となり、第４の端子電極７４は、第１のコンデンサ部Ｃ１と接続されない側の端部となる。
このような実装方法により、第１及び第４の端子電極７１，７４が電源ライン４０，４１間を結ぶ第１の配線４２，４３に接続され、第２及び第３の端子電極７２，７３が接地用の第２の配線４４に接続される。そして、図９の等価回路図に示されるように、第１及び第２のコンデンサ部Ｃ１，Ｃ２が順に直列に接続されると共に、第１及び第２のコンデンサ部Ｃ１，Ｃ２との間が接地されるように積層コンデンサアレイ２が配線４２〜４４に接続され、この積層コンデンサアレイ２が更に装置Ｍと並列になるように実装される。
上述したように実装された積層コンデンサアレイ２では、図２１に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れ、また、電流ＩＤが第３の端子電極７３から第４の端子電極７４に向かうように第２のコンデンサ部Ｃ２を流れる。その一方、コモンモードにおいては、電流ＩＣが第１の端子電極７１から第２の端子電極７２に向かうように第１のコンデンサ部Ｃ１を流れ、また、電流ＩＣが第４の端子電極７４から第３の端子電極７３に向かうように第２のコンデンサ部Ｃ２を流れることとなる。これにより、第１及び第２のコンデンサ部Ｃ１，Ｃ２がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。
以上のように、本実施形態に係るコンデンサアレイの実装方法でも、第１実施形態と同様、第１〜第３の接続方法のうち何れか一の接続方法を用いることでディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができ、しかも、第１〜第３の接続方法のうちから一の接続方法を選択して用いるといったことができるため、実装しようとする回路基板の構成に応じて、様々な等価回路を構成することが可能となる。
なお、第２実施形態に係る積層コンデンサアレイ２に用いられる内部電極８１〜８８の変形例として、例えば、図２２（ａ）、（ｂ）に示される構成の内部電極８１〜８８であってもよい。図２２に示される変形例では、第２、第３、第５及び第８の内部電極８２，８３，８５，８８が絶縁体層２１上に形成され、第１、第４、第６及び第７の内部電極８１，８４，８６，８７が絶縁体層２２上に形成される構成となっている。その他の構成は、上述した構成と同様であり、以下の変形例でも同様である。
内部電極８１〜８８の更に別の変形例としては、例えば、図２３（ａ）、（ｂ）に示される構成の内部電極８１〜８８、９０〜９３であってもよい。図２３に示される変形例では、第１〜第８の内部電極８１〜８８が絶縁体層２１上に形成され、内部電極９０〜９３が絶縁体層２２上に形成される構成となっている。この変形例の場合、第１のコンデンサ部Ｃ１は、内部電極８１，９０，８２で形成される複数のコンデンサ部からなり、また、第２のコンデンサ部Ｃ２は、内部電極８３，９１，８４で形成される複数のコンデンサ部からなり、第３のコンデンサ部Ｃ３は、内部電極８５，９２，８６で形成される複数のコンデンサ部からなり、また、第４のコンデンサ部Ｃ４は、内部電極８７，９３，８８で形成される複数のコンデンサ部からなる。このように、静電容量が小さいコンデンサ部の集合体とすることで、第１実施形態の変形例と同様、共振周波数を、より高周波側に移行させることができ、また、耐圧をアップさせることもできる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記各実施形態では、内部電極の例を多数示したが、内部電極の配置はこれらに限定されるものではなく、他の配置であってもよい。また、上記実施形態では、４連の積層コンデンサアレイを例に説明したが、３つ以上のコンデンサ部を備えていれば、８連等の積層コンデンサアレイに適用してもよいし、また、積層コンデンサアレイ以外のコンデンサアレイに適用してもよい。
１，２…積層コンデンサアレイ、１０，７０…コンデンサ素体、１１，７１…第１の端子電極、１２，７２…第２の端子電極、１３，７３…第３の端子電極、１４，７４…第４の端子電極、１５，７５…第５の端子電極、１６，７６…第６の端子電極、１７，７７…第７の端子電極、１８，７８…第８の端子電極、４２，４３…第１の配線、４４…第２の配線、Ｃ１…第１のコンデンサ部、Ｃ２…第２のコンデンサ部、Ｃ３…第３のコンデンサ部、Ｃ４…第４のコンデンサ部。

Claims (8)

  1. 少なくとも第１、第２及び第３のコンデンサ部を備え、前記第１及び第２のコンデンサ部が並列となり且つ前記第３のコンデンサ部が前記並列となった前記第１及び第２のコンデンサ部に対して直列となるように接続する第１の接続方法、前記第１、第２及び第３のコンデンサ部が順に直列となるように接続する第２の接続方法、及び、前記第３のコンデンサ部を用いずに前記第１及び第２のコンデンサ部が直列となるように接続する第３の接続方法の何れによっても実装可能なコンデンサアレイを、前記第１、第２及び第３の接続方法のうち何れか一つの接続方法を用いて、電源ライン間を結ぶ第１の配線と接地用の第２の配線とが形成された回路基板に実装する実装方法であって、
    前記第１の接続方法では、前記第１及び第２のコンデンサ部の前記第３のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第１及び第２のコンデンサ部の前記第３のコンデンサ部と接続される側の他端が前記第２の配線に接続されると共に、前記第３のコンデンサ部の前記第１及び第２のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第３のコンデンサ部の前記第１及び第２のコンデンサ部と接続される側の他端が前記第２の配線に接続され、
    前記第２の接続方法では、前記第１のコンデンサ部の前記第２のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第２のコンデンサ部の前記第３のコンデンサ部と接続される側の一端が前記第２の配線に接続されると共に、前記第３のコンデンサ部の前記第２のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第３のコンデンサ部の前記第２のコンデンサ部と接続される側の他端が前記第２の配線に接続され、
    前記第３の接続方法では、前記第１のコンデンサ部の前記第２のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第１のコンデンサ部の前記第２のコンデンサ部と接続される側の他端が前記第２の配線に接続されると共に、前記第２のコンデンサ部の前記第１のコンデンサ部と接続されない側の一端が前記第１の配線に接続され且つ前記第２のコンデンサ部の前記第１のコンデンサ部と接続される側の他端が前記第２の配線に接続されることを特徴とする実装方法。
  2. 前記第１、第２及び第３のコンデンサ部が互いに接続されていない前記コンデンサアレイを、前記第１、第２及び第３の接続方法のうち何れか一つの接続方法を用いて前記回路基板に実装することを特徴とする請求項１に記載の実装方法。
  3. 前記コンデンサアレイは、第１、第２、第３、第４、第５及び第６の内部電極を有するコンデンサ素体と、前記コンデンサ素体の外表面に配置され且つ前記第１の内部電極に接続される第１の端子電極と、前記コンデンサ素体の外表面に配置され且つ前記第２の内部電極に接続される第２の端子電極と、前記コンデンサ素体の外表面に配置され且つ前記第３の内部電極に接続される第３の端子電極と、前記コンデンサ素体の外表面に配置され且つ前記第４の内部電極に接続される第４の端子電極と、前記コンデンサ素体の外表面に配置され且つ前記第５の内部電極に接続される第５の端子電極と、前記コンデンサ素体の外表面に配置され且つ前記第６の内部電極に接続される第６の端子電極とを備えた積層コンデンサアレイであって、
    前記コンデンサアレイでは、前記第１及び第２の内部電極が前記第１のコンデンサ部を形成し且つ前記第３及び第４の内部電極が前記第２のコンデンサ部を形成し且つ前記第５及び第６の内部電極が前記第３のコンデンサ部を形成することを特徴とする請求項１又は２に記載の実装方法。
  4. 前記第１の接続方法では、前記第１及び第２の端子電極の一方と前記第３及び第４の端子電極の一方とが前記第１の配線に接続され且つ前記第１及び第２の端子電極の他方と前記第３及び第４の端子電極の他方とが前記第２の配線に接続されると共に、前記第５及び第６の端子電極の一方が前記第１の配線に接続され且つ前記第５及び第６の端子電極の他方が前記第２の配線に接続されるように前記コンデンサアレイを前記第１及び第２の配線に接続して前記コンデンサアレイを前記回路基板に実装することを特徴とする請求項３に記載の実装方法。
  5. 前記第２の接続方法では、前記第１及び第２の端子電極の一方が前記第１の配線に接続され且つ前記第３及び第４の端子電極の一方が前記第２の配線に接続されると共に、前記第５及び第６の端子電極の一方が前記第１の配線に接続され且つ前記第５及び第６の端子電極の他方が前記第２の配線に接続されるように前記コンデンサアレイを前記第１及び第２の配線に接続して前記コンデンサアレイを前記回路基板に実装することを特徴とする請求項３に記載の実装方法。
  6. 前記第３の接続方法では、前記第１及び第２の端子電極の一方が前記第１の配線に接続され且つ前記第１及び第２の端子電極の他方が前記第２の配線に接続されると共に、前記第３及び第４の端子電極の一方が前記第１の配線に接続され且つ前記第３及び第４の端子電極の他方が前記第２の配線に接続されるように前記コンデンサアレイを前記第１及び第２の配線に接続して前記コンデンサアレイを前記回路基板に実装することを特徴とする請求項３に記載の実装方法。
  7. 前記第１、第２及び第３のコンデンサ部は、互いに間隔を有した状態で、前記積層コンデンサアレイの積層方向と直交する方向に併置されていることを特徴とする請求項１〜６の何れか一項に記載の実装方法。
  8. コモンモードノイズ又はディフェレンシャルモードノイズに対応して流れる電流の向きが、前記第１及び第２の端子電極の間、前記第３及び第４の端子電極の間、及び前記第５及び第６の端子電極の間の何れか二箇所で互いに逆向きとなるように、前記コンデンサアレイを前記回路基板に実装することを特徴とする請求項１〜７の何れか一項に記載の実装方法。
JP2009194666A 2009-08-25 2009-08-25 コンデンサアレイの実装方法 Active JP5029662B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009194666A JP5029662B2 (ja) 2009-08-25 2009-08-25 コンデンサアレイの実装方法
US12/826,006 US8250747B2 (en) 2009-08-25 2010-06-29 Method of mounting capacitor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009194666A JP5029662B2 (ja) 2009-08-25 2009-08-25 コンデンサアレイの実装方法

Publications (2)

Publication Number Publication Date
JP2011049251A JP2011049251A (ja) 2011-03-10
JP5029662B2 true JP5029662B2 (ja) 2012-09-19

Family

ID=43622701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009194666A Active JP5029662B2 (ja) 2009-08-25 2009-08-25 コンデンサアレイの実装方法

Country Status (2)

Country Link
US (1) US8250747B2 (ja)
JP (1) JP5029662B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029662B2 (ja) * 2009-08-25 2012-09-19 Ｔｄｋ株式会社 コンデンサアレイの実装方法
JP2015019083A (ja) * 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
KR101740825B1 (ko) * 2015-12-04 2017-05-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7000938B2 (ja) 2018-03-20 2022-01-19 Tdk株式会社 積層コンデンサ、電子部品装置及び積層コンデンサの実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252164A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックフィルタ
JP2000277380A (ja) 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP2000299249A (ja) * 1999-04-14 2000-10-24 Maruwa Kck:Kk 積層コンデンサおよびその製造方法
JP3853152B2 (ja) * 2000-11-24 2006-12-06 Ｔｄｋ株式会社 電子部品の実装構造
JP4769404B2 (ja) * 2002-03-05 2011-09-07 株式会社村田製作所 コンデンサアレイ
JP2004259991A (ja) 2003-02-26 2004-09-16 Kyocera Corp 積層セラミック部品
JP2007242801A (ja) * 2006-03-07 2007-09-20 Tdk Corp 積層コンデンサ及びその実装構造
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Ｔｄｋ株式会社 積層型貫通コンデンサアレイの実装構造
JP4539715B2 (ja) * 2007-12-20 2010-09-08 Ｔｄｋ株式会社 積層コンデンサアレイ
JP4983874B2 (ja) * 2009-08-05 2012-07-25 Ｔｄｋ株式会社 積層コンデンサアレイの実装構造
JP5029662B2 (ja) * 2009-08-25 2012-09-19 Ｔｄｋ株式会社 コンデンサアレイの実装方法

Also Published As

Publication number Publication date
US20110047794A1 (en) 2011-03-03
US8250747B2 (en) 2012-08-28
JP2011049251A (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
JP4983874B2 (ja) 積層コンデンサアレイの実装構造
JP4299258B2 (ja) 積層コンデンサ
KR101025999B1 (ko) 회로기판 장치 및 집적회로 장치
US7545624B2 (en) Multilayer chip capacitor
KR100870631B1 (ko) 노이즈 필터 및 노이즈 필터의 실장 구조
JP4462194B2 (ja) 積層型貫通コンデンサアレイ
JP5029662B2 (ja) コンデンサアレイの実装方法
US20080225463A1 (en) Layered capacitor and mounting structure
KR101309499B1 (ko) 관통형 적층 콘덴서
JP5870674B2 (ja) 積層コンデンサアレイ
JP2022174322A (ja) 積層セラミック電子部品及びその実装基板
US7646584B2 (en) Multilayer feedthrough capacitor
WO2015037374A1 (ja) インダクタおよび帯域除去フィルタ
KR101339693B1 (ko) 관통형 적층 콘덴서
KR101051620B1 (ko) 적층 콘덴서
JP5708245B2 (ja) 貫通型積層コンデンサ
JP4293561B2 (ja) 積層型貫通コンデンサアレイの実装構造
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
JP5741416B2 (ja) 電子部品の実装構造
JP4412386B2 (ja) 貫通型積層コンデンサ
JP2023111075A (ja) 電子部品
KR20180063781A (ko) 적층 세라믹 전자부품 및 그 실장 기판
JPH06310370A (ja) Ｌｃ複合部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3