CN101310348B - 叠层电容器 - Google Patents

Abstract

本发明的叠层电容器中，在实现低ESL化和高ESR化的同时，能够容易地在高频侧或低频侧设定谐振频率。在电容器本体(8)中，在叠层方向排列配置第一电容器部(11)和第二电容器部(12)。一面使第一电容器部(11)的谐振频率比第二电容器部(12)的谐振频率高，使得第一电容器部(11)有助于低ESL化，一面使第二电容器部(12)的每1层的ESR比第一电容器部(11)的每1层的ESR高，使第二电容器部(12)有助于高ESR化。并且，使第一电容器部(11)的总ESR比第二电容器部(12)的总ESR或低、或高。

Description

叠层电容器

技术领域

本发明涉及一种叠层电容器，特别地，涉及一种在高频电路中能够恰当适用的叠层电容器。

背景技术

在数GHz这样的高频区域中，作为在用于MPU(微处理器单元)等的电源电路中使用的去耦电容器(decoupling capacitor)，例如，已知有如在特开平11-144996号公报(专利文献1)中记载的那种结构的叠层电容器。根据此叠层电容器，由于一面使其成为多端子构造，一面使相邻的端子极性相反，因此，缩短从正极向负极的电流的流程，使电流的流程多样，并且使电流的方向向着彼此相反方向进行磁通量的抵消，由此，实现ESL(等效串联电感)的降低。

但是，根据上述专利文献1所述的叠层电容器，由于随着ESL的下降，ESR(等效串联电阻)也下降，所以，有在因外围电路的电感引起谐振现象时，容易导致电压下降、振铃(ringing)等衰减现象这样的问题。

另一方面，根据特开2001-284170号公报(专利文献2)中，提案有对于在电容器本体的内部中设置用于形成静电电容的内部电极的每一个而言，通过使引出到电容器本体的表面且电连接到外部端子电极的引出部的数量仅仅为1个，从而提高叠层电容器的ESR。

但是，根据专利文献2所述的结构，虽然能够提高ESR，但是伴随于此，ESL会变高，相比于专利文献1所述的，存在高频侧的特性劣化，频带变窄这样的问题。

此外，在专利文献1及2所述的结构中，为了使叠层电容器的谐振频率变化，就需要变更材料或内部电极设计，将静电电容同程度地维持不变，或在高频侧设定谐振频率，或在低频侧设定谐振频率是困难的。

专利文献1：JP特开平11-144996号公报

专利文献2：JP特开2001-284170号公报

发明内容

因此，本发明的目的在于，提供一种叠层电容器，在能够一面实现低ESL化、一面实现高ESR化的同时，容易使谐振频率在高频侧或低频侧变化。

本发明涉及的叠层电容器，包括电容器本体，其具有使用层叠了多个介质层构成的叠层结构。在本发明中，为了解决上述的技术课题，叠层电容器的特征在于结构如下。

即，叠层电容器所具备的电容器本体构成第一及第二电容器部。

第一电容器部含有至少1对第一及第二内部电极，它们隔着规定的介质层彼此面对，以便形成静电电容；第二电容器部含有至少1对第三及第四内部电极，它们隔着规定的介质层彼此面对，以便形成静电电容。

第一电容器部的谐振频率比第二电容器部的谐振频率高，此外，因第二电容器部中所含有的1组第三及第四内部电极以及其间的介质层而产生的每1层的等效串联电阻比因第一电容器部中所含有的1组第一及第二内部电极以及其间的介质层而产生的每1层的等效串联电阻高。

而且，特征在于，就因第一电容器部中所含有的所有第一及第二内部电极以及它们各个之间的介质层而产生的总等效串联电阻，和因第二电容器部中所含有的所有第三及第四内部电极以及它们各个之间的介质层而产生的总等效串联电阻之间的关系而言，在此发明的第一技术方案中，使前者比后者低，在第二技术方案中，使后者比前者低。

发明效果

根据本发明涉及的叠层电容器，由于第一电容器部的谐振频率比第二电容器部的谐振频率高，所以通过第一电容器部能够实现低ESL化。另一方面，由于第二电容器部的每1层的ESR比第一电容器部的每1层的ESR高，所以通过第二电容器部能够实现高ESR化。

根据这些事实，叠层电容器的特性成为复合了基于第一电容器部的低ESL特性和基于第二电容器部的高ESR特性的特性，其结果能够得到满足低ESL化及高ESR化两方面的叠层电容器。

此外，第一电容器部及第二电容器部中谐振频率不同，并且就因第一电容器部产生的总SER，和因第二电容器部产生的总ESR之间的关系而言，在本发明的第一技术方案中，由于前者比后者低，所以维持同程度的静电电容不变，能够得到在高频侧使谐振频率变化的特性，在第二技术方案中，由于后者比前者低，所以维持同程度的静电电容不变，能够得到在低频侧使谐振频率变化的特性。

附图说明

图1是表示本发明的一实施方式的叠层电容器1的外观立体图。

图2是表示图1所示的叠层电容器1的内部结构的正面图，取沿图3及图4的线II-II的截面表示。

图3是表示图2所示的第一电容器部11的内部结构的平面图，(a)表示第一内部电极13通过的截面，(b)表示第二内部电极14通过的截面。

图4是表示图2所示的第二电容器部12的内部结构的平面图，(a)表示第三内部电极15通过的截面，(b)表示第四内部电极16通过的截面。

图5是图解根据本发明变化的叠层电容器的谐振频率的频率-阻抗特性图。

图6是表示关于本发明相关的叠层电容器中所具备的电容器本体8中的第一电容器部11和第二电容器部12的叠层配置状态的一些例子的图。

图7是表示关于在为确认本发明的效果而实施的实验例中制作的试验样品1的频率-阻抗特性图。

图8是表示关于在上述实验例中制作的试验样品2的频率-阻抗特性图。

图9是表示关于在上述实验例中制作的试验样品3的频率-阻抗特性图。

图10是表示关于在上述实验例中制作的试验样品4的频率-阻抗特性图。

图11是表示关于在上述实验例中制作的试验样品5的频率-阻抗特性图。

图12是表示关于在上述实验例中制作的试验样品6的频率-阻抗特性图。

图13是表示关于在上述实验例中制作的试验样品7的频率-阻抗特性图。

图14是表示关于在上述实验例中制作的试验样品8的频率-阻抗特性图。

图15是表示关于在上述实验例中制作的试验样品9的频率-阻抗特性图。

符号说明

1叠层电容器      2、3主表面

4～7侧面         8电容器本体

9介质层          11第一电容器部

12第二电容器部   13第一内部电极

14第二内部电极   15第三内部电极

16第四内部电极

优选实施方式

图1至图4示出本发明一实施方式的叠层电容器1。在此，图1是表示叠层电容器1的外观的立体图，图2是表示叠层电容器1的内部结构的正面图。再有，在图2中，取沿后述的图3及图4的线II-II的截面表示叠层电容器1。

叠层电容器1包括具有相对置的2个主表面2及3以及连结这些主表面2及3间的4个侧面4、5、6及7的长方体状的电容器本体8。电容器本体8具有由向主表面2及3的方向延伸的、例如由介质陶瓷制成的层叠的多个介质层9构成的叠层结构。

如图2所示，电容器本体8构成第一及第二电容器部11及12。在此实施方式中，在叠层方向上排列配置第一电容器部11及第二电容器部12，并且，第二电容器部12在叠层方向上被2个第一电容器部11夹持地配置着。其结果，第一电容器部11位于电容器本体8中的叠层方向的两端。

第一电容器部11包括：至少1对第一及第二内部电极13及14，它们隔着规定的介质层9彼此面对，以便形成静电电容。另一方面，第二电容器部12包括：至少1对第三及第四内部电极15及16，它们隔着规定的介质层9彼此面对，以便形成静电电容。

在本实施方式中，为了获得更大的静电电容，设第一及第二的内部电极对13及14的数量以及第三及第四内部电极对15及16的数量为多个。

图3是表示第一电容器部11的内部结构的平面图，(a)表示第一内部电极13通过的截面，(b)表示第二内部电极14通过的截面。

如图3(a)所示，在第一内部电极13上形成引出到电容器本体8的外表面即侧面4～7的多个、例如7个第一引出部17。此外，如图3(b)所示，在第二内部电极14上形成引出到电容器本体8的外表面即侧面4～7的多个、例如7个第二引出部18。

在电容器本体8的侧面4～7的每个上，形成分别电连接到第一引出部17的多个、例如7个第一外部端子电极19，以及分别电连接到第二引出部18的多个、例如7个第二外部端子电极20。如图1及图2所示，从侧面4～7延伸到主表面2及3的每个的一部分上形成第一及第二外部端子电极19及20。

在分别引出第一引出部17的侧面4～7上的各位置与分别引出第二引出部18的各位置不同，因此，在设置第一外部端子电极19的侧面4～7上的各位置与第二外部端子电极20的各位置不同。而且，在侧面4～7上交替配置第一外部端子电极19和第二外部端子电极20。

图4是表示第二电容器部12的内部结构的平面图，(a)表示第三内部电极15通过的截面，(b)表示第四内部电极16通过的截面。

如图4(a)所示，在第三内部电极15上形成引出到电容器本体8的外表面即侧面5及7的至少1个、例如2个第三引出部21。此外，如图4(b)所示，在第四内部电极16上形成引出到电容器本体8的外表面即侧面5及7的至少1个、例如2个第四引出部22。

在本实施方式中，第三引出部21电连接到上述的第一外部端子电极19，第四引出部22电连接到上述的第二外部端子电极20。即，一些第一外部端子电极19与应电连接到第三引出部21的第三外部端子电极是通用的，一些第二外部端子电极20与应电连接到第四引出部22的第四外部端子电极是通用的。

如上所述，在第三及第四引出部21及22分别电连接到与第一及第二引出部17及18通用的第一及第二外部端子电极19及20时，在叠层电容器1本身中，能够成为并列地连接第一电容器部11和第二电容器部12的状态。

再有，也可以不同于第一及第二外部端子电极另外设置应分别连接到第三及第四引出部21及22的第三及第四外部端子电极。

在以上说明的实施方式中，与每一个第三及第四内部电极15及16有关的第三及第四引出部21及22各自的数量，比与每一个的第一及第二内部电极13及14有关的第一及第二引出部17及18各自的数量少。即，前者是2个，后者是7个。由此，如果内部电极13～16的材料等其它的条件相同的话，就能够使第一电容器部11的ESL比第二电容器部12的ESL低，其结果能够使第一电容器部11的谐振频率比第二电容器部12的谐振频率高。

另一方面，如上所述，由于第三及第四引出部21及22各自的数量比第一及第二引出部17及18各自的数量少，所以如果内部电极13～16或引出部17、18、21及22对ESR的影响不因第一电容器部11和第二电容器12而改变的话，就能够使因第二电容器部12中所包含的1组第三及第四内部电极15及16以及其间的介质层9而产生的每1层的ESR比因第一电容器部11中所包含的1组第一及第二组内部电极13及14以及其间的介质层9而产生的每1层的ESR高。

基于以上这样的事实，叠层电容器1的特性成为，有效地运用基于第一电容器部11的低ESL特性，同时反映了第一电容器部11的ESR特性和第二电容器部12的ESR特性的高ESR特性。因此，根据叠层电容器1，能够实现低ESL化及高ESR化两方面。

此外，在叠层电容器1中，如前所述，第一电容器部11的谐振频率比第二电容器部12的谐振频率高，并且因第一电容器部11中所含有的所有第一及第二内部电极13及14以及它们各个之间的介质层9而产生的总ESR与因第二电容器部12中所含有的所有第三及第四内部电极15及16以及它们各个之间的上述介质层9而产生的总ESR不同。

为此，作为此叠层电容器1整体的特性，合成了第一及第二电容器部11及12两者的特性，在总ESR更低侧的电容器部的谐振点附近，特别地能够得到降低阻抗这样的特性。更具体地，在图5中，在第一电容器部11的总ESR小的情况下，得到用实线A表示的特性，在第二电容器部12的总ESR小的情况下得到用虚线B表示的特性。再有，在图5中，虽然省略分别表示频率及阻抗的各轴的刻度及数值，但图5可以理解为表示频率-阻抗特性的一般趋势。

以上联系图示的实施方式说明本发明，但在本发明的范围内可以有其它的各种的变形例。

例如，对于在内部电极上形成的引出部的位置和数量或外部端子电极的位置和数量而言，能够进行各种变更。

此外，在图示的实施方式中，虽然仅为了构成第一电容器部11设置第一及第二内部电极13及14，并且，仅为了构成第二电容器部12设置第三及第四内部电极15及16，但也可以设置位于第一电容器部和第二电容器部之间的边界部的内部电极作为用于第一及第二电容器部双方的内部电极，即作为兼作第一或第二内部电极和第三或第四内部电极的内部电极。

此外，由于第一电容器部11的谐振频率比第二电容器部12的谐振频率高，所以在上述的实施方式中，使第一及第二引出部17及18的数量(或对的数量)比第三及第四引出部21及22的数量(或对的数量)多，但也可以代替此方法，或除这样的方法外，采用根据内部电极13～16的材料、图形及/或叠层数的变更的方法。

此外，在上述的实施方式中，由于第二电容器部12中的每1层的ESR比第一电容器部11中的每1层的ESR高，所以第三及第四引出部21及22的数量比第一及第二引出部17及18的数量少，但也可以代替这样的方法，或除此种方法外，采用使第三及/或第四内部电极15及/或16的材料的比电阻更高、或使第三及/或第四内部电极15及/或16的厚度更薄、或使第三及/或第四引出部21及/或22的宽度或厚度变小的方法。

此外，对于电容器本体中的第一及第二电容器部的配置而言，如以下的一些例子所示，能够进行各种变更。

图6是图解地表示在电容器本体中可采用的第一电容器部和第二电容器部的叠层配置状态的一些例子的图。在图6中，对于相当于图2所示的要素的要素赋予相同的参照符号，省略重复的说明。

再有，在图6中，赋予参照符号“41”的部分表示没有形成任何内部电极的外层部。此外，在图6中，设由布线基板等赋予的安装面位于(a)～(d)的各图的下侧。

在图6(a)～(d)所示的各例中，共通地，在电容器本体8中，在叠层方向排列配置第一电容器部11和第二电容器部12。

在图6(a)所示的例子中，在叠层方向夹持1个第二电容器部12地配置2个第一电容器部11。再有，此叠层配置状态与图2所示的实施方式的情形相同。

在图6(b)所示的例子中，在叠层方向上夹持1个第一电容器部11地配置2个第二电容器部12。

在图6(c)所示的例子中，第一电容器部11位于安装面侧，在其之上配置第二电容器部12。

在图6(d)所示的例子中，第二电容器部12位于安装面侧，在其之上配置第一电容器部11。

接着，为了确认本发明的效果说明实施的实验例。

在此实验例中，如所周知的，制备多个陶瓷生片，在特定的陶瓷生片上，通过导电膏的印刷形成具有引出部的内部电极，层叠含有形成了内部电极的陶瓷生片的多个的陶瓷生片，焙烧所得到的叠层体得到电容器本体，在此电容器本体的外表面上通过导电膏的烧结形成外部端子电极，经过这样的各工序，制作表1所示的各试验样品的叠层电容器。

对于各试验样品相关的叠层电容器而言，电容器本体的尺寸为2.0mm×1.25mm×0.5mm，内部电极的总叠层数为64，静电电容的设计值为0.68μF，与图1等所示的实施方式的情形相同，外部端子电极的数量为14，与第一电容器部中的各1个的第一及第二内部电极有关的第一及第二引出部各自的数量为7，与第二电容器部中的各1个的第三及第四内部电极有关的第三及第四引出部各自的数量为2。此外，设内部电极的厚度为1μm，引出部的厚度为1μm，引出部的宽度为100μm。

[表1]

在表1中，在“第一电容器部”及“第二电容器部”的各栏中，示出了“叠层数”、“谐振频率”、“每1层ESR”、“全体总ESR”。

在此，“全体总ESR”，对于第一电容器部而言是通过在那里含有的所有的第一及第二内部电极以及它们各个之间的介质层产生的总ESR，对于第二电容器部而言是因在那里含有的所有的第三及第四内部电极以及它们各个之间的介质层而产生的总ESR。

“每1层ESR”是如下求出的。当电极每1层的电阻为R、叠层数为N时，电容器的ESR能够用下式表示。

电容器的ESR＝(4N-2)/N²

例如，在第一电容器部中，将第一电容器部全体的ESR作为电容器的ESR进行逆运算，计算出电极每1层的电阻R，将此R的值代入上述算式，并且将N＝2(将2片内部电极对置形成电容器1层。)代入上述算式，由此计算出“每1层ESR”。

此外，“叠层电容器的谐振频率”表示作为含有第一及第二电容器部的叠层电容器整体的谐振频率。

“叠层电容器的静电电容”表示静电电容的实测值。

再有，在表1中，试验样品1及9是比较例。在此，试验样品1仅具备引出部的数量为7的第一电容器部，对应于上述的专利文献1所述的结构。另一方面，试验样品9仅具备引出部的数量为2的第二电容器部，对应于上述的专利文献2所述的结构。

关于试验样品2～8，满足所谓“第一电容器部”的“谐振频率”比“第二电容器部”的“谐振频率”高的条件，和所谓“第二电容器部”的“每1层ESR”比“第一电容器部”的“每1层ESR”高的条件。

此外，如果参照“叠层电容器的静电电容”一栏可知，在试验样品2～8和试验样品1及9之间，静电电容相等或近似。

这种状况下，在试验样品2～5中，“第一电容器部”的“全体总ESR”比“第二电容器部”的“全体总ESR”低，其结果，“叠层电容器的谐振频率”成为和“全体总ESR”低的一侧的电容器部、即“第一电容器部”的“谐振频率”比较近似的值，与仅包括“第一电容器部”的试验样品1相比，能够使“叠层电容器的谐振频率”向高频侧变化。

另一方面，在试验样品6～8中，“第二电容器部”的“全体总ESR”比“第一电容器部”的“全体总ESR”低。其结果，“叠层电容器的谐振频率”成为和“全体总ESR”低的一侧的电容器部、即“第二电容器部”的“谐振频率”比较近似的值，与仅包括“第一电容器部”的试验样品1相比，能够使“叠层电容器的谐振频率”向低频侧变化，与仅包括“第二电容器部”的试验样品9的“叠层电容器的谐振频率”接近。

在图7～图15中，分别示出了关于试验样品1～9的每一个的频率-阻抗特性。再有，在图7～图15中所示的曲线中，横轴的频率及纵轴的阻抗，都用对数刻度表示。此外，由在图7～图15的每一个中示出的各刻度表示的数值在图7～图15之间是彼此相同的。

首先，比较图7和图8～图11，观察阻抗的极小点时，与图7所示的试验样品1相比，可知按图8所示的试验样品2、图9所示的试验样品3、图10所示的试验样品4、图11所示的试验样品5的顺序向高频侧偏移。

另一方面，如果比较图12～图14和图15的话可知，按图12所示的试验样品6、图13所示的试验样品7、图14所示的试验样品8的顺序，阻抗的极小点，仅稍稍地向更低频侧偏移，与图15所示的试验样品9更接近。

Claims (2)

1.一种叠层电容器，包括电容器本体，其具有使用层叠了多个介质层构成的叠层结构，

上述电容器本体构成第一及第二电容器部，

上述第一电容器部含有至少1对第一及第二内部电极，它们隔着规定的上述介质层彼此面对，以便形成静电电容，

上述第二电容器部含有至少1对第三及第四内部电极，它们隔着规定的上述介质层彼此面对，以便形成静电电容，

上述第一电容器部的谐振频率比上述第二电容器部的谐振频率高，

因上述第二电容器部中所含有的1组上述第三及第四内部电极以及其间的上述介质层而产生的每1层的等效串联电阻，比因上述第一电容器部中所含有的1组上述第一及第二内部电极以及其间的上述介质层而产生的每1层的等效串联电阻高，并且，

因上述第一电容器部中所含有的所有上述第一及第二内部电极以及它们各个之间的上述介质层而产生的总等效串联电阻，比因上述第二电容器部中所含有的所有上述第三及第四内部电极以及它们各个之间的上述介质层而产生的总等效串联电阻低；

所述叠层电容器还包括第一外部端子电极、第二外部端子电极、第三外部端子电极以及第四外部端子电极，所述第一外部端子电极到第四端子电极的每一个设置在所述电容器本体的外表面上，

所述第一内部电极包括多个第一引出部，所述第一引出部引出到所述电容器本体的外表面上且电连接到所述第一外部端子电极，

所述第二内部电极包括多个第二引出部，所述第二引出部引出到所述电容器本体的外表面上且电连接到所述第二外部端子电极，

所述第三内部电极包括第三引出部，所述第三引出部引出到所述电容器本体的外表面上且电连接到所述第三外部端子电极，

所述第四内部电极包括第四引出部，所述第四引出部引出到所述电容器本体的外表面上且电连接到所述第四外部端子电极；

所述第三引出部的数量以及所述第四引出部的数量中的每一个均少于所述第一引出部的数量且少于所述第二引出部的数量。

2.一种叠层电容器，包括电容器本体，其具有使用层叠了多个介质层构成的叠层结构，

上述电容器本体构成第一及第二电容器部，

上述第一电容器部含有至少1对第一及第二内部电极，它们隔着规定的上述介质层彼此面对，以便形成静电电容，

上述第二电容器部含有至少1对第三及第四内部电极，它们隔着规定的上述介质层彼此面对，以便形成静电电容，

上述第一电容器部的谐振频率比上述第二电容器部的谐振频率高，

因上述第二电容器部中所含有的1组上述第三及第四内部电极以及其间的上述介质层而产生的每1层的等效串联电阻，比因上述第一电容器部中所含有的1组上述第一及第二内部电极以及其间的上述介质层而产生的每1层的等效串联电阻高，并且，

因上述第二电容器部中所含有的所有的上述第三及第四内部电极以及它们各个之间的上述介质层而产生的总等效串联电阻，比因上述第一电容器部中所含有的所有的上述第一及第二内部电极以及它们各个之间的上述介质层而产生的总等效串联电阻低；

所述叠层电容器还包括第一外部端子电极、第二外部端子电极、第三外部端子电极以及第四外部端子电极，所述第一外部端子电极到第四端子电极的每一个设置在所述电容器本体的外表面上，

所述第一内部电极包括多个第一引出部，所述第一引出部引出到所述电容器本体的外表面上且电连接到所述第一外部端子电极，

所述第二内部电极包括多个第二引出部，所述第二引出部引出到所述电容器本体的外表面上且电连接到所述第二外部端子电极，

所述第三内部电极包括第三引出部，所述第三引出部引出到所述电容器本体的外表面上且电连接到所述第三外部端子电极，

所述第四内部电极包括第四引出部，所述第四引出部引出到所述电容器本体的外表面上且电连接到所述第四外部端子电极；

所述第三引出部的数量以及所述第四引出部的数量中的每一个均少于所述第一引出部的数量且少于所述第二引出部的数量。

Images