KR20080064980A - 적층 커패시터 - Google Patents

적층 커패시터 Download PDF

Info

Publication number
KR20080064980A
KR20080064980A KR1020087011797A KR20087011797A KR20080064980A KR 20080064980 A KR20080064980 A KR 20080064980A KR 1020087011797 A KR1020087011797 A KR 1020087011797A KR 20087011797 A KR20087011797 A KR 20087011797A KR 20080064980 A KR20080064980 A KR 20080064980A
Authority
KR
South Korea
Prior art keywords
capacitor
capacitor portion
internal electrodes
esr
dielectric layer
Prior art date
Application number
KR1020087011797A
Other languages
English (en)
Other versions
KR100976711B1 (ko
Inventor
히로카즈 타카시마
히로시 우에오카
요시카즈 타카기
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080064980A publication Critical patent/KR20080064980A/ko
Application granted granted Critical
Publication of KR100976711B1 publication Critical patent/KR100976711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

적층 커패시터에 있어서, 저ESL화 및 고ESR화를 도모하면서 공진 주파수를 고주파측 또는 저주파측으로 용이하게 설정할 수 있도록 한다.
커패시터 본체(8)에 있어서, 제1의 커패시터부(11)와 제2의 커패시터부(12)를 적층방향으로 나열되도록 배치한다. 제1의 커패시터부(11)의 공진 주파수를 제2의 커패시터부(12)의 공진 주파수보다 높게 하고, 제1의 커패시터부(11)가 저ESL화에 기여하도록 하면서, 제2의 커패시터부(12)의 한 층당 ESR을 제l의 커패시터부(ll)의 l층당 ESR보다 높아지도록 하여, 제2의 커패시터부(12)가 고ESR화에 기여하도록 한다. 또한, 제l의 커패시터부(ll)의 합성 ESR을 제2의 커패시터부(12)의 합성 ESR보다 낮게 하거나 높게 한다.
유전체층, 커패시터, 내부전극, 공진 주파수

Description

적층 커패시터{MULTILAYER CAPACITOR}
본 발명은 적층 커패시터에 관한 것으로 특히, 고주파 회로에 있어서 유리하게 적용되는 적층 커패시터에 관한 것이다.
수㎓와 같은 고주파 영역에 있어서, MPU(마이크로 프로세싱 유닛) 등을 위한 전원 회로에 이용되는 디커플링 커패시터로서, 예를 들면 일본국 공개특허 평11-144996호 공보(특허문헌 1)에 기재된 바와 같은 구조의 적층 커패시터가 알려져 있다. 이 적층 커패시터에 의하면, 다단자 구조로 하면서 서로 이웃하는 단자를 역극성으로 함으로써, 양극으로부터 음극에의 전류 흐름을 짧게 하고 전류 흐름을 다양하게 하며, 또한 전류 방향을 서로 역방향을 향하도록 하여 자속의 상쇄를 행하고, 그것에 의해 ESL(등가 직렬 인덕턴스)의 저감이 도모되어 있다.
그러나 상기 특허문헌 1에 기재된 적층 커패시터에 의하면, ESL의 저하에 수반하여 ESR(등가 직렬 저항)도 저하하기 때문에, 주변 회로의 인덕턴스에 의해 공진 현상을 일으켰을 때 전압 강하, 울림(ringing) 등의 감쇠 현상을 초래하기 쉬워지는 문제를 가지고 있다.
한편, 일본국 공개특허 2001-284170호 공보(특허문헌 2)에서는, 커패시터 본체의 내부에 정전용량을 형성하기 위해 마련되는 내부전극의 각각에 대하여, 커패 시터 본체의 표면에까지 인출되면서 외부단자 전극에 전기적으로 접속되는 인출부의 수를 단 한 개로 함으로써 적층 커패시터의 ESR을 높이는 것이 제안되어 있다.
그러나 특허문헌 2에 기재된 구조에 의하면, ESR을 높일 수 있지만 그에 수반하여 ESL이 높아져, 특허문헌 1에 기재된 것에 비해, 고주파측의 특성이 열화하고 대역이 좁아진다는 문제가 있다.
또한 특허문헌 1 및 2에 기재된 구조에서는, 적층 커패시터의 공진 주파수를 변화시키기 위해서 재료나 내부전극 설계를 변경할 필요가 있어, 정전용량을 같은 정도로 유지한 채 공진 주파수를 고주파측으로 설정하거나, 저주파측으로 설정하는 것이 곤란하다.
[특허문헌 1] 일본국 공개특허 평11-144996호 공보
[특허문헌 2] 일본국 공개특허 2001-284170호 공보
그리하여 이 발명의 목적은 저ESL화를 도모하면서 고ESR화를 도모할 수 있음과 동시에, 공진 주파수를 고주파측으로 혹은 저주파측으로 변화시키는 것이 용이한 적층 커패시터를 제공하고자 하는 것이다.
본 발명에 따른 적층 커패시터는 적층된 복수의 유전체층으로 구성되는 적층 구조를 가지는 커패시터 본체를 구비하고 있다. 이 발명에서는, 상술한 기술적 과제를 해결하기 위해 적층 커패시터가 다음과 같이 구성되는 것을 특징으로 하고 있다.
즉, 적층 커패시터에 구비하는 커패시터 본체는 제1 및 제2의 커패시터부를 구성하고 있다.
제1의 커패시터부는 정전용량을 형성하도록 소정의 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제1 및 제2의 내부전극을 포함하고, 제2의 커패시터부는 정전용량을 형성하도록 소정의 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제3 및 제4의 내부전극을 포함한다.
제1의 커패시터부의 공진 주파수는 제2의 커패시터부의 공진 주파수보다 높게 되고, 또한 제2의 커패시터부에 포함되는 한 쌍의 제3 및 제4의 내부전극과 그 사이의 유전체층에 의해 부여되는 한 층당 등가 직렬 저항은 제1의 커패시터부에 포함되는 한 쌍의 제1 및 제2의 내부전극과 그 사이의 유전체층에 의해 부여되는 한 층당 등가 직렬 저항보다 높게 된다.
그리고, 제1의 커패시터부에 포함되는 모든 제1 및 제2의 내부전극과 그 각 사이의 유전체층에 의해 부여되는 합성 등가 직렬 저항과, 제2의 커패시터부에 포함되는 모든 제3 및 제4의 내부전극과 그 각 사이의 유전체층에 의해 부여되는 합성 등가 직렬 저항의 관계에 대하여 이 발명의 제1의 국면에서는 전자가 후자보다 낮게 되고, 제2의 국면에서는 후자가 전자보다 낮게 되는 것을 특징으로 하고 있다.
<발명의 효과>
본 발명에 따른 적층 커패시터에 의하면, 제1의 커패시터부의 공진 주파수를 제2의 커패시터부의 공진 주파수보다 높게 하고 있으므로 제1의 커패시터부에 의해 저ESL화를 도모할 수 있다. 한편, 제2의 커패시터부의 한 층당 ESR을 제1의 커패시터부의 한 층당 ESR보다도 높게 하고 있으므로, 제2의 커패시터부에 의해 고ESR화를 도모할 수 있다.
이것으로부터, 적층 커패시터의 특성은 제1의 커패시터부에 의한 저ESL 특성과 제2의 커패시터부에 의한 고ESR 특성을 복합한 특성이 되고, 그 결과 저ESL화 및 고ESR화의 쌍방을 만족시키는 적층 커패시터를 얻을 수 있다.
또한, 제1의 커패시터부와 제2의 커패시터부가 공진 주파수가 다르고, 또한 제1의 커패시터부에 의해 부여되는 합성 ESR과, 제2의 커패시터부에 의해 부여되는 합성 ESR의 관계에 대하여, 이 발명의 제1의 국면에서는, 전자가 후자보다 낮게 되므로 같은 정도의 정전용량을 유지한 채 공진 주파수를 고주파측으로 변화시킨 특성을 얻을 수 있고, 제2의 국면에서는, 후자가 전자보다 낮게 되므로 같은 정도의 정전용량을 유지한 채 공진 주파수를 저주파측으로 변화시킨 특성을 얻을 수 있다.
도 1은 본 발명의 한 실시형태에 의한 적층 커패시터(1)의 외관을 나타내는 사시도이다.
도 2는 도 1에 나타낸 적층 커패시터(1)의 내부 구조를 나타내는 정면도로서, 도 3 및 도 4의 선 Ⅱ-Ⅱ를 따르는 단면으로 나타내고 있다.
도 3은 도 2에 나타낸 제1의 커패시터부(11)의 내부 구조를 나타내는 평면도로서, 도 3a는 제1의 내부전극(13)이 통과하는 단면을 나타내고, 도 3b는 제2의 내부전극(14)이 통과하는 단면을 나타내고 있다.
도 4는 도 2에 나타낸 제2의 커패시터부(12)의 내부 구조를 나타내는 평면도 로서, 도 4a는 제3의 내부전극(15)이 통과하는 단면을 나타내고, 도 4b는 제4의 내부전극(16)이 통과하는 단면을 나타내고 있다.
도 5는 본 발명에 따라 변화되는 적층 커패시터의 공진 주파수를 도해하는 주파수-임피던스 특성도이다.
도 6은 본 발명에 따른 적층 커패시터에 구비하는 커패시터 본체(8)에 있어서의 제1의 커패시터부(11)와 제2의 커패시터부(12)의 적층 배치 상태에 대한 몇 가지 예를 나타내는 도면이다.
도 7은 본 발명에 의한 효과를 확인하기 위해 실시한 실험예에 있어서 제작한 시료 1에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 8은 상기 실험예에 있어서 제작한 시료 2에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 9는 상기 실험예에 있어서 제작한 시료 3에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 10은 상기 실험예에 있어서 제작한 시료 4에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 11은 상기 실험예에 있어서 제작한 시료 5에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 12는 상기 실험예에 있어서 제작한 시료 6에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 13은 상기 실험예에 있어서 제작한 시료 7에 대한 주파수-임피던스 특성 을 나타내는 도면이다.
도 14는 상기 실험예에 있어서 제작한 시료 8에 대한 주파수-임피던스 특성을 나타내는 도면이다.
도 15는 상기 실험예에 있어서 제작한 시료 9에 대한 주파수-임피던스 특성을 나타내는 도면이다.
<부호의 설명>
1 : 적층 커패시터 2,3 : 주면
4~7 : 측면 8 : 커패시터 본체
9 : 유전체층 11 : 제1의 커패시터부
12 : 제2의 커패시터부 13 : 제1의 내부전극
14 : 제2의 내부전극 15 : 제3의 내부전극
16 : 제4의 내부전극
도 1 내지 도 4는 이 발명의 한 실시형태에 의한 적층 커패시터(1)를 나타내고 있다. 여기서 도 1은 적층 커패시터(1)의 외관을 나타내는 사시도이며, 도 2는 적층 커패시터(1)의 내부 구조를 나타내는 정면도이다. 또한 도 2에 있어서, 적층 커패시터(1)는 후술하는 도 3 및 도 4의 선 Ⅱ-Ⅱ를 따르는 단면으로 나타나 있다.
적층 커패시터(1)는 서로 마주보는 2개의 주면(主面)(2 및 3)과 이들 주면(2 및 3)간을 연결하는 4개의 측면(4,5,6 및 7)을 가지는 직방체상의 커패시터 본체(8)를 구비하고 있다. 커패시터 본체(8)는 주면(2 및 3)의 방향으로 연장되는, 예를 들면 유전체 세라믹으로 이루어지는 적층된 복수의 유전체층(9)으로 구성되는 적층 구조를 가지고 있다.
커패시터 본체(8)는 도 2에 나타내는 바와 같이, 제1 및 제2의 커패시터부(11 및 12)를 구성하고 있다. 이 실시형태에서는, 제1의 커패시터부(11)와 제2의 커패시터부(12)는 적층방향으로 나열되도록 배치되고, 또한 제2의 커패시터부(12)가 2개의 제1의 커패시터부(11)에 의해 적층방향으로 끼워지도록 배치되어 있다. 그 결과, 제1의 커패시터부(11)는 커패시터 본체(8)에 있어서의 적층방향에서의 양끝에 위치된다.
제1의 커패시터부(11)는 정전용량을 형성하도록 소정의 유전체층(9)을 통하여 서로 마주보는 적어도 한 쌍의 제1 및 제2의 내부전극(13 및 14)을 구비하고 있다. 한편, 제2의 커패시터부(12)는 정전용량을 형성하도록 소정의 유전체층(9)을 통하여 서로 마주보는 적어도 한 쌍의 제3 및 제4의 내부전극(15 및 16)을 구비하고 있다.
본 실시형태에서는, 보다 큰 정전용량을 얻기 위해 제1 및 제2의 내부전극(13 및 14)의 쌍의 수와 제3 및 제4의 내부전극(15 및 16)의 쌍의 수는 복수가 된다.
도 3은 제1의 커패시터부(11)의 내부 구조를 나타내는 평면도로서, 도 3a는 제1의 내부전극(13)이 통과하는 단면을 나타내고, 도 3b는 제2의 내부전극(14)이 통과하는 단면을 나타내고 있다.
도 3a에 나타내는 바와 같이, 제1의 내부전극(13)에는 커패시터 본체(8)의 외표면, 즉 측면(4~7)에까지 인출되는 복수, 예를 들면 7개의 제1의 인출부(17)가 형성되어 있다. 또한, 도 3b에 나타내는 바와 같이, 제2의 내부전극(14)에는 커패시터 본체(8)의 외표면, 즉 측면(4~7)에까지 인출되는 복수, 예를 들면 7개의 제2의 인출부(18)가 형성되어 있다.
커패시터 본체(8)의 측면(4~7)의 각각 위에는, 제1의 인출부(17)에 각각 전기적으로 접속되는 복수, 예를 들면 7개의 제1의 외부단자 전극(19)과 제2의 인출부(18)에 각각 전기적으로 접속되는 복수, 예를 들면 7개의 제2의 외부단자 전극(20)이 형성되어 있다. 제1 및 제2의 외부단자 전극(19 및 20)은 도 1 및 도 2에 나타난 바와 같이, 측면(4~7) 위로부터 주면(2 및 3)의 각각의 일부 위에까지 연장되도록 형성되어 있다.
제1의 인출부(17)가 각각 인출되는 측면(4~7) 위에서의 각 위치는 제2의 인출부(18)가 각각 인출되는 각 위치와 다르고, 따라서 제1의 외부단자 전극(19)이 마련되는 측면(4~7) 위에서의 각 위치는 제2의 외부단자 전극(20)의 각 위치와 다르다. 그리고, 제1의 외부단자 전극(19)과 제2의 외부단자 전극(20)은 측면(4~7) 위에 있어서 교대로 배치되어 있다.
도 4는 제2의 커패시터부(12)의 내부 구조를 나타내는 평면도로서, 도 4a는 제3의 내부전극(15)이 통과하는 단면을 나타내고, 도 4b는 제4의 내부전극(16)이 통과하는 단면을 나타내고 있다.
도 4a에 나타내는 바와 같이, 제3의 내부전극(15)에는 커패시터 본체(8)의 외표면, 즉 측면(5 및 7)에까지 인출되는 적어도 한 개, 예를 들면 2개의 제3의 인 출부(21)가 형성되어 있다. 또한 도 4b에 나타내는 바와 같이, 제4의 내부전극(16)에는 커패시터 본체(8)의 외표면, 즉 측면(5 및 7)에까지 인출되는 적어도 한 개, 예를 들면 2개의 제4의 인출부(22)가 형성되어 있다.
본 실시형태에서는, 제3의 인출부(21)는 상술한 제1의 외부단자 전극(19)에 전기적으로 접속되고, 제4의 인출부(22)는 상술한 제2의 외부단자 전극(20)에 전기적으로 접속되어 있다. 즉, 제1의 외부단자 전극(19)의 몇 개는 제3의 인출부(21)에 전기적으로 접속되어야 할 제3의 외부단자 전극과 공통되며, 제2의 외부단자 전극(20)의 몇 개는 제4의 인출부(22)에 전기적으로 접속되어야 할 제4의 외부단자 전극과 공통된다.
상술한 바와 같이, 제3 및 제4의 인출부(21 및 22)가 각각 제1 및 제2의 인출부(17 및 18)와 공통되는 제1 및 제2의 외부단자 전극(19 및 20)에 전기적으로 접속되어 있으면, 적층 커패시터(1) 자신에 있어서 제1의 커패시터부(11)와 제2의 커패시터부(12)를 병렬로 접속한 상태로 할 수 있다.
또한, 제3 및 제4의 인출부(21 및 22)에 각각 접속되어야 할 제3 및 제4의 외부단자 전극을 제1 및 제2의 외부단자 전극과는 별도로 마련해도 된다.
이상 설명한 실시형태에서는, 각각 한 개의 제3 및 제4의 내부전극(15 및 16)에 대한 제3 및 제4의 인출부(21 및 22) 각각의 수는 각각 한 개의 제1 및 제2의 내부전극(13 및 14)에 대한 제1 및 제2의 인출부(17 및 18) 각각의 수보다 적다. 즉, 전자가 2개이며, 후자가 7개이다. 그 때문에, 내부전극(13~16)의 재료 등의 다른 조건이 같으면, 제1의 커패시터부(11)의 ESL을 제2의 커패시터부(12)의 ESL보다도 낮게 할 수 있고, 그 결과 제1의 커패시터부(11)의 공진 주파수를 제2의 커패시터부(12)의 공진 주파수보다도 높게 할 수 있다.
한편, 상술한 바와 같이, 제3 및 제4의 인출부(21 및 22) 각각의 수가 제1 및 제2의 인출부(17 및 18) 각각의 수보다 적기 때문에, 내부전극(13~16) 혹은 인출부(17,18,21 및 22)가 ESR에 미치는 영향이 제1의 커패시터부(11)와 제2의 커패시터부(12)가 같다고 하면, 제2의 커패시터부(12)에 포함되는 한 쌍의 제3 및 제4의 내부전극(15 및 16)과 그 사이의 유전체층(9)에 의해 부여되는 한 층당 ESR을 제1의 커패시터부(11)에 포함되는 한 쌍의 제1 및 제2의 내부전극(13 및 14)과 그 사이의 유전체층(9)에 의해 부여되는 한 층당 ESR보다 높게 할 수 있다.
이상으로부터, 적층 커패시터(1)의 특성은 제1의 커패시터부(11)에 의한 저E SL 특성이 유효하게 작용함과 동시에 제1의 커패시터부(11)의 ESR 특성과 제2의 커패시터부(12)의 ESR 특성이 반영된 고ESR 특성이 된다. 따라서, 적층 커패시터(1)에 의하면 저ESL화 및 고ESR화 쌍방을 실현할 수 있다.
또한 적층 커패시터(1)에 있어서, 상술한 바와 같이 제1의 커패시터부(11)의 공진 주파수는 제2의 커패시터부(12)의 공진 주파수보다 높으면서, 제1의 커패시터부(11)에 포함되는 모든 제1 및 제2의 내부전극(13 및 14)과 그들 각 사이의 유전체층(9)에 의해 부여되는 합성 ESR은 제2의 커패시터부(12)에 포함되는 모든 제3 및 제4의 내부전극(15 및 16)과 그들 각 사이의 상기 유전체층(9)에 의해 부여되는 합성 ESR과는 다르게 되어 있다.
그 때문에, 이 적층 커패시터(1) 전체의 특성으로서는, 제1 및 제2의 커패시 터부(11 및 12) 양자의 특성이 합성되고, 합성 ESR이 보다 낮은 측의 커패시터부의 공진점 근방에서 특히 임피던스를 낮게 하는 특성을 얻을 수 있다. 보다 구체적으로는, 도 5에 있어서 제1의 커패시터부(11)의 합성 ESR 쪽이 작은 경우에는 실선 A로 나타낸 특성이 얻어지고, 제2의 커패시터부(12)의 합성 ESR 쪽이 작은 경우에는 파선 B로 나타낸 특성이 얻어진다. 또한 도 5에서는 주파수 및 임피던스를 각각 나타내는 각 축의 눈금 및 수치는 생략하고 있는데, 도 5는 주파수-임피던스 특성이 일반적인 경향을 나타내고 있다고 이해하면 된다.
이상, 이 발명을 도시한 실시형태에 관련하여 설명하였는데, 이 발명의 범위 내에 있어서 그 외 다양한 변형예가 가능하다.
예를 들면, 내부전극에 형성되는 인출부의 위치나 수 혹은 외부단자 전극의 위치나 수에 대해서는 다양하게 변경할 수 있다.
또한 도시한 실시형태에서는, 제1 및 제2의 내부전극(13 및 14)이 제1의 커패시터부(11)를 구성하기 위해서만 마련되고, 또한 제3 및 제4의 내부전극(15 및 16)이 제2의 커패시터부(12)를 구성하기 위해서만 마련되었는데, 제1의 커패시터부와 제2의 커패시터부의 경계부에 위치하는 내부전극이 제1 및 제2의 커패시터부 쌍방을 위한 내부전극으로서, 즉 제1 또는 제2의 내부전극과 제3 또는 제4의 내부전극을 겸하는 내부전극으로서 마련되어도 된다.
또한, 제1의 커패시터부(11)의 공진 주파수를 제2의 커패시터부(12)의 공진 주파수보다 높게 하기 위해, 상술한 실시형태에서는 제1 및 제2의 인출부(17 및 18)의 수(혹은 쌍의 수)를 제3 및 제4의 인출부(21 및 22)의 수(혹은 쌍의 수)보다 많게 했지만, 이러한 방법을 대신하여, 혹은 이러한 방법과 더불어, 내부전극(13~16)의 재료, 패턴 및/또는 적층 수의 변경에 의한 방법을 채용해도 된다.
또한 상술한 실시형태에서는, 제2의 커패시터부(12)에 있어서의 한 층당 ESR을 제1의 커패시터부(11)에 있어서의 한 층당 ESR보다 높게 하기 위해 제3 및 제4의 인출부(21 및 22) 수를 제1 및 제2의 인출부(17 및 18) 수보다 적게 했지만, 이러한 방법을 대신하여, 혹은 이러한 방법과 더불어, 제3 및/또는 제4의 내부전극(15 및/또는 16)의 재료를 비저항이 보다 높은 것으로 하거나, 제3 및/또는 제4의 내부전극(15 및/또는 16)의 두께를 보다 얇게 하거나, 제3 및/또는 제4의 인출부(21 및/또는 22)의 폭 또는 두께를 작게 하는 방법을 채용해도 된다.
또한, 커패시터 본체에 있어서의 제1 및 제2의 커패시터부의 배치에 대해서는, 이하에 몇 가지 예를 나타내는 바와 같이 다양하게 변경할 수 있다.
도 6은 커패시터 본체에 있어서 채용될 수 있는 제1의 커패시터부와 제2의 커패시터부의 적층 배치 상태에 대한 몇 가지 예를 도해적으로 나타내는 도면이다. 도 6에 있어서, 도 2에 나타낸 요소에 상당하는 요소에는 같은 참조부호를 부여하며 중복되는 설명은 생략한다.
또한 도 6에 있어서, 참조부호 "41"을 부여한 부분은 어느 내부전극도 형성되지 않은 외층부를 나타내고 있다. 또한 도 6에 있어서, 도 6a~도 6d의 각 도면의 하측에 배선기판 등에 의해 부여되는 실장면이 위치하고 있는 것으로 한다.
도 6a~도 6d에 나타낸 각 예에서는, 공통적으로 커패시터 본체(8)에 있어서 제1의 커패시터부(11)와 제2의 커패시터부(12)는 적층방향으로 나열되도록 배치되 어 있다.
도 6a에 나타낸 예에서는, 2개의 제1의 커패시터부(11)가 한 개의 제2의 커패시터부(12)를 적층방향으로 끼우도록 배치되어 있다. 또한 이 적층 배치 상태는 도 2에 나타낸 실시형태의 경우와 같다.
도 6b에 나타낸 예에서는, 2개의 제2의 커패시터부(12)가 한 개의 제1의 커패시터부(11)를 적층방향으로 끼우도록 배치되어 있다.
도 6c에 나타낸 예에서는, 제1의 커패시터부(11)가 실장면측에 위치되고, 그 위에 제2의 커패시터부(12)가 배치되어 있다.
도 6d에 나타낸 예에서는, 제2의 커패시터부(12)가 실장면측에 위치되고, 그 위에 제1의 커패시터부(11)가 배치되어 있다.
다음으로, 이 발명에 의한 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.
본 실험예에서는, 주지와 같이 복수의 세라믹 그린시트를 준비하고, 특정 세라믹 그린시트 위에 인출부를 가지는 내부전극을 도전성 페이스트의 인쇄에 의해 형성하고, 내부전극이 형성된 세라믹 그린시트를 포함하는 복수의 세라믹 그린시트를 적층하여, 얻어진 적층체를 소성하여 커패시터 본체를 얻고, 이 커패시터 본체의 외표면상에 외부단자 전극을 도전성 페이스트의 베이킹에 의해 형성하는 각 공정을 거쳐서, 표 1에 나타낸 각 시료에 따른 적층 커패시터를 제작하였다.
각 시료에 따른 적층 커패시터에 대하여, 커패시터 본체의 치수는 2.0㎜×1.25㎜×0.5㎜, 내부전극의 총 적층 수를 64, 정전용량의 설계값을 0.68μF로 하 고, 도 1 등에 나타낸 실시형태의 경우와 같이, 외부단자 전극 수를 14, 제1의 커패시터부에 있어서의 각 한 개의 제1 및 제2의 내부전극에 대한 제1 및 제2의 인출부 각각의 수를 7로 하고, 제2의 커패시터부에 있어서의 각 한 개의 제3 및 제4의 내부전극에 대한 제3 및 제4의 인출부 각각의 수를 2로 하였다. 또한 내부전극의 두께를 1㎛, 인출부의 두께를 1㎛, 인출부의 폭을 100㎛로 하였다.
Figure 112008034888665-PCT00001
표 1에 있어서, "제1의 커패시터부" 및 "제2의 커패시터부"의 각 란에는 "적층 수", "공진 주파수", "한 층당 ESR" 및 "전체 합성 ESR"이 나타나 있다.
여기서 "전체 합성 ESR"은, 제1의 커패시터부에 대해서는, 그에 포함되는 모든 제1 및 제2의 내부전극과 그들 각 사이의 유전체층에 의해 부여되는 합성 ESR이며, 제2의 커패시터부에 대해서는, 그에 포함되는 모든 제3 및 제4의 내부전극과 그들 각 사이의 유전체층에 의해 부여되는 합성 ESR이다.
"한 층당 ESR"은 다음과 같이 구한 것이다. 커패시터의 ESR은 전극 한 층당 저항을 R, 적층 수를 N으로 했을 때, 이하의 식으로 나타낼 수 있다.
커패시터의 ESR=R(4N-2)/N2
예를 들면, 제1의 커패시터부에서는 제1의 커패시터부 전체의 ESR을 커패시터의 ESR로서 역산하고, 전극 한 층당 저항 R을 산출해 이 R의 값을 상기 수식에 대입하고, 또한 N=2(커패시터 한 층은 내부전극 2장이 마주보며 형성됨)를 상기 수식에 대입함으로써 "한 층당 ESR"을 산출하고 있다.
또한, "적층 커패시터의 공진 주파수"는 제1 및 제2의 커패시터부를 포함한 적층 커패시터 전체로서의 공진 주파수를 나타내고 있다.
"적층 커패시터의 정전용량"은 정전용량의 실측값을 나타내고 있다.
또한 표 1에 있어서 시료 1 및 9는 비교예이다. 여기서 시료 1은 인출부의 수가 7로 된 제1의 커패시터부만을 구비하는 것으로, 상술한 특허문헌 1에 기재된 구조에 대응하고 있다. 한편, 시료 9는 인출부의 수가 2로 된 제2의 커패시터부만을 구비하는 것으로, 상술한 특허문헌 2에 기재된 구조에 대응하고 있다.
시료 2~8에 대해서는, "제1의 커패시터부"의 "공진 주파수"가 "제2의 커패시터부"의 "공진 주파수"보다 높다는 조건과, "제2의 커패시터부"의 "한 층당 ESR"이 "제1의 커패시터부"의 "한 층당 ESR"보다 높다는 조건을 만족하고 있다.
또한 "적층 커패시터의 정전용량"의 란을 참조하면 알 수 있듯이, 시료 2~8과 시료 1 및 9 사이에 있어서 정전용량은 동등하거나 근사(近似)하다.
이러한 상황 아래, 시료 2~5에서는 "제1커패시터부"의 "전체 합성 ESR"이 "제2의 커패시터부"의 "전체 합성 ESR"보다 낮게 되어 있고, 그 결과 "적층 커패시터의 공진 주파수"는 "전체 합성 ESR"이 낮은 측의 커패시터부, 즉 "제1의 커패시터부"의 "공진 주파수"와 비교적 근사한 값이 되어, "제1의 커패시터부"만을 구비하는 시료 1에 비하여 "적층 커패시터의 공진 주파수"를 고주파측으로 변화시킬 수 있다.
한편 시료 6~8에서는, "제2의 커패시터부"의 "전체 합성 ESR"이 "제1의 커패시터부"의 "전체 합성 ESR"보다 낮게 되어 있다. 그 결과 "적층 커패시터의 공진 주파수"는 "전체 합성 ESR"이 낮은 측의 커패시터부, 즉 "제2의 커패시터부"의 "공진 주파수"와 비교적 근사한 값이 되어, "제1의 커패시터부"만을 구비하는 시료 1에 비하여 "적층 커패시터의 공진 주파수"를 저주파측으로 변화시키고, "제2의 커패시터부"만을 구비하는 시료 9의 "적층 커패시터의 공진 주파수"로 접근할 수 있다.
도 7~도 15에는 시료 1~9 각각에 대한 주파수-임피던스 특성이 각각 나타나 있다. 또한 도 7~도 15에 나타낸 그래프에 있어서, 가로축의 주파수 및 세로축의 임피던스는 모두 대수(對數) 눈금으로 나타나 있다. 또한, 도 7~도 15 각각에 표시된 각 눈금에 의해 나타나는 수치는 도 7~도 15 사이에서 서로 같다.
우선, 도 7과 도 8~도 11을 비교하여 임피던스의 극소점에 대해서 보면, 도 7에 나타낸 시료 1에 비하여 도 8에 나타낸 시료 2, 도 9에 나타낸 시료 3, 도 10에 나타낸 시료 4, 도 11에 나타낸 시료 5의 순으로 보다 고주파측으로 시프트하고 있는 것을 알 수 있다.
한편, 도 12~도 14와 도 15를 비교하면, 도 12에 나타낸 시료 6, 도 13에 나타낸 시료 7, 도 14에 나타낸 시료 8의 순으로 임피던스의 극소점이 조금씩이기는 하지만, 보다 저주파측으로 시프트되어 도 15에 나타낸 시료 9로 보다 접근하고 있다는 것을 알 수 있다.

Claims (2)

  1. 적층된 복수의 유전체층으로 구성되는 적층 구조를 가지는 커패시터 본체를 포함하는 적층 커패시터로서,
    상기 커패시터 본체는 제1 및 제2의 커패시터부를 구성하고 있으며,
    상기 제1의 커패시터부는 정전용량을 형성하도록 소정의 상기 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제1 및 제2의 내부전극을 포함하고,
    상기 제2의 커패시터부는 정전용량을 형성하도록 소정의 상기 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제3 및 제4의 내부전극을 포함하며,
    상기 제1의 커패시터부의 공진 주파수는 상기 제2의 커패시터부의 공진 주파수보다 높고,
    상기 제2의 커패시터부에 포함되는 한 쌍의 상기 제3 및 제4의 내부전극과 그 사이의 상기 유전체층에 의해 부여되는 한 층당 등가 직렬 저항은 상기 제1의 커패시터부에 포함되는 한 쌍의 상기 제1 및 제2의 내부전극과 그 사이의 상기 유전체층에 의해 부여되는 한 층당 등가 직렬 저항보다 높게 되며, 또한,
    상기 제1의 커패시터부에 포함되는 모든 상기 제1 및 제2의 내부전극과 그들 각 사이의 상기 유전체층에 의해 부여되는 합성 등가 직렬 저항은 상기 제2의 커패시터부에 포함되는 모든 상기 제3 및 제4의 내부전극과 그들 각 사이의 상기 유전체층에 의해 부여되는 합성 등가 직렬 저항보다 낮게 되어 있는 것을 특징으로 하는 적층 커패시터.
  2. 적층된 복수의 유전체층으로 구성되는 적층 구조를 가지는 커패시터 본체를 포함하는 적층 커패시터로서,
    상기 커패시터 본체는 제1 및 제2의 커패시터부를 구성하고 있으며,
    상기 제1의 커패시터부는 정전용량을 형성하도록 소정의 상기 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제1 및 제2의 내부전극을 포함하고,
    상기 제2의 커패시터부는 정전용량을 형성하도록 소정의 상기 유전체층을 통하여 서로 마주보는 적어도 한 쌍의 제3 및 제4의 내부전극을 포함하며,
    상기 제1의 커패시터부의 공진 주파수는 상기 제2의 커패시터부의 공진 주파수보다 높고,
    상기 제2의 커패시터부에 포함되는 한 쌍의 상기 제3 및 제4의 내부전극과 그 사이의 상기 유전체층에 의해 부여되는 한 층당 등가 직렬 저항은 상기 제1의 커패시터부에 포함되는 한 쌍의 상기 제1 및 제2의 내부전극과 그 사이의 상기 유전체층에 의해 부여되는 한 층당 등가 직렬 저항보다 높게 되며, 또한,
    상기 제2의 커패시터부에 포함되는 모든 상기 제3 및 제4의 내부전극과 그들 각 사이의 상기 유전체층에 의해 부여되는 합성 등가 직렬 저항은 상기 제1의 커패시터부에 포함되는 모든 상기 제1 및 제2의 내부전극과 그들 각 사이의 상기 유전체층에 의해 부여되는 합성 등가 직렬 저항보다 낮게 되어 있는 것을 특징으로 하는 적층 커패시터.
KR1020087011797A 2005-11-22 2006-11-01 적층 커패시터 KR100976711B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00336536 2005-11-22
JP2005336536A JP4049181B2 (ja) 2005-11-22 2005-11-22 積層コンデンサ

Publications (2)

Publication Number Publication Date
KR20080064980A true KR20080064980A (ko) 2008-07-10
KR100976711B1 KR100976711B1 (ko) 2010-08-18

Family

ID=38067053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011797A KR100976711B1 (ko) 2005-11-22 2006-11-01 적층 커패시터

Country Status (7)

Country Link
US (1) US7508647B2 (ko)
EP (1) EP1953776A4 (ko)
JP (1) JP4049181B2 (ko)
KR (1) KR100976711B1 (ko)
CN (1) CN101310348B (ko)
TW (1) TWI321330B (ko)
WO (1) WO2007060817A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983122B1 (ko) * 2008-08-08 2010-09-17 삼성전기주식회사 적층형 칩 커패시터
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
US8373964B2 (en) 2010-06-24 2013-02-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248458B2 (en) * 2003-09-15 2007-07-24 American Technical Ceramics Corporation Orientation-insensitive ultra-wideband coupling capacitor and method of making
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR100916476B1 (ko) * 2007-11-30 2009-09-08 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
KR100935994B1 (ko) 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
KR100961134B1 (ko) * 2008-04-01 2010-06-09 삼성전기주식회사 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망
US8159813B2 (en) 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
JP2010080615A (ja) * 2008-09-25 2010-04-08 Tdk Corp 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法
JP4957709B2 (ja) 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
KR101412784B1 (ko) * 2011-08-31 2014-06-27 삼성전기주식회사 적층 세라믹 커패시터
KR20130052875A (ko) * 2011-11-14 2013-05-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
DE102012104033A1 (de) * 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP2017098445A (ja) * 2015-11-26 2017-06-01 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
CN109155196B (zh) * 2016-05-27 2020-07-28 京瓷株式会社 层叠型电容器
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
US10283277B2 (en) * 2017-03-23 2019-05-07 Tdk Corporation Capacitor and substrate module

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521429U (ja) 1991-08-29 1993-03-19 株式会社村田製作所 積層コンデンサ
JPH0897071A (ja) 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP2000164450A (ja) 1998-11-30 2000-06-16 Kyocera Corp 積層コンデンサ
JP2000252164A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックフィルタ
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
JP2001044074A (ja) * 1999-07-27 2001-02-16 Tokin Corp 積層セラミックコンデンサ
JP2001185446A (ja) * 1999-12-24 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
US6441459B1 (en) 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3563664B2 (ja) * 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
JP5014530B2 (ja) * 2000-09-25 2012-08-29 富士通株式会社 キャパシタ部品
TWI266342B (en) * 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
KR100884902B1 (ko) 2004-12-24 2009-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층 커패시터 및 그 실장구조
US7433172B2 (en) 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP4351181B2 (ja) * 2005-03-10 2009-10-28 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983122B1 (ko) * 2008-08-08 2010-09-17 삼성전기주식회사 적층형 칩 커패시터
US8213155B2 (en) 2008-08-08 2012-07-03 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
US8373964B2 (en) 2010-06-24 2013-02-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor

Also Published As

Publication number Publication date
JP2007142295A (ja) 2007-06-07
EP1953776A1 (en) 2008-08-06
US20080204969A1 (en) 2008-08-28
JP4049181B2 (ja) 2008-02-20
US7508647B2 (en) 2009-03-24
WO2007060817A1 (ja) 2007-05-31
TWI321330B (en) 2010-03-01
CN101310348B (zh) 2012-02-08
KR100976711B1 (ko) 2010-08-18
EP1953776A4 (en) 2014-06-25
TW200721215A (en) 2007-06-01
CN101310348A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
KR100976711B1 (ko) 적층 커패시터
KR100976347B1 (ko) 적층 커패시터
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
KR101386948B1 (ko) 적층 콘덴서 및 전자기기
JP4086086B2 (ja) 積層コンデンサおよびその実装構造
JP3832505B2 (ja) 積層コンデンサおよびその実装構造
JP4374041B2 (ja) 積層コンデンサ
JP4637674B2 (ja) 積層コンデンサ
JP5949476B2 (ja) 積層コンデンサ
JP2008117990A (ja) 積層コンデンサ
JP3832504B2 (ja) 積層コンデンサおよびその実装構造
JP4961818B2 (ja) 積層コンデンサ
JP2006190774A (ja) 積層セラミック電子部品
JP4107351B2 (ja) 積層コンデンサ
JP6232836B2 (ja) コンデンサ素子
JP4096993B2 (ja) 積層コンデンサおよびその実装構造
JP3998033B2 (ja) 積層コンデンサおよびその実装構造
JP4107352B2 (ja) 積層コンデンサ
JP2005184343A (ja) 積層セラミック電子部品
JP4761904B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 8