JP4761904B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP4761904B2
JP4761904B2 JP2005279619A JP2005279619A JP4761904B2 JP 4761904 B2 JP4761904 B2 JP 4761904B2 JP 2005279619 A JP2005279619 A JP 2005279619A JP 2005279619 A JP2005279619 A JP 2005279619A JP 4761904 B2 JP4761904 B2 JP 4761904B2
Authority
JP
Japan
Prior art keywords
main surface
multilayer body
internal electrode
conductor
closest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005279619A
Other languages
English (en)
Other versions
JP2007095756A (ja
Inventor
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005279619A priority Critical patent/JP4761904B2/ja
Publication of JP2007095756A publication Critical patent/JP2007095756A/ja
Application granted granted Critical
Publication of JP4761904B2 publication Critical patent/JP4761904B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明はICの電源端子における電源電圧を安定させるデカップリング回路等に好適に用いられる積層コンデンサに関するものである。
従来から、デカップリング回路等に積層コンデンサが好適に用いられている。
従来の積層コンデンサとしては、例えば、複数の誘電体層を積層した積層体の内部に、誘電体層を挟んでそれぞれ対向する複数の第1内部電極および第2内部電極と、第1内部電極に接続される複数の第1貫通導体と、第2内部電極に接続される複数の第2貫通導体とを配設した構造のものが知られている(例えば、特許文献1を参照。)。
上記積層コンデンサによれば、第1内部電極と第2内部電極との間に所定の電圧を印加した際に両内部電極間に配されている誘電体層に所定のキャパシタンスが得られる。また、上記積層コンデンサは、このキャパシタンスと等価直列インダクタンスとの共振による共振周波数においてインピーダンスが極小となり、さらに、この共振周波数の付近の周波数帯域で得られるインピーダンスも低い。そして、上記積層コンデンサは、電流の向きがお互いに逆方向である第1貫通導体と第2貫通導体とが誘電体層を平面視したときに縦横の並びに交互にかつ等しい間隔で並べられており、貫通導体に発生する磁束が隣接する貫通導体同士で互いを相殺して得られる等価直列インダクタンスを効果的に低くし、通常のコンデンサよりも共振周波数が高周波側になる。これらにより、上記積層コンデンサは、インピーダンスの低い周波数帯域が高周波側に形成されたものとなる。このインピーダンスの低い周波数帯域は充電および放電に適した有効周波数帯域であるため、上記積層コンデンサによれば、ICの電源端子と電源との間に接続され外部からのノイズやICの高速な動作によって発生する電源電圧の変動を抑制するデカップリング回路においては、高周波側で充電および放電を行なう積層コンデンサとして機能することができる。
特開2005−39201号公報
デカップリング回路は、一般的には複数のコンデンサから構成された回路であり、それぞれのコンデンサの固有の有効周波数帯域を組み合わせることにより、低周波側から高周波側にまで幅広く有効周波数帯域が得られる回路である。
近年では、ICを含めた装置の小型化に伴い規模の小さいデカップリング回路も求められており、このようなデカップリング回路は、広い有効周波数帯域が得られるコンデンサを用いることにより構成することが可能である。例えば、上記積層コンデンサにおいて第1貫通導体および第2貫通導体の配設密度を高めたものは、等価直列インダクタンスがより低くなって有効周波数帯域が高周波側に広くなるので、規模の小さいデカップリング回路を構成するのに用いることができる。
しかしながら他方では、第1貫通導体および第2貫通導体の配設密度を高めた積層コンデンサは、貫通導体が増えることによって内部電極の面積が小さくなって容量が低くなり、容量成分がインピーダンスを支配する共振周波数よりも低周波側においてインピーダンスが高くなるので、有効周波数帯域は、高周波側では広くなるものの低周波側では狭くなってしまい所望の広さが得られないという問題点があった。
本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、広い有効周波数帯域が得られる積層コンデンサを提供することにある。
本発明の第1の積層コンデンサは、複数の誘電体層を積層して成る積層体と、該積層体の内部で前記誘電体層を挟んでそれぞれ対向した複数の第1内部電極および複数の第2内部電極と、複数の前記第1内部電極に接続するとともに前記積層体の一主面に導出された複数の第1貫通導体と、複数の前記第2内部電極に接続するとともに前記積層体の一主面に導出された複数の第2貫通導体と、複数の前記第1貫通導体にそれぞれ接続して前記積層体の一主面に形成された複数の第1外部電極と、複数の前記第2貫通導体にそれぞれ接続して前記積層体の一主面に形成された複数の第2外部電極とを備える積層コンデンサにおいて、前記第1内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第2内部電極に設けられた該第2内部電極を前記第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の一主面に接近しており、かつ、前記第2内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第1内部電極に設けられた該第1内部電極を前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の一主面に接近していることを特徴とするものである。
また本発明の第2の積層コンデンサは、複数の誘電体層を積層して成る積層体と、該積層体の内部で前記誘電体層を挟んでそれぞれ対向した複数の第1内部電極および複数の第2内部電極と、複数の前記第1内部電極に接続するとともに前記積層体の両主面に導出された複数の第1貫通導体と、複数の前記第2内部電極に接続するとともに前記積層体の両主面に導出された複数の第2貫通導体と、複数の前記第1貫通導体にそれぞれ接続して前記積層体の両主面に形成された複数の第1外部電極と、複数の前記第2貫通導体にそれぞれ接続して前記積層体の両主面に形成された複数の第2外部電極とを備える積層コンデンサにおいて、前記第1内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第2内部電極に設けられた前記第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の一主面に接近しており、前記第1内部電極のうち前記積層体の他主面に最も近いものは、前記積層体の他主面に最も近い前記第2内部電極に設けられた前記第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の他主面に接近しており、かつ、前記第2内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第1内部電極に設けられた前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の一主面に接近しており、前記第2内部電極のうち前記積層体の他主面に最も近いものは、前記積層体の他主面に最も近い前記第1内部電極に設けられた前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の他主面に接近していることを特徴とするものである。
本発明の第1の積層コンデンサによれば、第1内部電極のうち積層体の一主面に最も近いものが、積層体の一主面に最も近い第2内部電極に設けられたこの第2内部電極を第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、第1貫通導体に近づくにつれ積層体の一主面に接近しており、かつ、第2内部電極のうち積層体の一主面に最も近いものが、積層体の一主面に最も近い第1内部電極に設けられたこの第1内部電極を第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、第2貫通導体に近づくにつれ積層体の一主面に接近していることから、積層体の一主面に最も近い第1内部電極−積層体の一主面に最も近い第2内部電極を通過して第1外部電極と第2外部電極との間を流れる電流経路は、経路の長さが短くなるのでインダクタンスがより低いものとなる。
また、この積層体の一主面に最も近い第1内部電極−積層体の一主面に最も近い第2内部電極を通過して第1外部電極と第2外部電極との間を流れる電流経路は、他の電流経路に比べてその電流経路が短く、最もインダクタンスの低い電流経路である。積層コンデンサの等価直列インダクタンスは最もインダクタンスの低い電流経路のインダクタンスが支配的になるという一般的な傾向があるので、本発明の第1の積層コンデンサにおけるインダクタンスは、この積層体の一主面に最も近い第1内部電極−積層体の一主面に最も近い第2内部電極を通過する電流経路のインダクタンスが支配的に働く。そして、インダクタンス成分はインピーダンスにおいては共振周波数よりも高周波側で支配的に働く。
以上のことから、本発明の第1の積層コンデンサによれば、全体のインダクタンスに対して支配的な電流経路のインダクタンスをより低くしたものであることから、共振周波数よりも高周波側でインピーダンスが低くなるので、低周波側を狭くすることなく高周波側に広い有効周波数帯域を得ることができる。
本発明の第2の積層コンデンサによれば、積層体の両主面に外部電極が形成されており、第1内部電極のうち積層体の一主面に最も近いものおよび他主面に最も近いものが、それぞれ積層体の一主面または他主面に最も近い第2内部電極に設けられた第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、第1貫通導体に近づくにつれ積層体の一主面または他主面に接近しており、かつ、第2内部電極のうち積層体の一主面に最も近いものおよび他主面に最も近いものが、それぞれ積層体の一主面または他主面に最も近い第1内部電極に設けられた第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、第2貫通導体に近づくにつれ積層体の一主面または他主面に接近していることから、両主面のうちどちらに形成された第1外部電極および第2外部電極を外部回路と接続するように用いても、最もインダクタンスの低い電流経路をよりインダクタンスが低くなるようにしているので、両主面のうちのどちらも実装面とすることが可能となっている。このことから、実装性に優れ、しかも高周波側に広い有効周波数帯域を得ることが可能な積層コンデンサを得ることができる。
以下に、本発明の積層コンデンサについて添付図面を参照しつつ詳細に説明する。
図1は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図であり、図2は図1の積層コンデンサのA−A’線断面図であり、図3(a)および(b)はそれぞれ図1の積層コンデンサの第1内部電極が形成された誘電体層および第2内部電極が形成された誘電体層を上方から見た平面図である。これらの図に示す本発明の第1の積層コンデンサは、積層体1、複数の第1内部電極3および第2内部電極4、複数の第1貫通導体5および第2貫通導体6、ならびに第1外部電極7および第2外部電極8を備える。
積層体1は、長方形状の複数の誘電体層2を、例えば70〜600層積層することによって形成された直方体状の誘電体である。なお、図2においては、本例を簡略化して説明するために誘電体層2の積層数を省略して示した。
誘電体層2は、例えば、チタン酸バリウム,チタン酸カルシウム,チタン酸ストロンチウム等を主成分とする誘電体材料によって、1層あたり1μm〜5μmの厚みに形成されたものである。
第1内部電極3および第2内部電極4は、例えば、ニッケル,銅,ニッケル−銅,銀−パラジウム等の金属を主成分とする導体材料によって、例えば0.5μm〜2μmの厚みで長方形状に形成されたものであり、積層体1の内部で誘電体層2を挟んでそれぞれ対向して複数形成され、これら第1内部電極3と第2内部電極4との対向領域では静電容量が得られるものとなっている。
第1貫通導体5および第2貫通導体6は、前述した第1内部電極3や第2内部電極4と同様の導体材料によって、例えば直径80μm〜150μmの円柱状に各誘電体層2を貫通して積層方向に伸びるようにそれぞれ複数形成されたものとなっている。第1貫通導体5は、複数の第1内部電極3に接続するとともに積層体1の一主面11に導出され、第2貫通導体6は、複数の第2内部電極4に接続するとともに積層体1の一主面11に導出されたものとなっている。なお、図3(a)および(b)においては、本例を簡略化して説明するために第1貫通導体5および第2貫通導体6の数を省略して示した。
また、図3(a)および(b)に示すように、第1内部電極3には、この第1内部電極3を第2貫通導体6と電気的に隔離する第1内部電極隔離部13が設けられており、第2内部電極4には、この第2内部電極4を第1貫通導体5と電気的に隔離する第2内部電極隔離部14が設けられている。
第1外部電極7および第2外部電極8は、例えば、ニッケル,銅,錫等の金属を主成分とする導体材料によって、例えば0.5μm〜5μmの厚みで、積層体1の一主面11に露出した第1貫通導体5および第2貫通導体6それぞれの端面を被覆するようにそれぞれ複数形成されたものであり、第1外部電極7は第1貫通導体5に接続し、第2外部電極8は第2貫通導体6にそれぞれ接続されたものとなっている。
このような構成とすることにより、積層コンデンサ10は、第1外部電極7と第2外部電極8との間に所定の電圧が印加されると、第1内部電極3と第2内部電極4との間に位置する誘電体層2の誘電率,厚み,対向面積および層数に対応した静電容量が得られるものとなる。
しかも、図3(a)および(b)に示すように、第1貫通導体5および第2貫通導体6は、積層体1の一主面11から見て、縦横の並びに交互にかつ等しい間隔で並べられているので、電流が逆向きであることにより磁束も逆向きに発生している第1貫通導体5と第2貫通導体6とが隣り合うとともにお互いの距離が近くなるように効率的に配置されたものとなっているので、積層コンデンサ10は、第1貫通導体5および第2貫通導体6に発生する磁束は効率よく相殺されて等価直列インダクタンスが低くなり、通常のコンデンサよりも共振周波数が高く、共振周波数付近に形成されるインピーダンスの低い周波数帯域が高周波側で得られるものとなる。また、このインピーダンスの低い周波数帯域は充電および放電に適した有効周波数帯域であるため、このような構成の積層コンデンサ10は、ICの電源端子と電源との間に接続され外部からのノイズやICの高速な動作によって発生する電源電圧の変動を抑制するデカップリング回路においては、高周波側で充電および放電を行なう積層コンデンサ10として好適に機能することができるものとなる。
そして、本発明の第1の積層コンデンサ10に特徴的なことは、第1内部電極3のうち積層体1の一主面11に最も近いもの3aが、積層体1の一主面11に最も近い第2内部電極4aに設けられた第2内部電極隔離部14に対向する領域において、第1貫通導体5に近づくにつれ積層体1の一主面11に接近しており、かつ、第2内部電極4のうち積層体1の一主面11に最も近いもの4aは、積層体1の一主面11に最も近い第1内部電極3aに設けられた第1内部電極隔離部13に対向する領域において、第2貫通導体6に近づくにつれ積層体1の一主面11に接近している点にある。このことから、積層体1の一主面11に最も近い第1内部電極3a−積層体1の一主面11に最も近い第2内部電極4aを通過して第1外部電極7と第2外部電極8との間を流れる電流経路は、経路の長さが短くなるのでインダクタンスがより低いものとなる。
また、この積層体1の一主面11に最も近い第1内部電極3a−積層体1の一主面11に最も近い第2内部電極4aを通過して第1外部電極7と第2外部電極8との間を流れる電流経路は、他の電流経路に比べてその電流経路が短く最もインダクタンスの低い電流経路である。積層コンデンサの等価直列インダクタンスは最もインダクタンスの低い電流経路のインダクタンスが支配的になるという一般的な傾向があるので、本発明の第1の積層コンデンサ10は、この積層体1の一主面11に最も近い第1内部電極3a−積層体1の一主面11に最も近い第2内部電極4aを通過する電流経路のインダクタンスが支配的に働く。そして、インダクタンス成分はインピーダンスにおいては共振周波数よりも高周波側で支配的に働く。
以上のことから、本発明の第1の積層コンデンサ10によれば、全体のインダクタンスに対して支配的な電流経路のインダクタンスをより低くしたものであることから、共振周波数よりも高周波側でインピーダンスが低くなるので、低周波側を狭くすることなく高周波側に広い有効周波数帯域を得ることができる。
本発明の積層コンデンサ10は、例えば以下に示す方法により製造される。
先ず、誘電体層2に対応する誘電体グリーンシートを作製する。誘電体グリーンシートは、例えば、チタン酸バリウムを主成分とする無機粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーをドクターブレード法等によって所定形状,所定厚みに形成したものである。このような誘電体グリーンシート上に導体ペーストを用いてスクリーン印刷法等により第1内部電極3および第2内部電極4に対応するパターンを形成する。導体ペーストは、例えば、ニッケルの粉末に適当な有機溶剤,有機バインダ等を添加・混合したものである。
次に、第1内部電極3に対応するパターンを形成した誘電体グリーンシートおよび第2内部電極4に対応するパターンを形成した誘電体グリーンシートを、交互に所定枚数積層する。
このとき、本発明の積層コンデンサ10においては、積層体1の一主面11に最も近い第1内部電極3および第2内部電極4に対応するパターンが形成された誘電体グリーンシートを除く誘電体グリーンシートには、第1内部電極3に設けられた第1内部電極隔離部13および第2内部電極4に設けられた第2内部電極隔離部14に対応する部分に、誘電体グリーンシートに用いた無機粉末から成る誘電体ペーストを用いて、第1内部電極3および第2内部電極4に対応するパターンよりも厚い誘電体パターンを中央部がやや突状となるように形成させる。これにより、積層体1の一主面11に最も近い第1内部電極3および第2内部電極に対応するパターンは、第1内部電極3に設けられた第1内部電極隔離部13および第2内部電極4に設けられた第2内部電極隔離部14に対応する部分が、誘電体パターンの厚みにより積層体1の一主面11に対応する側の主面へ突状に湾曲したものとなる。
次に、レーザー照射等により貫通孔を形成するとともにこの貫通孔に導体ペーストをスクリーン印刷法等により充填して第1貫通導体5および第2貫通導体6に対応する充填導体を形成し、さらにこの積層シートを複数個に切断・分割し、例えば最大温度1100℃〜1400℃で脱バインダ処理・焼結処理することにより積層体1が作製される。脱バインダ処理・焼結処理することによって、誘電体グリーンシートは誘電体層2となり、導体ペーストから成るパターンは第1内部電極3および第2内部電極4となり、導体ペーストから成る充填導体は第1貫通導体5および第2貫通導体6となる。なお、第1内部電極3および第2内部電極4に対応するパターンを形成する導体ペーストと、第1貫通導体5および第2貫通導体6に対応する充填導体を形成する導体ペーストとは同一のものを用いることが可能であるが、焼結処理の過程において、誘電体グリーンシートの焼結開始温度,焼結収縮量等との組み合わせが適切な範囲となるようにそれぞれ添加剤等を調整したものを用いるとよい。
そして、作製した積層体1の表面に、第1貫通導体5にそれぞれ接続する複数の第1外部電極7、および第2貫通導体6にそれぞれ接続する複数の第2外部電極8を形成することにより、本発明の積層コンデンサ10が製造されることとなる。本発明の第1の積層コンデンサ10においては、積層体1の一主面11に導出・露出された第1貫通導体5および第2貫通導体6のそれぞれの端面を被覆するように、例えば無電解銅メッキ処理により、例えば0.2μm〜10μmの厚みの複数の第1外部電極7および複数の第2外部電極8を形成することができる。また、メッキ処理前に、積層体1の一主面11を平面研磨して第1貫通導体5および第2貫通導体6の露出面を平坦にしたり、別途導体ペーストを塗布焼付してメッキの下地としたりすると、良好な第1外部電極7および第2外部電極8を形成することができる。
次に、図4に本発明の積層コンデンサの実施の形態の他の例を図2と同様の断面図で示す。なお、図2と同様の箇所には同じ符号を用いて重複する説明は省く。図4において、積層コンデンサ20は、第1貫通導体5および第2貫通導体5が積層体1の両主面11,12に導出されており、また、第1外部電極7および第2外部電極8は積層体1の両主面11,12に形成されている。
本発明の第2の積層コンデンサ20においては、第1内部電極23のうち積層体1の一主面11に最も近いもの23aおよび他主面12に最も近いもの23bは、それぞれ積層体1の一主面11に最も近い第2内部電極24aまたは他主面12に最も近い第2内部電極24bに設けられた第1貫通導体5と電気的に隔離する第2内部電極隔離部14に対向する領域において、第1貫通導体5に近づくにつれ積層体1の一主面11または他主面12に接近しており、かつ、第2内部電極24のうち積層体1の一主面11に最も近いもの24aおよび他主面12に最も近いもの24bは、それぞれ積層体1の一主面11に最も近い第1内部電極23aまたは他主面12に最も近い第1内部電極23b設けられた第2貫通導体6と電気的に隔離する第1内部電極隔離部13に対向する領域において、第2貫通導体6に近づくにつれ積層体1の一主面11または他主面12に接近したものとなっている。このことから、両主面11,12のうちどちらに形成された第1外部電極7および第2外部電極8を外部回路と接続するように用いても、最もインダクタンスの低い電流経路がよりインダクタンスが低くなるように構成されているので、両主面11,12のうちのどちらも実装面とすることが可能となっている。このことから、実装性に優れ、しかも高周波側に広い有効周波数帯域を得ることが可能な積層コンデンサ20を得ることができる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、上述した第1の積層コンデンサ10の実施の形態の例においては、第2内部電極4に設けられたこの第2内部電極4を第1貫通導体5と電気的に隔離する第2内部電極隔離部14に対向する領域を、第1貫通導体5に近づくにつれ積層体1の一主面11に接近するようにした第1内部電極3a、および、第1内部電極3に設けられたこの第1内部電極3を第2貫通導体6と電気的に隔離する第1内部電極隔離部13に対向する領域を、第2貫通導体6に近づくにつれ積層体1の一主面11に接近するようにした第2内部電極4aは、それぞれ積層体1の一主面11に最も近いもののみとなっているが、これに加えて例えば、他の第1内部電極3または第2内部電極4について同様の構成としてもよく、さらには、図5に図2と同様の断面図で示す第3の積層コンデンサ30のように、すべての第1内部電極3およびすべての第2内部電極4について同様の構成としてもよい。
積層体1を、チタン酸バリウムを主成分とする誘電体材料から成り、厚みが5μmの誘電体層2を積層する構成とし、ニッケルを主成分とする導体材料から成り厚みが3μmの第2内部電極4および第1内部電極3を積層体1の一主面11から交互に50層ずつ配置し、ニッケルを主成分とする導体材料から成り直径が90μmであり、複数の第1内部電極3と接続されて積層体1の一主面11に導出された複数の第1貫通導体5、および複数の第2内部電極6と接続されて積層体1の一主面11に導出された複数の第2貫通導体6を、それぞれ18個ずつ積層体1の一主面11から見て縦横の並びに交互にかつ等しい間隔で並べて形成し、これら第1貫通導体5および第2貫通導体6の積層体1の一主面11に露出する部分に厚さ2μmの銅から成る第1外部電極7および第2外部電極8を形成して、縦の長さと横の長さとがともに2.0mmであり、高さが0.74mmの積層コンデンサを製造した。この積層コンデンサにおいて、積層体1の一主面11とこの積層体1の一主面11に最も近い第2内部電極4aとの距離を、第2内部電極4aと第1内部電極3aとが静電容量を得るように対向する領域において30μmとし、積層体1の一主面11に第2内部電極4aと第2貫通導体6とが接続する部分において、それぞれ0,2,5,10,15,20μmとした試料1乃至6を準備した。なお、試料1は比較例の積層コンデンサである。
各試料1乃至6についての等価直列インダクタンスを測定した結果を表1に示す。表1は積層コンデンサの特性を示す表であり、Mは、第2内部電極4aと第2貫通導体6とが接続する部分における、積層体1の一主面11とこの積層体1の一主面11に最も近い第2内部電極4aとの距離(単位:μm)を示し、ESLは積層コンデンサの等価直列インダクタンス(単位:pH)を示し、Cは積層コンデンサの容量(単位:μF)を示す。
Figure 0004761904
表1に示す結果から分かるように、積層コンデンサの等価直列インダクタンスESLは、第2内部電極4aと第2貫通導体6とが接続する部分における、積層体1の一主面11とこの積層体1の一主面11に最も近い第2内部電極4aとの距離Mが短くなるほど、小さいものとなっている。また、どの試料についても容量Cは一定であるため、容量成分はインピーダンスにおいては共振周波数よりも低周波側で支配的に働くことから、共振周波数よりも低周波側ではインピーダンスの変化が少なくなるので、有効周波数帯域の低周波側は狭くなることがない。
また、積層コンデンサについてインピーダンス特性を測定した結果を図6に示す。図6は、積層コンデンサのインピーダンス特性を示す線図である。図6において、横軸は周波数(単位:MHz)を示し、縦軸はインピーダンス|Z|(単位:mΩ)を示す。このインピーダンス|Z|の測定は1MHz〜数100MHzの周波数帯において行なった。図6中の実線で示す特性曲線Xは、本発明の積層コンデンサ試料5のインピーダンス特性を示し、また破線で示す特性曲線Zは、比較例である従来の積層コンデンサ試料1のインピーダンス特性を示す。なお、本実施例においては、コンピュータ用CPUの電源(周波数:300MHz〜600MHz)に接続するデカップリング回路に用いられることを想定してインピーダンスの基準値を100mΩとし、インピーダンスがこの基準値よりも低い周波数帯域を有効周波数帯域としている。
図6に示す結果から分かるように、本発明の積層コンデンサのインピーダンス特性は、従来の積層コンデンサに比べて有効周波数帯域が広く形成されたものとなっている。なお、特異点D,Fがインピーダンスの基準値に対して低すぎる場合には、デカップリング回路においては他のコンデンサとの反共振周波数でのインピーダンスが高くなってしまうので、等価直列抵抗が高くなるように特異点D,Fを適切なインピーダンスに設計する必要がある。例えば、第1貫通導体5または第2貫通導体6を細くする等の手段により積層コンデンサの等価直列抵抗を高く調整することができる。また、特異点Eは、インピーダンスが高くなりすぎると、基準値を超えてしまうので、特異点Dと特異点Fとの間の周波数帯域にもインピーダンスが極小となる共振周波数が得られるように設計する必要がある。例えば、図5に示した第3の積層コンデンサ30のように、すべての第1内部電極を対向する第2内部電極の第2内部電極隔離部と対向する領域において第1貫通導体に近づくにつれ積層体の一主面に接近させ、且つ、すべての第2内部電極を対向する第1内部電極の第1内部電極隔離部と対向する領域において第2貫通導体に近づくにつれ積層体の一主面に接近させるような構成にしておけば、特異点Dと特異点Fとの間の周波数帯域にインピーダンスが極小となる共振周波数が複数得られるようになり、特異点Eのインピーダンスを低くすることができる。
すなわち、本発明の積層コンデンサによれば、第2内部電極のうち積層体の一主面に最も近いものが、積層体の一主面に最も近い第1内部電極に設けられたこの第1内部電極を第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、第2貫通導体に近づくにつれ積層体の一主面に接近していることから、容量を大きく下げることなくインダクタンスの低いものとすることができ、共振周波数よりも高周波側のインピーダンスが低いものとなり、高周波側に広い有効周波数帯域を有することが可能な積層コンデンサを得ることができることが確認された。
本発明の積層コンデンサの実施の形態の一例を示す外観斜視図である。 図1に示す積層コンデンサのA−A’線断面図である。 (a)および(b)は、それぞれ図1に示す積層コンデンサの第1内部電極が形成された誘電体層を上方から見た平面図および第2内部電極が形成された誘電体層を上方から見た平面図である。 本発明の積層コンデンサの実施の形態の他の例を示す図2と同様の断面図である。 本発明の積層コンデンサの実施の形態のさらに他の例を示す図2と同様の断面図である。 本発明の積層コンデンサおよび従来の積層コンデンサのインピーダンス特性を示す線図である。
符号の説明
1・・・積層体
2・・・誘電体層
3・・・第1内部電極
4・・・第2内部電極
5・・・第1貫通導体
6・・・第2貫通導体
7,17・・・第1端子電極
8,18・・・第2端子電極
10,20・・・積層コンデンサ
11・・・一主面
12・・・他主面
13・・・第1内部電極隔離部
14・・・第2内部電極隔離部

Claims (2)

  1. 複数の誘電体層を積層して成る積層体と、
    該積層体の内部で前記誘電体層を挟んでそれぞれ対向した複数の第1内部電極および複数の第2内部電極と、
    複数の前記第1内部電極に接続するとともに前記積層体の一主面に導出された複数の第1貫通導体と、
    複数の前記第2内部電極に接続するとともに前記積層体の一主面に導出された複数の第2貫通導体と、
    複数の前記第1貫通導体にそれぞれ接続して前記積層体の一主面に形成された複数の第1外部電極と、
    複数の前記第2貫通導体にそれぞれ接続して前記積層体の一主面に形成された複数の第2外部電極とを備える積層コンデンサにおいて、
    前記第1内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第2内部電極に設けられた該第2内部電極を前記第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の一主面に接近しており、かつ、前記第2内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第1内部電極に設けられた該第1内部電極を前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の一主面に接近していることを特徴とする積層コンデンサ。
  2. 複数の誘電体層を積層して成る積層体と、
    該積層体の内部で前記誘電体層を挟んでそれぞれ対向した複数の第1内部電極および複数の第2内部電極と、
    複数の前記第1内部電極に接続するとともに前記積層体の両主面に導出された複数の第1貫通導体と、
    複数の前記第2内部電極に接続するとともに前記積層体の両主面に導出された複数の第2貫通導体と、
    複数の前記第1貫通導体にそれぞれ接続して前記積層体の両主面に形成された複数の第1外部電極と、
    複数の前記第2貫通導体にそれぞれ接続して前記積層体の両主面に形成された複数の第2外部電極とを備える積層コンデンサにおいて、
    前記第1内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第2内部電極に設けられた前記第1貫通導体と電気的に隔離する第2内部電極
    隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の一主面に接近しており、
    前記第1内部電極のうち前記積層体の他主面に最も近いものは、前記積層体の他主面に最も近い前記第2内部電極に設けられた前記第1貫通導体と電気的に隔離する第2内部電極隔離部に対向する領域において、前記第1貫通導体に近づくにつれ前記積層体の他主面に接近しており、かつ、
    前記第2内部電極のうち前記積層体の一主面に最も近いものは、前記積層体の一主面に最も近い前記第1内部電極に設けられた前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の一主面に接近しており、
    前記第2内部電極のうち前記積層体の他主面に最も近いものは、前記積層体の他主面に最も近い前記第1内部電極に設けられた前記第2貫通導体と電気的に隔離する第1内部電極隔離部に対向する領域において、前記第2貫通導体に近づくにつれ前記積層体の他主面に接近していることを特徴とする積層コンデンサ。
JP2005279619A 2005-09-27 2005-09-27 積層コンデンサ Expired - Fee Related JP4761904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005279619A JP4761904B2 (ja) 2005-09-27 2005-09-27 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279619A JP4761904B2 (ja) 2005-09-27 2005-09-27 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2007095756A JP2007095756A (ja) 2007-04-12
JP4761904B2 true JP4761904B2 (ja) 2011-08-31

Family

ID=37981131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279619A Expired - Fee Related JP4761904B2 (ja) 2005-09-27 2005-09-27 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP4761904B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009900A1 (ja) * 2022-07-04 2024-01-11 株式会社村田製作所 積層セラミックコンデンサの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872695A (en) * 1997-02-26 1999-02-16 International Business Machines Corporation Integrated electronic components having conductive filled through holes
JP2001217143A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 薄膜積層コンデンサおよび基板
JP2004311990A (ja) * 2003-03-27 2004-11-04 Kyocera Corp 積層セラミック電子部品の製造方法
JP2004363428A (ja) * 2003-06-06 2004-12-24 Ngk Spark Plug Co Ltd 積層電子部品の製造方法および積層電子部品の製造装置

Also Published As

Publication number Publication date
JP2007095756A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4637674B2 (ja) 積層コンデンサ
US9343236B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP4880695B2 (ja) 積層コンデンサ
KR20080064980A (ko) 적층 커패시터
JP2015026801A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
TWI479521B (zh) 多層陶瓷電子組件
JP2013128092A (ja) 積層セラミック電子部品
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP2021022588A (ja) コンデンサ素子
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
JP2008085054A (ja) 積層コンデンサ
KR20190027136A (ko) 적층형 커패시터 및 그 실장 기판
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
CN103871738A (zh) 多层陶瓷电子部件
JP2021022722A (ja) 積層型キャパシタ及びその実装基板
KR20130063235A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6626966B2 (ja) 積層型コンデンサ
KR20170088794A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6363444B2 (ja) 積層型コンデンサ
JP4761904B2 (ja) 積層コンデンサ
WO2018043397A1 (ja) 積層型コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4761904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees