WO2024009900A1 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
WO2024009900A1
WO2024009900A1 PCT/JP2023/024336 JP2023024336W WO2024009900A1 WO 2024009900 A1 WO2024009900 A1 WO 2024009900A1 JP 2023024336 W JP2023024336 W JP 2023024336W WO 2024009900 A1 WO2024009900 A1 WO 2024009900A1
Authority
WO
WIPO (PCT)
Prior art keywords
material layer
via conductor
multilayer ceramic
forming
manufacturing
Prior art date
Application number
PCT/JP2023/024336
Other languages
English (en)
French (fr)
Inventor
幸宏 藤田
龍太郎 大和
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024009900A1 publication Critical patent/WO2024009900A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Definitions

  • the present disclosure relates to a method for manufacturing a multilayer ceramic capacitor.
  • Multilayer capacitors are known in which the ESL (equivalent series inductance) is reduced by making the current flow route thicker, the current flow route shorter, or the magnetic fields generated by currents with different polarities canceling each other out.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2006-135333 discloses an example of a multilayer capacitor with a reduced ESL.
  • the multilayer capacitor disclosed in Patent Document 1 includes a capacitor body in which a plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are stacked.
  • the capacitor body includes a plurality of first via conductors that are electrically connected to the plurality of first internal electrodes and extend to one main surface of the capacitor body, and a plurality of first via conductors that are electrically connected to the plurality of second internal electrodes.
  • a plurality of second via conductors are connected to the capacitor body and extend to one main surface of the capacitor body.
  • One main surface of the capacitor body includes a plurality of first external electrodes each electrically connected to a plurality of first via conductors, and a plurality of first external electrodes each electrically connected to a plurality of second via conductors.
  • a plurality of second external electrodes are provided.
  • the multilayer capacitor disclosed in Patent Document 1 is manufactured through a step of manufacturing a capacitor body and then forming a first external electrode and a second external electrode on the surface of the capacitor body. Therefore, if the size of the multilayer capacitor is fixed, it is necessary to reduce the thickness of the capacitor body by the thickness of the external electrode. For this reason, there is a restriction on the number of stacked internal electrodes, making it impossible to increase the capacitance.
  • the present disclosure aims to solve the above problems, and to provide a method for manufacturing a multilayer ceramic capacitor with large capacitance.
  • a method for manufacturing a multilayer ceramic capacitor according to the present disclosure includes a capacitor body in which a plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are laminated, and a first via conductor provided inside the capacitor body and electrically connected to the plurality of first internal electrodes; and a second via conductor provided inside the capacitor body and electrically connected to the plurality of second internal electrodes.
  • a method for manufacturing a multilayer ceramic capacitor comprising a via conductor, forming a first material layer made of a first material in order to form the first via conductor and the second via conductor; A material located at at least one end and different from the first material, which is any one of Sn, Sn-Ag, Sn-Bi, Sn-In, Sn-Ag-Cu, and Au. forming a second material layer made of a second material containing as a main component.
  • a second material layer is formed of the material. Since the second material has excellent oxidation resistance, oxidation can be suppressed even when the surface is exposed, and it is possible to connect with an external electrode etc. with high reliability.
  • the size of the capacitor body can be increased.
  • the number of laminated layers of the first internal electrode and the second internal electrode can be increased, so that the capacitance can be increased.
  • FIG. 1 is a plan view of a multilayer ceramic capacitor manufactured by the method for manufacturing a multilayer ceramic capacitor of the present disclosure.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 taken along line II-II.
  • FIG. 3 is a cross-sectional view schematically showing a multilayer ceramic capacitor in which the second material layer is not exposed on the main surface of the capacitor body.
  • FIG. 3 is a cross-sectional view schematically showing a multilayer ceramic capacitor in which a second material layer protrudes outward from the main surface of the capacitor body.
  • 1 is a flowchart for explaining a method for manufacturing a multilayer ceramic capacitor according to a first embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view schematically showing a state in which a capacitor body and a first via conductor are formed. It is a flowchart for explaining the manufacturing method of the multilayer ceramic capacitor in the 3rd embodiment of this indication. It is a flowchart for explaining the manufacturing method of the multilayer ceramic capacitor in the 4th embodiment of this indication. It is a flowchart for explaining the manufacturing method of the multilayer ceramic capacitor in the 5th embodiment of this indication.
  • FIG. 3 is a cross-sectional view schematically showing a state in which a portion of the surface of the capacitor main body other than a position where a second material layer is formed is covered with a mask. It is a flowchart for explaining the manufacturing method of the multilayer ceramic capacitor in the 6th embodiment of this indication.
  • FIG. 1 is a plan view of a multilayer ceramic capacitor 100 manufactured by the method for manufacturing a multilayer ceramic capacitor of the present disclosure.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 100 shown in FIG. 1 taken along line II-II.
  • the multilayer ceramic capacitor 100 includes a capacitor body 1, a first via conductor 5, and a second via conductor 6.
  • the capacitor body 1 has a structure in which a plurality of dielectric layers 2, a plurality of first internal electrodes 3, and a plurality of second internal electrodes 4 are laminated. More specifically, the capacitor body 1 has a structure in which a plurality of first internal electrodes 3 and second internal electrodes 4 are alternately stacked with dielectric layers 2 in between.
  • the material of the dielectric layer 2 is arbitrary, and is made of, for example, a ceramic material whose main component is BaTiO 3 , CaTiO 3 , SrTiO 3 , SrZrO 3 , or CaZrO 3 .
  • These main components may contain subcomponents whose content is smaller than that of the main components, such as Mn compounds, Fe compounds, Cr compounds, Co compounds, and Ni compounds.
  • the shape of the capacitor body 1 is arbitrary.
  • the capacitor main body 1 has a rectangular parallelepiped shape as a whole.
  • the shape of a rectangular parallelepiped as a whole is not a perfect rectangular parallelepiped, such as a rectangular parallelepiped with rounded corners and ridges, but it has six surfaces and can be considered a rectangular parallelepiped as a whole. It is a shape that can be made.
  • the dimensions of the capacitor body 1 are arbitrary, but for example, the vertical dimension of the rectangle in plan view is 0.3 mm or more and 3.0 mm or less, the horizontal dimension is 0.3 mm or more and 3.0 mm or less, and the dielectric layer 2 , the dimensions of the first internal electrode 3 and the second internal electrode 4 in the lamination direction T (hereinafter simply referred to as the lamination direction T) can be set to 50 ⁇ m or more and 200 ⁇ m or less.
  • the dimension of the capacitor body 1 in the stacking direction T refers to the thickness of the capacitor body 1.
  • the first internal electrode 3 and the second internal electrode 4 may be made of any material, for example, metals such as Ni, Cu, Ag, Pd, Pt, Fe, Ti, Cr, Sn, or Au, or those metals. Contains alloys etc. as main components.
  • the first internal electrode 3 and the second internal electrode 4 may contain the same ceramic material as the dielectric ceramic contained in the dielectric layer 2 as a common material. In that case, the proportion of the common material contained in the first internal electrode 3 and the second internal electrode 4 is, for example, 20 vol% or less.
  • the thickness of the first internal electrode 3 and the second internal electrode 4 is arbitrary, and can be, for example, about 0.3 ⁇ m or more and 1.0 ⁇ m or less. Although the number of layers of the first internal electrode 3 and the second internal electrode 4 is arbitrary, the total number of both can be, for example, approximately 10 to 150 layers.
  • a plurality of first through holes 3a are formed in the first internal electrode 3 in order to insert a plurality of second via conductors 6, which will be described later.
  • a plurality of second through holes 4a are formed in the second internal electrode 4 in order to allow a plurality of first via conductors 5, which will be described later, to be inserted therethrough.
  • capacitance is formed by the first internal electrode 3 and the second internal electrode 4 facing each other with the dielectric layer 2 interposed therebetween.
  • the first via conductor 5 is provided inside the capacitor body 1 and electrically connected to the plurality of first internal electrodes 3.
  • the first via conductor 5 passes through a second through hole 4a formed in the second internal electrode 4, and is insulated from the second internal electrode 4.
  • the second via conductor 6 is provided inside the capacitor body 1 and electrically connected to the plurality of second internal electrodes 4.
  • the second via conductor 6 passes through a first through hole 3a formed in the first internal electrode 3, and is insulated from the first internal electrode 3.
  • the first via conductor 5 and the second via conductor 6 each have a first material layer 11 made of a first material and a material different from the first material, such as Sn, Sn-Ag, Sn- and a second material layer 12 made of a second material containing any one of Bi, Sn-In, Sn-Ag-Cu, and Au as a main component.
  • the principal component means the component that is the most abundant on a mass basis.
  • the second material layer 12 is provided at least one open end of the first via conductor 5 and the second via conductor 6 in the stacking direction T, the surface of which is not covered. In the example shown in FIG. 2, the second material layer 12 is provided on the first main surface 1a side of the capacitor body 1.
  • the first via conductor 5 and the second via conductor 6 are each provided inside the capacitor body 1 in a manner extending in the stacking direction T.
  • the first via conductor 5 and the second via conductor 6 are each exposed on the first main surface 1a of the capacitor body 1, but are not exposed on the second main surface 1b.
  • the second material layer 12 of the first via conductor 5 and the second via conductor 6 is exposed on the first main surface 1a of the capacitor body 1, but the first material layer 11 is , is not exposed on the second main surface 1b.
  • the first main surface 1a and the second main surface 1b of the capacitor body 1 are electrically connected to the first via conductor 5 and are made of a material different from that of the first via conductor 5.
  • An external electrode electrically connected to the second via conductor 6 and made of a material different from that of the second via conductor 6 is not provided. Therefore, in the stacking direction T, the dimensions of the multilayer ceramic capacitor 100 are the same as the dimensions of the capacitor body 1. Note that the dimensions of the multilayer ceramic capacitor 100 in the stacking direction T are the outermost part on the first main surface 1a side and the second main surface in the stacking direction T among the constituent parts of the multilayer ceramic capacitor 100. It means the distance between the outermost part on the 1b side.
  • the first material contains Ni as a main component, for example.
  • the second material contains any one of Sn, Sn-Ag, Sn-Bi, Sn-In, Sn-Ag-Cu, and Au as a main component.
  • Sn-Ag is an alloy of Sn and Ag
  • Sn-Bi is an alloy of Sn and Bi
  • Sn-In is an alloy of Sn and In
  • Sn-Ag-Cu is an alloy of Sn and Bi. It is an alloy of Ag and Cu.
  • Ni is a metal that is easily oxidized, but Sn, Sn--Ag, Sn--Bi, Sn--In, Sn--Ag--Cu, and Au are metals that have excellent oxidation resistance. Therefore, any one of Sn, Sn-Ag, Sn-Bi, Sn-In, Sn-Ag-Cu, and Au is applied to the open end of at least one of the first via conductor 5 and the second via conductor 6.
  • the second material layer 12 containing one of the above as a main component oxidation can be suppressed even when the surface of the second material layer 12 is exposed, and connection with external electrodes etc. can be made with high reliability. It becomes possible to do so. For example, when mounting the multilayer ceramic capacitor 100 on a land on a mounting board, the second material layer 12 of the first via conductor 5 and the second via conductor 6 is connected to the land via solder or the like.
  • the main component of the first material is not limited to Ni, and may be metals such as Cu, Ag, Pd, Pt, Fe, Ti, Cr, or Au, or alloys containing these metals. good. That is, the first material may contain at least one of Ni, Cu, Ag, Pd, Pt, Fe, Ti, Cr, and Au as a main component.
  • the outer surface of the capacitor body 1 is electrically connected to the first via conductor 5 and the second via conductor 6, respectively, and is made of a material different from that of the first via conductor 5 and the second via conductor 6. Since there is no need to separately provide an electrode, the size of the capacitor body 1 in the stacking direction T can be increased compared to a conventional multilayer ceramic capacitor provided with external electrodes. Thereby, the number of laminated layers of the first internal electrode 3 and the second internal electrode 4 can be increased, so that the capacitance can be increased.
  • the first via conductor 5 and the second via conductor 6 can be provided at any position.
  • a plurality of first via conductors 5 and a plurality of second via conductors 6 are provided in a matrix.
  • the number of first via conductors 5 and second via conductors 6 can be any number.
  • the shapes of the first via conductor 5 and the second via conductor 6 are arbitrary, and may be cylindrical, for example.
  • the diameters of the first via conductor 5 and the second via conductor 6 are, for example, about 30 ⁇ m or more and 150 ⁇ m or less.
  • the distance between the first via conductor 5 and the second via conductor 6 adjacent to each other, more specifically, the distance L1 between the center of the first via conductor 5 and the center of the second via conductor 6 (See FIG. 2) is, for example, about 50 ⁇ m or more and 500 ⁇ m or less.
  • the second material layer 12 does not need to be exposed on the first main surface 1a of the capacitor body 1, as shown in FIG. Even with such a configuration, it is possible to connect to an external electrode or the like using a bonding material such as solder.
  • the second material layer 12 may protrude further outward in the stacking direction T than the first main surface 1a of the capacitor body 1, as shown in FIG.
  • the dimension of the portion of the second material layer 12 that protrudes outward from the first main surface 1a in the stacking direction T is preferably 5 ⁇ m or less.
  • the first material layer 11 may be exposed on the second main surface 1b of the capacitor body 1. Further, the second material layer 12 may be provided not only on the first main surface 1a side of the capacitor body 1 but also on the second main surface 1b side.
  • a method of manufacturing a multilayer ceramic capacitor according to the present disclosure includes a capacitor body 1 in which a plurality of dielectric layers 2, a plurality of first internal electrodes 3, and a plurality of second internal electrodes 4 are laminated; A first via conductor 5 provided inside the capacitor body 1 and electrically connected to the plurality of first internal electrodes 3; and a first via conductor 5 provided inside the capacitor body 1 and electrically connected to the plurality of second internal electrodes 4.
  • This method of manufacturing a multilayer ceramic capacitor includes a step of forming a first material layer 11 made of a first material in order to form a first via conductor 5 and a second via conductor 6; It is located at at least one end of the conductor 5 and the second via conductor 6 and is made of a material different from the first material, such as Sn, Sn-Ag, Sn-Bi, Sn-In, or Sn-Ag-Cu. and a step of forming a second material layer 12 made of a second material containing any one of Au as a main component.
  • a multilayer ceramic capacitor 100 with a large capacitance can be manufactured.
  • the second material constituting the second material layer 12 has excellent oxidation resistance, it can suppress oxidation even when the surface is exposed, and can connect with external electrodes etc. with high reliability. It becomes possible to do so. Therefore, there is no need to separately provide external electrodes electrically connected to the first via conductor 5 and the second via conductor 6, so when the size of the multilayer ceramic capacitor 100 is determined, the capacitor body 1 The dimensions of can be increased. Thereby, the number of stacked layers of the first internal electrode 3 and the second internal electrode 4 can be increased, so that the capacitance can be increased.
  • FIG. 5 is a flowchart for explaining a method for manufacturing a multilayer ceramic capacitor according to the first embodiment of the present disclosure.
  • a plurality of ceramic green sheets on which internal electrode patterns are formed are laminated to produce a laminate.
  • a known ceramic green sheet can be used, and can be obtained, for example, by applying a ceramic slurry containing ceramic powder, a resin component, and a solvent onto a base material and drying it. .
  • the internal electrode pattern can be formed by applying a conductive paste for internal electrodes to a ceramic green sheet by a method such as printing.
  • An internal electrode pattern that allows a plurality of multilayer ceramic capacitors 100 to be manufactured at once may be formed.
  • a laminate produced by laminating a plurality of ceramic green sheets on which internal electrode patterns are formed is a mother laminate.
  • the conductive paste for internal electrodes is a conductive paste for forming the first internal electrode 3 and the second internal electrode 4, and a known paste can be used.
  • the conductive paste for internal electrodes includes, for example, particles made of a metal such as Ni, Cu, Ag, Pd, Pt, Fe, Ti, Cr, Sn, or Au or a precursor thereof, and a solvent.
  • the conductive paste for internal electrodes may further contain a dispersant and a resin component serving as a binder.
  • the produced laminate is preferably pressed by a method such as rigid press or isostatic press.
  • step S2 following step S1 holes for forming the first via conductor 5 and the second via conductor 6 are formed in the laminate.
  • the holes can be formed by any method, for example, by irradiating with a laser beam.
  • the holes formed are non-through holes.
  • a non-through hole may be formed by adjusting the depth of the hole to be formed, or a through hole may be formed and then a ceramic green sheet is pasted on one end side of the laminate in the stacking direction T. You can do it like this.
  • the hole to be formed may be a through hole depending on the shapes of the first via conductor 5 and the second via conductor 6 to be formed.
  • step S3 following step S2, the formed hole is filled with a conductive paste for via conductor containing a first material and a second material having a lower melting point than the first material.
  • the first material contains Ni as a main component, for example.
  • the second material contains any one of Sn, Sn-Ag, Sn-Bi, Sn-In, Sn-Ag-Cu, and Au as a main component.
  • the amounts of the first material and the second material contained in the conductive paste for via conductors are such that the amount of the first material layer 11 and the second material layer of the first via conductor 5 and second via conductor 6 to be formed is The ratio between the material layer 12 and the material layer 12 is adjusted as shown in FIG.
  • the conductive paste for via conductors may contain a dispersant, a resin component serving as a binder, and the like.
  • the mother laminate whose holes are filled with conductive paste for via conductors is cut into pieces to a predetermined size.
  • the mother laminate can be cut by a cutting method such as push cutting, dicing, laser cutting, or the like.
  • step S4 following step S3, the first material layer 11 and the second material layer 12 are formed together with the capacitor body 1 by firing the laminate whose holes are filled with conductive paste for via conductors. . That is, by firing, the second material having a lower melting point than the first material appears on the surface side, so that the via conductor as shown in FIG. A first via conductor 5 and a second via conductor 6 including a second material layer 12 located closer to the surface of the capacitor body 1 than the first via conductor 5 and the second material layer 12 are formed. That is, in this embodiment, the process of step S4 is a process of forming the first material layer 11 and a process of forming the second material layer 12.
  • the multilayer ceramic capacitor 100 is manufactured through the steps described above.
  • the first material layer 11 and the second material layer 12 do not form two neat layers as shown in FIG. 2, but mainly contain Ni inside.
  • the first material layer 11 and the second material layer 12 are formed in such a manner that Sn exists on the outside.
  • the method for manufacturing a multilayer ceramic capacitor in this embodiment does not include the step of separately providing external electrodes electrically connected to the first via conductor 5 and the second via conductor 6, respectively.
  • a multilayer ceramic capacitor 100 with a large capacitance can be manufactured.
  • by firing the laminate in which the holes are filled with a conductive paste for via conductors containing a first material and a second material having a melting point lower than that of the first material Since the first material layer 11 and the second material layer 12 can be formed at the same time, the manufacturing process is simplified compared to a method in which the first material layer 11 and the second material layer 12 are formed separately. It can be simplified.
  • the first material layer 11 and the second material layer 12 are simultaneously formed by firing an unfired laminate.
  • the second material layer 12 is formed after the first material layer 11 is formed.
  • FIG. 6 is a flowchart for explaining a method for manufacturing a multilayer ceramic capacitor according to the second embodiment of the present disclosure. Among the processes in the flowchart shown in FIG. 6, the same processes as those in the flowchart shown in FIG. 5 are given the same reference numerals and detailed explanations are omitted.
  • step S1 of FIG. 6 a plurality of ceramic green sheets on which internal electrode patterns are formed are laminated to produce a laminate.
  • step S2 holes for forming the first via conductor 5 and the second via conductor 6 are formed in the laminate.
  • step S11 following step S2 the formed hole is filled with a conductive paste for via conductor containing the first material.
  • the first material contains Ni as a main component, for example.
  • the conductive paste for via conductors may be filled up to the surface of the laminate, or may be filled up to a position inside the surface of the laminate in the stacking direction T.
  • a space for forming the second material layer 12 may be provided by filling the hole with conductive paste for via conductor and then pressing it.
  • step S12 the laminate whose holes are filled with conductive paste for via conductors is fired.
  • the first material layer 11 is formed together with the capacitor body 1. That is, in this embodiment, the process of step S12 is a process of forming the first material layer 11.
  • the conductive paste for via conductor when the conductive paste for via conductor is filled up to the surface of the laminate, and when it is filled to a position inside the surface of the laminate in the stacking direction T, the conductive paste is formed by firing.
  • the end of the first material layer 11 is located inside the surface of the capacitor body 1 in the stacking direction T.
  • the ends of the first material layer 11 formed are inside the surface of the capacitor body 1 due to shrinkage due to firing.
  • the amount of components that disappear during firing may be increased by increasing the content of the resin component contained in the conductive paste for via conductors.
  • the second material layer 12 is formed at the end of the first material layer 11.
  • the second material layer 12 is formed by placing the second material at the end of the first material layer 11 and heating it.
  • a recess 20 is formed that is recessed inward from the surface of the capacitor body 1 (see FIG. 7).
  • a second material is placed in this recess 20 and heated and melted to form a second material layer 12 connected to the first material layer 11 .
  • the multilayer ceramic capacitor 100 is manufactured through the steps described above.
  • the first material is removed together with the capacitor body 1. Since the second material layer 12 is formed at the end of the first material layer 11 after forming the layer 11, the second material layer 12 can be formed more reliably after forming the first material layer 11. can do. In addition, since the second material layer 12 is formed by placing the second material at the end of the first material layer 11 and heating it, a strong second material layer connected to the first material layer 11 is formed. Two material layers 12 can be formed.
  • ⁇ Third embodiment> In the method for manufacturing a multilayer ceramic capacitor in the third embodiment, similarly to the method for manufacturing a multilayer ceramic capacitor in the second embodiment, after forming the first material layer 11, the second material layer 12 is formed. .
  • the method for manufacturing a multilayer ceramic capacitor in the third embodiment differs from the method for manufacturing a multilayer ceramic capacitor in the second embodiment in the step of forming the second material layer 12.
  • FIG. 8 is a flowchart for explaining a method for manufacturing a multilayer ceramic capacitor according to the third embodiment of the present disclosure. Among the processes in the flowchart shown in FIG. 8, the same processes as those in the flowchart shown in FIG. 6 are given the same reference numerals and detailed explanations will be omitted.
  • step S21 following step S12, a second material layer 12 is formed at the end of the first material layer 11.
  • the paste containing the second material is sprayed onto the surface of the capacitor body 1 in the form of a mist, and the paste adhering to the end of the first material layer 11 is heated, thereby forming the second material layer 12. form.
  • the paste containing the second material is, for example, a paste containing Sn.
  • a paste containing Sn For example, it is possible to apply a voltage to a spray gun or the like to atomize and spray the paste containing the second material.
  • the paste containing the second material is atomized and sprayed onto the capacitor body 1, the charged paste particles adhere to the ends of the first material layer 11 due to static electricity. Thereafter, the paste attached to the end of the first material layer 11 is heated and melted to form a second material layer 12 connected to the first material layer 11 .
  • the method for manufacturing a multilayer ceramic capacitor in the third embodiment also ensures that the second material layer 12 is formed after forming the first material layer 11. can be formed. Further, the second material layer 12 is formed by spraying a mist of paste containing the second material onto the surface of the capacitor body 1 and heating the paste attached to the end of the first material layer 11. Therefore, a strong second material layer 12 connected to the first material layer 11 can be formed.
  • ⁇ Fourth embodiment> In the method for manufacturing a multilayer ceramic capacitor in the fourth embodiment, similarly to the method for manufacturing a multilayer ceramic capacitor in the second embodiment, after forming the first material layer 11, the second material layer 12 is formed. .
  • the method for manufacturing a multilayer ceramic capacitor in the fourth embodiment differs from the method for manufacturing a multilayer ceramic capacitor in the second embodiment in the step of forming the second material layer 12.
  • FIG. 9 is a flowchart for explaining a method for manufacturing a multilayer ceramic capacitor in the fourth embodiment of the present disclosure.
  • the same processes as those in the flowchart shown in FIG. 6 are given the same reference numerals and detailed explanations are omitted.
  • step S31 a second material layer 12 is formed at the end of the first material layer 11.
  • the second material layer 12 is formed by attaching the second material to the end of the first material layer 11 by immersing the capacitor body 1 in a melting tank in which the second material is melted. do.
  • a melting tank in which the second material is melted is prepared, and the capacitor body 1 is immersed in the melting tank.
  • the molten second material adheres only to the ends of the first material layer 11, which is a conductor.
  • a second material layer 12 connected to the first material layer 11 is formed.
  • the method for manufacturing a multilayer ceramic capacitor in the fourth embodiment also ensures that the second material layer 12 is formed after forming the first material layer 11. can be formed.
  • the second material layer 12 is formed by attaching the second material to the end of the first material layer 11 by immersing the capacitor body 1 in a melting tank in which the second material is melted. A strong second material layer 12 connected to the first material layer 11 can be formed.
  • ⁇ Fifth embodiment> In the method for manufacturing a multilayer ceramic capacitor in the fifth embodiment, similarly to the method for manufacturing a multilayer ceramic capacitor in the second embodiment, after forming the first material layer 11, the second material layer 12 is formed. .
  • the method for manufacturing a multilayer ceramic capacitor in the fifth embodiment differs from the method for manufacturing a multilayer ceramic capacitor in the second embodiment in the step of forming the second material layer 12.
  • step S41 a second material layer 12 is formed at the end of the first material layer 11.
  • the second material layer 12 is formed by attaching the second material to the end of the first material layer 11 by vapor deposition.
  • a portion of the surface of the capacitor body 1 other than the position where the second material layer 12 is to be formed is covered with a mask 30.
  • the second main surface 1b of the capacitor body 1 is not covered with the mask 30 because it is the surface in contact with the mounting table on which the capacitor body 1 is placed, but it is covered with the mask 30. Good too.
  • a second material layer 12 is formed by evaporating the second material in a vacuum furnace and depositing the second material on the ends of the first material layer 11 that are not covered by the mask 30. Form. Thereafter, mask 30 is removed.
  • the method for manufacturing a multilayer ceramic capacitor in the fifth embodiment also ensures that the second material layer 12 is formed after forming the first material layer 11. can be formed. Furthermore, since the second material layer 12 is formed by attaching the second material to the end of the first material layer 11 by vapor deposition, the second material layer 12 has uniform dimensions in the stacking direction T. can be formed.
  • ⁇ Sixth embodiment> In the method for manufacturing a multilayer ceramic capacitor in the sixth embodiment, similarly to the method for manufacturing a multilayer ceramic capacitor in the second embodiment, after forming the first material layer 11, the second material layer 12 is formed. .
  • the method for manufacturing a multilayer ceramic capacitor in the sixth embodiment differs from the method for manufacturing a multilayer ceramic capacitor in the second embodiment in the step of forming the second material layer 12.
  • step S51 a second material layer 12 is formed at the end of the first material layer 11.
  • the second material layer 12 is formed by performing electroless plating. That is, the second material layer 12 is formed by immersing the capacitor body 1 in a plating solution in which the second material is dissolved and depositing the second material on the end of the first material layer 11. .
  • the method for manufacturing a multilayer ceramic capacitor in the sixth embodiment also ensures that the second material layer 12 is formed after forming the first material layer 11. can be formed. Furthermore, since the second material layer 12 is formed by electroless plating, the second material layer 12 can be easily formed by simply immersing the capacitor body 1 in a plating solution containing the second material. can be formed.
  • the present disclosure is not limited to the above embodiments, and various applications and modifications can be made within the scope of the present disclosure.
  • the method for forming the second material layer 12 at the end of the first material layer 11 is not limited to the methods described in the second to sixth embodiments, and may be formed by other methods. It is also possible to do so.
  • the steps of the second to sixth embodiments are further performed.
  • a step of forming the second material layer 12 in the embodiment may also be performed.
  • the manufacturing method of the multilayer ceramic capacitor in this application is as follows. ⁇ 1> a capacitor body in which a plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are stacked; A multilayer ceramic capacitor comprising a first via conductor electrically connected to the capacitor body and a second via conductor provided inside the capacitor body and electrically connected to the plurality of second internal electrodes. A manufacturing method, forming a first material layer made of a first material in order to form the first via conductor and the second via conductor; A second material located at at least one end and made of a material different from the first material and containing any one of Sn, Sn-Ag, Sn-Ag-Cu, and Au as a main component.
  • a method for manufacturing a multilayer ceramic capacitor comprising: forming a second material layer made of the same material. ⁇ 2> a step of laminating a plurality of ceramic green sheets on which internal electrode patterns are formed to produce a laminate; forming holes for forming the first via conductor and the second via conductor in the laminate; filling the hole with a conductive paste for via conductor containing the first material and the second material having a lower melting point than the first material; Equipped with In the step of forming the first material layer and the step of forming the second material layer, the via conductor conductive paste is baked together with the capacitor body by firing the laminate in which the holes are filled.
  • the method for manufacturing a multilayer ceramic capacitor according to ⁇ 1> wherein the first material layer and the second material layer are formed.
  • ⁇ 3> a step of laminating a plurality of ceramic green sheets on which internal electrode patterns are formed to produce a laminate; forming holes for forming the first via conductor and the second via conductor in the laminate; filling the hole with a conductive paste for via conductor containing the first material; Equipped with In the step of forming the first material layer, the first material layer is formed together with the capacitor body by firing the laminate in which the holes are filled with the conductive paste for via conductors; The method for manufacturing a multilayer ceramic capacitor according to ⁇ 1>, wherein in the step of forming the second material layer, the second material layer is formed at an end of the first material layer.
  • the second material layer is formed by disposing and heating the second material.
  • a method for manufacturing multilayer ceramic capacitors In the step of forming the second material layer, a paste containing the second material is sprayed onto the surface of the capacitor body, and the adhered paste is heated to form the second material layer.
  • ⁇ 6> In the step of forming the second material layer, the capacitor body is immersed in a molten layer of the second material, thereby adhering the second material to form the second material layer.
  • the method for manufacturing a multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 3> is any one of ⁇ 1> to ⁇ 3>.
  • the second material layer is formed by depositing the second material by vapor deposition, according to any one of ⁇ 1> to ⁇ 3>.
  • Manufacturing method of multilayer ceramic capacitor is a predefined step of forming the second material layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

複数の誘電体層（２）と、複数の第１の内部電極（３）と、複数の第２の内部電極（４）とが積層されたコンデンサ本体（１）と、コンデンサ本体（１）の内部に設けられ、複数の第１の内部電極（３）と電気的に接続された第１のビア導体（５）と、コンデンサ本体（１）の内部に設けられ、複数の第２の内部電極（４）と電気的に接続された第２のビア導体（６）とを備えた積層セラミックコンデンサの製造方法は、第１のビア導体（５）および第２のビア導体（６）を形成するために、第１の材料からなる第１の材料層を形成する工程と、第１のビア導体（５）および第２のビア導体（６）の少なくとも一方の端部に位置し、第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層を形成する工程とを備える。

Description

積層セラミックコンデンサの製造方法
　本開示は、積層セラミックコンデンサの製造方法に関する。
　電流の流れるルートを太くする、電流の流れるルートを短くする、極性の異なる電流が発生させる磁界を相互に相殺させるなどして、ＥＳＬ（等価直列インダクタンス）を小さくした積層コンデンサが知られている。特許文献１（特開２００６－１３５３３３号公報）には、ＥＳＬを小さくした積層コンデンサの一例が開示されている。
　特許文献１に開示された積層コンデンサは、複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体を備えている。コンデンサ本体には、複数の第１の内部電極と電気的に接続され、コンデンサ本体の一方の主面まで延伸している複数の第１のビア導体と、複数の第２の内部電極と電気的に接続され、コンデンサ本体の一方の主面まで延伸している複数の第２のビア導体とが設けられている。コンデンサ本体の一方の主面には、複数の第１のビア導体とそれぞれ電気的に接続されている複数の第１の外部電極と、複数の第２のビア導体とそれぞれ電気的に接続されている複数の第２の外部電極とが設けられている。
特開２００６－１３５３３３号公報
　特許文献１に開示された積層コンデンサは、コンデンサ本体を作製した後、コンデンサ本体の表面に第１の外部電極および第２の外部電極を形成する工程を経て作製されている。このため、積層コンデンサのサイズが決まっている場合、外部電極の厚みの分だけコンデンサ本体の厚みを小さくする必要がある。このため、内部電極の積層枚数に制約が生じ、静電容量を大きくすることができない。
　本開示は、上記課題を解決するものであり、静電容量が大きい積層セラミックコンデンサを製造する方法を提供することを目的とする。
　本開示の積層セラミックコンデンサの製造方法は、複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、前記コンデンサ本体の内部に設けられ、複数の前記第１の内部電極と電気的に接続された第１のビア導体と、前記コンデンサ本体の内部に設けられ、複数の前記第２の内部電極と電気的に接続された第２のビア導体とを備えた積層セラミックコンデンサの製造方法であって、
　前記第１のビア導体および前記第２のビア導体を形成するために、第１の材料からなる第１の材料層を形成する工程と、前記第１のビア導体および前記第２のビア導体の少なくとも一方の端部に位置し、前記第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層を形成する工程とを備えることを特徴とする。
　本開示の積層セラミックコンデンサの製造方法によれば、コンデンサ本体の内部に設けられる第１のビア導体および第２のビア導体を形成するために、第１の材料層と、第１のビア導体および第２のビア導体の少なくとも一方の端部に位置し、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層を形成する。第２の材料は、耐酸化性に優れているため、表面が露出した状態でも酸化を抑制することができ、外部の電極等と高い信頼性で接続することが可能となる。このため、第１のビア導体および第２のビア導体とそれぞれ電気的に接続された外部電極を別途設ける必要がないので、コンデンサ本体の寸法を大きくすることができる。これにより、第１の内部電極および第２の内部電極の積層枚数を多くすることができるので、静電容量を大きくすることができる。
本開示の積層セラミックコンデンサの製造方法によって製造される積層セラミックコンデンサの平面図である。 図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。 第２の材料層がコンデンサ本体の主面に露出していない積層セラミックコンデンサを模式的に示す断面図である。 第２の材料層がコンデンサ本体の主面よりも外側に突出した積層セラミックコンデンサを模式的に示す断面図である。 本開示の第１の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。 本開示の第２の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。 コンデンサ本体と第１のビア導体を形成した状態を模式的に示す断面図である。 本開示の第３の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。 本開示の第４の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。 本開示の第５の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。 コンデンサ本体の表面のうち、第２の材料層を形成する位置以外の部分をマスクで覆った状態を模式的に示す断面図である。 本開示の第６の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。
　以下に本開示の実施形態を示して、本開示の特徴を具体的に説明する。
　初めに、本開示の積層セラミックコンデンサの製造方法によって製造される積層セラミックコンデンサの構成の一例について説明した後、積層セラミックコンデンサの製造方法について説明する。
　（積層セラミックコンデンサ）
　図１は、本開示の積層セラミックコンデンサの製造方法によって製造される積層セラミックコンデンサ１００の平面図である。図２は、図１に示す積層セラミックコンデンサ１００のＩＩ－ＩＩ線に沿った断面図である。
　積層セラミックコンデンサ１００は、コンデンサ本体１と、第１のビア導体５と、第２のビア導体６とを備える。
　コンデンサ本体１は、複数の誘電体層２と、複数の第１の内部電極３と、複数の第２の内部電極４とが積層された構造を有する。より詳細には、コンデンサ本体１は、誘電体層２を介して第１の内部電極３と第２の内部電極４とが交互に複数積層された構造を有する。
　誘電体層２の材質は任意であり、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＳｒＺｒＯ３、または、ＣａＺｒＯ３などを主成分とするセラミック材料からなる。これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。
　コンデンサ本体１の形状は任意である。本実施形態では、コンデンサ本体１は、全体として直方体の形状を有する。全体として直方体の形状とは、例えば、直方体の角部や稜線部が丸みを帯びている形状のように、完全な直方体の形状ではないが、６つの表面を有し、全体として直方体ととらえることができる形状のことである。
　コンデンサ本体１の寸法は任意であるが、例えば、平面視で矩形の縦方向の寸法を０．３ｍｍ以上３．０ｍｍ以下、横方向の寸法を０．３ｍｍ以上３．０ｍｍ以下、誘電体層２、第１の内部電極３および第２の内部電極４の積層方向Ｔ（以下、単に積層方向Ｔと呼ぶ）における寸法を５０μｍ以上２００μｍ以下とすることができる。積層方向Ｔにおけるコンデンサ本体１の寸法とは、コンデンサ本体１の厚みのことである。
　第１の内部電極３および第２の内部電極４の材質は任意であり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを主成分として含有している。第１の内部電極３および第２の内部電極４は、共材として、誘電体層２に含まれる誘電体セラミックと同じセラミック材料を含んでいてもよい。その場合、第１の内部電極３および第２の内部電極４に含まれる共材の割合は、例えば、２０ｖｏｌ％以下である。
　第１の内部電極３および第２の内部電極４の厚さは任意であるが、例えば、０．３μｍ以上１．０μｍ以下程度とすることができる。第１の内部電極３および第２の内部電極４の層数は任意であるが、両方を併せて、例えば、１０層以上１５０層以下程度とすることができる。
　第１の内部電極３には、後述する複数の第２のビア導体６を挿通させるために、複数の第１の貫通孔３ａが形成されている。第２の内部電極４には、後述する複数の第１のビア導体５を挿通させるために、複数の第２の貫通孔４ａが形成されている。
　積層セラミックコンデンサ１００は、第１の内部電極３と第２の内部電極４とが誘電体層２を介して対向することにより静電容量が形成される。
　図２に示すように、第１のビア導体５は、コンデンサ本体１の内部に設けられ、複数の第１の内部電極３と電気的に接続されている。第１のビア導体５は、第２の内部電極４に形成されている第２の貫通孔４ａを挿通しており、第２の内部電極４とは絶縁されている。
　図２に示すように、第２のビア導体６は、コンデンサ本体１の内部に設けられ、複数の第２の内部電極４と電気的に接続されている。第２のビア導体６は、第１の内部電極３に形成されている第１の貫通孔３ａを挿通しており、第１の内部電極３とは絶縁されている。
　第１のビア導体５および第２のビア導体６はそれぞれ、第１の材料からなる第１の材料層１１と、第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層１２とを含む。主成分とは、質量基準で最も多い成分を意味する。第２の材料層１２は、積層方向Ｔにおける第１のビア導体５および第２のビア導体６の端部であって、表面が覆われていない少なくとも一方の開放端部に設けられている。図２に示す例では、第２の材料層１２は、コンデンサ本体１の第１の主面１ａ側に設けられている。
　第１のビア導体５および第２のビア導体６はそれぞれ、積層方向Ｔに延伸する態様でコンデンサ本体１の内部に設けられている。図２に示す例では、第１のビア導体５および第２のビア導体６はそれぞれ、コンデンサ本体１の第１の主面１ａに露出しているが、第２の主面１ｂには露出していない。より詳しくは、第１のビア導体５および第２のビア導体６の第２の材料層１２は、コンデンサ本体１の第１の主面１ａに露出しているが、第１の材料層１１は、第２の主面１ｂに露出していない。
　図２に示すように、コンデンサ本体１の第１の主面１ａおよび第２の主面１ｂには、第１のビア導体５と電気的に接続され、第１のビア導体５とは異なる材料からなる外部電極、および、第２のビア導体６と電気的に接続され、第２のビア導体６とは異なる材料からなる外部電極は設けられていない。このため、積層方向Ｔにおいて、積層セラミックコンデンサ１００の寸法は、コンデンサ本体１の寸法と同じである。なお、積層方向Ｔにおける積層セラミックコンデンサ１００の寸法は、積層セラミックコンデンサ１００の構成部分のうち、積層方向Ｔにおいて、第１の主面１ａ側の最も外側に位置する部分と、第２の主面１ｂ側の最も外側に位置する部分との間の距離を意味する。
　第１の材料は、例えば、Ｎｉを主成分として含む。第２の材料は、上述したように、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む。ただし、Ｓｎ－Ａｇは、ＳｎとＡｇの合金であり、Ｓｎ－Ｂｉは、ＳｎとＢｉの合金であり、Ｓｎ－Ｉｎは、ＳｎとＩｎの合金であり、Ｓｎ－Ａｇ－Ｃｕは、ＳｎとＡｇとＣｕの合金である。上述したＮｉは、酸化しやすい金属であるが、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕは、耐酸化性に優れた金属である。このため、第１のビア導体５および第２のビア導体６の少なくとも一方の開放端部に、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料層１２を設けることにより、第２の材料層１２の表面が露出した状態でも酸化を抑制することができ、外部の電極等と高い信頼性で接続することが可能となる。例えば、実装基板上のランドに積層セラミックコンデンサ１００を実装する場合、第１のビア導体５および第２のビア導体６の第２の材料層１２を、はんだなどを介してランドに接続する。
　ただし、第１の材料の主成分がＮｉに限定されることはなく、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、ＣｒまたはＡｕなどの金属、またはそれらの金属を含む合金などであってもよい。すなわち、第１の材料は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、ＣｒおよびＡｕのうちの少なくとも一種を主成分として含んでいてもよい。
　このため、コンデンサ本体１の表面に、第１のビア導体５および第２のビア導体６とそれぞれ電気的に接続され、第１のビア導体５および第２のビア導体６と異なる材料からなる外部電極を別途設ける必要がないので、外部電極を備えた従来の積層セラミックコンデンサと比べると、積層方向Ｔにおけるコンデンサ本体１の寸法を大きくすることができる。これにより、第１の内部電極３および第２の内部電極４の積層枚数を多くすることができるので、静電容量を大きくすることができる。
　第１のビア導体５および第２のビア導体６は、任意の位置に設けることができる。本実施形態では、図１に示すように、複数の第１のビア導体５および複数の第２のビア導体６がマトリクス状に設けられている。第１のビア導体５および第２のビア導体６の数は、任意の数とすることができる。
　第１のビア導体５および第２のビア導体６の形状は任意であり、例えば、円柱状とすることができる。その場合の第１のビア導体５および第２のビア導体６の直径は、例えば、３０μｍ以上１５０μｍ以下程度である。また、隣り合う第１のビア導体５と第２のビア導体６との間の距離、より詳しくは、第１のビア導体５の中心と第２のビア導体６の中心との間の距離Ｌ１（図２参照）は、例えば、５０μｍ以上５００μｍ以下程度である。
　なお、第２の材料層１２は、図３に示すように、コンデンサ本体１の第１の主面１ａに露出していなくてもよい。そのような構成であっても、はんだ等の接合材を用いて、外部の電極等と接続することが可能である。
　また、第２の材料層１２は、図４に示すように、コンデンサ本体１の第１の主面１ａよりも積層方向Ｔの外側に突出していてもよい。ただし、その場合でも、第２の材料層１２のうち、積層方向Ｔにおいて第１の主面１ａよりも外側に突出している部分の寸法は、５μｍ以下であることが好ましい。第２の材料層１２のうち、第１の主面１ａよりも外側に突出している部分の寸法が５μｍ以下であることにより、積層セラミックコンデンサ１００のサイズが決まっている場合に、積層方向Ｔにおけるコンデンサ本体１の寸法を大きくすることができ、静電容量を大きくすることができる。
　第１の材料層１１は、コンデンサ本体１の第２の主面１ｂに露出していてもよい。また、第２の材料層１２は、コンデンサ本体１の第１の主面１ａ側だけでなく、第２の主面１ｂ側にも設けるようにしてもよい。
　（積層セラミックコンデンサの製造方法）
　本開示の積層セラミックコンデンサの製造方法は、複数の誘電体層２と、複数の第１の内部電極３と、複数の第２の内部電極４とが積層されたコンデンサ本体１と、コンデンサ本体１の内部に設けられ、複数の第１の内部電極３と電気的に接続された第１のビア導体５と、コンデンサ本体１の内部に設けられ、複数の第２の内部電極４と電気的に接続された第２のビア導体６とを備えた積層セラミックコンデンサ１００の製造方法である。この積層セラミックコンデンサの製造方法は、第１のビア導体５と第２のビア導体６を形成するために、第１の材料からなる第１の材料層１１を形成する工程と、第１のビア導体５および第２のビア導体６の少なくとも一方の端部に位置し、第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層１２を形成する工程とを備える。
　本開示の積層セラミックコンデンサの製造方法によれば、静電容量の大きい積層セラミックコンデンサ１００を製造することができる。すなわち、第２の材料層１２を構成する第２の材料は、耐酸化性に優れているため、表面が露出した状態でも酸化を抑制することができ、外部の電極等と高い信頼性で接続することが可能となる。このため、第１のビア導体５および第２のビア導体６とそれぞれ電気的に接続された外部電極を別途設ける必要がないので、積層セラミックコンデンサ１００のサイズが決まっている場合に、コンデンサ本体１の寸法を大きくすることができる。これにより、第１の内部電極３および第２の内部電極４の積層枚数を多くすることができるので、静電容量を大きくすることができる。
　＜第１の実施形態＞
　図５は、本開示の第１の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。
　図５のステップＳ１では、内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する。セラミックグリーンシートは、公知のものを用いることが可能であり、例えば、セラミック粉体と樹脂成分と溶媒とを含むセラミックスラリーを基材の上に塗工して乾燥させることにより、得ることができる。
　内部電極パターンは、セラミックグリーンシートに、内部電極用導電性ペーストを印刷等の方法で塗工することによって形成することができる。複数の積層セラミックコンデンサ１００を一度に製造することが可能な内部電極パターンを形成するようにしてもよい。その場合、内部電極パターンが形成された複数のセラミックグリーンシートを積層することによって作製される積層体は、マザー積層体である。
　内部電極用導電性ペーストは、第１の内部電極３および第２の内部電極４を形成するための導電性ペーストであり、公知のものを用いることが可能である。内部電極用導電性ペーストは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属またはその前駆体からなる粒子と溶媒とを含む。内部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。
　なお、作製した積層体は、剛体プレス、静水圧プレスなどの方法によってプレスすることが好ましい。
　ステップＳ１に続くステップＳ２では、積層体に対して、第１のビア導体５および第２のビア導体６を形成するための孔を形成する。孔は、任意の方法で形成することが可能であり、例えば、レーザ光線を照射することによって形成する。図２に示す積層セラミックコンデンサ１００を製造する場合、形成する孔は、非貫通孔である。この場合、形成する孔の深さを調整することによって非貫通孔を形成してもよいし、貫通孔を形成してから、積層体の積層方向Ｔの一端側に、セラミックグリーンシートを貼り付けるようにしてもよい。なお、形成する孔は、形成する第１のビア導体５および第２のビア導体６の形状に応じて、貫通孔としてもよい。
　ステップＳ２に続くステップＳ３では、第１の材料と、第１の材料よりも融点の低い第２の材料とを含むビア導体用導電性ペーストを、形成した孔に充填する。第１の材料は、例えば、Ｎｉを主成分として含む。第２の材料は、上述したように、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む。ビア導体用導電性ペーストに含まれる第１の材料と第２の材料の量は、形成される第１のビア導体５および第２のビア導体６のうち、第１の材料層１１と第２の材料層１２との割合が図２に示すような割合となるように調整する。ビア導体用導電性ペーストには、溶媒の他、分散剤、バインダとなる樹脂成分等が含まれていてもよい。
　なお、マザー積層体を作製した場合には、孔にビア導体用導電性ペーストを充填したマザー積層体を所定のサイズに切断することによって個片化する。マザー積層体の切断は、押切り、ダイシング、レーザ切断などの切断方法によって行うことができる。
　ステップＳ３に続くステップＳ４では、ビア導体用導電性ペーストが孔に充填された積層体を焼成することによって、コンデンサ本体１とともに、第１の材料層１１と第２の材料層１２とを形成する。すなわち、焼成によって、第１の材料よりも融点の低い第２の材料が表面側に表れるので、図２に示すようなビア導体、すなわち、第１の材料層１１と、第１の材料層１１よりもコンデンサ本体１の表面側に位置する第２の材料層１２とを含む第１のビア導体５および第２のビア導体６が形成される。すなわち、本実施形態では、ステップＳ４の工程が第１の材料層１１を形成する工程と第２の材料層１２を形成する工程となる。
　上述した工程により、積層セラミックコンデンサ１００が製造される。
　なお、上述した方法で積層セラミックコンデンサ１００を製造した場合、第１の材料層１１と第２の材料層１２は、図２に示すような綺麗な二層とならず、主に、内側にＮｉが存在し、外側にＳｎが存在するような態様で、第１の材料層１１および第２の材料層１２が形成される。
　本実施形態における積層セラミックコンデンサの製造方法によれば、上述したように、第１のビア導体５および第２のビア導体６とそれぞれ電気的に接続された外部電極を別途設ける工程を含んでおらず、コンデンサ本体１の寸法を大きくすることができるので、静電容量の大きい積層セラミックコンデンサ１００を製造することができる。また、第１の材料と、第１の材料よりも融点の低い第２の材料とを含むビア導体用導電性ペーストが孔に充填された積層体を焼成することによって、コンデンサ本体１とともに、第１の材料層１１と第２の材料層１２とを一度に形成することができるので、第１の材料層１１と第２の材料層１２とを別々に形成する方法と比べて、製造工程を簡易化することができる。
　＜第２の実施形態＞
　第１の実施形態における積層セラミックコンデンサの製造方法では、未焼成の積層体を焼成することによって、第１の材料層１１と第２の材料層１２とを同時に形成する。
　これに対して、第２の実施形態における積層セラミックコンデンサの製造方法では、第１の材料層１１を形成した後に、第２の材料層１２を形成する。
　図６は、本開示の第２の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。図６に示すフローチャートの処理のうち、図５に示すフローチャートの処理と同じ処理については、同じ符号を付して詳しい説明は省略する。
　図６のステップＳ１では、内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する。
　ステップＳ１に続くステップＳ２では、積層体に対して、第１のビア導体５および第２のビア導体６を形成するための孔を形成する。
　ステップＳ２に続くステップＳ１１では、第１の材料を含むビア導体用導電性ペーストを、形成した孔に充填する。第１の材料は、例えば、Ｎｉを主成分として含む。ビア導体用導電性ペーストは、積層体の表面の位置まで充填してもよいし、積層体の表面よりも積層方向Ｔの内側の位置まで充填するようにしてもよい。また、孔にビア導体用導電性ペーストを充填した後、プレスすることによって、第２の材料層１２を形成するためのスペースを設けるようにしてもよい。
　ステップＳ１１に続くステップＳ１２では、ビア導体用導電性ペーストが孔に充填された積層体を焼成する。積層体を焼成することによって、コンデンサ本体１とともに第１の材料層１１が形成される。すなわち、本実施形態では、ステップＳ１２の工程が第１の材料層１１を形成する工程となる。
　なお、ビア導体用導電性ペーストを積層体の表面の位置まで充填した場合、および、積層体の表面よりも積層方向Ｔの内側の位置まで充填した場合のいずれの場合でも、焼成によって形成される第１の材料層１１の端部は、コンデンサ本体１の表面よりも積層方向Ｔの内側に位置する。すなわち、ビア導体用導電性ペーストを積層体の表面の位置まで充填した場合でも、焼成により縮むことによって、形成される第１の材料層１１の端部は、コンデンサ本体１の表面よりも内側に位置する。焼成によって縮む量を多くするため、ビア導体用導電性ペーストに含まれる樹脂成分の含有量を多くすることによって、焼成時に消失する成分を多くしてもよい。
　ステップＳ１２に続くステップＳ１３では、第１の材料層１１の端部に第２の材料層１２を形成する。本実施形態では、第１の材料層１１の端部に、第２の材料を配置して加熱することによって、第２の材料層１２を形成する。上述したように、焼成によって形成される第１の材料層１１の端部は、コンデンサ本体１の表面よりも内側に位置しているため、第１の材料層１１が形成されている位置において、コンデンサ本体１の表面よりも内側に凹んだ凹部２０が形成される（図７参照）。この凹部２０に第２の材料を配置し、加熱して溶融することにより、第１の材料層１１と接続された第２の材料層１２を形成する。
　上述した工程により、積層セラミックコンデンサ１００が製造される。
　第２の実施形態における積層セラミックコンデンサの製造方法によれば、第１の材料を含むビア導体用導電性ペーストを積層体の孔に充填して焼成することによって、コンデンサ本体１とともに第１の材料層１１を形成した後、第１の材料層１１の端部に第２の材料層１２を形成するので、第１の材料層１１を形成した後に、より確実に第２の材料層１２を形成することができる。また、第１の材料層１１の端部に、第２の材料を配置して加熱することによって、第２の材料層１２を形成するので、第１の材料層１１と接続された強固な第２の材料層１２を形成することができる。
　＜第３の実施形態＞
　第３の実施形態における積層セラミックコンデンサの製造方法では、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、第２の材料層１２を形成する。第３の実施形態における積層セラミックコンデンサの製造方法が第２の実施形態における積層セラミックコンデンサの製造方法と異なるのは、第２の材料層１２を形成する工程である。
　図８は、本開示の第３の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。図８に示すフローチャートの処理のうち、図６に示すフローチャートの処理と同じ処理については、同じ符号を付して詳しい説明は省略する。
　図８に示すフローチャートのステップＳ１からステップＳ１２までの工程は、図６に示すフローチャートのステップＳ１からステップＳ１２までの工程と同じである。ステップＳ１２に続くステップＳ２１では、第１の材料層１１の端部に第２の材料層１２を形成する。本実施形態では、第２の材料を含むペーストを霧状にしてコンデンサ本体１の表面に吹き付け、第１の材料層１１の端部に付着したペーストを加熱することによって、第２の材料層１２を形成する。
　第２の材料を含むペーストは、例えば、Ｓｎを含むペーストである。例えば、スプレーガンなどに電圧を印加して、第２の材料を含むペーストを霧状にして吹き付けることが可能である。第２の材料を含むペーストを霧状にしてコンデンサ本体１に吹き付けると、帯電したペーストの粒子は、静電気によって、第１の材料層１１の端部に付着する。この後、第１の材料層１１の端部に付着したペーストを加熱して溶融することによって、第１の材料層１１と接続された第２の材料層１２を形成する。
　第３の実施形態における積層セラミックコンデンサの製造方法も、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、より確実に第２の材料層１２を形成することができる。また、第２の材料を含むペーストを霧状にしてコンデンサ本体１の表面に吹き付け、第１の材料層１１の端部に付着したペーストを加熱することによって、第２の材料層１２を形成するので、第１の材料層１１と接続された強固な第２の材料層１２を形成することができる。
　＜第４の実施形態＞
　第４の実施形態における積層セラミックコンデンサの製造方法では、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、第２の材料層１２を形成する。第４の実施形態における積層セラミックコンデンサの製造方法が第２の実施形態における積層セラミックコンデンサの製造方法と異なるのは、第２の材料層１２を形成する工程である。
　図９は、本開示の第４の実施形態における積層セラミックコンデンサの製造方法を説明するためのフローチャートである。図９に示すフローチャートの処理のうち、図６に示すフローチャートの処理と同じ処理については、同じ符号を付して詳しい説明は省略する。
　図９に示すフローチャートのステップＳ１からステップＳ１２までの工程は、図６に示すフローチャートのステップＳ１からステップＳ１２までの工程と同じである。ステップＳ１２に続くステップＳ３１では、第１の材料層１１の端部に第２の材料層１２を形成する。本実施形態では、第２の材料を溶融した溶融槽にコンデンサ本体１を浸漬することによって、第１の材料層１１の端部に第２の材料を付着させて第２の材料層１２を形成する。
　すなわち、第２の材料を溶融した溶融槽を用意し、コンデンサ本体１を溶融槽に浸漬する。これにより、溶融した第２の材料は、導体である第１の材料層１１の端部にのみ付着する。その後、冷却することによって、第１の材料層１１と接続された第２の材料層１２を形成する。
　第４の実施形態における積層セラミックコンデンサの製造方法も、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、より確実に第２の材料層１２を形成することができる。また、第２の材料を溶融した溶融槽にコンデンサ本体１を浸漬することによって、第１の材料層１１の端部に第２の材料を付着させて第２の材料層１２を形成するので、第１の材料層１１と接続された強固な第２の材料層１２を形成することができる。
　＜第５の実施形態＞
　第５の実施形態における積層セラミックコンデンサの製造方法では、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、第２の材料層１２を形成する。第５の実施形態における積層セラミックコンデンサの製造方法が第２の実施形態における積層セラミックコンデンサの製造方法と異なるのは、第２の材料層１２を形成する工程である。
　図１０に示すフローチャートのステップＳ１からステップＳ１２までの工程は、図６に示すフローチャートのステップＳ１からステップＳ１２までの工程と同じである。ステップＳ１２に続くステップＳ４１では、第１の材料層１１の端部に第２の材料層１２を形成する。本実施形態では、蒸着によって第１の材料層１１の端部に第２の材料を付着させることによって、第２の材料層１２を形成する。
　例えば、図１１に示すように、コンデンサ本体１の表面のうち、第２の材料層１２を形成する位置以外の部分をマスク３０で覆う。図１１に示す例において、コンデンサ本体１の第２の主面１ｂは、コンデンサ本体１を載置する載置台と接する面であるため、マスク３０で覆っていないが、マスク３０で覆うようにしてもよい。続いて、真空炉内で第２の材料を蒸発させて、マスク３０で覆われていない第１の材料層１１の端部に第２の材料を付着させることによって、第２の材料層１２を形成する。その後、マスク３０を除去する。
　第５の実施形態における積層セラミックコンデンサの製造方法も、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、より確実に第２の材料層１２を形成することができる。また、蒸着によって第１の材料層１１の端部に第２の材料を付着させることによって、第２の材料層１２を形成するので、積層方向Ｔにおける寸法が均一である第２の材料層１２を形成することができる。
　＜第６の実施形態＞
　第６の実施形態における積層セラミックコンデンサの製造方法では、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、第２の材料層１２を形成する。第６の実施形態における積層セラミックコンデンサの製造方法が第２の実施形態における積層セラミックコンデンサの製造方法と異なるのは、第２の材料層１２を形成する工程である。
　図１２に示すフローチャートのステップＳ１からステップＳ１２までの工程は、図６に示すフローチャートのステップＳ１からステップＳ１２までの工程と同じである。ステップＳ１２に続くステップＳ５１では、第１の材料層１１の端部に第２の材料層１２を形成する。本実施形態では、無電解めっき処理を行うことによって、第２の材料層１２を形成する。すなわち、第２の材料を溶かし込んだめっき液にコンデンサ本体１を浸漬して、第１の材料層１１の端部に第２の材料を析出させることによって、第２の材料層１２を形成する。
　第６の実施形態における積層セラミックコンデンサの製造方法も、第２の実施形態における積層セラミックコンデンサの製造方法と同様に、第１の材料層１１を形成した後に、より確実に第２の材料層１２を形成することができる。また、無電解めっき処理を行うことによって、第２の材料層１２を形成するので、第２の材料を溶かし込んだめっき液にコンデンサ本体１を浸漬するだけで容易に第２の材料層１２を形成することができる。
　本開示は、上記実施形態に限定されるものではなく、本開示の範囲内において、種々の応用、変形を加えることが可能である。例えば、第１の材料層１１の端部に第２の材料層１２を形成する方法が上述した第２～第６の実施形態で説明した方法に限定されることはなく、他の方法で形成することも可能である。
　第１の実施形態における積層セラミックコンデンサの製造方法によって、コンデンサ本体１とともに、第１の材料層１１と第２の材料層１２とを形成した後、さらに、第２の実施形態～第６の実施形態における第２の材料層１２を形成する工程を行うようにしてもよい。
　本出願における積層セラミックコンデンサの製造方法は、以下の通りである。
　＜１＞
　複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、前記コンデンサ本体の内部に設けられ、複数の前記第１の内部電極と電気的に接続された第１のビア導体と、前記コンデンサ本体の内部に設けられ、複数の前記第２の内部電極と電気的に接続された第２のビア導体とを備えた積層セラミックコンデンサの製造方法であって、
　前記第１のビア導体および前記第２のビア導体を形成するために、第１の材料からなる第１の材料層を形成する工程と、前記第１のビア導体および前記第２のビア導体の少なくとも一方の端部に位置し、前記第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層を形成する工程とを備える、積層セラミックコンデンサの製造方法。
　＜２＞
　内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する工程と、
　前記積層体に対して、前記第１のビア導体および前記第２のビア導体を形成するための孔を形成する工程と、
　前記第１の材料と、前記第１の材料よりも融点の低い前記第２の材料とを含むビア導体用導電性ペーストを前記孔に充填する工程と、
を備え、
　前記第１の材料層を形成する工程および前記第２の材料層を形成する工程では、前記ビア導体用導電性ペーストが前記孔に充填された前記積層体を焼成することによって、前記コンデンサ本体とともに、前記第１の材料層と前記第２の材料層とを形成する、＜１＞に記載の積層セラミックコンデンサの製造方法。
　＜３＞
　内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する工程と、
　前記積層体に対して、前記第１のビア導体および前記第２のビア導体を形成するための孔を形成する工程と、
　前記第１の材料を含むビア導体用導電性ペーストを前記孔に充填する工程と、
を備え、
　前記第１の材料層を形成する工程では、前記ビア導体用導電性ペーストが前記孔に充填された前記積層体を焼成することによって、前記コンデンサ本体とともに前記第１の材料層を形成し、
　前記第２の材料層を形成する工程では、前記第１の材料層の端部に前記第２の材料層を形成する、＜１＞に記載の積層セラミックコンデンサの製造方法。
　＜４＞
　前記第２の材料層を形成する工程では、前記第２の材料を配置して加熱することによって、前記第２の材料層を形成する、＜１＞～＜３＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　＜５＞
　前記第２の材料層を形成する工程では、前記第２の材料を含むペーストを霧状にして前記コンデンサ本体の表面に吹き付け、付着した前記ペーストを加熱することによって、前記第２の材料層を形成する、＜１＞～＜３＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　＜６＞
　前記第２の材料層を形成する工程では、前記第２の材料を溶融した溶融層に前記コンデンサ本体を浸漬することによって、前記第２の材料を付着させて前記第２の材料層を形成する、＜１＞～＜３＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　＜７＞
　前記第２の材料層を形成する工程では、蒸着によって前記第２の材料を付着させることによって、前記第２の材料層を形成する、＜１＞～＜３＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　＜８＞
　前記第２の材料層を形成する工程では、無電解めっき処理を行うことによって、前記第２の材料層を形成する、＜１＞～＜３＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　＜９＞
　前記第１の材料は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、ＣｒおよびＡｕのうちの少なくとも一種を主成分として含む、＜１＞～＜８＞のいずれか一つに記載の積層セラミックコンデンサの製造方法。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１　　コンデンサ本体
２　　誘電体層
３　　第１の内部電極
４　　第２の内部電極
５　　第１のビア導体
６　　第２のビア導体
１１　第１の材料層
１２　第２の材料層
２０　凹部
３０　マスク
１００　積層セラミックコンデンサ

Claims (9)

  1. 　複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、前記コンデンサ本体の内部に設けられ、複数の前記第１の内部電極と電気的に接続された第１のビア導体と、前記コンデンサ本体の内部に設けられ、複数の前記第２の内部電極と電気的に接続された第２のビア導体とを備えた積層セラミックコンデンサの製造方法であって、
    　前記第１のビア導体および前記第２のビア導体を形成するために、第１の材料からなる第１の材料層を形成する工程と、前記第１のビア導体および前記第２のビア導体の少なくとも一方の端部に位置し、前記第１の材料とは異なる材料であって、Ｓｎ、Ｓｎ－Ａｇ、Ｓｎ－Ｂｉ、Ｓｎ－Ｉｎ、Ｓｎ－Ａｇ－ＣｕおよびＡｕのうちのいずれか１種を主成分として含む第２の材料からなる第２の材料層を形成する工程とを備える、積層セラミックコンデンサの製造方法。
  2. 　内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する工程と、
    　前記積層体に対して、前記第１のビア導体および前記第２のビア導体を形成するための孔を形成する工程と、
    　前記第１の材料と、前記第１の材料よりも融点の低い前記第２の材料とを含むビア導体用導電性ペーストを前記孔に充填する工程と、
    を備え、
    　前記第１の材料層を形成する工程および前記第２の材料層を形成する工程では、前記ビア導体用導電性ペーストが前記孔に充填された前記積層体を焼成することによって、前記コンデンサ本体とともに、前記第１の材料層と前記第２の材料層とを形成する、請求項１に記載の積層セラミックコンデンサの製造方法。
  3. 　内部電極パターンが形成された複数のセラミックグリーンシートを積層して積層体を作製する工程と、
    　前記積層体に対して、前記第１のビア導体および前記第２のビア導体を形成するための孔を形成する工程と、
    　前記第１の材料を含むビア導体用導電性ペーストを前記孔に充填する工程と、
    を備え、
    　前記第１の材料層を形成する工程では、前記ビア導体用導電性ペーストが前記孔に充填された前記積層体を焼成することによって、前記コンデンサ本体とともに前記第１の材料層を形成し、
    　前記第２の材料層を形成する工程では、前記第１の材料層の端部に前記第２の材料層を形成する、請求項１に記載の積層セラミックコンデンサの製造方法。
  4. 　前記第２の材料層を形成する工程では、前記第２の材料を配置して加熱することによって、前記第２の材料層を形成する、請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
  5. 　前記第２の材料層を形成する工程では、前記第２の材料を含むペーストを霧状にして前記コンデンサ本体の表面に吹き付け、前記第１の材料層の端部に付着した前記ペーストを加熱することによって、前記第２の材料層を形成する、請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
  6. 　前記第２の材料層を形成する工程では、前記第２の材料を溶融した溶融槽に前記コンデンサ本体を浸漬することによって、前記第２の材料を付着させて前記第２の材料層を形成する、請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
  7. 　前記第２の材料層を形成する工程では、蒸着によって前記第２の材料を付着させることによって、前記第２の材料層を形成する、請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
  8. 　前記第２の材料層を形成する工程では、無電解めっき処理を行うことによって、前記第２の材料層を形成する、請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
  9. 　前記第１の材料は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、ＣｒおよびＡｕのうちの少なくとも一種を主成分として含む、請求項１から請求項８のいずれか１項に記載の積層セラミックコンデンサの製造方法。
PCT/JP2023/024336 2022-07-04 2023-06-30 積層セラミックコンデンサの製造方法 WO2024009900A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-107559 2022-07-04
JP2022107559 2022-07-04

Publications (1)

Publication Number Publication Date
WO2024009900A1 true WO2024009900A1 (ja) 2024-01-11

Family

ID=89453500

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/024336 WO2024009900A1 (ja) 2022-07-04 2023-06-30 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
WO (1) WO2024009900A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188048A (ja) * 2001-12-20 2003-07-04 Kyocera Corp コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP2004153041A (ja) * 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd 積層コンデンサ
JP2007095756A (ja) * 2005-09-27 2007-04-12 Kyocera Corp 積層コンデンサ
JP2010045212A (ja) * 2008-08-13 2010-02-25 Tdk Corp 積層セラミック電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188048A (ja) * 2001-12-20 2003-07-04 Kyocera Corp コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP2004153041A (ja) * 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd 積層コンデンサ
JP2007095756A (ja) * 2005-09-27 2007-04-12 Kyocera Corp 積層コンデンサ
JP2010045212A (ja) * 2008-08-13 2010-02-25 Tdk Corp 積層セラミック電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
CN111724991B (zh) 层叠陶瓷电容器
KR102408016B1 (ko) 칩형 전자 부품
WO2011071146A1 (ja) 積層型セラミックコンデンサ
JP6407540B2 (ja) 積層インダクタ
US10510488B2 (en) Multilayer ceramic capacitor
JP2017108057A (ja) 積層セラミックコンデンサ
CN111755245B (zh) 层叠陶瓷电容器
KR20200031042A (ko) 적층 세라믹 콘덴서 및 회로 기판
CN110993331A (zh) 多层陶瓷电子组件
JP2017118003A (ja) 積層セラミック電子部品
WO2024009900A1 (ja) 積層セラミックコンデンサの製造方法
JP4544896B2 (ja) 電子部品
JPWO2019132017A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP2003243246A (ja) 積層セラミック電子部品
JP2023019368A (ja) 積層セラミックコンデンサ
WO2024009899A1 (ja) 積層セラミックコンデンサ
TWI436389B (zh) Electronic Parts
CN216773071U (zh) 层叠陶瓷电容器
JP2013207203A (ja) コンデンサ
WO2023189448A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの製造方法および積層セラミックコンデンサの実装構造
WO2023127470A1 (ja) 積層セラミックコンデンサの製造方法
WO2022044516A1 (ja) 高周波電子部品
JPH11260653A (ja) 積層型電子部品とその製造方法
WO2024047980A1 (ja) 積層セラミックコンデンサ
US20230083171A1 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23835432

Country of ref document: EP

Kind code of ref document: A1