JP2021022722A - 積層型キャパシタ及びその実装基板 - Google Patents

Abstract

【課題】容量を高めるとともに、電界集中現象を緩和させることができる積層型キャパシタを提供する。【解決手段】本発明は、誘電体層ならびに第１及び第２内部電極を含み、第１面〜第６面を含むキャパシタ本体と、第１及び第２外部電極と、を含み、キャパシタ本体は、活性領域ならびに上部及び下部カバー領域を含み、活性領域は両側に内側の第１領域と外側の第２領域に分けられる幅マージンが形成され、上部及び下部カバー領域は内側の第３領域と外側の第４領域に分けられ、活性領域、第２領域、及び第４領域の誘電率が同一であり、第１領域及び第３領域の誘電率が同一であり、活性領域の誘電率、第２領域の誘電率、及び第４領域の誘電率をＡ、第１領域の誘電率及び第３領域の誘電率をＢと定義するとき、０．５≦Ｂ／Ａを満たす積層型キャパシタ及びその実装基板を提供する。【選択図】図２

Description

本発明は、積層型キャパシタ及びその実装基板に関するものである。

セラミック材料を用いる電子部品としては、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどが挙げられる。

このうち積層型キャパシタは、小型でありながら高容量を実現することができるため様々な電子機器に用いられる。

最近では、上記積層型キャパシタの活用範囲がＩＴ製品から車両用製品に領域が拡張しているが、特に車両用製品に用いられる積層型キャパシタは、駆動環境が厳しく、高信頼性が要求される。

かかる積層型キャパシタは、セラミック材料からなるキャパシタ本体と、上記キャパシタ本体の内部に配置される内部電極と、上記内部電極と接続されるように上記キャパシタ本体の表面に設置される外部電極と、を含む。

一方、積層型キャパシタの小型化のために薄層化技術が融合されているが、薄層化の副効果により電圧印加時の内部電極の先端部に電界が集中する現象が発生することがある。かかる現象は、積層型キャパシタの主な不良のうちの一つである絶縁破壊を誘発させ、積層型キャパシタの信頼性を低下させる可能性がある。

そのため、一定のレベルの高容量を確保しながらも、内部電極の先端部に集中する電界を緩和することができる研究が必要な実情である。

韓国公開特許第２０１６−００８４６１４号公報 特許第３１２９３３号明細書

本発明の目的は、内部電極の面積を最大化して容量を高めるとともに、内部電極の先端部が露出するキャパシタ本体の活性領域とマージン部の界面における電界集中現象を緩和させることができる積層型キャパシタを提供することである。

本発明の一側面は、誘電体層ならびに第１及び第２内部電極を含み、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、上記第１及び第２面と連結され、上記第３及び第４面と連結され、互いに対向する第５及び第６面を含み、上記第１内部電極が上記第３面に露出し、上記第２内部電極が上記第４面に露出するキャパシタ本体と、上記本体の第３及び第４面にそれぞれ配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極と、を含み、上記キャパシタ本体は、誘電体層を間に挟んで第１及び第２内部電極が交互に配置される活性領域と、上記活性領域の積層方向に上下面にそれぞれ設けられる上部及び下部カバー領域と、を含み、上記活性領域において第５及び第６面を連結する方向における両側には幅マージンが形成され、上記幅マージンは内側の第１領域と外側の第２領域に分けられ、上記上部及び下部カバー領域は内側の第３領域と外側の第４領域に分けられ、上記活性領域、上記第２領域、及び上記第４領域の誘電率が同一であり、上記第１領域及び上記第３領域の誘電率が同一であり、上記活性領域の誘電率、上記第２領域の誘電率、及び上記第４領域の誘電率をＡ、第１領域の誘電率及び第３領域の誘電率をＢと定義するとき、０．５≦Ｂ／Ａを満たす積層型キャパシタを提供する。

本発明の一実施形態において、Ｂ／Ａは０．９３７≦Ｂ／Ａを満たすことができる。

本発明の一実施形態において、上記誘電体層の平均厚さをＣ、第１又は第２内部電極の平均厚さをＤ、及び上記第１領域又は第３領域の平均幅をＥと定義するとき、Ｃ≦Ｅ及びＤ≦Ｅを満たすことができる。

本発明の一実施形態において、上記活性領域、上記第２領域、及び上記第４領域の結晶粒サイズ（ｇｒａｉｎ ｓｉｚｅ）が、上記第１領域及び第３領域の結晶粒サイズ（ｇｒａｉｎ ｓｉｚｅ）よりも大きくてもよい。

本発明の一実施形態において、上記第１及び第２内部電極の平均厚さは０．４μｍ以下であってもよい。

本発明の一実施形態において、上記誘電体層の平均厚さは０．５μｍを超えてもよい。

本発明の一実施形態において、上記第１及び第２外部電極は、上記キャパシタ本体の第３及び第４面にそれぞれ配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２接続部と、上記第１及び第２接続部から上記本体の第１面の一部までそれぞれ延長される第１及び第２バンド部と、をそれぞれ含むことができる。

本発明の他の側面は、一面に第１及び第２電極パッドを有する基板と、上記第１及び第２電極パッド上に第１及び第２外部電極がそれぞれ接続されるように実装される積層型キャパシタと、を含む積層型キャパシタの実装基板を提供する。

本発明の一実施形態によると、活性領域の誘電率と外側マージン部に対する内側マージン部の誘電率の割合を限定することにより、内部電極の先端部が露出するキャパシタ本体の活性領域とマージン部の界面における電界集中現象を改善させ、絶縁破壊を防止するとともに、積層型キャパシタの信頼性を向上させることができるという効果がある。

本発明の一実施形態による積層型キャパシタを概略的に示す斜視図である。 図１のＩ−Ｉ'線に沿った断面図である。 図１のＩＩ−ＩＩ'線に沿った断面図である。 図１の積層型キャパシタに適用される第１内部電極の構造を示すための断面図である。 図１の積層型キャパシタに適用される第２内部電極の構造を示すための断面図である。 Ｂ／Ａの変化に伴う平均電界を測定して示すグラフである。 図３の積層型キャパシタが基板に実装された状態を概略的に示す断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

なお、本発明の実施形態を明確に説明するために、方向を定義すると、図面に示されるＸ、Ｙ、及びＺはそれぞれ積層型キャパシタの長さ方向、幅方向、及び厚さ方向を示す。

また、ここで、Ｚ方向は、本実施形態において、誘電体層が積層される積層方向と同一の概念で用いることができる。

図１は本発明の一実施形態による積層型キャパシタを概略的に示す斜視図であり、図２は図１のＩ−Ｉ'線に沿った断面図であり、図３は図１のＩＩ−ＩＩ'線に沿った断面図であり、図４ａ及び図４ｂは図１の積層型キャパシタに適用される第１及び第２内部電極の構造をそれぞれ示すための断面図である。

以下、図１〜図４ｂを参照して、本実施形態の積層型キャパシタについて説明する。

図１〜図４ｂを参照すると、本実施形態の積層型キャパシタ１００は、キャパシタ本体１１０と、第１及び第２外部電極１３１、１３２と、を含む。

また、キャパシタ本体１１０は、活性領域１１５と、上部及び下部カバー領域１１２、１１３と、を含む。

上部及び下部カバー領域１１２、１１３は、活性領域１１５と隣接する内側の第３領域と、キャパシタ本体１１０の外側面と接する外側の第４領域とに分けられる。

そして、活性領域１１５のＹ方向のマージンは幅マージンと定義し、上記幅マージンは、活性領域１１５と隣接する内側の第１領域と、キャパシタ本体１１０の外側面と接する外側の第２領域とに分けられる。

この際、上記活性領域１１５、上記第２領域、及び上記第４領域の誘電率が同一であり、上記第１領域及び上記第３領域の誘電率が概ね同一である。

ここで、上記活性領域１１５の誘電率、上記第２領域の誘電率、及び上記第４領域の誘電率をＡ、上記第１領域の誘電率及び上記第３領域の誘電率をＢと定義するとき、０．５≦Ｂ／Ａを満たす。

キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層してから焼成したものであり、キャパシタ本体１１０の互いに隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

また、キャパシタ本体１１０は、複数の誘電体層１１１と、上記誘電体層１１１を間に挟んでＺ方向に交互に配置される互いに異なる極性を有する第１及び第２内部電極１２１、１２２と、を含む。

また、キャパシタ本体１１０は、キャパシタの容量形成に寄与する部分として誘電体層１１１を間に挟んで第１及び第２内部電極がＺ方向に交互に配置される活性領域１１５と、マージン部としてＺ方向に活性領域１１５の上下面にそれぞれ設けられる上部及び下部カバー領域１１２、１１３と、を含むことができる。

かかるキャパシタ本体１１０は、その形状に特に制限はないが、六面体状であることができ、Ｚ方向に互いに対向する第１及び第２面１、２と、第１及び第２面１、２と互いに連結され、Ｘ方向に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つ互いに対向する第５及び第６面５、６と、を含むことができる。この際、第１面１が実装面であることができる。

誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ_３系セラミック粉末などを含むことができる。

また、上記ＢａＴｉＯ_３系セラミック粉末としては、ＢａＴｉＯ_３にＣａやＺｒなどが一部固溶された（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３などが挙げられるが、本発明はこれに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。

上記セラミック添加剤には、例えば、遷移金属酸化物又は遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）などが含まれることができる。

この際、誘電体層１１１の平均厚さＣは０．５μｍを超えてもよい。

誘電体層１１１の平均厚さが０．５μｍ以下の場合には、ＢＤＶ（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ：絶縁破壊電圧）が低下するという問題が発生する可能性がある。

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であって、誘電体層１１１上に形成されてＺ方向に積層されることができ、一つの誘電体層１１１を間に挟んでキャパシタ本体１１０の内部にＺ方向に沿って互いに対向するように交互に配置されることができる。

この際、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

また、第１内部電極１２１は、誘電体層１１１の第３面３に露出することができる。

第２内部電極１２２は、誘電体層１１１の第４面４に露出することができる。

この際、キャパシタ本体１１０の第３及び第４面３、４に交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１１０のＸ方向の両端部に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。

上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積されるようになる。

この際、積層型キャパシタ１００の静電容量は、活性領域１１５においてＺ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なり面積と比例するようになる。

ここで、第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されないが、貴金属材料又はニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。

また、上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

また、第１及び第２内部電極１２１、１２２は平均厚さＤが０．４μｍ以下であってもよい。

第１及び第２内部電極１２１、１２２の平均厚さが０．４μｍを超えると、キャパシタ本体１１０の厚さが厚くなり、小型サイズの積層型キャパシタにおいて高容量を実現するのに不利な問題が発生する可能性がある。

第１及び第２外部電極１３１、１３２には互いに異なる極性の電圧が供給され、上記第１及び第２外部電極１３１、１３２は、本体１１０のＸ方向の両端部に配置され、第１及び第２内部電極１２１、１２２においてキャパシタ本体１１０の第３及び第４面３、４に露出する部分とそれぞれ接続されて電気的に連結されることができる。

第１外部電極１３１は、第１接続部１３１ａと、第１バンド部１３１ｂと、を含むことができる。

第１接続部１３１ａは、キャパシタ本体１１０の第３面３に配置され、第１内部電極１２１のキャパシタ本体１１０の第３面３に外部に露出する端部と接触して、第１内部電極１２１と第１外部電極１３１を互いに物理的及び電気的に連結する役割を果たす。

第１バンド部１３１ｂは、第１接続部１３１ａからキャパシタ本体１１０の第１面１の一部まで延長される部分である。

この際、第１バンド部１３１ｂは、必要に応じて、固着強度の向上などのために、キャパシタ本体１１０の第２、第５及び第６面２、５、６の側にさらに延長されることができる。

第２外部電極１３２は、第２接続部１３２ａと、第２バンド部１３２ｂと、を含むことができる。

第２接続部１３２ａは、キャパシタ本体１１０の第４面４に配置され、第２内部電極１２２においてキャパシタ本体１１０の第４面４に外部に露出する端部と接触して、第２内部電極１２２と第２外部電極１３２を互いに物理的及び電気的に連結する役割を果たす。

第２バンド部１３２ｂは、第２接続部１３２ａからキャパシタ本体１１０の第１面１の一部まで延長される部分である。

この際、第２バンド部１３２ｂは、必要に応じて、固着強度の向上などのために、キャパシタ本体１１０の第２、第５及び第６面２、５、６の側にさらに延長されることができる。

本実施形態において、活性領域１１５の誘電率とキャパシタ本体１１０の第２及び第４領域の誘電率をＡ、キャパシタ本体１１０の第１領域の誘電率及び第３領域の誘電率をＢと定義するとき、Ｂ／Ａは０．５≦Ｂ／Ａを満たす。

この際、Ｂ／Ａは、より好ましくは、０．９３７≦Ｂ／Ａを満たすことができる。

また、誘電体層１１１の平均厚さをＣ、第１又は第２内部電極１２１、１２２の平均厚さをＤ、第１領域又は第３領域の平均幅をＥと定義するとき、Ｃ≦Ｅ及びＤ≦Ｅを満たすことができる。

この際、第１領域又は第３領域の平均幅Ｅが誘電体層１１１の平均厚さＣよりも小さい場合には、フリンジ電界（Ｆｒｉｎｇｉｎｇ Ｆｉｅｌｄ）により電界歪みが大きくなり、幅方向のマージン部及び上下カバー領域１１２、１１３における絶縁破壊確率が高くなるという問題が発生する可能性がある。

また、第１領域又は第３領域の平均幅Ｅが第１又は第２内部電極１２１、１２２の平均厚さＤよりも小さい場合には、フリンジ電界（Ｆｒｉｎｇｉｎｇ Ｆｉｅｌｄ）により電界歪み現象が大きくなり、幅方向のマージン部及び上下カバー領域１１２、１１３における絶縁破壊確率が高くなるという問題が発生する可能性がある。

また、活性領域１１５ならびに第２及び第４領域の結晶粒サイズは、第１領域及び第３領域の結晶粒サイズよりも大きくてもよい。

媒質が非磁性体であれば、誘電率が大きい媒質と小さな媒質の境界面で誘電率の二乗に反比例し、電磁波が伝播され得る。

積層型キャパシタの内部電極の先端部における電位パターンを見ると、上記電位パターンは積層型キャパシタの外部に放射されるパターンであり、このパターンは境界面において誘電率が大きい側に屈折される。

かかる屈折関係により、一部は電界が強くなり、一部は電界が弱くなる。内部電極の先端部、特に活性領域とマージン部が接するＹ方向及びＺ方向の界面における平均電界値は誘電率の差が増加するほど小さくなる。

また、活性領域は、積層型キャパシタの電気的特性を実現する部分であり、幅マージンならびに上部及び下部カバー領域は、容量の形成とは関係ない部分である。

したがって、本実施形態の積層型キャパシタは、有効容量を実現する活性領域の誘電率を電気的特性と大きな関連がないマージン部と異ならせて構成し、且つ活性領域とマージン部の外側の第２及び第４領域の誘電率Ａと、マージン部の内側の第１領域及び第３領域の誘電率Ｂの差が０．５≦Ｂ／Ａを満たすように構成する。

このようにＡとＢの誘電率の差を異ならせるために、活性領域において内部電極が配置される部分の誘電体の組成と、活性領域において幅方向のマージン部の内側部分及びカバー領域の内側部分を構成する誘電体の組成を互いに異なるようにする。

例えば、活性領域において内部電極が配置される部分を構成する誘電体に含まれる副成分の含有量と、活性領域において幅方向のマージン部の内側部分及びカバー領域において内側部分を構成する誘電体に含まれる副成分の含有量を調節することにより誘電率差を発生させることができる。

そして、活性領域において幅方向のマージン部の外側部分及びカバー領域において外側部分を構成する誘電体に含まれる副成分の含有量は、活性領域において内部電極が配置される部分と概ね同一にして誘電率差を発生させることができる。

積層型キャパシタの主な不良のうちの一つである絶縁破壊は、内部電極の先端部に集中する電界によって生じる。

本実施形態によると、０．５≦Ｂ／Ａを満たすことにより、積層型キャパシタの容量の低下を最小限に抑えるとともに、内部電極の先端付近の界面における電界を分散させて電界集中現象を改善させることができる。

これにより、積層型キャパシタの絶縁破壊を防止することで、積層型キャパシタの信頼性を向上させることができる。

図５はＡｎｓｙｓ Ｍａｘｗｅｌｌ ２Ｄ Ｓｉｍｕｌａｔｉｏｎを用いて積層型キャパシタのＢ／Ａ値の変化に伴う平均電界を測定して示すものである。

この際、積層型キャパシタの活性領域ならびに第２及び第４領域の誘電率Ａを３０００とし、第１領域及び第３領域の誘電率Ｂを変化させながらＢ／Ａを調節して積層型キャパシタにおける内部電極の先端部の平均電界のサイズを確認した。

図５を参照すると、Ｂ／Ａ値が増加するにつれて、積層型キャパシタの平均電界の数値は指数的に減少することが分かる。

この際、活性領域ならびに第２及び第４領域の誘電率Ａと、第１及び第２領域の誘電率Ｂが互いに同一である、Ｂ／Ａが１．０である場合を基準にすると、Ｂ／Ａが０．５である場合に比べて、３％程度増加しただけであることが確認できる。

下記表１は、電圧テストを介してＢ／Ａの変化による不良率を測定して示したものである。

この際、Ｂ／Ａは、材料接合及び焼成条件、モル比などの実験条件を変更して差が出るようにし、Ａ及びＢの誘電率は、測定された静電容量、測定時のモル比、及び結晶粒サイズの関係を確認するための基礎実験を介して逆算して測定した。

表１を参照すると、Ｂ／Ａ値が０．５未満の場合には、内部電極の先端電界における不良率が７０％程度と非常に大きくなった。

また、Ｂ／Ａ値が０．５以上である＃２からは不良率が１０％未満に減少することが分かり、Ｂ／Ａ値が０．９３７以上である＃４及び＃５の場合には不良率が０と、不良がまったく発生しないことが分かる。

したがって、電界不良が良好なＢ／Ａ値の範囲は、好ましくは０．５以上、より好ましくは０．９３７以上に設定することができる。

図６を参照すると、本実施形態による積層型キャパシタの実装基板は、一面に第１電極パッド２２１及び第２電極パッド２２２を有する基板２１０と、基板２１０の上面において第１及び第２外部電極１３１、１３２が第１電極パッド２２１及び第２電極パッド２２２上にそれぞれ接続されるように実装される積層型キャパシタ１００と、を含む。

本実施形態において、積層型キャパシタ１００は、はんだ２３１、２３２によって基板２１０に実装される様子を図示且つ説明しているが、必要に応じて、はんだの代わりに導電性ペーストを用いることもできる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 積層型キャパシタ
１１０ キャパシタ本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー領域
１１５ 活性領域
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３２ 第２外部電極
１３１ａ 第１接続部
１３２ａ 第２接続部
１３１ｂ 第１バンド部
１３２ｂ 第２バンド部
２１０ 基板
２２１ 第１電極パッド
２２２ 第２電極パッド
２３１、２３２ はんだ

Claims (14)

1. 誘電体層ならびに第１内部電極及び第２内部電極を含み、互いに対向する第１面及び第２面、前記第１面及び前記第２面と連結され、互いに対向する第３面及び第４面、前記第１面及び前記第２面と連結され、前記第３面及び前記第４面と連結され、互いに対向する第５面及び第６面を含み、前記第１内部電極が前記第３面に露出し、前記第２内部電極が前記第４面に露出するキャパシタ本体と、
   前記キャパシタ本体の前記第３面及び前記第４面にそれぞれ配置され、前記第１内部電極及び前記第２内部電極とそれぞれ接続される第１外部電極及び第２外部電極と、を含み、
   前記キャパシタ本体は、前記誘電体層を間に挟んで前記第１内部電極及び前記第２内部電極が交互に配置される活性領域と、前記活性領域の積層方向に上下面にそれぞれ設けられる上部カバー領域及び下部カバー領域と、を含み、
   前記活性領域において前記第５面及び前記第６面を連結する方向における両側には幅マージンが形成され、前記幅マージンは内側の第１領域と外側の第２領域に分けられ、前記上部カバー領域及び前記下部カバー領域は内側の第３領域と外側の第４領域に分けられ、
   前記活性領域、前記第２領域、及び前記第４領域の誘電率が同一であり、前記第１領域及び前記第３領域の誘電率が同一であり、
   前記活性領域の誘電率、前記第２領域の誘電率、及び前記第４領域の誘電率をＡ、前記第１領域の誘電率及び前記第３領域の誘電率をＢと定義するとき、０．５≦Ｂ／Ａを満たす、積層型キャパシタ。
2. ０．９３７≦Ｂ／Ａである、請求項１に記載の積層型キャパシタ。
3. 前記誘電体層の平均厚さをＣ、前記第１内部電極又は前記第２内部電極の平均厚さをＤ、及び前記第１領域又は前記第３領域の平均幅をＥと定義するとき、Ｃ≦Ｅ及びＤ≦Ｅを満たす、請求項１または２に記載の積層型キャパシタ。
4. 前記活性領域、前記第２領域、及び前記第４領域の結晶粒サイズが、前記第１領域及び前記第３領域の結晶粒サイズよりも大きい、請求項１から３のいずれか一項に記載の積層型キャパシタ。
5. 前記第１内部電極及び前記第２内部電極の平均厚さが０．４μｍ以下である、請求項１から４のいずれか一項に記載の積層型キャパシタ。
6. 前記誘電体層の平均厚さが０．５μｍを超える、請求項１から５のいずれか一項に記載の積層型キャパシタ。
7. 前記第１外部電極及び前記第２外部電極は、
   前記キャパシタ本体の前記第３面及び前記第４面にそれぞれ配置され、前記第１内部電極及び前記第２内部電極とそれぞれ接続される第１接続部及び第２接続部と、
   前記第１接続部及び前記第２接続部から前記キャパシタ本体の前記第１面の一部までそれぞれ延長される第１バンド部及び第２バンド部と、をそれぞれ含む、請求項１から６のいずれか一項に記載の積層型キャパシタ。
8. 一面に第１電極パッド及び第２電極パッドを有する基板と、
   誘電体層ならびに第１内部電極及び第２内部電極を含み、互いに対向する第１面及び第２面、前記第１面及び前記第２面と連結され、互いに対向する第３面及び第４面、前記第１面及び前記第２面と連結され、前記第３面及び前記第４面と連結され、互いに対向する第５面及び第６面を含み、前記第１内部電極が前記第３面に露出し、前記第２内部電極が前記第４面に露出するキャパシタ本体と、前記キャパシタ本体の前記第３面及び前記第４面にそれぞれ配置され、前記第１内部電極及び前記第２内部電極とそれぞれ接続される第１外部電極及び第２外部電極と、を含み、前記キャパシタ本体は、前記誘電体層を間に挟んで前記第１内部電極及び前記第２内部電極が交互に配置される活性領域と、前記活性領域の積層方向に上下面にそれぞれ設けられる上部カバー領域及び下部カバー領域と、を含み、前記活性領域において前記第５面及び前記第６面を連結する方向における両側には幅マージンが形成され、前記幅マージンは内側の第１領域と外側の第２領域に分けられ、前記上部カバー領域及び前記下部カバー領域は内側の第３領域と外側の第４領域に分けられ、前記活性領域、前記第２領域、及び前記第４領域の誘電率が同一であり、前記第１領域及び前記第３領域の誘電率が同一であり、前記活性領域の誘電率、前記第２領域の誘電率、及び前記第４領域の誘電率をＡ、前記第１領域の誘電率及び前記第３領域の誘電率をＢと定義するとき、０．５≦Ｂ／Ａを満たす積層型キャパシタと、を含み、
   前記第１電極パッド及び前記第２電極パッド上に前記第１外部電極及び前記第２外部電極がそれぞれ接続されるように実装される、実装基板。
9. 前記積層型キャパシタは０．９３７≦Ｂ／Ａである、請求項８に記載の実装基板。
10. 前記積層型キャパシタは、前記誘電体層の平均厚さをＣ、前記第１内部電極又は前記第２内部電極の平均厚さをＤ、前記第１領域又は前記第３領域の平均幅をＥと定義するとき、Ｃ≦Ｅ及びＤ≦Ｅを満たす、請求項８または９に記載の実装基板。
11. 前記積層型キャパシタは、前記活性領域、前記第２領域、前記第４領域のグレインサイズが、前記第１領域及び前記第３領域のグレインサイズよりも大きい、請求項８から１０のいずれか一項に記載の実装基板。
12. 前記積層型キャパシタは前記第１内部電極及び前記第２内部電極の平均厚さが０．４μｍ以下である、請求項８から１１のいずれか一項に記載の実装基板。
13. 前記積層型キャパシタは前記誘電体層の平均厚さが０．５μｍを超える、請求項８から１２のいずれか一項に記載の実装基板。
14. 前記積層型キャパシタは前記第１外部電極及び前記第２外部電極が、
    前記キャパシタ本体の前記第３面及び前記第４面にそれぞれ配置され、前記第１内部電極及び前記第２内部電極とそれぞれ接続される第１接続部及び第２接続部と、
    前記第１接続部及び前記第２接続部から前記キャパシタ本体の前記第１面の一部までそれぞれ延長される第１バンド部及び第２バンド部と、をそれぞれ含む、請求項８から１３のいずれか一項に記載の実装基板。

Images