JP2015226053A - 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 - Google Patents

積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 Download PDF

Info

Publication number
JP2015226053A
JP2015226053A JP2014214239A JP2014214239A JP2015226053A JP 2015226053 A JP2015226053 A JP 2015226053A JP 2014214239 A JP2014214239 A JP 2014214239A JP 2014214239 A JP2014214239 A JP 2014214239A JP 2015226053 A JP2015226053 A JP 2015226053A
Authority
JP
Japan
Prior art keywords
active
multilayer ceramic
ceramic capacitor
cover
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014214239A
Other languages
English (en)
Other versions
JP6521505B2 (ja
Inventor
イ・スン・ホ
Seung Ho Lee
キム・ジョン・ハン
Jong Han Kim
イ・ミン・ゴン
Min Gon Lee
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Samsung Electro-Mechanics Co Ltd
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020140064329A priority Critical patent/KR102089700B1/ko
Priority to KR10-2014-0064329 priority
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド., Samsung Electro-Mechanics Co Ltd, サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2015226053A publication Critical patent/JP2015226053A/ja
Application granted granted Critical
Publication of JP6521505B2 publication Critical patent/JP6521505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

【課題】残留炭素の除去効率が向上した積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタが実装された基板を提供する。
【解決手段】本発明の一実施形態は、交互に積層された誘電体層111及び内部電極121,122を含むアクティブ部150と、アクティブ部150の上側及び下側に配置されるカバー部160と、を含む。カバー部160は、アクティブ部150の保護カバー及び外部カバーを含み、アクティブ部150の保護カバーは、アクティブ部150と隣接して配置される。
【選択図】図1

Description

本発明は、積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタが実装された基板に関する。

積層セラミックキャパシタは、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極を備える。

高信頼性を要する分野における多くの機能が電子化され、需要が増加するに伴い、これに応えるべく、積層セラミックキャパシタにも高信頼性が求められる。

かかる高信頼性において問題となる要素は、クラック発生、デラミネーション、耐電圧特性などがあり、積層セラミックキャパシタのセラミック本体内に存在する残留炭素も積層セラミックキャパシタの信頼性に影響を及ぼす可能性がある。したがって、積層セラミックキャパシタの信頼性を向上させるためには、セラミック本体内の残留炭素量を減少させる必要がある。

韓国登録特許第10−1069989号公報

本発明の一実施形態の目的は、積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタが実装された基板を提供することにある。

本発明の一実施形態は、交互に積層された誘電体層及び内部電極を含むアクティブ部と、上記アクティブ部の上側及び下側のいずれか一方に配置されるカバー部と、を含み、上記カバー部は、アクティブ部保護カバー及び外部カバーを含み、上記アクティブ部保護カバーは、上記アクティブ部と隣接して配置される積層セラミックキャパシタを提供する。

上記外部カバーの残留炭素除去速度は、アクティブ部保護カバーの残留炭素除去速度より速くてもよい。

本発明の他の実施形態は、内部電極パターンが形成された第1グリーンシートを積層して第1積層体を設ける段階と、上記第1積層体を設ける段階とは別に、アクティブ部保護カバーを形成するための第2グリーンシートを設ける段階と、上記第1積層体を設ける段階及び第2グリーンシートを設ける段階とは別に、外部カバーを形成するための第3グリーンシートを設ける段階と、上記第2グリーンシート及び第3グリーンシートを積層してカバー用積層体を設ける段階と、上記第1積層体の上側及び下側に上記カバー用積層体を配置してグリーンシート積層体を設ける段階と、上記グリーンシート積層体を焼成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。

本発明のさらに他の実施形態は、上部に複数個の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた積層セラミックキャパシタと、上記電極パッドと上記積層セラミックキャパシタとを連結するはんだと、を含む積層セラミックキャパシタの実装基板を提供する。

本発明の一実施形態によると、残留炭素の除去効率が向上したカバー部を含む積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及びその実装基板を提供することができる。

本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示す斜視図である。 図1のA−A’線に沿った断面図である。 図1のB−B’線に沿った断面図である。 図3のP領域を拡大した拡大図であり、アクティブ部保護カバー及び外部カバーを示す実施例である。 図3のP領域を拡大した拡大図であり、アクティブ部保護カバー及び外部カバーを示す実施例である。 図3のP領域を拡大した拡大図であり、アクティブ部保護カバー及び外部カバーを示す実施例である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を示すフローチャートである。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法の変形例を示すフローチャートである。 本発明の他の実施形態による積層セラミックキャパシタの製造方法の変形例のうち一段階を示す断面図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの実装基板を概略的に示す斜視図であり、積層セラミックキャパシタの一部を切開して示す図面である。 図9のC−C’線に沿った断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

積層セラミックキャパシタ
図1は本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示す斜視図であり、図2は図1のA−A’線に沿った断面図であり、図3は図1のB−B’線に沿った断面図である。

図1を参照すると、本発明の一実施形態による積層セラミックキャパシタ100は、セラミック本体110、及び外部電極131、132を含む。

本発明の一実施形態によると、図1から図3に示すT方向はセラミック本体110の厚さ方向であり、L方向はセラミック本体110の長さ方向であり、W方向はセラミック本体110の幅方向である。

上記厚さ方向Tは、内部電極及び誘電体層の積層方向を意味する。

図1及び図2を参照すると、上記セラミック本体110は、幅方向に対向する第1側面及び第2側面、長さ方向に対向する第3側面及び第4側面、及び厚さ方向に対向する第1主面及び第2主面を有することができる。上記セラミック本体110の形状は特に制限されない。例えば、上記セラミック本体110は、完全な直線を有する六面体状ではないが、略六面体状からなってもよい。

上記セラミック本体110は、アクティブ部150及びカバー部160を含む。

上記アクティブ部150は、複数の誘電体層111、及び複数の内部電極121、122を含む。本発明の一実施形態によると、図2に示すように、上記誘電体層111、及び内部電極121、122は、セラミック本体の厚さ方向Tに積層することができる。

本発明の一実施形態によると、上記アクティブ部150は、内部電極121、122と誘電体層111が交互に積層されて形成することができる。

以下、上記アクティブ部150に含まれた誘電体層は、第1誘電体層111と称することができる。

上記カバー部160は、上記アクティブ部150の上側及び下側に配置することができる。

本発明の一実施形態において、上側及び下側、上面及び下面は、特に示されていない限り、セラミック本体において別に区別されるものではなく、それぞれ厚さ方向の一側及び他側、厚さ方向に対向する一面及び他面と同一意味で理解されることができ、上面及び下面は、それぞれセラミック本体の厚さ方向に対向する第1主面及び第2主面の意味で理解することができる。

上記第1誘電体層111は、高誘電率を有するセラミック材料を含むことができる。例えば、チタン酸バリウム(BaTiO)系またはチタン酸ストロンチウム(SrTiO)系粉末を含んでもよいが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。

また、第1誘電体層111には、上記セラミック粉末とともに、必要に応じて、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されることができる。

上記セラミック添加剤としては、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)、アルミニウム(Al)などを挙げることができるが、本発明はこれに限定されない。

この際、第1誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に応じて任意に変更してもよい。

上記内部電極は、第1内部電極121及び第2内部電極122を含むことができる。上記第1及び第2内部電極121、122は、第1誘電体層111を挟んで交互に配置されることができる。上記第1及び第2内部電極121、122は、中間に配置された第1誘電体層111によって電気的に絶縁することができる。

第1内部電極121及び第2内部電極122は、異なる極性の電圧が印加される電極であって、例えば、第1誘電体層111の一面に所定の厚さの導電性金属を含む導電性ペーストを印刷して形成されることができる。上記第1内部電極121は、上記セラミック本体の第3側面に露出し、上記第2内部電極122は、上記セラミック本体の第4側面に露出することができる。

第1及び第2内部電極121、122は、セラミック本体110の外部面に露出した部分を介して外部電極131、132とそれぞれ電気的に連結されることができる。

したがって、外部電極131、132に電圧が印加されると、対向する第1内部電極121と第2内部電極122との間に電荷が蓄積されるようになる。この際、積層セラミックキャパシタ100の静電容量は、アクティブ部150において第1及び第2内部電極121、122が重なる領域の面積と比例する。

また、第1及び第2内部電極121、122を形成する導電性ペーストに含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)またはこれらの合金とすることができるが、本発明はこれに限定されない。

上記外部電極131、132は、上記セラミック本体の第3側面及び第4側面に配置されて、上記第1内部電極121及び第2内部電極122と連結されることができる。上記外部電極131、132は、第1外部電極131及び第2外部電極132を含むことができ、上記第1外部電極131は第1内部電極121と連結され、上記第2外部電極132は、第2内部電極122と連結することができる。

上記カバー部160は、上記アクティブ部150の上側及び下側のうち少なくとも一方に配置されることができる。例えば、上記カバー部は、上記アクティブ部の上側及び下側に配置されてもよい。例えば、上記カバー部160は、上記アクティブ部150の上側に配置される上部カバー部161、及び上記アクティブ部150の下側に配置される下部カバー部162を含むことができる。

本発明の一実施形態によると、カバー部160は、アクティブ部保護カバー161a、162a、及び外部カバー161b、162bを含むことができる。例えば、上部カバー部161は、上部アクティブ部保護カバー161a及び上部外部カバー161bを含み、上記下部カバー部162は、下部アクティブ部保護カバー162a及び下部外部カバー162bを含むことができる。

上記アクティブ部保護カバー161a、162aは、上記アクティブ部150と隣接して配置されることができる。上記アクティブ部保護カバー161a、162aは、上記アクティブ部150を物理的/化学的刺激から保護するアクティブ保護部の機能を果たすことができる。

本発明の一実施形態によると、上記アクティブ部保護カバー161a、162aは、第2誘電体層を含むことができる。上記アクティブ部保護カバー161a、162aは、1層以上の第2誘電体層を含むことができ、上記アクティブ部保護カバーが2層以上の第2誘電体層を含む場合、上記第2誘電体層はセラミック本体の厚さ方向に積層されることができ、複数の第2誘電体層は焼結された状態で、隣接した第2誘電体層間の境界が確認できないほど一体化することができる。

上記第2誘電体層は、上記第1誘電体層と同一材料からなってもよく、アクティブ部150の保護効率を向上させるために、上記第1誘電体層と異なる材料からなってもよい。

本発明の一実施形態によると、上記外部カバー161b、162bは、上記アクティブ部保護カバー161a、162aの外側に配置されることができる。例えば、上記上部外部カバー161bは、上記上部アクティブ部保護カバー161aの上側に配置することができ、上記下部外部カバー162bは、上記下部アクティブ部保護カバー162aの下側に配置することができる。

上記外部カバー161b、162bは、上記アクティブ部保護カバー161a、162aとともに上記アクティブ部150を外部刺激からさらに保護することができる。

本発明の一実施形態によると、上記外部カバー161b、162bは、第3誘電体層を含むことができる。上記外部カバー161b、162bは、1層以上の第3誘電体層を含むことができ、上記外部カバー161b、162bが2層以上の第3誘電体層を含む場合、上記第3誘電体層はセラミック本体の厚さ方向に積層されることができ、複数の第3誘電体層は焼結された状態で、隣接した第3誘電体層間の境界が確認できないほど一体化することができる。

上記外部カバー161b、162bは、上記アクティブ部保護カバー161a、162aの外側に配置されて、上記セラミック本体110の厚さを補強する厚さ補強部として機能することができる。

上記アクティブ部保護カバー161a、162aに含まれた第2誘電体層及び上記外部カバー161b、162bに含まれた第3誘電体層は、高誘電率を有するセラミック材料を含むことができる。例えば、チタン酸バリウム(BaTiO)系またはチタン酸ストロンチウム(SrTiO)系粉末を含んでもよい。

また、第2誘電体層及び第3誘電体層は、上記セラミック粉末とともに、必要に応じて、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などをさらに含むことができる。

積層セラミックキャパシタのカバー部は、積層セラミックキャパシタの用途、機能または形状に応じて厚く形成される必要がある。ただし、カバー部が厚く形成される場合、カバー部内の残留炭素を容易に除去することができず、セラミック本体の焼成過程で除去されるべき残留炭素が除去されなくてセラミック本体に残るという問題が生じうる。

上記セラミック本体110は、内部電極ペーストが印刷されたグリーンシート及び内部電極ペーストが印刷されないグリーンシートが積層されたグリーンシート積層体を焼成して形成されることができる。内部電極ペーストが印刷されたグリーンシートはアクティブ部150に含まれ、内部電極ペーストが印刷されないグリーンシートはカバー部160に含むことができる。

上記グリーンシートは、誘電体粉末、及び上記誘電体粉末を結合するバインダーを含むことができ、溶剤やその他の添加剤などをさらに含んでもよい。上記バインダーは、エポキシ樹脂のような樹脂組成物を含むことができる。バインダーまたはその他の炭素を含む有機成分は、上記グリーンシート積層体の焼成の際に除去されることが好ましい残留炭素であって、焼成過程で酸素と結合して、二酸化炭素(CO)などの形態で外部に排出されて除去される。

グリーンシート積層体を焼成してセラミック本体を形成する過程において有機成分が除去されなかったためセラミック本体内の残留炭素含有量が高い場合は、積層セラミックキャパシタの耐電圧特性が低下する可能性がある。また、残留炭素の排出経路が確保されない場合は、セラミック本体にクラックが生じたり、セラミック本体が割れるチップ割れ不良が生じるおそれがある。グリーンシート積層体の焼成過程において、グリーンシート積層体内の内部電極は、残留炭素排出の主な経路として機能することができる。例えば、グリーンシート積層体内の内部電極は、グリーンシート積層体の内部に酸素を供給する経路となってもよく、酸素と結合した炭素が二酸化炭素(CO)として排出される経路となってもよい。

例えば、積層セラミックキャパシタにおいて内部電極121、122の厚さが減少する場合、アクティブ部150の厚さが減少するようになる。しかし、幅寸法及び厚さ寸法が同様に形成される一般のサイズを有するチップの仕様に合わせるためには、上記アクティブ部150の厚さが減少する場合、アクティブ部の厚さの減少を相殺するためにカバー部160の厚さは増加する。

上記のように内部電極121、122が薄層化される場合、金属を主成分とする内部電極の割合が減少するにつれて積層セラミックキャパシタの製造コストが下がる利点がある。しかし、カバー部160の厚さが増加する場合、セラミック本体の焼成過程で除去されるべき炭素成分が円滑に除去されず、セラミック本体110内に残り、残留炭素の除去が困難となるという問題がある。

本発明の一実施形態による積層セラミックキャパシタは、カバー部160が、アクティブ部保護カバー161a、162a、及び外部カバー161b、162bを含むことにより、カバー部160の厚さが増加してもセラミック本体110内の残留炭素を効率的に除去して、セラミック本体内の残留炭素量を減少させることができる。

図3は図1のB−B’線に沿った断面図である。

図3に示すように、本発明の一実施形態によると、積層セラミックキャパシタの厚さ−幅W−Tの断面において、上記セラミック本体の厚さをT1、上記セラミック本体の幅をW1と規定するとき、上記セラミック本体は、0.95≦W1/T1≦1.05を満たすことができる。本発明の一実施形態によると、セラミック本体110の幅寸法W1及び厚さ寸法T1が、同様に形成されることができる。

本発明の一実施形態によると、上記セラミック本体の厚さ−幅W−Tの断面において、セラミック本体の全体断面積をAt、上記アクティブ部内の容量具現部の面積をAaと規定するとき、0.1≦Aa/At≦0.5を満たすことができる。例えば、0.1≦Aa/At≦0.5は、内部電極の薄層化で具現することができる。

本発明の一実施形態によると、上記セラミック本体の厚さをT1、上記カバー部の厚さをTcと規定するとき、0.25≦Tc/T1とすることができる。

本発明の一実施形態によると、上記カバー部の厚さは、上記アクティブ部厚さの1/2以上とすることができる。

ただし、本発明の一実施形態のようにセラミック本体の全体面積に対する容量具現部の面積が小さいか、またはカバー部の厚さが厚い場合、カバー部内の残留炭素除去が困難となるという問題が生じうる。

本発明の一実施形態による積層セラミックキャパシタは、上述したように、カバー部160が、アクティブ部保護カバー161a、162a、及び外部カバー161b、162bを含むことにより、カバー部160の厚さが増加してもセラミック本体内の残留炭素を効率的に除去して、セラミック本体110内の残留炭素量を減少させることができる。

上記アクティブ部保護カバー161a、162a及び上記外部カバー161b、162bは、区分される材料とすることができる。

本発明の一実施形態によると、上記外部カバー161b、162bの残留炭素除去速度は、上記アクティブ部保護カバー161a、162aの残留炭素除去速度より速くてもよい。

上記アクティブ部保護カバーと上記外部カバーは焼結された状態であって、その境界は顕微鏡を使用せずには確認が困難なほど一体化されていることができ、上記アクティブ部保護カバーと外部カバーは、これらの構成(気孔率、組成、グレインの粒子径など)差によって区分することができる。

図4aから図4cは、図3のP領域を拡大した拡大図であり、アクティブ部保護カバー161a、162a及び外部カバー161b、162bが区分される材料からなる場合のアクティブ部保護カバー及び外部カバーを示す実施例である。図4aから図4cは上部カバー部の一部領域であるP領域を拡大して示しているが、下部カバー部にも同様に適用することができる。

図4aの実施例によると、上記外部カバー161b、162bの気孔率は、アクティブ部保護カバー161a、162aの気孔率より高くてもよい。

内部電極121、122と相対的に隣接して形成されたアクティブ部保護カバー161a、162aでは、内部電極121、122を介して残留炭素を比較的容易に除去することができるが、外部カバー161b、162bでは内部電極との距離が離れて残留炭素除去効率に劣るという問題がある。しかし、上記外部カバー161b、162bがアクティブ部保護カバー161a、162aより高い気孔率を有する場合、気孔Pが残留炭素除去経路として機能することにより、外部カバーの残留炭素除去速度を向上させることができる。

本発明の一実施形態によると、上記外部カバー161b、162bの気孔率は12〜43vol%であることができる。本発明の一実施形態によると、上記アクティブ部保護カバー161a、162aは、実質的に気孔をほとんど含まず、アクティブ部保護カバー161a、162aの気孔率は1vol%以下とすることができる。

上記外部カバー161b、162bの気孔率は、上記外部カバー161b、162bの全体体積における気孔Pが占める体積比を意味することができる。例えば、上記外部カバーの気孔率は、12〜43vol%とすることができる。

上記外部カバー161b、162bの気孔率が12vol%未満の場合は、外部カバー内の残留炭素除去効率が良好ではないため、セラミック本体にクラックが生じる可能性がある。また、上記外部カバー161b、162bの気孔率が43vol%を超える場合は、セラミック本体110の強度が低下してセラミック本体が割れたり、亀裂が生じるおそれがある。

上記気孔は、気孔形成剤により形成されることができる。例えば、上記気孔形成剤は、ポリビニルピロリドン(PVP)、ポリビニルアルコール(PVA)、ポリエチレングリコール(PEG)及びポリアクリル酸(PAA)のいずれか一つ以上を含むことができる。また、これに制限されず、グリーンシート内に含まれて外部カバーに気孔を形成できるものであれば、様々な物質を使用することができる。上記気孔形成剤は、上記外部カバー用グリーンシート内に含まれて、グリーンシートのか焼/焼成過程で所定水準の熱が加えられる場合に分解されることができ、グリーンシートに含まれた誘電体粉末の焼結が行われる前に分解されて、グリーンシートに気孔を形成することもできる。

図3を再び参照すると、本発明の一実施形態によると、上記アクティブ部保護カバー161a、162aの厚さTcaは、0.5μm〜100μmであることができる。上記アクティブ部保護カバー161a、162aの厚さが0.5μm未満の場合は、耐湿不良が増加する可能性がある。また、アクティブ部保護カバー161a、162aの厚さが100μmを超える場合は、残留炭素が円滑に除去されず、残留炭素による不良が生じるおそれがある。

上記外部カバー161b、162bの厚さTcbは、上記セラミック本体の全体厚さT1及び上記アクティブ部保護カバーの厚さTcaに応じて適宜調節することができる。

図4bの実施例によると、上記外部カバー161b、162bに含まれた誘電体グレインの平均粒子径Dbは、上記アクティブ部保護カバー161a、162aに含まれた誘電体グレインの平均粒子径Daより大きくてもよい。

上記アクティブ部保護カバー161a、162a及び外部カバー161b、162bは、誘電体粉末を含むグリーンシートの焼成により形成されることができ、焼成過程において上記誘電体粉末は誘電体グレインに変形することができる。

上記外部カバー161b、162bを形成するためのグリーンシートは、上記アクティブ部保護カバー161a、162aを形成するためのグリーンシートより大きい粒子径を有する誘電体粉末を含んで製造されることができる。これにより、上記外部カバー161b、162bに含まれたグレインの平均粒子径は、上記アクティブ部保護カバー161a、162aに含まれたグレインの平均粒子径より大することができる。

上記外部カバー161b、162bに含まれた誘電体グレインの粒子径を上記アクティブ部保護カバー161a、162aに含まれた誘電体グレインの粒子径より大きくした理由は、以下の通りである。

誘電体粉末は、表面積が大きいほどより低い温度で焼結が起こりうる。これは、誘電体粉末の表面積が大きいほど表面エネルギーが高いため、全体から見てエネルギー的に不安定な状態にあるが、表面エネルギーを下げることにより、より安定した状態へ移動しようとすることが期待でき、かかる点は焼結の駆動力(driving force)として作用するためである。

上記アクティブ部保護カバー161a、162a及び外部カバー161b、162bに含まれた誘電体粉末間の小さい隙間は、焼結過程で気孔と同様に残留炭素除去の経路として機能することができる。

この際、上記外部カバー161b、162bを形成するためのグリーンシートが、上記アクティブ部保護カバー161a、162aを形成するためのグリーンシートより大きい粒子径を有する誘電体粉末を含む場合、上記外部カバーを形成するためのグリーンシートに含まれた誘電体粉末間の間隔が上記アクティブ部保護カバーを形成するためのグリーンシートに含まれた誘電体粉末間の間隔より広くてもよい。これにより、外部カバーを形成するためのグリーンシートは、上記アクティブ部保護カバーを形成するためのグリーンシートより広い残留炭素除去経路を有するため、残留炭素除去速度が増加することができ、カバー部160の厚さ増加による問題点を改善することができる。

また、上記アクティブ部保護カバーを形成するためのグリーンシートが、上記外部カバーを形成するためのグリーンシートより小さい粒子径を有する誘電体粉末を含む場合、外部カバー161b、162bより上記アクティブ部保護カバー161a、162aにおいて焼結が先に行われることができる。上記焼結進行の順序は概念的に区分されたものに過ぎず、絶対的なものではなく、実際は、焼結が同時に行われることもできる。相対的により内側に配置された上記アクティブ部保護カバー161a、162aにおいて上記外部カバー161b、162bより先に焼結が行われることにより、上記アクティブ部保護カバー161a、162aに含まれた残留炭素が内部電極、及び焼結前の外部カバー161b、162bに含まれた誘電体粉末間の隙間を介して先に排出されることができ、順に外部カバー161b、162bの焼結が行われるため、アクティブ部保護カバー及び外部カバーが同時に焼結される場合に比べて、カバー部160内の残留炭素量を減少させることができる。

アクティブ部保護カバー161a、162a及び外部カバー161b、162bに含まれた誘電体グレインの平均粒子径Da、Dbは、走査型電子顕微鏡(SEM)で抽出されたアクティブ部保護カバー領域及び外部カバー領域の断面写真を分析することにより測定されることができる。例えば、ASTM(American Society for Testing and Materials)E112で規定するグレインの平均粒子径の標準測定方法を支援するグレイン粒子径測定ソフトウェアを用いて、誘電体グレインの平均粒子径を測定することにより、誘電体グレインの平均粒子径Da、Dbを求めることができる。

例えば、アクティブ部保護カバー161a、162a及び外部カバー161b、162bにおいて誘電体グレインを30個以上含む領域をサンプリングし、上記方法によりグレインの平均粒子径を用いて測定することができる。上記サンプリングは、セラミック本体110の長さ方向(L方向)の3等分の部分のうち、中央部における幅及び厚さ方向の断面(W−T断面)を走査型電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージを用いて行うことができる。

本発明の一実施形態によると、図4bに示すように、上記外部カバー161b、162bに含まれたグレインの粒子径は、上記アクティブ部保護カバーと接するほど小さく形成することができる。これにより、外部カバー内でもアクティブ部保護カバーと隣接した領域の焼結が先に行われて、外部カバーの残留炭素除去効率をより向上させることができる。

図4cの実施例によると、上記外部カバー161b、162bは、金属粒子140をさらに含むことができる。上記外部カバー161b、162bは、上記金属粒子140を0.08〜8重量%含むことができ、より好ましくは0.8〜4重量%含むことができる。

上記カバー部160は、アクティブ部保護カバー161a、162aを形成するグリーンシート及び外部カバー161b、162bを形成するグリーンシートを焼成することより形成することができる。

上記アクティブ部保護カバー161a、162aを形成するグリーンシートは、セラミック本体のアクティブ部150と隣接して配置されるため、焼成過程における内部電極を介する酸素供給が比較的に円滑である。これに対し、外部カバー161b、162bを形成するグリーンシートは、内部電極と離れて配置されるため、酸素供給が困難である。

しかし、図4cの実施例によると、外部カバー161b、162bが過酸化された金属粒子を含むグリーンシートの焼成により形成されるため、外部カバー内の有機成分を効率的に分解することにより、セラミック本体110内の残留炭素量を減少させることができる。

例えば、上記過酸化された金属粒子は、過酸化ニッケル(NiO)粒子とすることができる。

過酸化ニッケルが還元されて酸素が形成され、上記酸素が外部カバーに含まれた炭素と反応して二酸化炭素を形成する反応式は、以下の化学式1及び化学式2で示すことができる。

NiO→Ni+O …[化学式1]

C+O→CO …[化学式2]

上記外部カバー用グリーンシートに含まれた過酸化された金属粒子は、焼成過程で上記外部カバー161b、162b内において金属粒子140に還元することができる。

したがって、本発明の一実施形態に従い、上記外部カバーが過酸化された金属を含むグリーンシートの焼成により形成される場合、外部カバーは、過酸化された金属が還元されて形成された金属粒子を含むことにより、セラミック本体内の残留炭素量を減少させることができる。

本発明の一実施形態によると、上記外部カバーを形成するグリーンシートは、上記過酸化された金属粒子を0.1〜10重量%含むことができる。

より好ましくは、上記外部カバーを形成するグリーンシートは、上記過酸化された金属粒子を1〜5重量%含むことができる。

本発明の一実施形態によると、上記過酸化された金属粒子は、50〜200nmの粒子径を有することができる。

積層セラミックキャパシタの製造方法
図5は本発明の他の実施形態による積層セラミックキャパシタの製造方法を示すフローチャートであり、図6aから図6jは本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。

図5を参照すると、本発明の他の実施形態による積層セラミックキャパシタの製造方法は、第1積層体を設ける段階(S1)、第2積層体を設ける段階(S2)、第3積層体を設ける段階(S3)、上記第1から第3積層体を積層してグリーンシート積層体を設ける段階(S4)、及び上記グリーンシート積層体を焼成する段階(S5)を含む。

上記第1積層体を設ける段階(S1)は、図6aから図6cに示すように行われることができる。先ず、図6aに示すように、第1グリーンシート111’上に、長さ方向の所定の間隔d3及び幅方向の所定の間隔d4をおいて複数個の第1内部電極パターン121’を形成する。上記複数個の第1内部電極パターン121’は、マトリックス形態に配列することができる。

上記長さ方向の所定の間隔d3は、内部電極が異なる極性を有するように外部電極と絶縁させるための距離である。また、上記幅方向の所定の間隔d4は、セラミック本体の幅方向のマージンで、内部電極とセラミック本体の第1及び第2側面との間の距離である。

上記第1グリーンシート111’は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストとすることができる。

上記セラミック粉末は、高い誘電率を有する物質であって、これに制限されないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料、チタン酸ストロンチウム(SrTiO)系材料などを用いることができ、チタン酸バリウム(BaTiO)粉末を使用することが好ましい。上記第1グリーンシート111’が焼成されると、アクティブ部に含まれた第1誘電体層111となる。

上記第1内部電極パターン121’は、導電性金属を含む内部電極ペーストからなることができる。上記導電性金属は、これに制限されないが、Ni、Cu、Pd、またはこれらの合金とすることができる。

上記第1グリーンシート111’上に第1内部電極パターン121’を形成する方法は、特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような印刷法により形成することができる。

また、図示されていないが、他の第1グリーンシート111’上に所定の間隔をおいて複数個の第2内部電極パターン122’を形成することができる。

次に、図6bに示すように、第1内部電極パターン121’と第2内部電極パターン122’が交互に積層されるように第1グリーンシートを積層して、図6cに示すように第1積層体150’を設けることができる。

例えば、第1グリーンシートに印刷された第1内部電極パターン121’の中央部と、他の第1グリーンシートに印刷された第2内部電極パターン122’との長さ方向の間隔d3が重なるように積層することができる。

また、第1グリーンシートに印刷された第1内部電極パターン121’の幅方向の間隔d4と、他の第1グリーンシートに印刷された第2内部電極パターン122’との幅方向の間隔d4が重なるように積層することができる。

上記第2積層体を設ける段階(S2)は、上記第1積層体を設ける段階(S1)とは別に行われる。

上記第2積層体を設ける段階は、先ず、図6dに示すように、アクティブ部保護カバーを形成するための第2グリーンシート112’を設けた後、上記第2グリーンシートを積層して、図6eに示すように第2積層体160a’を設けることができる。

上記第2グリーンシート112’は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストとすることができる。

上記第3積層体を設ける段階(S3)は、上記第1積層体を設ける段階(S1)及び上記第2積層体を設ける段階(S2)とは別に行われる。

上記第3積層体を設ける段階は、先ず、図6fに示すように外部カバーを形成するための第3グリーンシート113’を設けた後、上記第3グリーンシートを積層して、図6gに示すように第3積層体160b’を設けることができる。

上記第3グリーンシート113’は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストとすることができる。

さらに、上記積層セラミックキャパシタに関する実施形態を参照して説明したように、上記第3グリーンシート113’は、様々な実施例で形成することにより、残留炭素除去速度を向上させることができる。

一例として、上記第3グリーンシート113’は、気孔形成剤を含み、これにより、形成される外部カバーが気孔を含むことができる。外部カバーの気孔率は12〜43vol%とすることができる。

他の例として、上記第3グリーンシート113’は、上記第2グリーンシートより大きい粒子径を有するセラミック粉末を含むことにより、残留炭素除去速度を向上させることができる。

さらに他の例として、上記第3グリーンシート113’は、過酸化された金属粒子をさらに含むことにより、焼成過程で上記過酸化された金属粒子が還元されて酸素を排出するようにして残留炭素除去速度を向上させることができる。

第3グリーンシート113’に関する詳細な説明は、上述した積層セラミックキャパシタに関する説明と重複するため、ここでは省略する。

次に、図6hに示すように設けられた第1積層体150’、第2積層体160a’及び第3積層体160b’を積層することにより、図6iに示すようにグリーンシート積層体110’を形成することができる。

次に、上記グリーンシート積層体110’を加圧した後、図6jに示すように上記グリーンシート積層体110’を切断する。例えば、第1グリーンシートに印刷された第1内部電極パターン121’の中央部と他の第1グリーンシートに印刷された第2内部電極パターン122’との長さ方向の間隔d3が重なる領域C1−C1、及び第1グリーンシートに印刷された第1内部電極パターン121’の幅方向の間隔d4と他の第1グリーンシートに印刷された第2内部電極パターン122’との幅方向の間隔d4が重なる領域C2−C2を横切るように、C1−C1の切断線及びC2−C2の切断線に沿って個別のチップサイズに切断することができる。

その後、上記グリーンシート積層体110’を個別のチップサイズに切断してから焼成してセラミック本体を形成することができる。焼成は、これに制限されないが、1100℃〜1300℃のN−H雰囲気で行われることができる。上記焼成する段階の前に、グリーンシート積層体110’をか焼する段階をさらに含むこともできる。

または、上記か焼及び焼成段階は、上記グリーンシート積層体110’を個別のチップサイズに切断する前に行ってもよい。

続いて、上記内部電極が露出したセラミック本体の外部面に外部電極を形成することができる。

本発明の一実施形態によると、カバー部を形成するための第2グリーンシート112’及び第3グリーンシート113’を第1積層体に個別に積層することなく、第2積層体160a’及び第3積層体160b’を先に製造した後、第1積層体150’に積層することにより、アクティブ部を形成するための第1積層体150’に加えられる積層ストレスを減少させることができる。

本発明の一実施形態とは異なり、第1積層体150’上に複数の第2グリーンシート及び第3グリーンシートをグリーンシート単位で繰り返し積層して第1積層体150’上にカバー用積層体を形成する場合、第2グリーンシート及び第3グリーンシートを積層する度に第1積層体に不均一な圧力が加えられ、積層ストレスとして作用する。

第1積層体に積層ストレスが過剰に加えられる場合、第1積層体内の第1グリーンシート及び内部電極パターンに影響を及ぼし、絶縁破壊電圧(BDV)特性が低下する可能性があり、内部電極パターンのにじみが生じて電気的短絡(ショート)が発生するおそれがある。

図7は本発明の他の実施形態による積層セラミックキャパシタの製造方法の変形例を示すフローチャートであり、図8は本変形例のうち特定の段階を示す断面図である。

図7を参照すると、本変形例による積層セラミックキャパシタの製造方法は、内部電極パターンが形成された第1グリーンシートを積層して第1積層体を設ける段階(S1’)、上記第1積層体を設ける段階とは別に、アクティブ部保護カバーを形成するための第2グリーンシートを設ける段階(S2’)、上記第1積層体を設ける段階及び第2グリーンシートを設ける段階とは別に、外部カバーを形成するための第3グリーンシートを設ける段階(S3’)、上記第2グリーンシート及び第3グリーンシートを積層してカバー用積層体を設ける段階(S4’)、上記第1積層体の上側及び下側のうち少なくとも一方に上記カバー用積層体を配置してグリーンシート積層体を設ける段階(S5’)、及び上記グリーンシート積層体を焼成する段階(S6’)を含む。

例えば、上記カバー用積層体は、上記第1積層体の上側及び下側に配置されることができる。

本変形例によると、図8に示すように上記第2グリーンシート112’及び上記第3グリーンシート113’を積層したカバー用積層体160’を設けた後、上記カバー用積層体160’を上記第1積層体150’の上側及び下側のうち少なくとも一方に配置することにより、第2積層体及び第3積層体をそれぞれ上記第1積層体の上側及び下側の少なくとも一方に配置する場合に比べて第1積層体に積層ストレスが加えられる回数をより低減させることができる。

積層セラミックキャパシタの実装基板
図9は本発明のさらに他の実施形態による積層セラミックキャパシタの実装基板を、積層セラミックキャパシタの一部を切開して概略的に示す斜視図であり、図10は図9のC−C’線に沿った断面図である。

図9及び図10を参照すると、本実施形態による積層セラミックキャパシタの実装基板200は、積層セラミックキャパシタ100、及び積層セラミックキャパシタ100が実装される印刷回路基板210を含む。上記印刷回路基板210は、印刷回路基板210の上面に形成された電極パッド221、222を含む。

上記積層セラミックキャパシタ100は、上述した本発明の一実施形態による積層セラミックキャパシタであって、以下では重複を避けるために詳細な説明を省略する。

上記電極パッド221、222は、上記積層セラミックキャパシタ100の第1外部電極131及び第2外部電極132とそれぞれ連結される第1及び第2電極パッド221、222からなることができる。

この際、積層セラミックキャパシタ100の上記第1外部電極131及び第2外部電極132は、それぞれ第1及び第2電極パッド221、222上に接触されるように位置した状態で、はんだ230によって印刷回路基板210と電気的に連結することができる。

実験例
下記表1は、外部カバーの気孔率に対する外部カバー内の残留炭素量、内部クラック発生率及びセラミック本体の外観クラック発生不良の結果を示すデータである。

下記表1の実験は、横×縦×厚さの寸法が約1.0mm×0.5mm×0.5mm(誤差範囲±10%)である1005サイズの積層セラミックキャパシタを用いて行われており、アクティブ部の厚さ、アクティブ部保護カバーの厚さ及び外部カバーの厚さはすべて実質的に同様に製造される条件下において行われた。本実験例において、アクティブ部の厚さは約0.25mm、アクティブ部保護カバーの厚さは約0.003mm、外部カバーの厚さは約0.125mmであり、上記アクティブ部保護カバー及び外部カバーは、アクティブ部の上側及び下側にすべて配置された。

表1において、上記セラミック本体を形成するためのグリーンシート積層体を約650℃〜800℃で約4時間か焼した後、か焼したチップに含まれた残留炭素量を測定した。表1において、内部クラック発生率は、各サンプルに該当する100個のチップに対してアクティブ部またはカバー部内でクラックが発生したチップの個数を調査して測定した。表1において、セラミック本体の外観クラック発生不良は、セラミック本体を研磨した後、外観にクラックが発生したか否かを観察して調査した。上記セラミック本体の外観を見たとき、セラミック本体にデラミネーション領域があったり、一部が剥離された場合には外観クラックが発生したものと判断した。

*は、比較例を示す。
○:外観クラック発生
×:外観クラック未発生

上記表1を参照すると、外部カバーの気孔率が12vol%未満のサンプル1〜3の場合、残留炭素除去が円滑ではないため、残留炭素量が高く、高い残留炭素量によって内部クラックの発生率が高いことを確認することができる。また、外部カバーの気孔率が43vol%を超えるサンプル13〜16の場合、内部クラック発生率は低いが、セラミック本体の強度が低下して、セラミック本体の研磨後に、外観クラック発生不良が生じることを確認することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

100 積層セラミックキャパシタ
110 セラミック本体
111 第1誘電体層
121、122 内部電極
131、132 外部電極
150 アクティブ部
160 カバー部
200 実装基板
210 印刷回路基板
221、222 第1及び第2電極パッド
230 はんだ

Claims (24)

  1. 交互に積層された誘電体層及び内部電極を含むアクティブ部と、
    前記アクティブ部の上側及び下側のいずれか一方に配置されるカバー部と、を含み、
    前記カバー部は、アクティブ部保護カバー及び外部カバーを含み、前記アクティブ部保護カバーは、前記アクティブ部と隣接して配置される、積層セラミックキャパシタ。
  2. 前記外部カバーの残留炭素除去速度は、アクティブ部保護カバーの残留炭素除去速度より速い、請求項1に記載の積層セラミックキャパシタ。
  3. 前記外部カバーの気孔率は、前記アクティブ部保護カバーの気孔率より高い、請求項1に記載の積層セラミックキャパシタ。
  4. 前記外部カバーの気孔率は、12〜43vol%である、請求項3に記載の積層セラミックキャパシタ。
  5. 前記アクティブ部保護カバーの気孔率は、1vol%以下である、請求項3に記載の積層セラミックキャパシタ。
  6. 前記外部カバーに含まれたグレインの平均粒子径は、前記アクティブ部保護カバーに含まれたグレインの平均粒子径より大きい、請求項1に記載の積層セラミックキャパシタ。
  7. 前記外部カバーに含まれたグレインの粒子径は、前記アクティブ部保護カバーに隣接するほど小さい、請求項1に記載の積層セラミックキャパシタ。
  8. 前記外部カバーは、過酸化された金属が還元されて形成された金属粒子を含む、請求項1に記載の積層セラミックキャパシタ。
  9. 前記アクティブ部保護カバーの厚さは、0.5μm〜100μmである、請求項1に記載の積層セラミックキャパシタ。
  10. 前記カバー部の厚さは、前記アクティブ部の厚さの1/2以上である、請求項1に記載の積層セラミックキャパシタ。
  11. 複数の誘電体層、及び前記誘電体層を挟んで対向するように配置される複数の第1及び第2内部電極を含むアクティブ部と、前記アクティブ部の上側及び下側のうち少なくとも一方に配置されたカバー部と、が結合したセラミック本体と、
    前記第1及び第2内部電極と接続されるように前記セラミック本体の外部面に配置される外部電極と、を含み、
    前記カバー部は、アクティブ部保護部及び厚さ補強部を含み、前記アクティブ部保護部は、前記アクティブ部と隣接して配置され、前記厚さ補強部は、前記アクティブ部保護部の外側に配置される、積層セラミックキャパシタ。
  12. 前記セラミック本体の厚さをT1、前記セラミック本体の幅をW1と規定するとき、前記厚さ補強部は、0.95≦W1/T1≦1.05を満たすように前記アクティブ部保護部の外側に配置される、請求項11に記載の積層セラミックキャパシタ。
  13. 前記厚さ補強部は気孔を含み、前記厚さ補強部の気孔率は12〜43vol%である、請求項11に記載の積層セラミックキャパシタ。
  14. 前記厚さ補強部に含まれたグレインの平均粒子径は、前記アクティブ部保護部に含まれたグレインの平均粒子径より大きい、請求項11に記載の積層セラミックキャパシタ。
  15. 前記厚さ補強部に含まれたグレインの粒子径は、前記アクティブ部保護部に隣接するほど小さい、請求項11に記載の積層セラミックキャパシタ。
  16. 前記厚さ補強部は、過酸化された金属が還元されて形成された金属粒子を含む、請求項11に記載の積層セラミックキャパシタ。
  17. 内部電極パターンが形成された第1グリーンシートを積層して第1積層体を設ける段階と、
    前記第1積層体を設ける段階とは別に、アクティブ部保護カバーを形成するための第2グリーンシートを積層して第2積層体を設ける段階と、
    前記第1積層体及び第2積層体を設ける段階とは別に、外部カバーを形成するための第3グリーンシートを積層して第3積層体を設ける段階と、
    前記第1積層体、第2積層体、及び第3積層体を積層してグリーンシート積層体を設ける段階と、
    前記グリーンシート積層体を焼成する段階と、を含む、積層セラミックキャパシタの製造方法。
  18. 前記第3グリーンシートの残留炭素排出速度は、前記第2グリーンシートの残留炭素排出速度より速い、請求項17に記載の積層セラミックキャパシタの製造方法。
  19. 前記第3グリーンシートは、気孔形成剤を含む、請求項17に記載の積層セラミックキャパシタの製造方法。
  20. 前記第3グリーンシートは、外部カバーの気孔率が12〜43vol%になるように気孔形成剤を含む、請求項17に記載の積層セラミックキャパシタの製造方法。
  21. 前記第3グリーンシートに含まれた誘電体粒子の平均粒子径は、前記第2グリーンシートに含まれた誘電体粒子の平均粒子径より大きい、請求項17に記載の積層セラミックキャパシタの製造方法。
  22. 前記第3グリーンシートは、過酸化された金属粒子を含む、請求項17に記載の積層セラミックキャパシタの製造方法。
  23. 内部電極パターンが形成された第1グリーンシートを積層して第1積層体を設ける段階と、
    前記第1積層体を設ける段階とは別に、アクティブ部保護カバーを形成するための第2グリーンシートを設ける段階と、
    前記第1積層体を設ける段階及び第2グリーンシートを設ける段階とは別に、外部カバーを形成するための第3グリーンシートを設ける段階と、
    前記第2グリーンシート及び第3グリーンシートを積層してカバー用積層体を設ける段階と、
    前記第1積層体の上側及び下側のうち少なくとも一方に前記カバー用積層体を配置してグリーンシート積層体を設ける段階と、
    前記グリーンシート積層体を焼成する段階と、を含む、積層セラミックキャパシタの製造方法。
  24. 上部に複数個の電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設けられた請求項1から11のいずれか1項に記載の積層セラミックキャパシタと、
    前記電極パッドと前記積層セラミックキャパシタとを連結するはんだと、を含む、積層セラミックキャパシタの実装基板。
JP2014214239A 2014-05-28 2014-10-21 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 Active JP6521505B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140064329A KR102089700B1 (ko) 2014-05-28 2014-05-28 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR10-2014-0064329 2014-05-28

Publications (2)

Publication Number Publication Date
JP2015226053A true JP2015226053A (ja) 2015-12-14
JP6521505B2 JP6521505B2 (ja) 2019-05-29

Family

ID=54702592

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014214239A Active JP6521505B2 (ja) 2014-05-28 2014-10-21 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
JP2019024179A Pending JP2019091926A (ja) 2014-05-28 2019-02-14 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019024179A Pending JP2019091926A (ja) 2014-05-28 2019-02-14 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板

Country Status (4)

Country Link
US (1) US9812259B2 (ja)
JP (2) JP6521505B2 (ja)
KR (1) KR102089700B1 (ja)
CN (1) CN105206423B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
US10186384B2 (en) * 2015-12-31 2019-01-22 Honeywell Federal Manufacturing & Technologies, Llc Carbon fiber and parylene structural capacitor
US10020117B2 (en) 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
KR20180071842A (ko) 2016-12-20 2018-06-28 삼성전기주식회사 전자부품
JP2018107239A (ja) * 2016-12-26 2018-07-05 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2018137298A (ja) * 2017-02-21 2018-08-30 太陽誘電株式会社 Multilayer ceramic capacitor
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102029596B1 (ko) * 2018-09-03 2019-10-08 삼성전기주식회사 커패시터 부품
US10811192B2 (en) 2018-09-28 2020-10-20 Apple Inc. Reliable capacitor structures
KR102121580B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
US20200243264A1 (en) * 2019-01-28 2020-07-30 Avx Corporation Multilayer Ceramic Capacitor Having Ultra-Broadband Performance
US20200243259A1 (en) * 2019-01-28 2020-07-30 Avx Corporation Multilayer Ceramic Capacitor Having Ultra-Broadband Performance
US20200243261A1 (en) * 2019-01-28 2020-07-30 Avx Corporation Multilayer Ceramic Capacitor Having Ultra-Broadband Performance
WO2020159813A1 (en) * 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60221358A (en) * 1984-04-13 1985-11-06 Ngk Insulators Ltd Ceramic composition for electric insulator
JPH09153430A (ja) * 1995-11-30 1997-06-10 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JPH1022161A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002280259A (ja) * 2001-03-15 2002-09-27 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2004067504A (ja) * 1997-02-18 2004-03-04 Cabot Corp Method for producing coated barium titanate
JP2004259897A (ja) * 2003-02-25 2004-09-16 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2005159056A (ja) * 2003-11-26 2005-06-16 Kyocera Corp Multilayer ceramic electronic components
JP2006080463A (ja) * 2004-09-13 2006-03-23 Tdk Corp セラミック電子部品の製造方法
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012153587A (ja) * 2011-01-28 2012-08-16 Nec Tokin Corp セラミック基板の製造方法およびセラミック基板
JP2013089946A (ja) * 2011-10-21 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013545291A (ja) * 2010-10-12 2013-12-19 アプリコット マテリアルズ テクノロジーズ,エル.エル.シー. セラミックコンデンサー及び製造方法
JP2014022721A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286109A (en) * 1988-09-22 1990-03-27 Murata Mfg Co Ltd Laminated ceramic capacitor
JP2859678B2 (ja) * 1990-02-24 1999-02-17 太陽誘電株式会社 積層セラミックコンデンサ
JP3239666B2 (ja) 1995-02-09 2001-12-17 松下電器産業株式会社 粒界絶縁型積層セラミック部品の製造方法
JP3275818B2 (ja) * 1998-02-12 2002-04-22 株式会社村田製作所 積層コンデンサ
JP2003309039A (ja) * 2002-04-17 2003-10-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
WO2006098092A1 (ja) * 2005-03-14 2006-09-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP2006278577A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 半導体レーザ装置
JP4767001B2 (ja) * 2005-11-28 2011-09-07 京セラ株式会社 電子部品および回路モジュール
JP4782598B2 (ja) * 2006-03-28 2011-09-28 京セラ株式会社 積層セラミックコンデンサ
JP4586831B2 (ja) * 2007-08-08 2010-11-24 Tdk株式会社 セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
KR101069989B1 (ko) 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
WO2012023334A1 (ja) * 2010-08-18 2012-02-23 太陽誘電株式会社 積層型セラミック電子部品
JP5420060B2 (ja) * 2010-09-29 2014-02-19 京セラ株式会社 コンデンサ
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Tdk株式会社 Multilayer capacitor and multilayer capacitor manufacturing method
JP5838927B2 (ja) * 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101565645B1 (ko) * 2013-07-11 2015-11-03 삼성전기주식회사 적층 커패시터 소자
KR20160084614A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60221358A (en) * 1984-04-13 1985-11-06 Ngk Insulators Ltd Ceramic composition for electric insulator
JPH09153430A (ja) * 1995-11-30 1997-06-10 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JPH1022161A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd 積層セラミック電子部品
JP2004067504A (ja) * 1997-02-18 2004-03-04 Cabot Corp Method for producing coated barium titanate
JP2002280259A (ja) * 2001-03-15 2002-09-27 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2004259897A (ja) * 2003-02-25 2004-09-16 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2005159056A (ja) * 2003-11-26 2005-06-16 Kyocera Corp Multilayer ceramic electronic components
JP2006080463A (ja) * 2004-09-13 2006-03-23 Tdk Corp セラミック電子部品の製造方法
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2013545291A (ja) * 2010-10-12 2013-12-19 アプリコット マテリアルズ テクノロジーズ,エル.エル.シー. セラミックコンデンサー及び製造方法
JP2012153587A (ja) * 2011-01-28 2012-08-16 Nec Tokin Corp セラミック基板の製造方法およびセラミック基板
JP2013089946A (ja) * 2011-10-21 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014022721A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US9812259B2 (en) 2017-11-07
JP2019091926A (ja) 2019-06-13
CN105206423A (zh) 2015-12-30
US20150348712A1 (en) 2015-12-03
KR102089700B1 (ko) 2020-04-14
CN105206423B (zh) 2019-06-04
KR20150136820A (ko) 2015-12-08
JP6521505B2 (ja) 2019-05-29

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP6669198B2 (ja) 積層セラミックコンデンサ
JP6524275B2 (ja) 積層セラミック電子部品
TWI406309B (zh) 積層陶瓷電子零件
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
CN1308979C (zh) 层叠电容器及其制造方法
JP6371365B2 (ja) 積層セラミックコンデンサ
KR101946259B1 (ko) 적층 세라믹 전자부품
TWI246695B (en) Laminated ceramic capacitor and manufacturing method thereof
JP3527899B2 (ja) 積層型電子部品およびその製法
US9042082B2 (en) Multilayer ceramic capacitor
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US8570710B2 (en) Multilayered ceramic electronic component
CN103578762B (zh) 层压式陶瓷电子元件及其制造方法
KR101867872B1 (ko) 적층 세라믹 콘덴서
KR20120133697A (ko) 적층 세라믹 전자부품
JP5206440B2 (ja) セラミック電子部品
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP2011139021A (ja) 積層セラミックキャパシタ
US9484153B2 (en) Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same
JP3785966B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3940421B2 (ja) 積層セラミック部品およびその製造方法
US9779874B2 (en) Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181016

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190214

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6521505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150