JP2022083829A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022083829A
JP2022083829A JP2020195387A JP2020195387A JP2022083829A JP 2022083829 A JP2022083829 A JP 2022083829A JP 2020195387 A JP2020195387 A JP 2020195387A JP 2020195387 A JP2020195387 A JP 2020195387A JP 2022083829 A JP2022083829 A JP 2022083829A
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
internal electrode
face
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020195387A
Other languages
English (en)
Inventor
諒 錦織
Ryo Nishikori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020195387A priority Critical patent/JP2022083829A/ja
Priority to US17/511,616 priority patent/US11881355B2/en
Priority to CN202111279762.6A priority patent/CN114551100B/zh
Publication of JP2022083829A publication Critical patent/JP2022083829A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】高容量を確保し、かつ高い信頼性を確保することが可能な積層セラミックコンデンサを提供すること。【解決手段】積層セラミックコンデンサ1であって、第1の内部電極31は、第1の外周部31Aと、第1の外周部31Aの内側に位置する第1の内側電極部31Bと、を有し、第2の内部電極32は、第2の外周部32Aと、第2の外周部32Aの内側に位置する第2の内側電極部32Bと、を有し、第1の誘電体層21は、第1の高誘電率部21Aと、第1の高誘電率部21Aの内側に位置する第1の内側誘電体層部21Bと、を有し、第2の誘電体層22は、第2の高誘電率部22Aと、第2の高誘電率部22Aの内側に位置する第2の内側誘電体層部22Bと、を有する。【選択図】図5

Description

本発明は、積層セラミックコンデンサに関する。
従来、積層セラミックコンデンサが知られている。一般に、積層セラミックコンデンサは、チタン酸バリウムなどの誘電体セラミックスからなるセラミック焼結体を備える。このセラミック焼結体の内部には、セラミック層を介して重なり合うように複数の内部電極が配置されている。また、このセラミック焼結体の一方端面上および他方端面上には、内部電極に電気的に接続されるように外部電極が形成されている(例えば、特許文献1)。
特開平8-306580号公報
近年、電子機器の小型化および高密度化に伴い、積層セラミックコンデンサの小型化、高容量化、および信頼性の向上が求められている。このため、誘電体層の薄層化および積層数の増加、ならびに内部電極の薄層化が試みられている。しかしながら、内部電極が薄層化されると、焼成後の内部電極には空隙が形成され易くなる。内部電極に空隙が形成されると、内部電極の面積が変化する。よって、静電容量の発生に寄与する有効面積の減少により容量が低下するという問題が生じる。上記の課題の解決方法として、例えば、積層セラミックコンデンサを構成する誘電体層のすべての層において比誘電率を高くすることにより、高容量化することが考えられる。しかしながら、積層セラミックコンデンサを構成する誘電体層のすべての層において比誘電率を高くした場合、積層セラミックコンデンサの信頼性が低下するといった問題が生じる場合があった。
本発明は、高容量を確保し、かつ高い信頼性を確保することが可能な積層セラミックコンデンサを提供することを目的とする。
本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、外部電極と、を有する積層セラミックコンデンサであって、前記誘電体層は、第1の誘電体層と、第2の誘電体層とを有し、前記内部電極は、前記第1の誘電体層上に配置され前記第1の端面に引き出される第1の内部電極と、前記第2の誘電体層上に配置され前記第2の端面に引き出される第2の内部電極とを有し、前記外部電極は、前記第1の内部電極に接続され、前記第1の端面上に配置される第1の外部電極と、前記第2の内部電極に接続され、前記第2の端面上に配置される第2の外部電極とを有し、第1の内部電極は、4つの辺を有しており、前記第1の端面に引き出される1つの辺以外の3つの辺の近傍の第1の外周部と、前記第1の外周部の内側に位置する第1の内側電極部と、を有し、第2の内部電極は、4つの辺を有しており、前記第2の端面に引き出される1つの辺以外の3つの辺の近傍の第2の外周部と、前記第2の外周部の内側に位置する第2の内側電極部と、を有し、前記第1の外周部における前記第1の誘電体層に対する前記第1の内部電極の被覆率をA1、前記第1の内側電極部における前記第1の誘電体層に対する前記第1の内部電極の被覆率をB1としたとき、A1<B1の関係であり、前記第2の外周部における前記第2の誘電体層に対する前記第2の内部電極の被覆率をA2、前記第2の内側電極部における前記第2の誘電体層に対する前記第2の内部電極の被覆率をB2としたとき、A2<B2の関係であり、前記第1の誘電体層は、前記第1の内部電極が配置される領域内において、4つの辺を有しており、前記第1の端面に位置する1つの辺以外の3つの辺の近傍の第1の高誘電率部と、前記第1の高誘電率部の内側に位置する第1の内側誘電体層部と、を有し、前記第2の誘電体層は、前記第2の内部電極が配置される領域内において、4つの辺を有しており、前記第2の端面に位置する1つの辺以外の3つの辺の近傍の第2の高誘電率部と、前記第2の高誘電率部の内側に位置する第2の内側誘電体層部と、を有し、前記第1の高誘電率部における前記第1の誘電体層の比誘電率をA3、前記第1の内側誘電体層部における前記第1の誘電体層の比誘電率をB3としたとき、A3>B3の関係であり、前記第2の高誘電率部における前記第2の誘電体層の比誘電率をA4、前記第2の内側誘電体層部における前記第2の誘電体層の比誘電率をB4としたとき、A4>B4の関係であり、前記第1の高誘電率部の前記第1の外周部に対するカバー率および前記第2の高誘電率部の前記第2の外周部に対するカバー率が、68%以上187%以下である。
本発明によれば、高容量を確保し、かつ高い信頼性を確保することが可能な積層セラミックコンデンサを提供することができる。
一実施形態の積層セラミックコンデンサの外観斜視図である。 図1に示す積層セラミックコンデンサのII-II線に沿った断面図である。 図2に示す積層セラミックコンデンサのIII-III線に沿った断面図である。 図2に示す積層セラミックコンデンサのIV-IV線に沿った断面図である。 図2に示す積層セラミックコンデンサのV-V線に沿った断面図である。 図2に示す積層セラミックコンデンサのVI-VI線に沿った断面図である。 図2に示す積層セラミックコンデンサのVII-VII線に沿った断面図である。 上記実施形態の第1変形例の積層セラミックコンデンサの断面図であって、上記実施形態の図5に対応する断面図である。 上記変形例の積層セラミックコンデンサの断面図であって、上記実施形態の図7に対応する断面図である。 上記実施形態の第2変形例の積層セラミックコンデンサの断面図であって、上記実施形態の図4に対応する断面図である。 上記変形例の積層セラミックコンデンサの断面図であって、上記実施形態の図5に対応する断面図である。 実験例におけるカバー率を変化させた場合の容量の測定結果および信頼性の試験結果を示す図である。
以下、本開示の一実施形態に係る積層セラミックコンデンサ1について説明する。図1は、本実施形態の積層セラミックコンデンサ1の外観斜視図である。図2は、図1の積層セラミックコンデンサ1のII-II線に沿った断面図である。図3は、図2の積層セラミックコンデンサ1のIII-III線に沿った断面図である。図4は、図2の積層セラミックコンデンサ1のIV-IV線に沿った断面図である。図5は、図2の積層セラミックコンデンサ1のV-V線に沿った断面図である。図6は、図2の積層セラミックコンデンサ1のVI-VI線に沿った断面図である。図7は、図2の積層セラミックコンデンサ1のVII-VII線に沿った断面図である。
積層セラミックコンデンサ1は、積層体10と、外部電極40と、を有する。
図1~図7には、XYZ直交座標系が示されている。積層セラミックコンデンサ1および積層体10の長さ方向Lは、X方向と対応している。積層セラミックコンデンサ1および積層体10の幅方向Wは、Y方向と対応している。積層セラミックコンデンサ1および積層体10の高さ方向Tは、Z方向と対応している。ここで、図2に示す断面はLT断面とも称される。図3に示す断面はWT断面とも称される。図4~図7に示す断面はLW断面とも称される。
図1~図7に示すように、積層体10は、高さ方向Tに相対する第1の主面TS1および第2の主面TS2と、高さ方向Tに直交する幅方向Wに相対する第1の側面WS1および第2の側面WS2と、高さ方向Tおよび幅方向Wに直交する長さ方向Lに相対する第1の端面LS1および第2の端面LS2と、を含む。
図1に示すように、積層体10は、略直方体形状を有している。なお、積層体10の長さ方向Lの寸法は、幅方向Wの寸法よりも必ずしも長いとは限らない。積層体10の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。なお、積層体10を構成する表面の一部または全部に凹凸などが形成されていてもよい。
図2および図3に示すように、積層体10は、内層部11と、高さ方向Tにおいて内層部11を挟み込むように配置された第1の主面側外層部12および第2の主面側外層部13と、を有する。
内層部11は、複数の誘電体層20と、複数の内部電極30と、を含む。内層部11は、高さ方向Tにおいて、最も第1の主面TS1側に位置する内部電極30から最も第2の主面TS2側に位置する内部電極30までを含む。内層部11では、複数の内部電極30が誘電体層20を介して対向して配置されている。内層部11は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
内層部11で用いられる複数の誘電体層20は、複数の第1の誘電体層21および複数の第2の誘電体層22を有する。複数の第1の誘電体層21および複数の第2の誘電体層22は、内部電極30を介して積層体10の高さ方向Tに交互に配置されるように埋設されている。
複数の誘電体層20は、誘電体材料により構成される。誘電体材料は、例えば、BaTiO、CaTiO、SrTiO、またはCaZrOなどの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものであってもよい。
誘電体層20の厚みは、0.5μm以上10μm以下であることが好ましい。積層される誘電体層20の枚数は、15枚以上700枚以下であることが好ましい。なお、この誘電体層20の枚数は、内層部11の誘電体層の枚数と第1の主面側外層部12および第2の主面側外層部13の誘電体層の枚数との総数である。
なお、誘電体層20の詳細な構成については後述する。
複数の内部電極30は、複数の第1の内部電極31および複数の第2の内部電極32を有する。第1の内部電極31は、第1の誘電体層21上に配置されている。第2の内部電極32は、第2の誘電体層22上に配置されている。複数の第1の内部電極31および複数の第2の内部電極32は、誘電体層20を介して積層体10の高さ方向Tに交互に配置されるように埋設されている。
図2および図4に示すように、第1の内部電極31は、第2の内部電極32に対向する第1の対向部311と、第1の対向部311から第1の端面LS1に引き出される第1の引き出し部312とを有している。第1の引き出し部312は、第1の端面LS1に露出している。
図2および図6に示すように、第2の内部電極32は、第1の内部電極31に対向する第2の対向部321と、第2の対向部321から第2の端面LS2に引き出される第2の引き出し部322とを有している。第2の引き出し部322は、第2の端面LS2に露出している。
本実施形態では、第1の対向部311と第2の対向部321が誘電体層20を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第1の内部電極31および第2の内部電極32は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第1の内部電極31および第2の内部電極32は、例えばAg-Pd合金等により構成されてもよい。
第1の内部電極31および第2の内部電極32の枚数は、合わせて15枚以上700枚以下であることが好ましい。
なお、内部電極30の詳細な構成については後述する。
第1の主面側外層部12は、積層体10の第1の主面TS1側に位置する。第1の主面側外層部12は、第1の主面TS1と最も第1の主面TS1に近い内部電極30との間に位置する複数の誘電体層20の集合体である。第1の主面側外層部12で用いられる誘電体層20は、内層部11で用いられる第1の誘電体層21または第2の誘電体層22と同じものであってもよい。ただし、第1の主面側外層部12で用いられる誘電体層20は、図2に示されるように、誘電率が一様な誘電体層23によって構成されることが好ましい。
第2の主面側外層部13は、積層体10の第2の主面TS2側に位置する。第2の主面側外層部13は、第2の主面TS2と最も第2の主面TS2に近い内部電極30との間に位置する複数の誘電体層20の集合体である。第2の主面側外層部13で用いられる誘電体層20は、内層部11で用いられる第1の誘電体層21または第2の誘電体層22と同じものであってもよい。ただし、第2の主面側外層部13で用いられる誘電体層20は、図2に示されるように、誘電率が一様な誘電体層24によって構成されることが好ましい。
なお、積層体10は、対向電極部11Eを有する。対向電極部11Eは、第1の内部電極31の第1の対向部311と第2の内部電極32の第2の対向部321が対向する部分である。対向電極部11Eは、内層部11の一部として構成されている。図2には、対向電極部11Eの長さ方向Lの範囲が示されている。図3には、対向電極部11Eの幅方向Wの範囲が示されている。図4~図7には、対向電極部11Eの幅方向Wおよび長さ方向Lの範囲が示されている。なお、対向電極部11Eは、コンデンサ有効部ともいう。
なお、積層体10は、側面側外層部WGを有する。側面側外層部WGは、第1の側面側外層部WG1と、第2の側面側外層部WG2を有する。第1の側面側外層部WG1は、対向電極部11Eと第1の側面WS1との間に位置する誘電体層20を含む部分である。第2の側面側外層部WG2は、対向電極部11Eと第2の側面WS2との間に位置する誘電体層20を含む部分である。図3~図7には、第1の側面側外層部WG1および第2の側面側外層部WG2の幅方向Wの範囲が示されている。なお、側面側外層部WGは、Wギャップまたはサイドギャップともいう。
なお、積層体10は、端面側外層部LGを有する。端面側外層部LGは、第1の端面側外層部LG1と、第2の端面側外層部LG2を有する。第1の端面側外層部LG1は、対向電極部11Eと第1の端面LS1との間に位置する誘電体層20を含む部分である。第2の端面側外層部LG2は、対向電極部11Eと第2の端面LS2との間に位置する誘電体層20を含む部分である。図2~図7には、第1の端面側外層部LG1および第2の端面側外層部LG2の長さ方向Lの範囲が示されている。なお、端面側外層部LGは、Lギャップまたはエンドギャップともいう。
ここで、内部電極30の詳細な構成について説明する。
図4に示すように、第1の内部電極31は、第1の側面WS1側の第1の辺E1と、第2の側面WS2側の第2の辺E2と、第2の端面LS2側の第3の辺E3と、第1の端面LS1側の第4の辺E4と、を有する。第1の内部電極31は、これら4つの辺E1~E4のうち、第1の端面に引き出される第4の辺E4を除く3つの辺E1~E3の近傍に位置する第1の外周部31Aと、第1の外周部31Aの内側に位置する第1の内側電極部31Bと、を有する。なお、第1の内部電極31の第1の辺E1~第4の辺E4は、第1の内部電極31の外縁を画定している。
第1の内側電極部31Bは、第1の対向部311に位置する第1の対向部領域31B1と、第1の引き出し部312に位置する第1の引き出し部領域31B2と、を有する。第1の外周部31Aは、第1の対向部311に位置する第1の対向部領域31A1と、第1の引き出し部312に位置する第1の引き出し部領域31A2と、を有する。なお、第1の外周部31Aは、以下のように部位を区分けすることもできる。すなわち、第1の外周部31Aは、第1の側面WS1側に位置する第1の側面側領域31AW1と、第2の側面WS2側に位置する第2の側面側領域31AW2と、第2の端面LS2側に位置する第2の端面側領域31AL2と、を有する。
第1の外周部31Aの第2の端面側領域31AL2の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL2は、第1の内部電極31の第1の端面LS1側の第4の辺E4および第2の端面LS2側の第3の辺E3を結ぶ長さ方向の長さL1の5%以上10%以下であることが好ましい。第1の外周部31Aの第1の側面側領域31AW1の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW2は、第1の内部電極31の第1の側面WS1側の第1の辺E1および第2の側面WS2側の第2の辺E2を結ぶ幅方向の長さW1の5%以上20%以下であることが好ましい。第1の外周部31Aの第2の側面側領域31AW2の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW2は、第1の内部電極31の第1の側面WS1側の第1の辺E1および第2の側面WS2側の第2の辺E2を結ぶ幅方向の長さW1の5%以上20%以下であることが好ましい。
ここで、第1の外周部31Aにおける第1の誘電体層21に対する第1の内部電極31の被覆率(カバレッジ)をA1、第1の内側電極部31Bにおける第1の誘電体層21に対する第1の内部電極31の被覆率(カバレッジ)をB1としたとき、A1<B1の関係となっている。例えば、第1の外周部31Aにおける第1の誘電体層21に対する第1の内部電極31の被覆率A1は、例えば55%以上75%以下である。そして、第1の内側電極部31Bにおける第1の誘電体層21に対する第1の内部電極31の被覆率B1は、例えば72%以上98%以下の範囲内の値であって、かつ少なくとも被覆率A1よりも高い値である。なお、第1の外周部31Aは、第1の低カバレッジ部31Aともいう。第1の内側電極部31Bは、第1の高カバレッジ部31Bともいう。
第1の外周部31Aに位置する第1の内部電極31の厚みは、例えば、0.1μm以上0.5μm以下であることが好ましい。第1の内側電極部31Bに位置する第1の内部電極31の厚みは、例えば、0.3μm以上0.7μm以下であることが好ましい。この範囲の場合に、本実施形態の構成によって得られる効果がより高まりやすい。
図6に示すように、第2の内部電極32は、第1の側面WS1側の第5の辺E5と、第2の側面WS2側の第6の辺E6と、第1の端面LS1側の第7の辺E7と、第2の端面LS2側の第8の辺E8と、を有する。第2の内部電極32は、これら4つの辺E5~E8のうち、第2の端面に引き出される第8の辺E8を除く3つの辺E5~E7の近傍に位置する第2の外周部32Aと、第2の外周部32Aの内側に位置する第2の内側電極部32Bと、を有する。なお、第2の内部電極32の第5の辺E5~第8の辺E8は、第2の内部電極32の外縁を画定している。
第2の内側電極部32Bは、第2の対向部321に位置する第2の対向部領域32B1と、第2の引き出し部322に位置する第2の引き出し部領域32B2と、を有する。第2の外周部32Aは、第2の対向部321に位置する第2の対向部領域32A1と、第2の引き出し部322に位置する第2の引き出し部領域32A2と、を有する。なお、第2の外周部32Aは、以下のように部位を区分けすることもできる。すなわち、第2の外周部32Aは、第1の側面WS1側に位置する第1の側面側領域32AW1と、第2の側面WS2側に位置する第2の側面側領域32AW2と、第1の端面LS1側に位置する第1の端面側領域32AL1と、を有する。
第2の外周部32Aの第1の端面側領域32AL1の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL2は、第2の内部電極32の第1の端面LS1側の第7の辺E7および第2の端面LS2側の第8の辺E8を結ぶ長さ方向の長さL1の5%以上10%以下であることが好ましい。第2の外周部32Aの第1の側面側領域32AW1の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW2は、第2の内部電極32の第1の側面WS1側の第5の辺E5および第2の側面WS2側の第6の辺E6を結ぶ幅方向の長さW1の5%以上20%以下であることが好ましい。第2の外周部32Aの第2の側面側領域32AW2の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW2は、第2の内部電極32の第1の側面WS1側の第5の辺E5および第2の側面WS2側の第6の辺E6を結ぶ幅方向の長さW1の5%以上20%以下であることが好ましい。
ここで、第2の外周部32Aにおける第2の誘電体層22に対する第2の内部電極32の被覆率(カバレッジ)をA2、第2の内側電極部32Bにおける第2の誘電体層22に対する第2の内部電極32の被覆率(カバレッジ)をB2としたとき、A2<B2の関係となっている。例えば、第2の外周部32Aにおける第2の誘電体層22に対する第2の内部電極32の被覆率A2は、例えば55%以上75%以下である。そして、第2の内側電極部32Bにおける第2の誘電体層22に対する第2の内部電極32の被覆率B2は、例えば72%以上98%以下の範囲内の値であって、かつ少なくとも被覆率A2よりも高い値である。なお、第2の外周部32Aは、第2の低カバレッジ部32Aともいう。第2の内側電極部32Bは、第2の高カバレッジ部32Bともいう。
第2の外周部32Aに位置する第2の内部電極32の厚みは、例えば、0.1μm以上0.5μm以下であることが好ましい。第2の内側電極部32Bに位置する第2の内部電極32の厚みは、例えば、0.3μm以上0.7μm以下であることが好ましい。この範囲の場合に、本実施形態の構成によって得られる効果がより高まりやすい。
次に、誘電体層20の詳細な構成について説明する。
図5に示すように、第1の誘電体層21は、第1の内部電極31が配置される領域内において4つの辺を有している。すなわち、第1の誘電体層21は、第1の内部電極31が配置される領域内において、第1の側面WS1側の第1の辺F1と、第2の側面WS2側の第2の辺F2と、第2の端面LS2側の第3の辺F3と、第1の端面LS1側の第4の辺F4と、を有する。第1の誘電体層21は、これら4つの辺F1~F4のうち、第1の端面に位置する第4の辺F4を除く3つの辺F1~F3の近傍に位置する第1の高誘電率部21Aと、第1の高誘電率部21Aの内側に位置する第1の内側誘電体層部21Bと、を有する。第1の誘電体層21は、第1の高誘電率部21Aの外側に、さらに第1の外側誘電体層部21Cを有する。
第1の高誘電率部21Aは、第1の側面WS1側に位置する第1の側面側領域21AW1と、第2の側面WS2側に位置する第2の側面側領域21AW2と、第2の端面LS2側に位置する第2の端面側領域21AL2と、を有する。第1の外側誘電体層部21Cは、第1の側面WS1側に位置する第1の側面側領域21CW1と、第2の側面WS2側に位置する第2の側面側領域21CW2と、第2の端面LS2側に位置する第2の端面側領域21CL2と、を有する。
第1の高誘電率部21Aの第2の端面側領域21AL2の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL3は、第1の内部電極31の第1の端面LS1側の第4の辺E4および第2の端面LS2側の第3の辺E3を結ぶ長さ方向の長さL1の5%以上20%以下であることが好ましい。長さL3が長さL1の5%よりも小さくなった場合には、誘電体層の高誘電率部分の面積が十分に確保できず、容量の向上効果が小さくなる。一方、長さL3が長さL1の20%よりも大きくなった場合には、誘電体層の高誘電率部分の面積が大きくなりすぎて、高温負荷信頼性低下の不具合が生じる場合がある。
第1の高誘電率部21Aの第1の側面側領域21AW1の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW3は、第1の内部電極31の第1の側面WS1側の第1の辺E1および第2の側面WS2側の第2の辺E2を結ぶ幅方向の長さW1の5%以上30%以下であることが好ましい。第1の高誘電率部21Aの第2の側面側領域21AW2の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW3は、第1の内部電極31の第1の側面WS1側の第1の辺E1および第2の側面WS2側の第2の辺E2を結ぶ幅方向の長さW1の5%以上30%以下であることが好ましい。長さW3が長さW1の5%よりも小さくなった場合には、誘電体層の高誘電率部分の面積が十分に確保できず、容量の向上効果が小さくなる。一方、長さW3が長さW1の30%よりも大きくなった場合には、誘電体層の高誘電率部分の面積が大きくなりすぎて、高温負荷信頼性低下の不具合が生じる場合がある。
なお、積層方向で見たときに、第1の誘電体層21の第1の辺F1~第4の辺F4はそれぞれ、第1の内部電極31の外縁を画定している第1の辺E1~第4の辺E4と重なる。そして、第1の誘電体層21の第1の辺F1は、対向電極部11Eと第1の側面側外層部WG1との境界線を含む線である。第1の誘電体層21の第2の辺F2は、対向電極部11Eと第2の側面側外層部WG2との境界線を含む線である。第1の誘電体層21の第3の辺F3は、対向電極部11Eと第2の端面側外層部LG2との境界線である。すなわち、第1の誘電体層21の第1の辺F1~第3の辺F3は、第1の誘電体層21における対向電極部11Eを画定する仮想的な線の少なくとも一部を含む。そして、本実施形態においては、第1の誘電体層21の第1の辺F1~第3の辺F3は、第1の高誘電率部21Aの外縁部を形成している。
第1の誘電体層21の第1の高誘電率部21Aの少なくとも一部は、第1の内部電極31の第1の低カバレッジ部31A(第1の外周部31A)と、第2の内部電極32の第2の低カバレッジ部32A(第2の外周部32A)との間に挟まれる位置に配置されている。
図7に示すように、第2の誘電体層22は、第2の内部電極32が配置される領域内において4つの辺を有している。すなわち、第2の誘電体層22は、第2の内部電極32が配置される領域内において、第1の側面WS1側の第5の辺F5と、第2の側面WS2側の第6の辺F6と、第1の端面LS1側の第7の辺F7と、第2の端面LS2側の第8の辺F8と、を有する。第2の誘電体層22は、これら4つの辺F5~F8のうち、第2の端面に位置する第8の辺F8を除く3つの辺F5~F7の近傍に位置する第2の高誘電率部22Aと、第2の高誘電率部22Aの内側に位置する第2の内側誘電体層部22Bと、を有する。第2の誘電体層22は、第2の高誘電率部22Aの外側に、さらに第2の外側誘電体層部22Cを有する。
第2の高誘電率部22Aは、第1の側面WS1側に位置する第1の側面側領域22AW1と、第2の側面WS2側に位置する第2の側面側領域22AW2と、第1の端面LS1側に位置する第1の端面側領域22AL1と、を有する。第2の外側誘電体層部22Cは、第1の側面WS1側に位置する第1の側面側領域22CW1と、第2の側面WS2側に位置する第2の側面側領域22CW2と、第1の端面LS1側に位置する第1の端面側領域22CL1と、を有する。
第2の高誘電率部22Aの第1の端面側領域22AL1の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL3は、第2の内部電極32の第1の端面LS1側の第7の辺E7および第2の端面LS2側の第8の辺E8を結ぶ長さ方向の長さL1の5%以上20%以下であることが好ましい。長さL3が長さL1の5%よりも小さくなった場合には、誘電体層の高誘電率部分の面積が十分に確保できず、容量の向上効果が小さくなる。一方、長さL3が長さL1の20%よりも大きくなった場合には、誘電体層の高誘電率部分の面積が大きくなりすぎて、高温負荷信頼性低下の不具合が生じる場合がある。
第2の高誘電率部22Aの第1の側面側領域22AW1の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW3は、第2の内部電極32の第1の側面WS1側の第5の辺E5および第2の側面WS2側の第6の辺E6を結ぶ幅方向の長さW1の5%以上30%以下であることが好ましい。第2の高誘電率部22Aの第2の側面側領域22AW2の第1の側面WS1および第2の側面WS2を結ぶ幅方向の長さW3は、第2の内部電極32の第1の側面WS1側の第5の辺E5および第2の側面WS2側の第6の辺E6を結ぶ幅方向の長さW1の5%以上30%以下であることが好ましい。長さW3が長さW1の5%よりも小さくなった場合には、誘電体層の高誘電率部分の面積が十分に確保できず、容量の向上効果が小さくなる。一方、長さW3が長さW1の30%よりも大きくなった場合には、誘電体層の高誘電率部分の面積が大きくなりすぎて、高温負荷信頼性低下の不具合が生じる場合がある。
なお、積層方向で見たときに、第2の誘電体層22の第5の辺F5~第8の辺F8はそれぞれ、第2の内部電極32の外縁を画定している第5の辺E5~第8の辺E8と重なる。そして、第2の誘電体層22の第5の辺F5は、対向電極部11Eと第1の側面側外層部WG1との境界線を含む線である。第2の誘電体層22の第6の辺F6は、対向電極部11Eと第2の側面側外層部WG2との境界線を含む線である。第2の誘電体層22の第7の辺F7は、対向電極部11Eと第1の端面側外層部LG1との境界線である。すなわち、第2の誘電体層22の第5の辺F5~第7の辺F7は、第2の誘電体層22における対向電極部11Eを画定する仮想的な線の少なくとも一部を含む。そして、本実施形態においては、第2の誘電体層22の第5の辺F5~第7の辺F7は、第2の高誘電率部22Aの外縁部を形成している。
第2の誘電体層22の第2の高誘電率部22Aの少なくとも一部は、第1の内部電極31の第1の低カバレッジ部31A(第1の外周部31A)と、第2の内部電極32の第2の低カバレッジ部32A(第2の外周部32A)との間に挟まれる位置に配置されている。
ここで、第1の高誘電率部21Aにおける誘電体層の比誘電率をA3、第1の内側誘電体層部21Bにおける誘電体層の比誘電率をB3としたとき、A3>B3の関係となっている。例えば、第1の高誘電率部21Aにおける誘電体層の比誘電率A3は、第1の内側誘電体層部21Bの比誘電率B3に対して、5%以上25%以下の範囲で高い比誘電率になっていることが好ましい。これにより、本実施形態の効果をより顕著なものにすることができる。より具体的には、第1の高誘電率部21Aにおける誘電体層の比誘電率A3は、3500以上4000以下であることが好ましく、第1の内側誘電体層部21Bにおける誘電体層の比誘電率B3は、3000以上3400以下であることが好ましい。なお、第1の外側誘電体層部21Cの誘電体層の比誘電率は、3000以上4000以下であることが好ましい。
なお、第1の内側誘電体層部21Bは、第1の高誘電率部21Aと比べて比誘電率低いため、第1の低誘電率部21Bともいう。
なお、第1の外側誘電体層部21Cは、第1の高誘電率部21Aよりも比誘電率が低い材料により構成されていてもよい。例えば、第1の外側誘電体層部21Cは、第1の内側誘電体層部21Bと同じ材料により構成されていてもよい。この場合、より高い信頼性を確保することができる。また、第1の外側誘電体層部21Cは、第1の高誘電率部21Aと同じ材料により構成されていてもよい。この場合、第1の誘電体層21の誘電体シート(グリーンシート)の製造が容易となる。
第2の高誘電率部22Aにおける誘電体層の比誘電率をA4、第2の内側誘電体層部22Bにおける誘電体層の比誘電率をB4としたとき、A4>B4の関係となっている。例えば、第2の高誘電率部22Aにおける誘電体層の比誘電率A4は、第2の内側誘電体層部22Bの比誘電率B4に対して、5%以上25%以下の範囲で高い比誘電率になっていることが好ましい。これにより、本実施形態の効果をより顕著なものにすることができる。より具体的には、第2の高誘電率部22Aにおける誘電体層の比誘電率A4は、3500以上4000以下であることが好ましく、第2の内側誘電体層部22Bにおける誘電体層の比誘電率B4は、3000以上3400以下であることが好ましい。なお、第2の外側誘電体層部22Cの誘電体層の比誘電率は、3000以上4000以下であることが好ましい。
なお、第2の内側誘電体層部22Bは、第2の高誘電率部22Aと比べて比誘電率低いため、第2の低誘電率部22Bともいう。
なお、第2の外側誘電体層部22Cは、第2の高誘電率部22Aよりも比誘電率が低い材料により構成されていてもよい。例えば、第2の外側誘電体層部22Cは、第2の内側誘電体層部22Bと同じ材料により構成されていてもよい。この場合、より高い信頼性を確保することができる。また、第2の外側誘電体層部22Cは、第2の高誘電率部22Aと同じ材料により構成されていてもよい。この場合、第2の誘電体層22の誘電体シート(グリーンシート)の製造が容易となる。
ここで、第1の高誘電率部21Aの第1の外周部31Aに対するカバー率は、68%以上187%以下であることが好ましい。また、第2の高誘電率部22Aの第2の外周部32Aに対するカバー率は、68%以上187%以下であることが好ましい。このように、内部電極30の誘電体層20に対する被覆率が小さい部分に対応する部分の誘電体層20の比誘電率を高くすることにより、積層体10全体での誘電体層20の比誘電率を高くすることなく、容量の低下を抑制し、かつ高い信頼性を確保することができる。
前述のとおり、積層セラミックコンデンサは、小型化、高容量化、および信頼性の向上が求められている。このため、誘電体層の薄層化および積層数の増加、ならびに内部電極の薄層化が図られている。このような内部電極の薄層化を実現するために、内部電極用の導電性ペーストとして、多くの溶媒を含む低粘度化された導電性ペーストが用いられる。一方、導電性ペーストを印刷するための印刷用のスクリーンとしては、メッシュパターンのオープニングが均一なスクリーンが用いられることが多い。このため、印刷後の内部電極パターンは、その外周部が誘電体層のグリーンシート面に対して、通常、その厚みが先細りとなる。この状態で焼結すると、内部電極パターンを構成するNi等の金属粉末が焼結することにより、印刷された内部電極パターンは全方位的に収縮し、さらに薄くなる。よって、焼成後の内部電極は、特に厚みの薄い外周部の近傍に空隙が形成され易くなる。内部電極にこのような空隙が形成されると、内部電極の面積が変化する。よって、静電容量の発生に寄与する有効面積の減少により容量が低下するという問題が生じる。この課題を解決するために、例えば、積層セラミックコンデンサを構成する誘電体層のすべての層において比誘電率を高くすることにより、高容量化することが考えられる。
しかしながら、誘電体層のすべての層において比誘電率を高くするためには、信頼性を担保するための添加物の量を全体的に少なくする必要がある。一方、本実施形態の構成であれば、第1の内部電極31の第1の外周部31Aおよび第2の内部電極32の第2の外周部32Aのみ、添加物の量を少なくすればよいため、容量の低下を抑制しつつ、信頼性の低下を最小限に抑えることができる。
また、誘電体層のすべての層において比誘電率を高くするためには、焼成時にセラミックの焼結を促進させるために高い熱量を加える必要がある。しかしながら、高い熱量を加えた場合、内部電極が横方向に凝集して厚みが増加する玉化現象が進行する。これにより、誘電体層の平滑性が低下して、局所的に誘電体層が薄い箇所ができる。このような誘電体層の薄い箇所が存在すると、そこに電界が集中するため、信頼性が低下する。一方、本実施形態の構成であれば、焼成時の熱量を抑えることができるため、玉化現象の発生を抑制することができる。よって、電界の集中が生じにくくなり、信頼性の低下が抑制される。
外部電極40は、第1の外部電極40Aと、第2の外部電極40Bと、を有する。
第1の外部電極40Aは、第1の端面LS1上に配置されている。第1の外部電極40Aは、第1の内部電極31に接続されている。第1の外部電極40Aは、第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にも配置されていてもよい。本実施形態では、第1の外部電極40Aは、第1の端面LS1上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
第2の外部電極40Bは、第2の端面LS2上に配置されている。第2の外部電極40Bは、第2の内部電極32に接続されている。第2の外部電極40Bは、第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にも配置されていてもよい。本実施形態では、第2の外部電極40Bは、第2の端面LS2上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
前述のとおり、積層体10内においては、第1の内部電極31の第1の対向部311と第2の内部電極32の第2の対向部321とが誘電体層20を介して対向することにより容量が形成されている。そのため、第1の内部電極31が接続された第1の外部電極40Aと第2の内部電極32が接続された第2の外部電極40Bとの間でコンデンサの特性が発現する。
第1の外部電極40Aは、第1の下地電極層50Aと、第1の下地電極層50A上に配置された第1のめっき層70Aと、を有する。
第2の外部電極40Bは、第2の下地電極層50Bと、第2の下地電極層50B上に配置された第2のめっき層70Bと、を有する。
第1の下地電極層50Aは、第1の端面LS1上に配置されている。第1の下地電極層50Aは、第1の内部電極31に接続されている。本実施形態においては、第1の下地電極層50Aは、第1の端面LS1上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
第2の下地電極層50Bは、第2の端面LS2上に配置されている。第2の下地電極層50Bは、第2の内部電極32に接続されている。本実施形態においては、第2の下地電極層50Bは、第2の端面LS2上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
第1の下地電極層50Aおよび第2の下地電極層50Bは、焼き付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも1つを含む。本実施形態の第1の下地電極層50Aおよび第2の下地電極層50Bは、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。ガラス成分は、例えば、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。セラミック成分は、誘電体層20と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、BaTiO、CaTiO、(Ba,Ca)TiO、SrTiO、CaZrO等から選ばれる少なくとも1つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
第1の端面LS1に位置する第1の下地電極層50Aの長さ方向の厚みは、第1の下地電極層50Aの高さ方向Tおよび幅方向Wの中央部において、例えば、3μm以上160μm以下程度であることが好ましい。
第2の端面LS2に位置する第2の下地電極層50Bの長さ方向の厚みは、第2の下地電極層50Bの高さ方向Tおよび幅方向Wの中央部において、例えば、3μm以上160μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第1の下地電極層50Aを設ける場合には、この部分に設けられた第1の下地電極層50Aの高さ方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上40μm以下程度であることが好ましい。
第1の側面WS1または第2の側面WS2の少なくも一方の面の一部にも第1の下地電極層50Aを設ける場合には、この部分に設けられた第1の下地電極層50Aの幅方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび高さ方向Tの中央部において、例えば、3μm以上40μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第2の下地電極層50Bを設ける場合には、この部分に設けられた第2の下地電極層50Bの高さ方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上40μm以下程度であることが好ましい。
第1の側面WS1または第2の側面WS2の少なくも一方の面の一部にも第2の下地電極層50Bを設ける場合には、この部分に設けられた第2の下地電極層50Bの幅方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび高さ方向Tの中央部において、例えば、3μm以上40μm以下程度であることが好ましい。
なお、第1の下地電極層50Aおよび第2の下地電極層50Bを設けずに、積層体10上に後述の第1のめっき層70Aおよび第2のめっき層70Bが直接配置される構成であってもよい。
なお、第1の下地電極層50Aおよび第2の下地電極層50Bは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成される。薄膜層は、金属粒子が堆積された1μm以下の層である。
第1のめっき層70Aは、第1の下地電極層50Aを覆うように配置されている。
第2のめっき層70Bは、第2の下地電極層50Bを覆うように配置されている。
第1のめっき層70Aおよび第2のめっき層70Bは、例えば、Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含んでいてもよい。第1のめっき層70Aおよび第2のめっき層70Bは、それぞれ複数層により形成されていてもよい。
第1のめっき層70Aおよび第2のめっき層70Bは、Niめっき層の上にSnめっき層が形成された2層構造が好ましい。その場合、Niめっき層は、第1の下地電極層50Aおよび第2の下地電極層50Bが、積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止する。また、Snめっき層は、積層セラミックコンデンサ1を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ1の実装を容易にする。第1のめっき層70Aおよび第2のめっき層70BのそれぞれをNiめっき層とSnめっき層との2層構造とする場合、Niめっき層とSnめっき層それぞれの厚みは、2μm以上15μm以下であることが好ましい。
なお、本実施形態の第1の外部電極40Aおよび第2の外部電極40Bは、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。下地電極層(第1の下地電極層50A、第2の下地電極層50B)として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体10上に直接配置されてもよい。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ1に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ1のクラック発生を抑制する。
導電性粒子を構成する金属は、Ag、Cu、Ni、Sn、Biまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはAgを含む。導電性粒子は、例えばAgの金属粉である。Agは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Agは貴金属であるため、酸化しにくく、対候性が高い。よって、Agの金属粉は、導電性粒子として好適である。
また、導電性粒子は、金属粉の表面にAgコーティングされた金属粉であってもよい。金属粉の表面にAgコーティングされたものを使用する際には、金属粉は、Cu、Ni、Sn、Biまたはそれらの合金粉であることが好ましい。Agの特性は保ちつつ、母材の金属を安価なものにするために、Agコーティングされた金属粉を用いることが好ましい。
さらに、導電性粒子は、Cu、Niに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にSn、Ni、Cuをコーティングした金属粉であってもよい。金属粉の表面にSn、Ni、Cuをコーティングされたものを使用する際には、金属粉は、Ag、Cu、Ni、Sn、Biまたはそれらの合金粉であることが好ましい。
導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも1つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂のひとつである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、10μm以上150μm以下であることが好ましい。
なお、第1の下地電極層50A、第2の下地電極層50Bを設けずにめっき層だけで外部電極40を形成してもよい。すなわち、積層セラミックコンデンサ1は、第1の内部電極31と、第2の内部電極32とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体10の表面に触媒を配設した後で、めっき層が形成されてもよい。
この場合においても、めっき層は、複数層であることが好ましい。下層めっき層および上層めっき層はそれぞれ、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属またはこれらの金属を含む合金を含むことが好ましい。下層めっき層は、はんだバリア性能を有するNiを用いて形成されることがより好ましい。上層めっき層は、はんだ濡れ性が良好なSnまたはAuを用いて形成されることがより好ましい。なお、例えば、第1の内部電極31および第2の内部電極32がNiを用いて形成される場合は、下層めっき層は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、外部電極40は、下層めっき層のみで構成されてもよい。また、めっき層は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
下地電極層を設けずに配置するめっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。なお、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99体積%以上であることが好ましい。
なお、めっき層を積層体10上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ1の高さ方向Tの寸法を低減させて、積層セラミックコンデンサ1の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第1の内部電極31および第2の内部電極32の間に挟まれる誘電体層20の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体10上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。
なお、積層体10と外部電極40を含む積層セラミックコンデンサ1の長さ方向の寸法をL寸法とすると、L寸法は、0.4mm以上3.2mm以下であることが好ましい。また、積層セラミックコンデンサ1の積層方向の寸法をT寸法とすると、T寸法は、0.2mm以上2.5mm以下であることが好ましい。また、積層セラミックコンデンサ1の幅方向の寸法をW寸法とすると、W寸法は、0.2mm以上2.5mm以下であることが好ましい。
以上のように、本実施形態の積層セラミックコンデンサ1は、積層された複数の誘電体層20と積層された複数の内部電極30とを含み、高さ方向に相対する第1の主面TS1および第2の主面TS2と、高さ方向に直交する幅方向に相対する第1の側面WS1および第2の側面WS2と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面LS1および第2の端面LS2と、を含む積層体10と、外部電極40と、を有する積層セラミックコンデンサ1であって、内部電極30は、誘電体層20上に配置され第1の端面LS1に引き出される第1の内部電極31と、誘電体層20上に配置され第2の端面LS2に引き出される第2の内部電極32とを有し、外部電極40は、第1の内部電極31に接続され、第1の端面LS1上に配置される第1の外部電極40Aと、第2の内部電極32に接続され、第2の端面LS2上に配置される第2の外部電極40Bとを有し、第1の内部電極31は、第1の内部電極の外周領域に設けられた第1の低カバレッジ部31A(第1の外周部31A)と、第1の低カバレッジ部31Aの内側に位置する第1の高カバレッジ部(第1の内側電極部31B)と、を有し、第2の内部電極32は、第2の内部電極32の外周領域に設けられた第2の低カバレッジ部(第2の外周部32A)と、第2の低カバレッジ部32Aの内側に位置する第2の高カバレッジ部(第2の内側電極部32B)と、を有し、誘電体層20は、第1の低カバレッジ部31Aと第2の低カバレッジ部32Aに挟まれる位置に少なくとも一部が配置される高誘電率部21A、22Aと、高誘電率部の内側に位置する低誘電率部21B、22Bと、を有する。これにより、高容量を確保し、かつ高い信頼性を確保することが可能となる。
より詳細には、本実施形態の積層セラミックコンデンサ1は、積層された複数の誘電体層20と積層された複数の内部電極30とを含み、高さ方向に相対する第1の主面TS1および第2の主面TS2と、高さ方向に直交する幅方向に相対する第1の側面WS1および第2の側面WS2と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面LS1および第2の端面LS2と、を含む積層体10と、外部電極40と、を有する積層セラミックコンデンサ1であって、誘電体層20は、第1の誘電体層21と、第2の誘電体層22とを有し、内部電極30は、第1の誘電体層21上に配置され第1の端面LS1に引き出される第1の内部電極31と、第2の誘電体層22上に配置され第2の端面LS2に引き出される第2の内部電極32とを有し、外部電極40は、第1の内部電極31に接続され、第1の端面LS1上に配置される第1の外部電極40Aと、第2の内部電極32に接続され、第2の端面LS2上に配置される第2の外部電極40Bとを有し、第1の内部電極31は、4つの辺E1、E2、E3、E4を有しており、第1の端面LS1に引き出される1つの辺E4以外の3つの辺E1、E2、E3の近傍の第1の外周部31Aと、第1の外周部31Aの内側に位置する第1の内側電極部31Bと、を有し、第2の内部電極32は、4つの辺E5、E6、E7、E8を有しており、第2の端面LS2に引き出される1つの辺E8以外の3つの辺E5、E6、E7の近傍の第2の外周部32Aと、第2の外周部32Aの内側に位置する第2の内側電極部32Bと、を有し、第1の外周部31Aにおける第1の誘電体層21に対する第1の内部電極31の被覆率をA1、第1の内側電極部31Bにおける第1の誘電体層21に対する第1の内部電極31の被覆率をB1としたとき、A1<B1の関係であり、第2の外周部32Aにおける第2の誘電体層22に対する第2の内部電極32の被覆率をA2、第2の内側電極部32Bにおける第2の誘電体層22に対する第2の内部電極32の被覆率をB2としたとき、A2<B2の関係であり、第1の誘電体層21は、第1の内部電極31が配置される領域内において、4つの辺F1、F2、F3、F4を有しており、第1の端面LS1に位置する1つの辺F4以外の3つの辺F1、F2、F3の近傍の第1の高誘電率部21Aと、第1の高誘電率部21Aの内側に位置する第1の内側誘電体層部21Bと、を有し、第2の誘電体層22は、第2の内部電極32が配置される領域内において、4つの辺F5、F6、F7、F8を有しており、第2の端面LS2に位置する1つの辺F8以外の3つの辺F5、F6、F7の近傍の第2の高誘電率部22Aと、第2の高誘電率部22Aの内側に位置する第2の内側誘電体層部22Bと、を有し、第1の高誘電率部21Aにおける第1の誘電体層21の比誘電率をA3、第1の内側誘電体層部21Bにおける第1の誘電体層21の比誘電率をB3としたとき、A3>B3の関係であり、第2の高誘電率部22Aにおける第2の誘電体層22の比誘電率をA4、第2の内側誘電体層部22Bにおける第2の誘電体層22の比誘電率をB4としたとき、A4>B4の関係であり、第1の高誘電率部21Aの第1の外周部31Aに対するカバー率および第2の高誘電率部22Aの第2の外周部32Aに対するカバー率が、68%以上187%以下である。これにより、高容量を確保し、かつ高い信頼性を確保することが可能となる。
次に、本実施形態の積層セラミックコンデンサ1の製造方法について説明する。まず、積層セラミックコンデンサ1の製造方法について説明する。
誘電体層20用の誘電体シートおよび内部電極30用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
最初に、誘電体の主成分であるBaTiO3粉末を用意する。具体的には、BaCO3粉末、TiO2粉末を所定量秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のBaTiO3粉末を得る。
次に、誘電体の副成分である、Dy2O3、MgO、MnO、SiO2の各粉末を用意する。
主成分100モル部に対してDy2O3が0.75モル部、MgOが1モル部、MnOが0.2モル部、SiO2が1モル部となるように秤量する。これらの粉末を主成分のBT粉末(BaTiO3粉末)と配合し、ボールミルにより一定間混合した後、乾燥、乾式粉砕し、低比誘電率原料粉末を得る。この低比誘電率原料粉末に対して、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、低比誘電率誘電体スラリーを調整する。
次に、主成分100モル部に対してDy2O3が0.25モル部、MgOが1モル部、MnOが0.2モル部、SiO2が1モル部となるように秤量する。これらの粉末を主成分のBT粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、高比誘電率原料粉末を得る。この高比誘電率原料粉末に対して、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、高比誘電率誘電体スラリーを調整する。
誘電体層20のWギャップ(第1の側面側外層部WG1、第2の側面側外層部WG2となる部分)およびLギャップ(第1の端面側外層部LG1、第2の端面側外層部LG2となる部分)となる部分に使用する誘電体スラリーとしては、低比誘電率誘電体スラリー、高比誘電率誘電体スラリーおよび、これらの中間の比誘電率を発現するスラリーの中から選択して使用することができる。以下に、それぞれのスラリーを用いた場合の誘電体シートの製法を説明する。
なお、誘電体層20のWギャップおよびLギャップとなる部分とは、より具体的には、焼成されて積層体10となったときに、第1の誘電体層21の第1の外側誘電体層部21C(第1の側面側外層部WG1、第2の側面側外層部WG2、第2の端面側外層部LG2)および第2の誘電体層22の第2の外側誘電体層部22C(第1の側面側外層部WG1、第2の側面側外層部WG2、第1の端面側外層部LG1)となる部分である。また、誘電体層20の内側誘電体層部となる部分とは、焼成されて積層体10となったときに、第1の誘電体層21の第1の内側誘電体層部21Bおよび第2の誘電体層22の第2の内側誘電体層部22Bとなる部分である。また、誘電体層20の高誘電率部となる部分とは、焼成されて積層体10となったときに、第1の誘電体層21の第1の高誘電率部21Aおよび第2の誘電体層22の第2の高誘電率部22Aとなる部分である。
LギャップおよびWギャップとなる部分に低誘電率スラリーを使用する場合は、低比誘電率誘電体スラリーが、内側誘電体層部、Wギャップ部およびLギャップ部(第1の側面側外層部、第2の側面側外層部、第1の端面側外層部、第2の端面側外層部)となる領域にスクリーン塗布またはインクジェット方式により塗布される。そして、高比誘電率誘電体スラリーが、高誘電率部となる領域にスクリーン塗布またはインクジェット方式により塗布される。
LギャップおよびWギャップに高誘電率スラリーを使用する場合は、低比誘電率誘電体スラリーが、内側誘電体層部となる領域にスクリーン塗布またはインクジェット方式により塗布される。そして、高比誘電率誘電体スラリーが、高誘電率部、Wギャップ部およびLギャップ部(第1の側面側外層部、第2の側面側外層部、第1の端面側外層部、第2の端面側外層部)となる領域にスクリーン塗布またはインクジェット方式により塗布される。
LギャップおよびWギャップとなる部分に中間の誘電率のスラリーを使用する場合は、以下の方法で中間比誘電率誘電体スラリーを調整する。まず、主成分100モル部に対してDy2O3が0.50モル部、MgOが1モル部、MnOが0.2モル部、SiO2が1モル部となるように秤量する。これらの粉末を主成分のBT粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、中間比誘電率原料粉末を得る。この中間比誘電率原料粉末に対して、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、中間比誘電率誘電体スラリーを調整する。そして、低比誘電率誘電体スラリーが、内側誘電体層部となる領域にスクリーン塗布またはインクジェット方式により塗布される。さらに、高比誘電率誘電体スラリーが、高誘電率部となる領域にスクリーン塗布またはインクジェット方式により塗布される。また、中間比誘電率誘電体スラリーが、WギャップおよびLギャップ(第1の側面側外層部、第2の側面側外層部、第1の端面側外層部、第2の端面側外層部)となる領域にスクリーン塗布またはインクジェット方式により塗布される。
これにより、第1の誘電体層21となる誘電体シートおよび第2の誘電体層22となる誘電体シートが準備される。
第1の誘電体層21となる誘電体シート上に、内部電極30用の導電性ペーストが、例えばスクリーン印刷やグラビア印刷などにより、第1の内部電極31に対応する所定のパターンで印刷される。第2の誘電体層22となる誘電体シート上に、内部電極30用の導電性ペーストが、例えばスクリーン印刷やグラビア印刷などにより、第2の内部電極32に対応する所定のパターンで印刷される。これにより、第1の内部電極31のパターンが形成された誘電体シートおよび、第2の内部電極32のパターンが形成された誘電体シートが準備される。この時の内部電極用の導電性ペーストの粘度は50~600mPa・sであるのが好ましい。これによって、本実施形態の内部電極の被覆率を実現できる。さらに、スクリーン印刷版やグラビア印刷版の第1の外周部31Aおよび第2の外周部32Aに対応する開口部面積を、第1の内側電極部31Bおよび第2の内側電極部32Bに対応する開口部面積よりも小さくすることで、より本実施形態の内部電極の被覆率をコントロールしやすくなる。
内部電極のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第1の主面TS1側の第1の主面側外層部12となる部分が形成される。その上に、第1の内部電極31のパターンが印刷された第1の誘電体層21となる誘電体シートおよび第2の内部電極32のパターンが印刷された第2の誘電体層22となる誘電体シートが順次積層されることにより、内層部11となる部分が形成される。この内層部11となる部分の上に、内部電極のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第2の主面TS2側の第2の主面側外層部13となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体10が作製される。焼成温度は、誘電体層20や内部電極30の材料にもよるが、900℃以上1400℃以下であることが好ましい。
積層体10の両端面に下地電極層(第1の下地電極層50A、第2の下地電極層50B)となる導電性ペーストが塗布される。本実施形態においては、下地電極層は、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体10に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体10を形成する。
その後、下地電極層の表面に、めっき層が形成される。本実施形態においては、第1の下地電極層50Aの表面に、第1のめっき層70Aが形成される。また、第2の下地電極層50Bの表面に、第2のめっき層70Bが形成される。本実施形態では、めっき層として、Niめっき層およびSnめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。Niめっき層およびSnめっき層は、例えばバレルめっきにより、順次形成される。
なお、下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、外部電極を形成したい部分に下地電極層としての薄膜層が形成される。薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成される。薄膜層は、金属粒子が堆積された1μm以下の層である。
なお、下地電極層として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体10上に直接配置されてもよい。導電性樹脂層を設ける場合は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが焼き付け層上もしくは積層体10上に塗布され、その後、250~550℃以上の温度で熱処理される。これにより、熱硬化樹脂が熱硬化して、導電性樹脂層が形成される。この熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下であることが好ましい。
なお、下地電極層を設けずに、めっき層が積層体10の内部電極30の露出部に直接配置されてもよい。この場合は、積層体10の第1の端面LS1および第2の端面LS2にめっき処理が施され、内部電極30の露出部上にめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを採用することが好ましい。また、必要に応じて、下層めっき層の表面に形成される上層めっき層を、下層めっき層と同様の工法により形成してもよい。
このような製造工程により、積層セラミックコンデンサ1が製造される。
以下、本実施形態の積層セラミックコンデンサ1の第1変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図8は、本実施形態の積層セラミックコンデンサ1の第1変形例を示す断面図であり、図5に対応する図である。図9は、本実施形態の積層セラミックコンデンサ1の第1変形例を示す断面図であり、図7に対応する図である。
本変形例においては、第1の高誘電率部21Aおよび第2の高誘電率部22Aの態様が、上記実施形態とは異なる。
本変形例においては、図8に示すように、第1の高誘電率部21Aが、第1の側面側領域21AW1、第2の側面側領域21AW2、第2の端面側領域21AL2に加えて、第1の端面側領域21AL1を有する。この第1の端面側領域21AL1は、第1の誘電体層21における対向電極部11Eの第1の端部側の辺である第9の辺F9の近傍に配置されている。
第1の誘電体層21の第9の辺F9は、対向電極部11Eと第1の端面側外層部LG1との境界線である。積層方向で見たときに、第1の誘電体層21の第9の辺F9は、第1の内部電極31の第1の対向部311と第1の引き出し部312の境界線と重なる。積層方向で見たときに、第1の誘電体層21の第9の辺F9は、第2の内部電極32の外縁を画定している第7の辺E7と重なる。すなわち、本変形例における第1の誘電体層21の第1の辺F1~第3の辺F3および第9の辺F9は、第1の誘電体層21における対向電極部11Eの周囲を囲む仮想的な線である。そして、本変形例においては、第1の誘電体層21の第9の辺F9は、第1の高誘電率部21Aの外縁部を形成している。なお、本変形例においては、第1の内側誘電体層部21Bは、第1の端面側領域21AL1によって、領域21B1および領域21B2に分離されている。
第1の高誘電率部21Aの第1の端面側領域21AL1の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL3は、第1の内部電極31の第1の端面LS1側の第4の辺E4および第2の端面LS2側の第3の辺E3を結ぶ長さ方向の長さL1の5%以上20%以下であることが好ましい。
これにより、第2の内部電極32の第2の低カバレッジ部32A(第2の外周部32A)を、第1の誘電体層21の第1の高誘電率部21Aおよび第2の誘電体層22の第2の高誘電率部22Aにより挟み込むことができるため、より高い容量を確保することが可能となる。
本変形例においては、図9に示すように、第2の高誘電率部22Aが、第1の側面側領域22AW1、第2の側面側領域22AW2、第1の端面側領域22AL1に加えて、第2の端面側領域22AL2を有する。この第2の端面側領域22AL2は、第2の誘電体層22における対向電極部11Eの第2の端部側の辺である第10の辺F10の近傍に配置されている。
第2の誘電体層22の第10の辺F10は、対向電極部11Eと第2の端面側外層部LG2との境界線である。積層方向で見たときに、第2の誘電体層22の第10の辺F10は、第2の内部電極32の第2の対向部321と第2の引き出し部322の境界線と重なる。積層方向で見たときに、第2の誘電体層22の第10の辺F10は、第1の内部電極31の外縁を画定している第3の辺E3と重なる。すなわち、本変形例における第2の誘電体層22の第5の辺F5~第7の辺F7および第10の辺F10は、第2の誘電体層22における対向電極部11Eの周囲を囲む仮想的な線である。そして、本変形例においては、第2の誘電体層22の第10の辺F10は、第2の高誘電率部22Aの外縁部を形成している。なお、本変形例においては、第2の内側誘電体層部22Bは、第2の端面側領域22AL2によって、領域22B1および領域22B2に分離されている。
第2の高誘電率部22Aの第2の端面側領域22AL2の第1の端面LS1および第2の端面LS2を結ぶ長さ方向の長さL3は、第2の内部電極32の第1の端面LS1側の第8の辺E8および第2の端面LS2側の第7の辺E7を結ぶ長さ方向の長さL1の5%以上20%以下であることが好ましい。
これにより、第1の内部電極31の第1の低カバレッジ部31A(第1の外周部31A)を、第1の誘電体層21の第1の高誘電率部21Aおよび第2の誘電体層22の第2の高誘電率部22Aにより挟み込むことができ、より高い容量を確保することが可能となる。
以下、本実施形態の積層セラミックコンデンサ1の第2変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図10は、本実施形態の積層セラミックコンデンサ1の第2変形例を示す断面図であり、図4に対応する図である。図11は、本実施形態の積層セラミックコンデンサ1の第2変形例を示す断面図であり、図5に対応する図である。
本変形例においては、内部電極30と誘電体層20の態様が、上記実施形態とは異なる。
本変形例においては、図10に示すように、第1の内部電極31は、中央部から第1の外周部31Aに向かうにつれて、第1の誘電体層21に対する第1の内部電極31の被覆率が低下している。すなわち、第1の内部電極31は、第1の内側電極部31Bと第1の外周部31Aの間に被覆率移行部31Gを有し、この部分において被覆率が徐々に変化している。また、図示は省略しているが、第2の内部電極32も同様に、中央部から第2の外周部32Aに向かうにつれて、第2の誘電体層22に対する第2の内部電極32の被覆率が低下している。すなわち、第2の内部電極32は、第2の内側電極部32Bと第2の外周部32Aの間に被覆率移行部を有し、この部分において被覆率が徐々に変化している。
そして、図11に示すように、第1の誘電体層21は、中央部から第1の外周部31Aに対応する第1の高誘電率部21Aに向かうにつれて比誘電率が高くなっている。すなわち、第1の誘電体層21は、第1の内側誘電体層部21Bと第1の高誘電率部21Aとの間に比誘電率移行部21Gを有し、この部分において、比誘電率が徐々に変化している。また、図示は省略しているが、第2の誘電体層22も同様に、中央部から第2の外周部32Aに対応する第2の高誘電率部22Aに向かうにつれて比誘電率が高くなっている。すなわち、第2の誘電体層22は、第2の内側誘電体層部22Bと第2の高誘電率部22Aとの間に比誘電率移行部を有し、この部分において、比誘電率が徐々に変化している。
これにより、誘電体層20を積層する際に積層ズレが発生した場合においても、内部電極30の被覆率が低い部分に、誘電体層20の比誘電率が低い第部分が重なることにより生じる静電容量の低下を抑制することができる。
本実施形態の積層セラミックコンデンサ1によれば、以下の効果を奏する。
(1)本実施形態に係る積層セラミックコンデンサ1は、積層された複数の誘電体層20と積層された複数の内部電極30とを含み、高さ方向に相対する第1の主面TS1および第2の主面TS2と、高さ方向に直交する幅方向に相対する第1の側面WS1および第2の側面WS2と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面LS1および第2の端面LS2と、を含む積層体10と、外部電極40と、を有する積層セラミックコンデンサ1であって、誘電体層20は、第1の誘電体層21と、第2の誘電体層22とを有し、内部電極30は、第1の誘電体層21上に配置され第1の端面LS1に引き出される第1の内部電極31と、第2の誘電体層22上に配置され第2の端面LS2に引き出される第2の内部電極32とを有し、外部電極40は、第1の内部電極31に接続され、第1の端面LS1上に配置される第1の外部電極40Aと、第2の内部電極32に接続され、第2の端面LS2上に配置される第2の外部電極40Bとを有し、第1の内部電極31は、4つの辺E1、E2、E3、E4を有しており、第1の端面LS1に引き出される1つの辺E4以外の3つの辺E1、E2、E3の近傍の第1の外周部31Aと、第1の外周部31Aの内側に位置する第1の内側電極部31Bと、を有し、第2の内部電極32は、4つの辺E5、E6、E7、E8を有しており、第2の端面LS2に引き出される1つの辺E8以外の3つの辺E5、E6、E7の近傍の第2の外周部32Aと、第2の外周部32Aの内側に位置する第2の内側電極部32Bと、を有し、第1の外周部31Aにおける第1の誘電体層21に対する第1の内部電極31の被覆率をA1、第1の内側電極部31Bにおける第1の誘電体層21に対する第1の内部電極31の被覆率をB1としたとき、A1<B1の関係であり、第2の外周部32Aにおける第2の誘電体層22に対する第2の内部電極32の被覆率をA2、第2の内側電極部32Bにおける第2の誘電体層22に対する第2の内部電極32の被覆率をB2としたとき、A2<B2の関係であり、第1の誘電体層21は、第1の内部電極31が配置される領域内において、4つの辺F1、F2、F3、F4を有しており、第1の端面LS1に位置する1つの辺F4以外の3つの辺F1、F2、F3の近傍の第1の高誘電率部21Aと、第1の高誘電率部21Aの内側に位置する第1の内側誘電体層部21Bと、を有し、第2の誘電体層22は、第2の内部電極32が配置される領域内において、4つの辺F5、F6、F7、F8を有しており、第2の端面LS2に位置する1つの辺F8以外の3つの辺F5、F6、F7の近傍の第2の高誘電率部22Aと、第2の高誘電率部22Aの内側に位置する第2の内側誘電体層部22Bと、を有し、第1の高誘電率部21Aにおける誘電体層21の比誘電率をA3、第1の内側誘電体層部21Bにおける第1の誘電体層21の比誘電率をB3としたとき、A3>B3の関係であり、第2の高誘電率部22Aにおける第2の誘電体層22の比誘電率をA4、第2の内側誘電体層部22Bにおける第2の誘電体層22の比誘電率をB4としたとき、A4>B4の関係であり、第1の高誘電率部21Aの第1の外周部31Aに対するカバー率および第2の高誘電率部22Aの第2の外周部32Aに対するカバー率が、68%以上187%以下である。これにより、高容量を確保し、かつ高い信頼性を確保することが可能となる。
(2)本実施形態に係る積層セラミックコンデンサ1は、第1の外周部31Aの第2の端面LS2側に位置する辺E3における第1の端面LS1および第2の端面LS2を結ぶ長さ方向Lの長さL2は、第1の内部電極31の第1の端面LS1および第2の端面LS2を結ぶ長さ方向Lの長さL1の5%以上10%以下である。これにより、本実施形態の効果をより顕著なものにすることができる。
(3)本実施形態に係る積層セラミックコンデンサ1は、第2の外周部32Aの第1の端面LS1側に位置する辺E7における第1の端面LS1および第2の端面LS2を結ぶ長さ方向Lの長さL2は、第2の内部電極32の第1の端面LS1および第2の端面LS2を結ぶ長さ方向Lの長さL1の5%以上10%以下である。これにより、本実施形態の効果をより顕著なものにすることができる。
(4)本実施形態に係る積層セラミックコンデンサ1は、第1の外周部31Aの第1の側面WS1側に位置する辺E1の近傍の部分(第1の側面側領域31AW1)および第2の側面WS2側に位置する辺E2の近傍の部分(第2の側面側領域31AW2)における第1の側面WS1および第2の側面WS2を結ぶ幅方向Wの長さW2は、第1の内部電極31の第1の側面WS1および第2の側面WS2を結ぶ幅方向Wの長さW1の5%以上20%以下である。これにより、本実施形態の効果をより顕著なものにすることができる。
(5)本実施形態に係る積層セラミックコンデンサ1は、第2の外周部32Aの第1の側面WS1側に位置する辺E5の近傍の部分(第1の側面側領域32AW1)および第2の側面WS2側に位置する辺E6の近傍の部分(第2の側面側領域32AW2)における第1の側面WS1および第2の側面WS2を結ぶ幅方向Wの長さW2は、第2の内部電極32の第1の側面WS1および第2の側面WS2を結ぶ幅方向Wの長さW1の5%以上20%以下である。これにより、本実施形態の効果をより顕著なものにすることができる。
(6)本実施形態に係る積層セラミックコンデンサ1は、第1の内部電極31が位置する部分の第1の誘電体層21は、中央部から第1の外周部31Aに対応する部分に向かうにつれて比誘電率が高く、第2の内部電極32が位置する部分の第2の誘電体層22は、中央部から第2の外周部32Aに対応する部分に向かうにつれて比誘電率が高い。これにより、誘電体層20を積層する際に積層ズレが発生した場合においても、内部電極30の被覆率が低い部分に、誘電体層20の比誘電率が低い第部分が重なることにより生じる静電容量の低下を抑制することができる。
<実験例>
上述の製造方法にしたがって、図12に示す実験例の積層セラミックコンデンサを作製し、静電容量の測定と、信頼性の試験を実施した。図12には、実験例における内部電極の形状を表す模式的な図が示されている。
まず、実験例の試料を生成するために、上述の製造方法にしたがって、以下の仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法:L×W×T=2.2mm×1.4mm×0.8mm
・誘電体層:BaTiO3
・第1の高誘電率部における第1の誘電体層の比誘電率A3:3800
・第1の内側誘電体層部における第1の誘電体層の比誘電率B3:3000
・第2の高誘電率部における第2の誘電体層の比誘電率A4:3800
・第2の内側誘電体層部における第2の誘電体層の比誘電率B4:3000
・内部電極の材料:Ni
・距離W1の寸法:1200μm
・距離W2の寸法:150μm
・距離L1の寸法:1920μm
・距離L2の寸法:150μm
・第1の外周部における第1の誘電体層に対する第1の内部電極の被覆率A1:70%
・第1の内側電極部における第1の誘電体層に対する第1の内部電極の被覆率B1:95%
・第2の外周部における第2の誘電体層に対する第2の内部電極の被覆率A2:70%
・第2の内側電極部における第2の誘電体層に対する第2の内部電極の被覆率B2:95%
・カバー率(第1の高誘電率部の第1の外周部に対するカバー率および第2の高誘電率部の第2の外周部に対するカバー率):図12の「カバー率」を参照
・容量:22μF
・定格電圧:25V
・下地電極層:導電性金属(Cu)とガラス成分を含む電極
・めっき層:Niめっき層2μmおよびSnめっき層2μmの2層構造
次に、作製した試料について、以下の測定方法および試験方法にしたがって測定および試験を行った。
(1)距離L1、W1の測定方法
まず、積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がした。次に、露出した内部電極のL方向1/2の位置における内部電極の幅をW1、露出した内部電極のW方向1/2の位置における内部電極のL方向の長さL1をデジタルマイクロスコープを用いて測定した。
(2)距離L2、W2の測定方法
まず、積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がした。次に、露出した内部電極のL方向1/2の位置におけるW方向のWギャップに隣接する最外周部を、顕微鏡を用いて倍率500倍で観察し、得られた画像を解析することにより、露出した部分において内部電極が占める面積の割合を求めた。続いて観察箇所を最外周部から積層体中央(W方向中央)側に50umずつ移動しながら被覆率の測定を繰り返し、最初に測定した最外周部の被覆率の1.3倍以上の被覆率が観測された箇所と最外周部からの距離W2を求めた。ただし、積層体のW方向中央部に到達するまでに1.3倍以上の被覆率上昇が確認できない場合は、W2=0とした。
次に、露出した内部電極のW方向1/2の位置におけるL方向のLギャップに隣接する最外周部を、顕微鏡を用いて倍率500倍程度で観察し、得られた画像を解析することにより、内部電極の被覆率を求めた。観察箇所をL方向中央側に50um移動ずつ移動させながら測定を繰り返し行い、最初に測定した最外周部の被覆率の1.3倍以上の被覆率が観測された箇所と最外周部からの距離L2を求めた。ただし、積層体のL方向中央部に到達するまでに1.3倍以上の被覆率上昇が確認できない場合は、L2=0とした。
(3)誘電体層に対する内部電極の被覆率の測定方法
(3-1)被覆率A1の測定方法
積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がすことにより内部電極を露出させた。上記L1、L2、W1、W2の測定結果から定義される第1の外周部の、L方向1/2の位置かつW方向の電極最外周部からW2/2だけ内側の箇所を、顕微鏡を用いて倍率500倍程度で観察し、得られた画像を解析することにより、第1の外周部の内部電極の被覆率A1を求めた。
(3-2)被覆率A2の測定方法
積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がすことにより内部電極を露出させた。上記L1、L2、W1、W2の測定結果から定義される第2の外周部の、L方向1/2の位置かつW方向の電極最外周部からW2/2だけ内側の箇所を、顕微鏡を用いて倍率500倍程度で観察し、得られた画像を解析することにより、第2の外周部の内部電極の被覆率A2を求めた。
(3-3)被覆率B1の測定方法
積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がすことにより内部電極を露出させた。上記L1、L2、W1、W2の測定結果から定義される第1の内側電極部の、L方向1/2かつW方向1/2の位置を、顕微鏡を用いて倍率500倍程度で観察し、得られた画像を解析することにより、第1の内側電極部の被覆率B1を求めた。
(3-4)被覆率B2の測定方法
積層体のT方向における中央部に位置する内部電極と誘電体層とを電界剥離により引き剥がすことにより内部電極を露出させた。上記L1、L2、W1、W2の測定結果から定義される第2の内側電極部の、L方向1/2かつW方向1/2の位置を、顕微鏡を用いて倍率500倍程度で観察し、得られた画像を解析することにより、第2の内側電極部の被覆率B2を求めた。
(4)距離L3、W3の測定方法
まず、外部電極および、第1の側面側外層部、第2の側面側外層部、第1の端面側外層部、第2の端面側外層部を研磨により削り落とし、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件で積層体のT方向における中央部に位置する誘電体層1層分の静電容量C1を測定した。
続いて第1の側面および第2の側面側の外周部をそれぞれ50um研磨によって削り落とし、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件で1層分の静電容量C2を測定し、次の式(1)により第1の側面および第2の側面側の高誘電率部の比誘電率を算出した。
第1の側面および第2の側面側の高誘電率部の比誘電率=((C1-C2)×(誘電体素子の厚みd))/((真空の比誘電率ε0)×(2×L1×片側研磨量)×(内部電極被覆率A1とA2の平均値))・・・(1)
上記測定手順を研磨量を50umずつ増やしながら同一箇所において繰り返し、比誘電率が最初に測定した最外周部の比誘電率の80%未満になったときの片側研磨量をW3とした。ただし、W方向中央部に到達するまでに比誘電率が80%未満に下がらないかった場合は、W3=0とした。
続いて第1の端面および第2の端面側の高誘電率部をそれぞれ50um研磨によって削り落とし、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件で1層分の静電容量C3を測定し、次の式(2)により第1の端面および第2の端面側の高誘電率部の比誘電率を算出した。
第1の端面および第2の端面側の高誘電率部の比誘電率=((C1-C3)×(誘電体素子の厚みd))/((真空の比誘電率ε0)×(2×W1×片側研磨量)×(内部電極被覆率A1とA2の平均値))・・・(2)
上記測定手順を研磨量を50umずつ増やしながら同一箇所において繰り返し、比誘電率が最初に測定した最外周部の比誘電率の80%未満になったときの片側研磨量をL3とした。ただし、L方向中央部に到達するまでに比誘電率が80%未満に下がらなかった場合は、L3=0とした。
(5)誘電体の比誘電率A3、A4、B3、B4の測定方法
まず、外部電極および第1の側面側外層部、第2の側面側外層部、第1の端面側外層部、第2の端面側外層部を研磨により削り落とし、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件で積層体のT方向における中央部に位置する誘電体層1層分の静電容量C1を測定した。
(5-1)比誘電率A3、A4の算出
研磨によって第1の側面側、第2の側面側、第1の端面側、および第2の端面側の外周部をそれぞれ50um削り落とした。このとき、主面が側から見た削り落とした部分の面積は次の式(3)で計算した。
削り落とした部分の面積=2×L1×50um+2×(W1-2×50um)×50um・・・(3)
次に、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件でT方向における中央部に位置する誘電体層1層分の静電容量C4を測定し、内部電極の被覆率A1、A2を使用して次の式(4)により高誘電率部の比誘電率A3を算出した。
高誘電率部の比誘電率A3=((C1-C4)×(誘電体素子の厚みd))/((真空の比誘電率ε0)×(研磨により削り落とした部分の面積×内部電極被覆率A1とA2の平均値))・・・(4)
なお、高誘電率部の比誘電率A4についても同様の手法で算出した。
(5-3)比誘電率B3、B4の算出
第1の側面側、第2の側面側から研磨を行い、上記で測定したW2で定義される第1の外周部、第2の外周部および、W3で定義される第1の高誘電率部、第2の高誘電率部を完全に削り落とした。また、第1の端面側、および第2の端面側から研磨を行い、上記で測定したL2で定義される第1の外周部、第2の外周部および、L3で定義される第1の高誘電率部、第2の高誘電率部を完全に削り落とした。研磨後の積層体を主面側から見た時の長さ方向をL4、幅方向をW4とし、マニピュレータとCメーターを用いて周波数1kHz、印加電圧1Vrmsの条件でT方向における中央部に位置する誘電体層1層分の静電容量C5を測定し、内側電極部の被覆率B1、B2を使用して次の式(5)により内側誘電体層の比誘電率B3を算出した。
内側誘電体層の比誘電率B3=(C5×(誘電体素子の厚みd))/((真空の比誘電率ε0)×(L4×W4×内部電極被覆率B1とB2の平均値))・・・(5)
なお、内側誘電体層の比誘電率B4についても同様の手法で算出した。
(6)第1の高誘電率部の第1の外周部に対するカバー率および第2の高誘電率部の第2の外周部に対するカバー率の測定方法
上記、L1、L2、L3、W1、W2、W3の測定結果から、次の式(6)を用いてカバー率を算出した。
カバー率=(L1×W1-(L1-L3)×(W1-2×W3))/(L1×W1-(L1-L2)×(W1-2×W2))×100%・・・(6)
(7)静電容量(Cap)の測定方法と判定基準
Cメーターを用いて、周波数1kHz、印加電圧1Vrmsの条件で得られる静電容量を測定した。静電容量の判定基準は、公称容量22uFに対してエージング(静電容量の経時的減少)を考慮して±10%の容量偏差に収まる程度とし、20.4μF以上とした。
(8)耐用年数の試験方法と判定基準
試験温度150℃、試験電圧30Vの条件でHALT(高加速寿命試験:Highly Accelerated Life Test)を実施し、B1ライフ(累積故障確率が1%となる故障時点)から耐用年数を算出した。耐用年数の合否判定基準は、民生品の基準である10年とし、耐用年数10年以上である場合に、信頼性試験の結果を合格とした。
図12は、実験例におけるカバー率を変化させた場合の容量の測定結果および信頼性の試験結果を示す図である。実施例1~4の試料にかかる積層セラミックコンデンサは、静電容量が20.4μF以上となり、信頼性試験の結果が合格(耐用年数10年以上)となった。一方、比較例1および比較例2の試料にかかる積層セラミックコンデンサは信頼性試験の結果は合格判定となったものの、静電容量は20.4μFに満たなかった。また、比較例3の試料にかかる積層セラミックコンデンサは、静電容量が20.4μF以上となったものの、信頼性試験の結果が合格判定とはならなかった。すなわち、本実験例より、第1の高誘電率部21Aの第1の外周部31Aに対するカバー率および第2の高誘電率部22Aの第2の外周部32Aに対するカバー率は、68%以上187%以下であることが好ましいことが確認された。
以上の結果より、本実施形態の積層セラミックコンデンサは、積層体10全体での誘電体層20の比誘電率を高くすることなく、容量の低下を抑制し、かつ高い信頼性を確保することができる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
1 積層セラミックコンデンサ
10 積層体
LS1 第1の端面
LS2 第2の端面
WS1 第1の側面
WS2 第2の側面
TS1 第1の主面
TS2 第2の主面
20 誘電体層
21 第1の誘電体層
21A 第1の高誘電率部
21AW1 第1の側面側領域
21AL2 第2の端面側領域
21AW2 第2の側面側領域
21B 第1の内側誘電体層部(第1の低誘電率部)
21C 第1の外側誘電体層部
22 第2の誘電体層
22A 第2の高誘電率部
22AW1 第1の側面側領域
22AL1 第1の端面側領域
22AW2 第2の側面側領域
22B 第2の内側誘電体層部(第2の低誘電率部)
22C 第2の外側誘電体層部
30 内部電極
31 第1の内部電極
311 第1の対向部
312 第1の引き出し部
31A 第1の外周部(第1の低カバレッジ部)
31AW1 第1の側面側領域
31AL2 第2の端面側領域
31AW2 第2の側面側領域
31B 第1の内側電極部(第1の高カバレッジ部)
32 第2の内部電極
321 第2の対向部
322 第2の引き出し部
32A 第2の外周部(第1の低カバレッジ部)
32AW1 第1の側面側領域
32AL1 第1の端面側領域
32AW2 第2の側面側領域
32B 第2の内側電極部(第2の高カバレッジ部)
40 外部電極
40A 第1の外部電極
40B 第2の外部電極

Claims (6)

  1. 積層された複数の誘電体層と積層された複数の内部電極とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、
    外部電極と、を有する積層セラミックコンデンサであって、
    前記誘電体層は、第1の誘電体層と、第2の誘電体層とを有し、
    前記内部電極は、前記第1の誘電体層上に配置され前記第1の端面に引き出される第1の内部電極と、前記第2の誘電体層上に配置され前記第2の端面に引き出される第2の内部電極とを有し、
    前記外部電極は、前記第1の内部電極に接続され、前記第1の端面上に配置される第1の外部電極と、前記第2の内部電極に接続され、前記第2の端面上に配置される第2の外部電極とを有し、
    第1の内部電極は、4つの辺を有しており、前記第1の端面に引き出される1つの辺以外の3つの辺の近傍の第1の外周部と、前記第1の外周部の内側に位置する第1の内側電極部と、を有し、
    第2の内部電極は、4つの辺を有しており、前記第2の端面に引き出される1つの辺以外の3つの辺の近傍の第2の外周部と、前記第2の外周部の内側に位置する第2の内側電極部と、を有し、
    前記第1の外周部における前記第1の誘電体層に対する前記第1の内部電極の被覆率をA1、前記第1の内側電極部における前記第1の誘電体層に対する前記第1の内部電極の被覆率をB1としたとき、A1<B1の関係であり、
    前記第2の外周部における前記第2の誘電体層に対する前記第2の内部電極の被覆率をA2、前記第2の内側電極部における前記第2の誘電体層に対する前記第2の内部電極の被覆率をB2としたとき、A2<B2の関係であり、
    前記第1の誘電体層は、前記第1の内部電極が配置される領域内において、4つの辺を有しており、前記第1の端面に位置する1つの辺以外の3つの辺の近傍の第1の高誘電率部と、前記第1の高誘電率部の内側に位置する第1の内側誘電体層部と、を有し、
    前記第2の誘電体層は、前記第2の内部電極が配置される領域内において、4つの辺を有しており、前記第2の端面に位置する1つの辺以外の3つの辺の近傍の第2の高誘電率部と、前記第2の高誘電率部の内側に位置する第2の内側誘電体層部と、を有し、
    前記第1の高誘電率部における前記第1の誘電体層の比誘電率をA3、前記第1の内側誘電体層部における前記第1の誘電体層の比誘電率をB3としたとき、A3>B3の関係であり、
    前記第2の高誘電率部における前記第2の誘電体層の比誘電率をA4、前記第2の内側誘電体層部における前記第2の誘電体層の比誘電率をB4としたとき、A4>B4の関係であり、
    前記第1の高誘電率部の前記第1の外周部に対するカバー率および前記第2の高誘電率部の前記第2の外周部に対するカバー率が、68%以上187%以下である、積層セラミックコンデンサ。
  2. 前記第1の外周部の前記第2の端面側に位置する辺における前記第1の端面および前記第2の端面を結ぶ長さ方向の長さは、前記第1の内部電極の前記第1の端面および前記第2の端面を結ぶ長さ方向の長さの5%以上10%以下である、請求項1に記載の積層セラミックコンデンサ。
  3. 前記第2の外周部の前記第1の端面側に位置する辺における前記第1の端面および前記第2の端面を結ぶ長さ方向の長さは、前記第2の内部電極の前記第1の端面および前記第2の端面を結ぶ長さ方向の長さの5%以上10%以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記第1の外周部の前記第1の側面側に位置する辺の近傍の部分および前記第2の側面側に位置する辺の近傍の部分における前記第1の側面および前記第2の側面を結ぶ幅方向の長さは、前記第1の内部電極の前記第1の側面および前記第2の側面を結ぶ幅方向の長さの5%以上20%以下である、請求項1~請求項3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記第2の外周部の前記第1の側面側に位置する辺の近傍の部分および前記第2の側面側に位置する辺の近傍の部分における前記第1の側面および前記第2の側面を結ぶ幅方向の長さは、前記第2の内部電極の前記第1の側面および前記第2の側面を結ぶ幅方向の長さの5%以上20%以下である、請求項1~請求項4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 前記第1の内部電極が位置する部分の前記第1の誘電体層は、中央部から前記第1の外周部に対応する部分に向かうにつれて比誘電率が高く、前記第2の内部電極が位置する部分の前記第2の誘電体層は、中央部から前記第2の外周部に対応する部分に向かうにつれて比誘電率が高い、請求項1~請求項5のいずれか1項に記載の積層セラミックコンデンサ。
JP2020195387A 2020-11-25 2020-11-25 積層セラミックコンデンサ Pending JP2022083829A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020195387A JP2022083829A (ja) 2020-11-25 2020-11-25 積層セラミックコンデンサ
US17/511,616 US11881355B2 (en) 2020-11-25 2021-10-27 Multilayer ceramic capacitor
CN202111279762.6A CN114551100B (zh) 2020-11-25 2021-10-29 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020195387A JP2022083829A (ja) 2020-11-25 2020-11-25 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022083829A true JP2022083829A (ja) 2022-06-06

Family

ID=81658550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020195387A Pending JP2022083829A (ja) 2020-11-25 2020-11-25 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US11881355B2 (ja)
JP (1) JP2022083829A (ja)
CN (1) CN114551100B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023057491A (ja) * 2021-10-11 2023-04-21 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JPH08138966A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd 電子部品
JPH08306580A (ja) 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP5488725B2 (ja) * 2011-02-14 2014-05-14 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101197921B1 (ko) * 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품
JP2013211398A (ja) * 2012-03-30 2013-10-10 Tdk Corp 積層セラミックコンデンサ
US9496087B2 (en) * 2012-06-21 2016-11-15 Kyocera Corporation Multilayer ceramic capacitor
JP2014187217A (ja) 2013-03-23 2014-10-02 Kyocera Corp 積層型コンデンサ
JP6224853B2 (ja) * 2014-11-28 2017-11-01 京セラ株式会社 積層セラミックコンデンサ
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
CN106356191B (zh) * 2015-07-17 2019-05-31 株式会社村田制作所 层叠陶瓷电容器、浆料及钙钛矿型构造
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2017050346A (ja) * 2015-08-31 2017-03-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6816817B2 (ja) * 2017-03-03 2021-01-20 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10650974B2 (en) * 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6919515B2 (ja) * 2017-11-15 2021-08-18 株式会社村田製作所 積層セラミックコンデンサ
JP2020155523A (ja) * 2019-03-19 2020-09-24 株式会社村田製作所 積層セラミックコンデンサ
JP2020174073A (ja) * 2019-04-08 2020-10-22 株式会社村田製作所 積層セラミックコンデンサ
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102662852B1 (ko) * 2019-07-24 2024-05-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
US20220165496A1 (en) 2022-05-26
CN114551100B (zh) 2024-02-27
CN114551100A (zh) 2022-05-27
US11881355B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US8773840B2 (en) Monolithic ceramic electronic component
KR101035882B1 (ko) 적층 세라믹 전자 부품
US10734159B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
CN110880413B (zh) 多层陶瓷电子组件
US11810725B2 (en) Multilayer ceramic capacitor
US20200168400A1 (en) Multilayer ceramic electronic component
CN112309717B (zh) 多层陶瓷电子组件及其制造方法
US20230360856A1 (en) Multilayer ceramic capacitor
JP2021103711A (ja) 積層セラミック電子部品
US11735368B2 (en) Multilayer ceramic capacitor
JP7517260B2 (ja) 積層セラミック電子部品
US11862402B2 (en) Multilayer ceramic capacitor
JP7416021B2 (ja) 積層セラミック電子部品
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021002604A (ja) 積層セラミック電子部品
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP2021034458A (ja) 積層セラミック電子部品
JP2022083829A (ja) 積層セラミックコンデンサ
JP2021044317A (ja) 積層セラミック電子部品
JP2022191910A (ja) 積層セラミック電子部品
JP6935707B2 (ja) 積層セラミックコンデンサ
JP2021015925A (ja) 積層セラミックコンデンサ
JP7468498B2 (ja) 積層セラミックコンデンサ
WO2024062753A1 (ja) 積層セラミック電子部品