CN114551100B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN114551100B
CN114551100B CN202111279762.6A CN202111279762A CN114551100B CN 114551100 B CN114551100 B CN 114551100B CN 202111279762 A CN202111279762 A CN 202111279762A CN 114551100 B CN114551100 B CN 114551100B
Authority
CN
China
Prior art keywords
dielectric layer
internal electrode
layer
electrode
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111279762.6A
Other languages
English (en)
Other versions
CN114551100A (zh
Inventor
锦织谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114551100A publication Critical patent/CN114551100A/zh
Application granted granted Critical
Publication of CN114551100B publication Critical patent/CN114551100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种能够确保高电容并且确保高可靠性的层叠陶瓷电容器。在层叠陶瓷电容器(1)中，第1内部电极(31)具有第1外周部(31A)和位于第1外周部(31A)的内侧的第1内侧电极部(31B)，第2内部电极(32)具有第2外周部(32A)和位于第2外周部(32A)的内侧的第2内侧电极部(32B)，第1电介质层(21)具有第1高介电常数部(21A)和位于第1高介电常数部(21A)的内侧的第1内侧电介质层部(21B)，第2电介质层(22)具有第2高介电常数部(22A)和位于第2高介电常数部(22A)的内侧的第2内侧电介质层部(22B)。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
以往，已知有层叠陶瓷电容器。一般地，层叠陶瓷电容器具备由钛酸钡等电介质陶瓷构成的陶瓷烧结体。在该陶瓷烧结体的内部配置有多个内部电极使得隔着陶瓷层相互重叠。此外，在该陶瓷烧结体的一个端面上以及另一个端面上形成有外部电极使得与内部电极电连接(例如，专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开平8-306580号公报
近年来，伴随电子设备的小型化以及高密度化，要求层叠陶瓷电容器的小型化、高电容化以及可靠性的提高。因此，尝试了电介质层的薄层化以及层叠数的增加和内部电极的薄层化。然而，若内部电极被薄层化，则在烧成后的内部电极容易形成空隙。若在内部电极形成空隙，则内部电极的面积会变化。因此，由于有助于静电电容的产生的有效面积的减少而产生电容下降这样的问题。作为上述课题的解决方法，例如，可考虑通过在构成层叠陶瓷电容器的电介质层的所有层中提高相对介电常数来进行高电容化。然而，在构成层叠陶瓷电容器的电介质层的所有层中提高了相对介电常数的情况下，有时会产生层叠陶瓷电容器的可靠性下降这样的问题。
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够确保高电容并且确保高可靠性的层叠陶瓷电容器。
用于解决课题的手段
本发明涉及的层叠陶瓷电容器具有：层叠体，包含被层叠的多个电介质层和被层叠的多个内部电极，且包含在高度方向上相对的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面；以及外部电极，其中，所述电介质层具有第1电介质层和第2电介质层，所述内部电极具有被配置在所述第1电介质层上且被引出到所述第1端面的第1内部电极、和被配置在所述第2电介质层上且被引出到所述第2端面的第2内部电极，所述外部电极具有与所述第1内部电极连接且被配置在所述第1端面上的第1外部电极、和与所述第2内部电极连接且被配置在所述第2端面上的第2外部电极，第1内部电极具有四个边，且具有被引出到所述第1端面的一个边以外的三个边的附近的第1外周部、和位于所述第1外周部的内侧的第1内侧电极部，第2内部电极具有四个边，且具有被引出到所述第2端面的一个边以外的三个边的附近的第2外周部、和位于所述第2外周部的内侧的第2内侧电极部，将所述第1外周部中的所述第1内部电极相对于所述第1电介质层的被覆率设为A1，将所述第1内侧电极部中的所述第1内部电极相对于所述第1电介质层的被覆率设为B1时，为A1＜B1的关系，将所述第2外周部中的所述第2内部电极相对于所述第2电介质层的被覆率设为A2，将所述第2内侧电极部中的所述第2内部电极相对于所述第2电介质层的被覆率设为B2时，为A2＜B2的关系，所述第1电介质层在配置所述第1内部电极的区域内具有四个边，且具有位于所述第1端面的一个边以外的三个边的附近的第1高介电常数部、和位于所述第1高介电常数部的内侧的第1内侧电介质层部，所述第2电介质层在配置所述第2内部电极的区域内具有四个边，且具有位于所述第2端面的一个边以外的三个边的附近的第2高介电常数部、和位于所述第2高介电常数部的内侧的第2内侧电介质层部，将所述第1高介电常数部中的所述第1电介质层的相对介电常数设为A3，将所述第1内侧电介质层部中的所述第1电介质层的相对介电常数设为B3时，为A3＞B3的关系，将所述第2高介电常数部中的所述第2电介质层的相对介电常数设为A4，将所述第2内侧电介质层部中的所述第2电介质层的相对介电常数设为B4时，为A4＞B4的关系，所述第1高介电常数部相对于所述第1外周部的覆盖率以及所述第2高介电常数部相对于所述第2外周部的覆盖率为68％以上且187％以下。
发明效果
根据本发明，能够提供一种能确保高电容并且确保高可靠性的层叠陶瓷电容器。
附图说明
图1是一个实施方式的层叠陶瓷电容器的外观立体图。
图2是沿着图1所示的层叠陶瓷电容器的II-II线的剖视图。
图3是沿着图2所示的层叠陶瓷电容器的III-III线的剖视图。
图4是沿着图2所示的层叠陶瓷电容器的IV-IV线的剖视图。
图5是沿着图2所示的层叠陶瓷电容器的V-V线的剖视图。
图6是沿着图2所示的层叠陶瓷电容器的VI-VI线的剖视图。
图7是沿着图2所示的层叠陶瓷电容器的VII-VII线的剖视图。
图8是上述实施方式的第1变形例的层叠陶瓷电容器的剖视图，是与上述实施方式的图5对应的剖视图。
图9是上述变形例的层叠陶瓷电容器的剖视图，是与上述实施方式的图7对应的剖视图。
图10是上述实施方式的第2变形例的层叠陶瓷电容器的剖视图，是与上述实施方式的图4对应的剖视图。
图11是上述变形例的层叠陶瓷电容器的剖视图，是与上述实施方式的图5对应的剖视图。
图12是示出使实验例中的覆盖率变化了的情况下的电容的测定结果以及可靠性的试验结果的图。
附图标记说明
1 层叠陶瓷电容器；
10 层叠体；
LS1 第1端面；
LS2 第2端面；
WS1 第1侧面；
WS2 第2侧面；
TS1 第1主面；
TS2 第2主面；
20 电介质层；
21 第1电介质层；
21A 第1高介电常数部；
21AW1 第1侧面侧区域；
21AL2 第2端面侧区域；
21AW2 第2侧面侧区域；
21B 第1内侧电介质层部(第1低介电常数部)；
21C 第1外侧电介质层部；
22 第2电介质层；
22A 第2高介电常数部；
22AW1 第1侧面侧区域；
22AL1 第1端面侧区域；
22AW2 第2侧面侧区域；
22B 第2内侧电介质层部(第2低介电常数部)；
22C 第2外侧电介质层部；
30 内部电极；
31 第1内部电极；
311 第1对置部；
312 第1引出部；
31A 第1外周部(第1低覆盖比率部)；
31AW1 第1侧面侧区域；
31AL2 第2端面侧区域；
31AW2 第2侧面侧区域；
31B 第1内侧电极部(第1高覆盖比率部)；
32 第2内部电极；
321 第2对置部；
322 第2引出部；
32A 第2外周部(第1低覆盖比率部)；
32AW1 第1侧面侧区域；
32AL1 第1端面侧区域；
32AW2 第2侧面侧区域；
32B 第2内侧电极部(第2高覆盖比率部)；
40 外部电极；
40A 第1外部电极；
40B 第2外部电极。
具体实施方式
以下，对本公开的一个实施方式涉及的层叠陶瓷电容器1进行说明。图1是本实施方式的层叠陶瓷电容器1的外观立体图。图2是沿着图1的层叠陶瓷电容器1的II-II线的剖视图。图3是沿着图2的层叠陶瓷电容器1的III-III线的剖视图。图4是沿着图2的层叠陶瓷电容器1的IV-IV线的剖视图。图5是沿着图2的层叠陶瓷电容器1的V-V线的剖视图。图6是沿着图2的层叠陶瓷电容器1的VI-VI线的剖视图。图7是沿着图2的层叠陶瓷电容器1的VII-VII线的剖视图。
层叠陶瓷电容器1具有层叠体10和外部电极40。
在图1～图7中示出了XYZ正交坐标系。层叠陶瓷电容器1以及层叠体10的长度方向L对应于X方向。层叠陶瓷电容器1以及层叠体10的宽度方向W对应于Y方向。层叠陶瓷电容器1以及层叠体10的高度方向T对应于Z方向。在此，图2所示的剖面也称为LT剖面。图3所示的剖面也称为WT剖面。图4～图7所示的剖面也称为LW剖面。
如图1～图7所示，层叠体10包含在高度方向T上相对的第1主面TS1以及第2主面TS2、在与高度方向T正交的宽度方向W上相对的第1侧面WS1以及第2侧面WS2、和在与高度方向T以及宽度方向W正交的长度方向L上相对的第1端面LS1以及第2端面LS2。
如图1所示，层叠体10具有大致长方体形状。另外，层叠体10的长度方向L的尺寸不限于一定比宽度方向W的尺寸长。在层叠体10的角部以及棱线部优选带有圆角。角部是层叠体的3个面相交的部分，棱线部是层叠体的2个面相交的部分。另外，也可以在构成层叠体10的表面的一部分或者全部形成有凹凸等。
如图2以及图3所示，层叠体10具有内层部11、和配置为在高度方向T上将内层部11夹在中间的第1主面侧外层部12以及第2主面侧外层部13。
内层部11包含多个电介质层20和多个内部电极30。内层部11在高度方向T上包含位于最靠第1主面TS1侧的内部电极30到位于最靠第2主面TS2侧的内部电极30。在内层部11中，多个内部电极30隔着电介质层20对置地配置。内层部11是产生静电电容并实质上作为电容器而发挥功能的部分。
在内层部11中使用的多个电介质层20具有多个第1电介质层21以及多个第2电介质层22。多个第1电介质层21以及多个第2电介质层22被埋设为隔着内部电极30在层叠体10的高度方向T上交替地配置。
多个电介质层20由电介质材料构成。电介质材料例如也可以是包含BaTiO3、CaTiO3、SrTiO3或者CaZrO3等成分的电介质陶瓷。此外，电介质材料也可以是在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的电介质材料。
电介质层20的厚度优选为0.5μm以上且10μm以下。被层叠的电介质层20的片数优选为15片以上且700片以下。另外，该电介质层20的片数是内层部11的电介质层的片数和第1主面侧外层部12以及第2主面侧外层部13的电介质层的片数的总数。
另外，关于电介质层20的详细的结构将在后面叙述。
多个内部电极30具有多个第1内部电极31以及多个第2内部电极32。第1内部电极31被配置在第1电介质层21上。第2内部电极32被配置在第2电介质层22上。多个第1内部电极31以及多个第2内部电极32被埋设为隔着电介质层20在层叠体10的高度方向T上交替地配置。
如图2以及图4所示，第1内部电极31具有与第2内部电极32对置的第1对置部311、和从第1对置部311被引出到第1端面LS1的第1引出部312。第1引出部312在第1端面LS1露出。
如图2以及图6所示，第2内部电极32具有与第1内部电极31对置的第2对置部321、和从第2对置部321被引出到第2端面LS2的第2引出部322。第2引出部322在第2端面LS2露出。
在本实施方式中，第1对置部311和第2对置部321隔着电介质层20对置从而形成电容，表现出电容器的特性。
第1内部电极31以及第2内部电极32例如由Ni、Cu、Ag、Pd、Au等金属、包含这些金属的至少一种的合金等适当的导电材料构成。在使用合金的情况下，第1内部电极31以及第2内部电极32例如也可以由Ag-Pd合金等构成。
第1内部电极31以及第2内部电极32的片数优选共计为15片以上且700片以下。
另外，关于内部电极30的详细的结构将在后面叙述。
第1主面侧外层部12位于层叠体10的第1主面TS1侧。第1主面侧外层部12是位于第1主面TS1和最靠近第1主面TS1的内部电极30之间的多个电介质层20的集合体。在第1主面侧外层部12中使用的电介质层20也可以与在内层部11中使用的第1电介质层21或者第2电介质层22相同。不过，在第1主面侧外层部12中使用的电介质层20如图2所示优选由介电常数均匀的电介质层23构成。
第2主面侧外层部13位于层叠体10的第2主面TS2侧。第2主面侧外层部13是位于第2主面TS2和最靠近第2主面TS2的内部电极30之间的多个电介质层20的集合体。在第2主面侧外层部13中使用的电介质层20也可以与在内层部11中使用的第1电介质层21或者第2电介质层22相同。不过，在第2主面侧外层部13中使用的电介质层20如图2所示优选由介电常数均匀的电介质层24构成。
另外，层叠体10具有对置电极部11E。对置电极部11E是第1内部电极31的第1对置部311和第2内部电极32的第2对置部321对置的部分。对置电极部11E构成为内层部11的一部分。在图2中示出了对置电极部11E的长度方向L的范围。在图3中示出了对置电极部11E的宽度方向W的范围。在图4～图7中示出了对置电极部11E的宽度方向W以及长度方向L的范围。另外，对置电极部11E也称为电容器有效部。
另外，层叠体10具有侧面侧外层部WG。侧面侧外层部WG具有第1侧面侧外层部WG1和第2侧面侧外层部WG2。第1侧面侧外层部WG1是包含位于对置电极部11E与第1侧面WS1之间的电介质层20的部分。第2侧面侧外层部WG2是包含位于对置电极部11E与第2侧面WS2之间的电介质层20的部分。在图3～图7中示出了第1侧面侧外层部WG1以及第2侧面侧外层部WG2的宽度方向W的范围。另外，侧面侧外层部WG也称为W间隔或者侧方间隔。
另外，层叠体10具有端面侧外层部LG。端面侧外层部LG具有第1端面侧外层部LG1和第2端面侧外层部LG2。第1端面侧外层部LG1是包含位于对置电极部11E与第1端面LS1之间的电介质层20的部分。第2端面侧外层部LG2是包含位于对置电极部11E与第2端面LS2之间的电介质层20的部分。在图2～图7中示出了第1端面侧外层部LG1以及第2端面侧外层部LG2的长度方向L的范围。另外，端面侧外层部LG也称为L间隔或者端部间隔。
在此，对内部电极30的详细的结构进行说明。
如图4所示，第1内部电极31具有第1侧面WSI侧的第1边E1、第2侧面WS2侧的第2边E2、第2端面LS2侧的第3边E3、和第1端面LS1侧的第4边E4。第1内部电极31具有位于这四个边E1～E4之中除了被引出到第1端面的第4边E4之外的三个边E1～E3的附近的第1外周部31A、和位于第1外周部31A的内侧的第1内侧电极部31B。另外，第1内部电极31的第1边E1～第4边E4划定了第1内部电极31的外缘。
第1内侧电极部31B具有位于第1对置部311的第1对置部区域31B1、和位于第1引出部312的第1引出部区域31B2。第1外周部31A具有位于第1对置部311的第1对置部区域31A1、和位于第1引出部312的第1引出部区域31A2。另外，第1外周部31A还能够如下那样对部位进行划分。即，第1外周部31A具有位于第1侧面WS1侧的第1侧面侧区域31AW1、位于第2侧面WS2侧的第2侧面侧区域31AW2、和位于第2端面LS2侧的第2端面侧区域31AL2。
第1外周部31A的第2端面侧区域31AL2的连结第1端面LS1以及第2端面LS2的长度方向的长度L2优选为第1内部电极31的连结第1端面LS1侧的第4边E4以及第2端面LS2侧的第3边E3的长度方向的长度L1的5％以上且10％以下。第1外周部31A的第1侧面侧区域31AW1的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W2优选为第1内部电极31的连结第1侧面WS1侧的第1边E1以及第2侧面WS2侧的第2边E2的宽度方向的长度W1的5％以上且20％以下。第1外周部31A的第2侧面侧区域31AW2的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W2优选为第1内部电极31的连结第1侧面WS1侧的第1边E1以及第2侧面WS2侧的第2边E2的宽度方向的长度W1的5％以上且20％以下。
在此，将第1外周部31A中的第1内部电极31相对于第1电介质层21的被覆率(覆盖比率(coverage))设为A1，将第1内侧电极部31B中的第1内部电极31相对于第1电介质层21的被覆率(覆盖比率)设为B1时，成为A1＜B1的关系。例如，第1外周部31A中的第1内部电极31相对于第1电介质层21的被覆率A1例如为55％以上且75％以下。而且，第1内侧电极部31B中的第1内部电极31相对于第1电介质层21的被覆率B1例如是72％以上且98％以下的范围内的值，并且是至少比被覆率A1高的值。另外，第1外周部31A也称为第1低覆盖比率部31A。第1内侧电极部31B也称为第1高覆盖比率部31B。
位于第1外周部31A的第1内部电极31的厚度例如优选为0.1μm以上且0.5μm以下。位于第1内侧电极部31B的第1内部电极31的厚度例如优选为0.3μm以上且0.7μm以下。在该范围的情况下，通过本实施方式的结构得到的效果更容易提高。
如图6所示，第2内部电极32具有第1侧面WS1侧的第5边E5、第2侧面WS2侧的第6边E6、第1端面LS1侧的第7边E7、和第2端面LS2侧的第8边E8。第2内部电极32具有位于这四个边E5～E8之中除了被引出到第2端面的第8边E8之外的三个边E5～E7的附近的第2外周部32A、和位于第2外周部32A的内侧的第2内侧电极部32B。另外，第2内部电极32的第5边E5～第8边E8划定了第2内部电极32的外缘。
第2内侧电极部32B具有位于第2对置部321的第2对置部区域32B1、和位于第2引出部322的第2引出部区域32B2。第2外周部32A具有位于第2对置部321的第2对置部区域32A1、和位于第2引出部322的第2引出部区域32A2。另外，第2外周部32A也能够如下那样对部位进行划分。即，第2外周部32A具有位于第1侧面WS1侧的第1侧面侧区域32AW1、位于第2侧面WS2侧的第2侧面侧区域32AW2、和位于第1端面LS1侧的第1端面侧区域32AL1。
第2外周部32A的第1端面侧区域32AL1的连结第1端面LS1以及第2端面LS2的长度方向的长度L2优选为第2内部电极32的连结第1端面LS1侧的第7边E7以及第2端面LS2侧的第8边E8的长度方向的长度L1的5％以上且10％以下。第2外周部32A的第1侧面侧区域32AW1的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W2优选为第2内部电极32的连结第1侧面WS1侧的第5边E5以及第2侧面WS2侧的第6边E6的宽度方向的长度W1的5％以上且20％以下。第2外周部32A的第2侧面侧区域32AW2的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W2优选为第2内部电极32的连结第1侧面WS1侧的第5边E5以及第2侧面WS2侧的第6边E6的宽度方向的长度W1的5％以上且20％以下。
在此，将第2外周部32A中的第2内部电极32相对于第2电介质层22的被覆率(覆盖比率)设为A2，将第2内侧电极部32B中的第2内部电极32相对于第2电介质层22的被覆率(覆盖比率)设为B2时，成为A2＜B2的关系。例如，第2外周部32A中的第2内部电极32相对于第2电介质层22的被覆率A2例如为55％以上且75％以下。而且，第2内侧电极部32B中的第2内部电极32相对于第2电介质层22的被覆率B2例如是72％以上且98％以下的范围内的值，并且是至少比被覆率A2高的值。另外，第2外周部32A也称为第2低覆盖比率部32A。第2内侧电极部32B也称为第2高覆盖比率部32B。
位于第2外周部32A的第2内部电极32的厚度例如优选为0.1μm以上且0.5μm以下。位于第2内侧电极部32B的第2内部电极32的厚度例如优选为0.3μm以上且0.7μm以下。在该范围的情况下，通过本实施方式的结构得到的效果更容易提高。
接着，对电介质层20的详细的结构进行说明。
如图5所示，第1电介质层21在配置第1内部电极31的区域内具有4个边。即，第1电介质层21在配置第1内部电极31的区域内，具有第1侧面WS1侧的第1边F1、第2侧面WS2侧的第2边F2、第2端面LS2侧的第3边F3、和第1端面LS1侧的第4边F4。第1电介质层21具有位于这四个边F1～F4之中除了位于第1端面的第4边F4之外的三个边F1～F3的附近的第1高介电常数部21A、和位于第1高介电常数部21A的内侧的第1内侧电介质层部21B。第1电介质层21在第1高介电常数部21A的外侧进一步具有第1外侧电介质层部21C。
第1高介电常数部21A具有位于第1侧面WS1侧的第1侧面侧区域21AW1、位于第2侧面WS2侧的第2侧面侧区域21AW2、和位于第2端面LS2侧的第2端面侧区域21AL2。第1外侧电介质层部21C具有位于第1侧面WS1侧的第1侧面侧区域21CW1、位于第2侧面WS2侧的第2侧面侧区域21CW2、和位于第2端面LS2侧的第2端面侧区域21CL2。
第1高介电常数部21A的第2端面侧区域21AL2的连结第1端面LS1以及第2端面LS2的长度方向的长度L3优选为第1内部电极31的连结第1端面LS1侧的第4边E4以及第2端面LS2侧的第3边E3的长度方向的长度L1的5％以上且20％以下。在长度L3变得小于长度L1的5％的情况下，无法充分地确保电介质层的高介电常数部分的面积，电容的提高效果变小。另一方面，在长度L3变得大于长度L1的20％的情况下，电介质层的高介电常数部分的面积变得过大，有时会产生高温负载可靠性下降的不良情形。
第1高介电常数部21A的第1侧面侧区域21AW1的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W3优选为第1内部电极31的连结第1侧面WS1侧的第1边E1以及第2侧面WS2侧的第2边E2的宽度方向的长度W1的5％以上且30％以下。第1高介电常数部21A的第2侧面侧区域21AW2的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W3优选为第1内部电极31的连结第1侧面WS1侧的第1边E1以及第2侧面WS2侧的第2边E2的宽度方向的长度W1的5％以上且30％以下。在长度W3变得小于长度W1的5％的情况下，无法充分地确保电介质层的高介电常数部分的面积，电容的提高效果变小。另一方面，在长度W3变得大于长度W1的30％的情况下，电介质层的高介电常数部分的面积变得过大，有时会产生高温负载可靠性下降的不良情形。
另外，在层叠方向上观察时，第1电介质层21的第1边F1～第4边F4分别与划定了第1内部电极31的外缘的第1边E1～第4边E4重叠。而且，第1电介质层21的第1边F1是包含对置电极部11E和第1侧面侧外层部WG1的边界线的线。第1电介质层21的第2边F2是包含对置电极部11E和第2侧面侧外层部WG2的边界线的线。第1电介质层21的第3边F3是对置电极部11E和第2端面侧外层部LG2的边界线。即，第1电介质层21的第1边F1～第3边F3包含第1电介质层21中的划定对置电极部11E的虚拟线的至少一部分。而且，在本实施方式中，第1电介质层21的第1边F1～第3边F3形成了第1高介电常数部21A的外缘部。
第1电介质层21的第1高介电常数部21A的至少一部分被配置于夹在第1内部电极31的第1低覆盖比率部31A(第1外周部31A)和第2内部电极32的第2低覆盖比率部32A(第2外周部32A)之间的位置。
如图7所示，第2电介质层22在配置第2内部电极32的区域内具有四个边。即，第2电介质层22在配置第2内部电极32的区域内，具有第1侧面WS1侧的第5边F5、第2侧面WS2侧的第6边F6、第1端面LS1侧的第7边F7、和第2端面LS2侧的第8边F8。第2电介质层22具有位于这四个边F5～F8之中除了位于第2端面的第8边F8之外的三个边F5～F7的附近的第2高介电常数部22A、和位于第2高介电常数部22A的内侧的第2内侧电介质层部22B。第2电介质层22在第2高介电常数部22A的外侧进一步具有第2外侧电介质层部22C。
第2高介电常数部22A具有位于第1侧面WS1侧的第1侧面侧区域22AW1、位于第2侧面WS2侧的第2侧面侧区域22AW2、和位于第1端面LS1侧的第1端面侧区域22AL1。第2外侧电介质层部22C具有位于第1侧面WS1侧的第1侧面侧区域22CW1、位于第2侧面WS2侧的第2侧面侧区域22CW2、和位于第1端面LS1侧的第1端面侧区域22CL1。
第2高介电常数部22A的第1端面侧区域22AL1的连结第1端面LS1以及第2端面LS2的长度方向的长度L3优选为第2内部电极32的连结第1端面LS1侧的第7边E7以及第2端面LS2侧的第8边E8的长度方向的长度L1的5％以上且20％以下。在长度L3变得小于长度L1的5％的情况下，无法充分地确保电介质层的高介电常数部分的面积，电容的提高效果变小。另一方面，在长度L3变得大于长度L1的20％的情况下，电介质层的高介电常数部分的面积变得过大，有时会产生高温负载可靠性下降的不良情形。
第2高介电常数部22A的第1侧面侧区域22AW1的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W3优选为第2内部电极32的连结第1侧面WS1侧的第5边E5以及第2侧面WS2侧的第6边E6的宽度方向的长度W1的5％以上且30％以下。第2高介电常数部22A的第2侧面侧区域22AW2的连结第1侧面WS1以及第2侧面WS2的宽度方向的长度W3优选为第2内部电极32的连结第1侧面WS1侧的第5边E5以及第2侧面WS2侧的第6边E6的宽度方向的长度W1的5％以上且30％以下。在长度W3变得小于长度W1的5％的情况下，无法充分地确保电介质层的高介电常数部分的面积，电容的提高效果变小。另一方面，在长度W3变得大于长度W1的30％的情况下，电介质层的高介电常数部分的面积变得过大，有时会产生高温负载可靠性下降的不良情形。
另外，在层叠方向上观察时，第2电介质层22的第5边F5～第8边F8分别与划定了第2内部电极32的外缘的第5边E5～第8边E8重叠。而且，第2电介质层22的第5边F5是包含对置电极部11E和第1侧面侧外层部WG1的边界线的线。第2电介质层22的第6边F6是包含对置电极部11E和第2侧面侧外层部WG2的边界线的线。第2电介质层22的第7边F7是对置电极部11E和第1端面侧外层部LG1的边界线。即，第2电介质层22的第5边F5～第7边F7包含第2电介质层22中的划定对置电极部11E的虚拟线的至少一部分。而且，在本实施方式中，第2电介质层22的第5边F5～第7边F7形成了第2高介电常数部22A的外缘部。
第2电介质层22的第2高介电常数部22A的至少一部分被配置于夹在第1内部电极31的第1低覆盖比率部31A(第1外周部31A)和第2内部电极32的第2低覆盖比率部32A(第2外周部32A)之间的位置。
在此，将第1高介电常数部21A中的电介质层的相对介电常数设为A3，将第1内侧电介质层部21B中的电介质层的相对介电常数设为B3时，成为A3＞B3的关系。例如，第1高介电常数部21A中的电介质层的相对介电常数A3优选成为相对于第1内侧电介质层部21B的相对介电常数B3高出5％以上且25％以下的范围的相对介电常数。由此，能够使本实施方式的效果变得更加显著。更具体地，第1高介电常数部21A中的电介质层的相对介电常数A3优选为3500以上且4000以下，第1内侧电介质层部21B中的电介质层的相对介电常数B3优选为3000以上且3400以下。另外，第1外侧电介质层部21C的电介质层的相对介电常数优选为3000以上且4000以下。
另外，第1内侧电介质层部21B与第1高介电常数部21A相比相对介电常数低，因此也称为第1低介电常数部21B。
另外，第1外侧电介质层部21C也可以由相对介电常数比第1高介电常数部21A低的材料构成。例如，第1外侧电介质层部21C也可以由与第1内侧电介质层部21B相同的材料构成。在该情况下，能够确保更高的可靠性。此外，第1外侧电介质层部21C也可以由与第1高介电常数部21A相同的材料构成。在该情况下，第1电介质层21的电介质片(生片)的制造变得容易。
将第2高介电常数部22A中的电介质层的相对介电常数设为A4，将第2内侧电介质层部22B中的电介质层的相对介电常数设为B4时，成为A4＞B4的关系。例如，第2高介电常数部22A中的电介质层的相对介电常数A4优选成为相对于第2内侧电介质层部22B的相对介电常数B4高出5％以上且25％以下的范围的相对介电常数。由此，能够使本实施方式的效果变得更加显著。更具体地，第2高介电常数部22A中的电介质层的相对介电常数A4优选为3500以上且4000以下，第2内侧电介质层部22B中的电介质层的相对介电常数B4优选为3000以上且3400以下。另外，第2外侧电介质层部22C的电介质层的相对介电常数优选为3000以上且4000以下。
另外，第2内侧电介质层部22B与第2高介电常数部22A相比相对介电常数低，因此也称为第2低介电常数部22B。
另外，第2外侧电介质层部22C也可以由相对介电常数比第2高介电常数部22A低的材料构成。例如，第2外侧电介质层部22C也可以由与第2内侧电介质层部22B相同的材料构成。在该情况下，能够确保更高的可靠性。此外，第2外侧电介质层部22C也可以由与第2高介电常数部22A相同的材料构成。在该情况下，第2电介质层22的电介质片(生片)的制造变得容易。
在此，第1高介电常数部21A相对于第1外周部31A的覆盖率优选为68％以上且187％以下。此外，第2高介电常数部22A相对于第2外周部32A的覆盖率优选为68％以上且187％以下。像这样，通过提高与内部电极30相对于电介质层20的被覆率小的部分对应的部分的电介质层20的相对介电常数，从而能够在不提高层叠体10整体的电介质层20的相对介电常数的情况下抑制电容的下降并且确保高可靠性。
如前所述，关于层叠陶瓷电容器，要求小型化、高电容化以及可靠性的提高。因此，可谋求电介质层的薄层化以及层叠数的增加和内部电极的薄层化。为了实现这样的内部电极的薄层化，作为内部电极用的导电性膏，使用包含很多溶剂的被低粘度化的导电性膏。另一方面，作为用于印刷导电性膏的印刷用的丝网，大多使用网眼图案的开口均匀的丝网。因此，关于印刷后的内部电极图案，其外周部相对于电介质层的生片面，通常，其厚度前端变细。若在该状态下进行烧结，则构成内部电极图案的Ni等金属粉末烧结，由此被印刷的内部电极图案全方位地收缩，进一步变薄。因此，烧成后的内部电极特别容易在厚度薄的外周部的附近形成空隙。若在内部电极形成这样的空隙，则内部电极的面积会变化。因此，由于有助于静电电容的产生的有效面积的减少而产生电容下降这样的问题。为了解决该课题，例如，可考虑通过在构成层叠陶瓷电容器的电介质层的所有层中提高相对介电常数来进行高电容化。
然而，为了在电介质层的所有层中提高相对介电常数，需要在整体上减少用于担保可靠性的添加物的量。另一方面，若为本实施方式的结构，则仅使第1内部电极31的第1外周部31A以及第2内部电极32的第2外周部32A减少添加物的量即可，因此能够在抑制电容的下降的同时将可靠性的下降抑制在最小限度。
此外，为了在电介质层的所有层中提高相对介电常数，需要在烧成时为了促进陶瓷的烧结而施加高的热量。然而，在施加了高的热量的情况下，内部电极在横向上凝聚从而厚度增加的球化现象得以发展。由此，电介质层的平滑性下降，局部地形成电介质层薄的部位。若存在这样的电介质层薄的部位，则电场集中于此处，因此可靠性下降。另一方面，若为本实施方式的结构，则能够抑制烧成时的热量，因此能够抑制球化现象的产生。因此，变得不易产生电场的集中，可抑制可靠性的下降。
外部电极40具有第1外部电极40A和第2外部电极40B。
第1外部电极40A被配置在第1端面LS1上。第1外部电极40A与第1内部电极31连接。第1外部电极40A也可以还被配置在第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。在本实施方式中，第1外部电极40A形成为从第1端面LS1上延伸到第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。
第2外部电极40B被配置在第2端面LS2上。第2外部电极40B与第2内部电极32连接。第2外部电极40B也可以还被配置在第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。在本实施方式中，第2外部电极40B形成为从第2端面LS2上延伸到第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。
如前所述，在层叠体10内，第1内部电极31的第1对置部311和第2内部电极32的第2对置部321隔着电介质层20而对置，由此形成了电容。因此，在连接了第1内部电极31的第1外部电极40A和连接了第2内部电极32的第2外部电极40B之间表现出电容器的特性。
第1外部电极40A具有第1基底电极层50A、和被配置在第1基底电极层50A上的第1镀敷层70A。
第2外部电极40B具有第2基底电极层50B、和被配置在第2基底电极层50B上的第2镀敷层70B。
第1基底电极层50A被配置在第1端面LS1上。第1基底电极层50A与第1内部电极31连接。在本实施方式中，第1基底电极层50A形成为从第1端面LS1上延伸到第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。
第2基底电极层50B被配置在第2端面LS2上。第2基底电极层50B与第2内部电极32连接。在本实施方式中，第2基底电极层50B形成为从第2端面LS2上延伸到第1主面TS1的一部分以及第2主面TS2的一部分和第1侧面WS1的一部分以及第2侧面WS2的一部分。
第1基底电极层50A以及第2基底电极层50B包含从烧附层、导电性树脂层、薄膜层等中选择的至少一个。本实施方式的第1基底电极层50A以及第2基底电极层50B为烧附层。烧附层优选包含金属成分和玻璃成分或陶瓷成分的任一方或者包含其双方。金属成分包含例如从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中选择的至少一个。玻璃成分包含例如从B、Si、Ba、Mg、Al、Li等中选择的至少一个。陶瓷成分既可以使用与电介质层20相同种类的陶瓷材料，也可以使用不同种类的陶瓷材料。陶瓷成分包含例如从BaTiO3、CaTiO3、(Ba，Ca)TiO3、SrTiO3、CaZrO3等中选择的至少一个。
烧附层例如是将包含玻璃以及金属的导电性膏涂敷于层叠体并烧附而成的。烧附层既可以是将具有内部电极以及电介质层的层叠芯片和涂敷于层叠芯片的导电性膏同时烧成而成的，也可以是将具有内部电极以及电介质层的层叠芯片烧成而得到层叠体之后在层叠体涂敷导电性膏并烧附而成的。另外，在将具有内部电极以及电介质层的层叠芯片和涂敷于层叠芯片的导电性膏同时烧成的情况下，烧附层优选对取代玻璃成分而添加了陶瓷材料的物质进行烧附而形成。在该情况下，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。烧附层也可以是多个层。
位于第1端面LS1的第1基底电极层50A的长度方向的厚度在第1基底电极层50A的高度方向T以及宽度方向W的中央部例如优选为3μm以上且160μm以下的程度。
位于第2端面LS2的第2基底电极层50B的长度方向的厚度在第2基底电极层50B的高度方向T以及宽度方向W的中央部例如优选为3μm以上且160μm以下的程度。
在第1主面TS1或者第2主面TS2的至少一个面的一部分也设置第1基底电极层50A的情况下，设置于该部分的第1基底电极层50A的高度方向的厚度在设置于该部分的第1基底电极层50A的长度方向L以及宽度方向W的中央部例如优选为3μm以上且40μm以下的程度。
在第1侧面WS1或者第2侧面WS2的至少一个面的一部分也设置第1基底电极层50A的情况下，设置于该部分的第1基底电极层50A的宽度方向的厚度在设置于该部分的第1基底电极层50A的长度方向L以及高度方向T的中央部例如优选为3μm以上且40μm以下的程度。
在第1主面TS1或者第2主面TS2的至少一个面的一部分也设置第2基底电极层50B的情况下，设置于该部分的第2基底电极层50B的高度方向的厚度在设置于该部分的第2基底电极层50B的长度方向L以及宽度方向W的中央部例如优选为3μm以上且40μm以下的程度。
在第1侧面WS1或者第2侧面WS2的至少一个面的一部分也设置第2基底电极层50B的情况下，设置于该部分的第2基底电极层50B的宽度方向的厚度在设置于该部分的第2基底电极层50B的长度方向L以及高度方向T的中央部例如优选为3μm以上且40μm以下的程度。
另外，也可以是不设置第1基底电极层50A以及第2基底电极层50B而在层叠体10上直接配置后述的第1镀敷层70A以及第2镀敷层70B的结构。
另外，第1基底电极层50A以及第2基底电极层50B不限于烧附层，也可以为薄膜层。薄膜层通过溅射法或者蒸镀法等薄膜形成法而形成。薄膜层是沉积了金属粒子的1μm以下的层。
第1镀敷层70A被配置为覆盖第1基底电极层50A。
第2镀敷层70B被配置为覆盖第2基底电极层50B。
第1镀敷层70A以及第2镀敷层70B也可以包含例如从Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等中选择的至少一个。第1镀敷层70A以及第2镀敷层70B也可以分别由多个层形成。
第1镀敷层70A以及第2镀敷层70B优选在Ni镀敷层上形成了Sn镀敷层的2层构造。在该情况下，Ni镀敷层防止第1基底电极层50A以及第2基底电极层50B被安装层叠陶瓷电容器1时的焊料侵蚀。此外，Sn镀敷层使安装层叠陶瓷电容器1时的焊料的润湿性提高。由此，使层叠陶瓷电容器1的安装变得容易。在将第1镀敷层70A以及第2镀敷层70B分别设为Ni镀敷层和Sn镀敷层的2层构造的情况下，Ni镀敷层和Sn镀敷层各自的厚度优选为2μm以上且15μm以下。
另外，本实施方式的第1外部电极40A以及第2外部电极40B也可以具有例如包含导电性粒子和热固化性树脂的导电性树脂层。在作为基底电极层(第1基底电极层50A、第2基底电极层50B)而设置导电性树脂层的情况下，导电性树脂层既可以被配置为覆盖烧附层，也可以不设置烧附层而被直接配置在层叠体10上。导电性树脂层既可以完全地覆盖烧附层上，也可以覆盖烧附层的一部分。
包含热固化性树脂的导电性树脂层，例如与由镀敷膜、导电性膏的烧成物构成的导电层相比富有柔软性。因此，即使在对层叠陶瓷电容器1施加了物理冲击、起因于热循环的冲击的情况下，导电性树脂层也作为缓冲层而发挥功能。因此，导电性树脂层抑制层叠陶瓷电容器1的裂纹产生。
构成导电性粒子的金属也可以是Ag、Cu、Ni、Sn、Bi或者包含它们的合金。导电性粒子优选包含Ag。导电性粒子例如是Ag的金属粉。Ag在金属之中电阻率最低，因此适于电极材料。此外，Ag是贵金属，因此不易氧化，耐候性高。因此，Ag的金属粉适合作为导电性粒子。
此外，导电性粒子也可以是在金属粉的表面涂布了Ag的金属粉。当使用在金属粉的表面涂布了Ag的金属粉时，金属粉优选为Cu、Ni、Sn、Bi或者它们的合金粉。为了在保持Ag的特性的同时使母材的金属变得廉价，优选使用涂布了Ag的金属粉。
进而，导电性粒子也可以是对Cu、Ni实施了抗氧化处理的粒子。此外，导电性粒子也可以是在金属粉的表面涂布了Sn、Ni、Cu的金属粉。当使用在金属粉的表面涂布了Sn、Ni、Cu的金属粉时，金属粉优选为Ag、Cu、Ni、Sn、Bi或者它们的合金粉。
导电性粒子的形状没有特别限定。导电性粒子能够使用球形状、扁平状等的粒子，但优选将球形状金属粉和扁平状金属粉混合来使用。
导电性树脂层中包含的导电性粒子主要承担确保导电性树脂层的通电性的作用。具体地，多个导电性粒子彼此接触，由此在导电性树脂层内部形成通电路径。
构成导电性树脂层的树脂也可以包含例如从环氧树脂、酚醛树脂、氨基甲酸酯树脂、硅酮树脂、聚酰亚胺树脂等公知的各种热固化性树脂中选择的至少一个。其中，耐热性、耐湿性、密接性等优异的环氧树脂是最适合的树脂之一。此外，导电性树脂层的树脂优选与热固化性树脂一起包含固化剂。在作为基础树脂而使用环氧树脂的情况下，环氧树脂的固化剂也可以为酚系、胺系、酸酐系、咪唑系、活性酯系、酰胺酰亚胺(amide-imide)系等公知的各种化合物。
另外，导电性树脂层也可以由多个层形成。导电性树脂层的最厚的部分的厚度优选为10μm以上且150μm以下。
另外，也可以不设置第1基底电极层50A、第2基底电极层50B而仅利用镀敷层来形成外部电极40。即，层叠陶瓷电容器1也可以是包含与第1内部电极31和第2内部电极32直接电连接的镀敷层的结构。在这种情况下，也可以是，作为前处理而在层叠体10的表面配设了催化剂之后形成镀敷层。
即使在该情况下，镀敷层也优选为多个层。下层镀敷层以及上层镀敷层优选分别包括例如从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi或者Zn等中选择的至少1种金属或者包含这些金属的合金。下层镀敷层更优选利用具有阻焊性能的Ni来形成。上层镀敷层更优选利用焊料润湿性良好的Sn或者Au来形成。另外，例如，在第1内部电极31以及第2内部电极32利用Ni来形成的情况下，下层镀敷层优选利用与Ni接合性好的Cu来形成。另外，上层镀敷层只要根据需要来形成即可，外部电极40也可以仅由下层镀敷层构成。此外，镀敷层既可以将上层镀敷层作为最外层，也可以在上层镀敷层的表面进一步形成其他镀敷层。
不设置基底电极层而配置的镀敷层的每1层的厚度优选为1μm以上且15μm以下。另外，镀敷层优选不包含玻璃。镀敷层的每单位体积的金属比例优选为99体积％以上。
另外，当将镀敷层直接形成在层叠体10上的情况下，能够削减基底电极层的厚度。因此，能够使层叠陶瓷电容器1的高度方向T的尺寸降低相应将基底电极层的厚度削减的量，从而谋求层叠陶瓷电容器1的低高度化。或者，能够使夹在第1内部电极31与第2内部电极32之间的电介质层20的厚度增厚相应将基底电极层的厚度削减的量，从而谋求坯体厚度的提高。像这样，通过将镀敷层直接形成在层叠体10上，从而能够使层叠陶瓷电容器的设计自由度提高。
另外，若将包含层叠体10和外部电极40的层叠陶瓷电容器1的长度方向的尺寸设为L尺寸，则L尺寸优选为0.4mm以上且3.2mm以下。此外，若将层叠陶瓷电容器1的层叠方向的尺寸设为T尺寸，则T尺寸优选为0.2mm以上且2.5mm以下。此外，若将层叠陶瓷电容器1的宽度方向的尺寸设为W尺寸，则W尺寸优选为0.2mm以上且2.5mm以下。
如以上那样，本实施方式的层叠陶瓷电容器1具有：层叠体10，包含被层叠的多个电介质层20和被层叠的多个内部电极30，且包含在高度方向上相对的第1主面TS1以及第2主面TS2、在与高度方向正交的宽度方向上相对的第1侧面WS1以及第2侧面WS2、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面LS1以及第2端面LS2；以及外部电极40，其中，内部电极30具有被配置在电介质层20上且被引出到第1端面LS1的第1内部电极31、和被配置在电介质层20上且被引出到第2端面LS2的第2内部电极32，外部电极40具有与第1内部电极31连接且被配置在第1端面LS1上的第1外部电极40A、和与第2内部电极32连接且被配置在第2端面LS2上的第2外部电极40B，第1内部电极31具有设置在第1内部电极的外周区域的第1低覆盖比率部31A(第1外周部31A)、和位于第1低覆盖比率部31A的内侧的第1高覆盖比率部(第1内侧电极部31B)，第2内部电极32具有设置在第2内部电极32的外周区域的第2低覆盖比率部(第2外周部32A)、和位于第2低覆盖比率部32A的内侧的第2高覆盖比率部(第2内侧电极部32B)，电介质层20具有至少一部分配置在被第1低覆盖比率部31A和第2低覆盖比率部32A夹着的位置的高介电常数部21A、22A、和位于高介电常数部的内侧的低介电常数部21B、22B。由此，能够确保高电容并且确保高可靠性。
更详细地，本实施方式的层叠陶瓷电容器1具有：层叠体10，包含被层叠的多个电介质层20和被层叠的多个内部电极30，且包含在高度方向上相对的第1主面TS1以及第2主面TS2、在与高度方向正交的宽度方向上相对的第1侧面WS1以及第2侧面WS2、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面LS1以及第2端面LS2；以及外部电极40，其中，电介质层20具有第1电介质层21和第2电介质层22，内部电极30具有被配置在第1电介质层21上且被引出到第1端面LS1的第1内部电极31、和被配置在第2电介质层22上且被引出到第2端面LS2的第2内部电极32，外部电极40具有与第1内部电极31连接且被配置在第1端面LS1上的第1外部电极40A、和与第2内部电极32连接且被配置在第2端面LS2上的第2外部电极40B，第1内部电极31具有四个边E1、E2、E3、E4，且具有被引出到第1端面LS1的一个边E4以外的三个边E1、E2、E3的附近的第1外周部31A、和位于第1外周部31A的内侧的第1内侧电极部31B，第2内部电极32具有四个边E5、E6、E7、E8，且具有被引出到第2端面LS2的一个边E8以外的三个边E5、E6、E7的附近的第2外周部32A、和位于第2外周部32A的内侧的第2内侧电极部32B，将第1外周部31A中的第1内部电极31相对于第1电介质层21的被覆率设为A1，将第1内侧电极部31B中的第1内部电极31相对于第1电介质层21的被覆率设为B1时，为A1＜B1的关系，将第2外周部32A中的第2内部电极32相对于第2电介质层22的被覆率设为A2，将第2内侧电极部32B中的第2内部电极32相对于第2电介质层22的被覆率设为B2时，为A2＜B2的关系，第1电介质层21在配置第1内部电极31的区域内具有四个边F1、F2、F3、F4，且具有位于第1端面LS1的一个边F4以外的三个边F1、F2、F3的附近的第1高介电常数部21A、和位于第1高介电常数部21A的内侧的第1内侧电介质层部21B，第2电介质层22在配置第2内部电极32的区域内具有四个边F5、F6、F7、F8，且具有位于第2端面LS2的一个边F8以外的三个边F5、F6、F7的附近的第2高介电常数部22A、和位于第2高介电常数部22A的内侧的第2内侧电介质层部22B，将第1高介电常数部21A中的第1电介质层21的相对介电常数设为A3，将第1内侧电介质层部21B中的第1电介质层21的相对介电常数设为B3时，为A3＞B3的关系，将第2高介电常数部22A中的第2电介质层22的相对介电常数设为A4，将第2内侧电介质层部22B中的第2电介质层22的相对介电常数设为B4时，为A4＞B4的关系，第1高介电常数部21A相对于第1外周部31A的覆盖率以及第2高介电常数部22A相对于第2外周部32A的覆盖率为68％以上且187％以下。由此，能够确保高电容并且确保高可靠性。
接着，对本实施方式的层叠陶瓷电容器1的制造方法进行说明。首先，对层叠陶瓷电容器1的制造方法进行说明。
准备电介质层20用的电介质片以及内部电极30用的导电性膏。电介质片以及内部电极用的导电性膏包含粘合剂以及溶剂。粘合剂以及溶剂也可以是公知的。
最初，准备作为电介质的主成分的BaTiO3粉末。具体地，将BaCO3粉末、TiO2粉末称量给定量，并通过球磨机混合了一定时间之后，进行热处理，得到主成分的BaTiO3粉末。
接着，准备作为电介质的副成分的Dy2O3、MgO、MnO、SiO2的各粉末。
进行称量，使得相对于主成分100摩尔份，Dy2O3成为0.75摩尔份，MgO成为1摩尔份，MnO成为0.2摩尔份，SiO2成为1摩尔份。将这些粉末与主成分的BT粉末(BaTiO3粉末)进行调配，并通过球磨机混合了一定时间之后，进行干燥、干式粉碎，得到低相对介电常数原料粉末。对于该低相对介电常数原料粉末，加入聚乙烯醇缩丁醛系粘合剂以及乙醇等有机溶剂，并通过球磨机进行湿式混合，调制低相对介电常数电介质浆料。
接着，进行称量，使得相对于主成分100摩尔份，Dy2O3成为0.25摩尔份，MgO成为1摩尔份，MnO成为0.2摩尔份，SiO2成为1摩尔份。将这些粉末与主成分的BT粉末进行调配，并通过球磨机混合了一定时间之后，进行干燥、干式粉碎，得到高相对介电常数原料粉末。对于该高相对介电常数原料粉末，加入聚乙烯醇缩丁醛系粘合剂以及乙醇等有机溶剂，并通过球磨机进行湿式混合，调制高相对介电常数电介质浆料。
作为使用于电介质层20的成为W间隔(成为第1侧面侧外层部WG1、第2侧面侧外层部WG2的部分)以及L间隔(成为第1端面侧外层部LG1、第2端面侧外层部LG2的部分)的部分的电介质浆料，能够从低相对介电常数电介质浆料、高相对介电常数电介质浆料以及表现出它们中间的相对介电常数的浆料之中选择来使用。以下，对利用了各个浆料的情况下的电介质片的制法进行说明。
另外，所谓电介质层20的成为W间隔以及L间隔的部分，更具体地，在被烧成而成为层叠体10时，是指成为第1电介质层21的第1外侧电介质层部21C(第1侧面侧外层部WG1、第2侧面侧外层部WG2、第2端面侧外层部LG2)以及第2电介质层22的第2外侧电介质层部22C(第1侧面侧外层部WG1、第2侧面侧外层部WG2、第1端面侧外层部LG1)的部分。此外，所谓电介质层20的成为内侧电介质层部的部分，在被烧成而成为层叠体10时，是指成为第1电介质层21的第1内侧电介质层部21B以及第2电介质层22的第2内侧电介质层部22B的部分。此外，所谓电介质层20的成为高介电常数部的部分，在被烧成而成为层叠体10时，是指成为第1电介质层21的第1高介电常数部21A以及第2电介质层22的第2高介电常数部22A的部分。
在对成为L间隔以及W间隔的部分使用低介电常数浆料的情况下，低相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为内侧电介质层部、W间隔部以及L间隔部(第1侧面侧外层部、第2侧面侧外层部、第1端面侧外层部、第2端面侧外层部)的区域。然后，高相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为高介电常数部的区域。
在对L间隔以及W间隔使用高介电常数浆料的情况下，低相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为内侧电介质层部的区域。然后，高相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为高介电常数部、W间隔部以及L间隔部(第1侧面侧外层部、第2侧面侧外层部、第1端面侧外层部、第2端面侧外层部)的区域。
在对成为L间隔以及W间隔的部分使用中间的介电常数的浆料的情况下，利用以下的方法调制中间相对介电常数电介质浆料。首先，进行称量，使得相对于主成分100摩尔份，Dy2O3成为0.50摩尔份，MgO成为1摩尔份，MnO成为0.2摩尔份，SiO2成为1摩尔份。将这些粉末与主成分的BT粉末进行调配，并通过球磨机混合了一定时间之后，进行干燥、干式粉碎，得到中间相对介电常数原料粉末。对于该中间相对介电常数原料粉末，加入聚乙烯醇缩丁醛系粘合剂以及乙醇等有机溶剂，并通过球磨机进行湿式混合，调制中间相对介电常数电介质浆料。然后，低相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为内侧电介质层部的区域。进而，高相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为高介电常数部的区域。此外，中间相对介电常数电介质浆料通过丝网涂敷或者喷墨方式涂敷到成为W间隔以及L间隔(第1侧面侧外层部、第2侧面侧外层部、第1端面侧外层部、第2端面侧外层部)的区域。
由此，准备成为第1电介质层21的电介质片以及成为第2电介质层22的电介质片。
在成为第1电介质层21的电介质片上，例如通过丝网印刷或凹版印刷等，以与第1内部电极31对应的给定的图案来印刷内部电极30用的导电性膏。在成为第2电介质层22的电介质片上，例如通过丝网印刷或凹版印刷等，以与第2内部电极32对应的给定的图案来印刷内部电极30用的导电性膏。由此，准备形成了第1内部电极31的图案的电介质片以及形成了第2内部电极32的图案的电介质片。此时的内部电极用的导电性膏的粘度优选为50～600mPa·s。由此，能够实现本实施方式的内部电极的被覆率。进而，通过使丝网印刷版或凹版印刷版的与第1外周部31A以及第2外周部32A对应的开口部面积小于与第1内侧电极部31B以及第2内侧电极部32B对应的开口部面积，从而变得更容易控制本实施方式的内部电极的被覆率。
层叠给定片数的未印刷内部电极的图案的电介质片，从而形成成为第1主面TS1侧的第1主面侧外层部12的部分。在其上依次层叠印刷了第1内部电极31的图案的成为第1电介质层21的电介质片以及印刷了第2内部电极32的图案的成为第2电介质层22的电介质片，从而形成成为内层部11的部分。在该成为内层部11的部分上层叠给定片数的未印刷内部电极的图案的电介质片，从而形成成为第2主面TS2侧的第2主面侧外层部13的部分。由此，制作层叠片。
利用等静压压制等手段在层叠方向上压制层叠片，从而制作层叠块。
层叠块切割为给定的尺寸，从而切出层叠芯片。此时，也可以通过滚筒研磨等使层叠芯片的角部以及棱线部带有圆角。
烧成层叠芯片，从而制作层叠体10。烧成温度虽然也取决于电介质层20、内部电极30的材料，但优选为900℃以上且1400℃以下。
在层叠体10的两端面涂敷成为基底电极层(第1基底电极层50A、第2基底电极层50B)的导电性膏。在本实施方式中，基底电极层为烧附层。包含玻璃成分和金属的导电性膏例如通过浸渍等方法涂敷于层叠体10。然后，进行烧附处理，形成基底电极层。此时的烧附处理的温度优选为700℃以上且900℃以下。
另外，在将烧成前的层叠芯片和涂敷于层叠芯片的导电性膏同时烧成的情况下，烧附层优选对取代玻璃成分而添加了陶瓷材料的物质进行烧附来形成。此时，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。在该情况下，对烧成前的层叠芯片涂敷导电性膏，并将层叠芯片和涂敷于层叠芯片的导电性膏同时烧附，从而形成的是形成了烧附层的层叠体10。
然后，在基底电极层的表面形成镀敷层。在本实施方式中，在第1基底电极层50A的表面形成第1镀敷层70A。此外，在第2基底电极层50B的表面形成第2镀敷层70B。在本实施方式中，作为镀敷层而形成Ni镀敷层以及Sn镀敷层。在进行镀敷处理时，也可以采用电解镀敷、无电解镀敷的任一者。不过，关于无电解镀敷，为了使镀敷析出速度提高而需要利用催化剂等的前处理，因此具有工序复杂化这样的缺点。因此，通常优选采用电解镀敷。Ni镀敷层以及Sn镀敷层例如通过滚筒镀敷而依次形成。
另外，在利用薄膜层来形成基底电极层的情况下，通过进行掩模等，从而在想要形成外部电极的部分形成作为基底电极层的薄膜层。薄膜层通过溅射法或者蒸镀法等薄膜形成法来形成。薄膜层是沉积了金属粒子的1μm以下的层。
另外，在作为基底电极层而设置导电性树脂层的情况下，导电性树脂层既可以被配置为覆盖烧附层，也可以不设置烧附层而被直接配置在层叠体10上。在设置导电性树脂层的情况下，包含热固化性树脂以及金属成分的导电性树脂膏涂敷到烧附层上或者层叠体10上，然后，以250～550℃以上的温度进行热处理。由此，热固化树脂进行热固化，从而形成导电性树脂层。该热处理时的气氛优选为N2气氛。此外，为了防止树脂的飞散并且防止各种金属成分的氧化，氧浓度优选为100ppm以下。
另外，也可以不设置基底电极层而将镀敷层直接配置在层叠体10的内部电极30的露出部。在该情况下，在层叠体10的第1端面LS1以及第2端面LS2实施镀敷处理，在内部电极30的露出部上形成镀敷层。在进行镀敷处理时，也可以采用电解镀敷、无电解镀敷的任一者。不过，关于无电解镀敷，为了使镀敷析出速度提高而需要利用催化剂等的前处理，因此具有工序复杂化这样的缺点。因此，通常优选采用电解镀敷。作为镀敷工法，优选采用滚筒镀敷。此外，根据需要，也可以通过与下层镀敷层同样的工法来形成上层镀敷层，该上层镀敷层形成在下层镀敷层的表面。
通过这样的制造工序来制造层叠陶瓷电容器1。
以下，对本实施方式的层叠陶瓷电容器1的第1变形例进行说明。另外，在以下的说明中，对于与上述实施方式相同的结构标注相同的附图标记，此外省略详细的说明。图8是示出本实施方式的层叠陶瓷电容器1的第1变形例的剖视图，是与图5对应的图。图9是示出本实施方式的层叠陶瓷电容器1的第1变形例的剖视图，是与图7对应的图。
在本变形例中，第1高介电常数部21A以及第2高介电常数部22A的形态不同于上述实施方式。
在本变形例中，如图8所示，第1高介电常数部21A除了第1侧面侧区域21AW1、第2侧面侧区域21AW2、第2端面侧区域21AL2之外，还具有第1端面侧区域21AL1。该第1端面侧区域21AL1被配置在第1电介质层21中的对置电极部11E的第1端部侧的边即第9边F9的附近。
第1电介质层21的第9边F9是对置电极部11E和第1端面侧外层部LG1的边界线。在层叠方向上观察时，第1电介质层21的第9边F9与第1内部电极31的第1对置部311和第1引出部312的边界线重叠。在层叠方向上观察时，第1电介质层21的第9边F9与划定了第2内部电极32的外缘的第7边E7重叠。即，本变形例中的第1电介质层21的第1边F1～第3边F3以及第9边F9是第1电介质层21中的包围对置电极部11E的周围的虚拟线。而且，在本变形例中，第1电介质层21的第9边F9形成了第1高介电常数部21A的外缘部。另外，在本变形例中，第1内侧电介质层部21B通过第1端面侧区域21AL1而被分离为区域21B1以及区域21B2。
第1高介电常数部21A的第1端面侧区域21AL1的连结第1端面LS1以及第2端面LS2的长度方向的长度L3优选为第1内部电极31的连结第1端面LS1侧的第4边E4以及第2端面LS2侧的第3边E3的长度方向的长度L1的5％以上且20％以下。
由此，能够通过第1电介质层21的第1高介电常数部21A以及第2电介质层22的第2高介电常数部22A将第2内部电极32的第2低覆盖比率部32A(第2外周部32A)夹在中间，因此能够确保更高的电容。
在本变形例中，如图9所示，第2高介电常数部22A除了第1侧面侧区域22AW1、第2侧面侧区域22AW2、第1端面侧区域22AL1之外，还具有第2端面侧区域22AL2。该第2端面侧区域22AL2被配置在第2电介质层22中的对置电极部11E的第2端部侧的边即第10边F10的附近。
第2电介质层22的第10边F10是对置电极部11E和第2端面侧外层部LG2的边界线。在层叠方向上观察时，第2电介质层22的第10边F10与第2内部电极32的第2对置部321和第2引出部322的边界线重叠。在层叠方向上观察时，第2电介质层22的第10边F10与划定了第1内部电极31的外缘的第3边E3重叠。即，本变形例中的第2电介质层22的第5边F5～第7边F7以及第10边F10是第2电介质层22中的包围对置电极部11E的周围的虚拟线。而且，在本变形例中，第2电介质层22的第10边F10形成了第2高介电常数部22A的外缘部。另外，在本变形例中，第2内侧电介质层部22B通过第2端面侧区域22AL2而被分离为区域22B1以及区域22B2。
第2高介电常数部22A的第2端面侧区域22AL2的连结第1端面LS1以及第2端面LS2的长度方向的长度L3优选为第2内部电极32的连结第1端面LS1侧的第8边E8以及第2端面LS2侧的第7边E7的长度方向的长度L1的5％以上且20％以下。
由此，能够通过第1电介质层21的第1高介电常数部21A以及第2电介质层22的第2高介电常数部22A将第1内部电极31的第1低覆盖比率部31A(第1外周部31A)夹在中间，能够确保更高的电容。
以下，对本实施方式的层叠陶瓷电容器1的第2变形例进行说明。另外，在以下的说明中，对于与上述实施方式相同的结构标注相同的附图标记，此外省略详细的说明。图10是示出本实施方式的层叠陶瓷电容器1的第2变形例的剖视图，是与图4对应的图。图11是示出本实施方式的层叠陶瓷电容器1的第2变形例的剖视图，是与图5对应的图。
在本变形例中，内部电极30和电介质层20的形态不同于上述实施方式。
在本变形例中，如图10所示，第1内部电极31随着从中央部朝向第1外周部31A而第1内部电极31相对于第1电介质层21的被覆率下降。即，第1内部电极31在第1内侧电极部31B与第1外周部31A之间具有被覆率过渡部31G，在该部分中被覆率逐渐变化。此外，虽然省略了图示，但第2内部电极32也同样地随着从中央部朝向第2外周部32A而第2内部电极32相对于第2电介质层22的被覆率下降。即，第2内部电极32在第2内侧电极部32B与第2外周部32A之间具有被覆率过渡部，在该部分中被覆率逐渐变化。
而且，如图11所示，第1电介质层21随着从中央部朝向与第1外周部31A对应的第1高介电常数部21A而相对介电常数变高。即，第1电介质层21在第1内侧电介质层部21B与第1高介电常数部21A之间具有相对介电常数过渡部21G，在该部分中相对介电常数逐渐变化。此外，虽然省略了图示，但第2电介质层22也同样地随着从中央部朝向与第2外周部32A对应的第2高介电常数部22A而相对介电常数变高。即，第2电介质层22在第2内侧电介质层部22B与第2高介电常数部22A之间具有相对介电常数过渡部，在该部分中相对介电常数逐渐变化。
由此，即使在将电介质层20层叠时发生了层叠偏移的情况下，也能够抑制电介质层20的相对介电常数低的部分重叠于内部电极30的被覆率低的部分而产生的静电电容的下降。
根据本实施方式的层叠陶瓷电容器1，发挥以下的效果。
(1)本实施方式涉及的层叠陶瓷电容器1具有：层叠体10，包含被层叠的多个电介质层20和被层叠的多个内部电极30，且包含在高度方向上相对的第1主面TS1以及第2主面TS2、在与高度方向正交的宽度方向上相对的第1侧面WS1以及第2侧面WS2、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面LS1以及第2端面LS2；以及外部电极40，其中，电介质层20具有第1电介质层21和第2电介质层22，内部电极30具有被配置在第1电介质层21上且被引出到第1端面LS1的第1内部电极31、和被配置在第2电介质层22上且被引出到第2端面LS2的第2内部电极32，外部电极40具有与第1内部电极31连接且被配置在第1端面LS1上的第1外部电极40A、和与第2内部电极32连接且被配置在第2端面LS2上的第2外部电极40B，第1内部电极31具有四个边E1、E2、E3、E4，且具有被引出到第1端面LS1的一个边E4以外的三个边E1、E2、E3的附近的第1外周部31A、和位于第1外周部31A的内侧的第1内侧电极部31B，第2内部电极32具有四个边E5、E6、E7、E8，且具有被引出到第2端面LS2的一个边E8以外的三个边E5、E6、E7的附近的第2外周部32A、和位于第2外周部32A的内侧的第2内侧电极部32B，将第1外周部31A中的第1内部电极31相对于第1电介质层21的被覆率设为A1，将第1内侧电极部31B中的第1内部电极31相对于第1电介质层21的被覆率设为B1时，为A1＜B1的关系，将第2外周部32A中的第2内部电极32相对于第2电介质层22的被覆率设为A2，将第2内侧电极部32B中的第2内部电极32相对于第2电介质层22的被覆率设为B2时，为A2＜B2的关系，第1电介质层21在配置第1内部电极31的区域内具有四个边F1、F2、F3、F4，且具有位于第1端面LS1的一个边F4以外的三个边F1、F2、F3的附近的第1高介电常数部21A、和位于第1高介电常数部21A的内侧的第1内侧电介质层部21B，第2电介质层22在配置第2内部电极32的区域内具有四个边F5、F6、F7、F8，且具有位于第2端面LS2的一个边F8以外的三个边F5、F6、F7的附近的第2高介电常数部22A、和位于第2高介电常数部22A的内侧的第2内侧电介质层部22B，将第1高介电常数部21A中的电介质层21的相对介电常数设为A3，将第1内侧电介质层部21B中的第1电介质层21的相对介电常数设为B3时，为A3＞B3的关系，将第2高介电常数部22A中的第2电介质层22的相对介电常数设为A4，将第2内侧电介质层部22B中的第2电介质层22的相对介电常数设为B4时，为A4＞B4的关系，第1高介电常数部21A相对于第1外周部31A的覆盖率以及第2高介电常数部22A相对于第2外周部32A的覆盖率为68％以上且187％以下。由此，能够确保高电容并且确保高可靠性。
(2)在本实施方式涉及的层叠陶瓷电容器1中，第1外周部31A的位于第2端面LS2侧的边E3处的连结第1端面LS1以及第2端面LS2的长度方向L的长度L2为第1内部电极31的连结第1端面LS1以及第2端面LS2的长度方向L的长度L1的5％以上且10％以下。由此，能够使本实施方式的效果变得更加显著。
(3)在本实施方式涉及的层叠陶瓷电容器1中，第2外周部32A的位于第1端面LS1侧的边E7处的连结第1端面LS1以及第2端面LS2的长度方向L的长度L2为第2内部电极32的连结第1端面LS1以及第2端面LS2的长度方向L的长度L1的5％以上且10％以下。由此，能够使本实施方式的效果变得更加显著。
(4)在本实施方式涉及的层叠陶瓷电容器1中，第1外周部31A的位于第1侧面WS1侧的边E1的附近的部分(第1侧面侧区域31AW1)以及位于第2侧面WS2侧的边E2的附近的部分(第2侧面侧区域31AW2)处的连结第1侧面WS1以及第2侧面WS2的宽度方向W的长度W2为第1内部电极31的连结第1侧面WS1以及第2侧面WS2的宽度方向W的长度W1的5％以上且20％以下。由此，能够使本实施方式的效果变得更加显著。
(5)在本实施方式涉及的层叠陶瓷电容器1中，第2外周部32A的位于第1侧面WS1侧的边E5的附近的部分(第1侧面侧区域32AW1)以及位于第2侧面WS2侧的边E6的附近的部分(第2侧面侧区域32AW2)处的连结第1侧面WS1以及第2侧面WS2的宽度方向W的长度W2为第2内部电极32的连结第1侧面WS1以及第2侧面WS2的宽度方向W的长度W1的5％以上且20％以下。由此，能够使本实施方式的效果变得更加显著。
(6)在本实施方式涉及的层叠陶瓷电容器1中，第1内部电极31所位于的部分的第1电介质层21随着从中央部朝向与第1外周部31A对应的部分而相对介电常数变高，第2内部电极32所位于的部分的第2电介质层22随着从中央部朝向与第2外周部32A对应的部分而相对介电常数变高。由此，即使在将电介质层20层叠时发生了层叠偏移的情况下，也能够抑制电介质层20的相对介电常数低的部分重叠于内部电极30的被覆率低的部分而产生的静电电容的下降。
<实验例>
按照上述的制造方法来制作图12所示的实验例的层叠陶瓷电容器，并实施了静电电容的测定和可靠性的试验。在图12中示出了表示实验例中的内部电极的形状的示意性的图。
首先，为了生成实验例的试样，按照上述的制造方法而制作了以下的规格的层叠陶瓷电容器。
·层叠陶瓷电容器的尺寸：L×W×T＝2.2mm×1.4mm×0.8mm
·电介质层：BaTiO3
·第1高介电常数部中的第1电介质层的相对介电常数A3：3800
·第1内侧电介质层部中的第1电介质层的相对介电常数B3：3000
·第2高介电常数部中的第2电介质层的相对介电常数A4：3800
·第2内侧电介质层部中的第2电介质层的相对介电常数B4：3000
·内部电极的材料：Ni
·距离W1的尺寸：1200μm
·距离W2的尺寸：150μm
·距离L1的尺寸：1920μm
·距离L2的尺寸：150μm
·第1外周部中的第1内部电极相对于第1电介质层的被覆率A1：70％
·第1内侧电极部中的第1内部电极相对于第1电介质层的被覆率B1：95％
·第2外周部中的第2内部电极相对于第2电介质层的被覆率A2：70％
·第2内侧电极部中的第2内部电极相对于第2电介质层的被覆率B2：95％
·覆盖率(第1高介电常数部相对于第1外周部的覆盖率以及第2高介电常数部相对于第2外周部的覆盖率)：参照图12的“覆盖率”
·电容：22μF
·额定电压：25V
·基底电极层：包含导电性金属(Cu)和玻璃成分的电极
·镀敷层：2μm的Ni镀敷层以及2μm的Sn镀敷层的2层构造
接着，按照以下的测定方法以及试验方法对所制作的试样进行了测定以及试验。
(1)距离L1、W1的测定方法
首先，通过电场剥离而剥下了层叠体的T方向上的位于中央部的内部电极和电介质层。接着，利用数码显微镜测定了所露出的内部电极的L方向1/2的位置处的内部电极的宽度W1、以及所露出的内部电极的W方向1/2的位置处的内部电极的L方向的长度L1。
(2)距离L2、W2的测定方法
首先，通过电场剥离而剥下了层叠体的T方向上的位于中央部的内部电极和电介质层。接着，利用显微镜以500倍的倍率观察所露出的内部电极的L方向1/2的位置处的W方向的与W间隔相邻的最外周部，对得到的图像进行解析，由此求出了在露出的部分中内部电极所占的面积的比例。接下来，一边将观察部位从最外周部向层叠体中央(W方向中央)侧每次移动50um，一边反复进行被覆率的测定，求出了观测到最初测定出的最外周部的被覆率的1.3倍以上的被覆率的部位和距最外周部的距离W2。不过，在到达层叠体的W方向中央部之前无法确认1.3倍以上的被覆率上升的情况下，设为W2＝0。
接着，利用显微镜以500倍程度的倍率观察所露出的内部电极的W方向1/2的位置处的L方向的与L间隔相邻的最外周部，对得到的图像进行解析，由此求出了内部电极的被覆率。一边使观察部位向L方向中央侧每次移动50um，一边反复进行测定，求出了观测到最初测定出的最外周部的被覆率的1.3倍以上的被覆率的部位和距最外周部的距离L2。不过，在到达层叠体的L方向中央部之前无法确认1.3倍以上的被覆率上升的情况下，设为L2＝0。
(3)内部电极相对于电介质层的被覆率的测定方法
(3-1)被覆率A1的测定方法
通过电场剥离而剥下层叠体的T方向上的位于中央部的内部电极和电介质层，从而使内部电极露出。利用显微镜以500倍程度的倍率观察由上述L1、L2、W1、W2的测定结果定义的第1外周部的、L方向1/2的位置且W方向的从电极最外周部靠内侧W2/2的部位，并对得到的图像进行解析，由此求出了第1外周部的内部电极的被覆率A1。
(3-2)被覆率A2的测定方法
通过电场剥离而剥下层叠体的T方向上的位于中央部的内部电极和电介质层，从而使内部电极露出。利用显微镜以500倍程度的倍率观察由上述L1、L2、W1、W2的测定结果定义的第2外周部的、L方向1/2的位置且W方向的从电极最外周部靠内侧W2/2的部位，并对得到的图像进行解析，由此求出了第2外周部的内部电极的被覆率A2。
(3-3)被覆率B1的测定方法
通过电场剥离而剥下层叠体的T方向上的位于中央部的内部电极和电介质层，从而使内部电极露出。利用显微镜以500倍程度的倍率观察由上述L1、L2、W1、W2的测定结果定义的第1内侧电极部的、L方向1/2且W方向1/2的位置，并对得到的图像进行解析，由此求出了第1内侧电极部的被覆率B1。
(3-4)被覆率B2的测定方法
通过电场剥离而剥下层叠体的T方向上的位于中央部的内部电极和电介质层，从而使内部电极露出。利用显微镜以500倍程度的倍率观察由上述L1、L2、W1、W2的测定结果定义的第2内侧电极部的、L方向1/2且W方向1/2的位置，并对得到的图像进行解析，由此求出了第2内侧电极部的被覆率B2。
(4)距离L3、W3的测定方法
首先，通过研磨而削掉外部电极以及第1侧面侧外层部、第2侧面侧外层部、第1端面侧外层部、第2端面侧外层部，并利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定了层叠体的T方向上的位于中央部的电介质层的1层份的静电电容C1。
接下来，通过研磨而分别削掉50um的第1侧面以及第2侧面侧的外周部，并利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定1层份的静电电容C2，通过下式(1)计算了第1侧面以及第2侧面侧的高介电常数部的相对介电常数。
第1侧面以及第2侧面侧的高介电常数部的相对介电常数＝((C1-C2)×(电介质元件的厚度d))/((真空的相对介电常数ε0)×(2×L1×单侧研磨量)×(内部电极被覆率A1和A2的平均值))···(1)
一边使研磨量每次增加50um，一边在相同部位反复进行上述测定步骤，将相对介电常数变得小于最初测定出的最外周部的相对介电常数的80％时的单侧研磨量设为W3。不过，在到达W方向中央部之前相对介电常数未降低到小于80％的情况下，设为W3＝0。
接下来，通过研磨而分别削掉50um的第1端面以及第2端面侧的高介电常数部，并利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定1层份的静电电容C3，通过下式(2)计算了第1端面以及第2端面侧的高介电常数部的相对介电常数。
第1端面以及第2端面侧的高介电常数部的相对介电常数＝((C1-C3)×(电介质元件的厚度d))/((真空的相对介电常数ε0)×(2×W1×单侧研磨量)×(内部电极被覆率A1和A2的平均值))···(2)
一边使研磨量每次增加50um，一边在相同部位反复进行上述测定步骤，将相对介电常数变得小于最初测定出的最外周部的相对介电常数的80％时的单侧研磨量设为L3。不过，在到达L方向中央部之前相对介电常数未降低到小于80％的情况下，设为L3＝0。
(5)电介质的相对介电常数A3、A4、B3、B4的测定方法
首先，通过研磨而削掉外部电极以及第1侧面侧外层部、第2侧面侧外层部、第1端面侧外层部、第2端面侧外层部，并利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定了层叠体的T方向上的位于中央部的电介质层的1层份的静电电容C1。
(5-1)相对介电常数A3、A4的计算
通过研磨将第1侧面侧、第2侧面侧、第1端面侧以及第2端面侧的外周部分别削掉了50um。此时，从主面侧观察到的削掉的部分的面积用下式(3)进行了计算。
削掉的部分的面积＝2×L1×50um+2×(W1-2×50um)×50um···(3)
接着，利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定T方向上的位于中央部的电介质层的1层份的静电电容C4，并使用内部电极的被覆率A1、A2通过下式(4)计算了高介电常数部的相对介电常数A3。
高介电常数部的相对介电常数A3＝((C1-C4)×(电介质元件的厚度d))/((真空的相对介电常数ε0)×(通过研磨而削掉的部分的面积×内部电极被覆率A1和A2的平均值))···(4)
另外，关于高介电常数部的相对介电常数A4也利用同样的方法进行了计算。
(5-3)相对介电常数B3、B4的计算
从第1侧面侧、第2侧面侧起进行研磨，将由在上述中测定出的W2定义的第1外周部、第2外周部、以及由W3定义的第1高介电常数部、第2高介电常数部完全削掉。此外，从第1端面侧以及第2端面侧起进行研磨，将由在上述中测定出的L2定义的第1外周部、第2外周部、以及由L3定义的第1高介电常数部、第2高介电常数部完全削掉。将从主面侧对研磨后的层叠体进行观察时的长度方向没为L4，将宽度方向设为W4，利用机械手和C测量仪在频率为1kHz、施加电压为1Vrms的条件下测定T方向上的位于中央部的电介质层的1层份的静电电容C5，并使用内侧电极部的被覆率B1、B2通过下式(5)计算了内侧电介质层的相对介电常数B3。
内侧电介质层的相对介电常数B3＝(C5×(电介质元件的厚度d))/((真空的相对介电常数ε0)×(L4×W4×内部电极被覆率B1和B2的平均值))···(5)
另外，关于内侧电介质层的相对介电常数B4也利用同样的方法进行了计算。
(6)第1高介电常数部相对于第1外周部的覆盖率以及第2高介电常数部相对于第2外周部的覆盖率的测定方法
根据上述L1、L2、L3、W1、W2、W3的测定结果，利用下式(6)计算了覆盖率。
覆盖率＝(L1×W1-(L1-L3)×(W1-2×W3))/(L1×W1-(L1-L2)×(W1-2×W2))×100％···(6)
(7)静电电容(Cap)的测定方法和判定基准
利用C测量仪，测定了在频率为1kHz、施加电压为1Vrms的条件下得到的静电电容。关于静电电容的判定基准，考虑到老化(静电电容的随时间减少)而设为相对于额定电容22uF收纳于±10％的电容偏差的程度，并设为20.4μF以上。
(8)耐用年数的试验方法和判定基准
在试验温度为150℃、试验电压为30V的条件下实施HALT(高加速寿命试验：HighlyAccelerated Life Test)，并根据B1寿命(累积故障概率成为1％的故障时间点)计算了耐用年数。耐用年数的合格与否的判定基准设为作为民用品的基准的10年，在耐用年数为10年以上的情况下，将可靠性试验的结果设为合格。
图12是示出使实验例中的覆盖率变化了的情况下的电容的测定结果以及可靠性的试验结果的图。关于实施例1～4的试样所涉及的层叠陶瓷电容器，静电电容成为20.4μF以上，可靠性试验的结果成为合格(耐用年数为10年以上)。另一方面，关于比较例1以及比较例2的试样所涉及的层叠陶瓷电容器，虽然可靠性试验的结果成为合格判定，但是静电电容不足20.4μF。此外，关于比较例3的试样所涉及的层叠陶瓷电容器，虽然静电电容成为20.4μF以上，但是可靠性试验的结果未成为合格判定。即，通过本实验例，确认出第1高介电常数部21A相对于第1外周部31A的覆盖率以及第2高介电常数部22A相对于第2外周部32A的覆盖率优选为68％以上且187％以下。
根据以上的结果，本实施方式的层叠陶瓷电容器能够在不提高层叠体10整体的电介质层20的相对介电常数的情况下抑制电容的下降并且确保高可靠性。
本发明不限定于上述实施方式的结构，能够在不变更本发明的主旨的范围内适当变更并应用。另外，将上述实施方式中记载的各个优选的结构组合两个以上的结构也还是本发明。

Claims (6)

1.一种层叠陶瓷电容器，具有：
层叠体，包含被层叠的多个电介质层和被层叠的多个内部电极，且包含在高度方向上相对的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面；以及
外部电极，
其中，
所述电介质层具有第1电介质层和第2电介质层，
所述内部电极具有被配置在所述第1电介质层上且被引出到所述第1端面的第1内部电极、和被配置在所述第2电介质层上且被引出到所述第2端面的第2内部电极，
所述外部电极具有与所述第1内部电极连接且被配置在所述第1端面上的第1外部电极、和与所述第2内部电极连接且被配置在所述第2端面上的第2外部电极，
第1内部电极具有四个边，且具有被引出到所述第1端面的一个边以外的三个边的附近的第1外周部、和位于所述第1外周部的内侧的第1内侧电极部，
第2内部电极具有四个边，且具有被引出到所述第2端面的一个边以外的三个边的附近的第2外周部、和位于所述第2外周部的内侧的第2内侧电极部，
将所述第1外周部中的所述第1内部电极相对于所述第1电介质层的被覆率设为A1，将所述第1内侧电极部中的所述第1内部电极相对于所述第1电介质层的被覆率设为B1时，为A1＜B1的关系，
将所述第2外周部中的所述第2内部电极相对于所述第2电介质层的被覆率设为A2，将所述第2内侧电极部中的所述第2内部电极相对于所述第2电介质层的被覆率设为B2时，为A2＜B2的关系，
所述第1电介质层在配置所述第1内部电极的区域内具有四个边，且具有位于所述第1端面的一个边以外的三个边的附近的第1高介电常数部、和位于所述第1高介电常数部的内侧的第1内侧电介质层部，
所述第2电介质层在配置所述第2内部电极的区域内具有四个边，且具有位于所述第2端面的一个边以外的三个边的附近的第2高介电常数部、和位于所述第2高介电常数部的内侧的第2内侧电介质层部，
将所述第1高介电常数部中的所述第1电介质层的相对介电常数设为A3，将所述第1内侧电介质层部中的所述第1电介质层的相对介电常数设为B3时，为A3＞B3的关系，
将所述第2高介电常数部中的所述第2电介质层的相对介电常数设为A4，将所述第2内侧电介质层部中的所述第2电介质层的相对介电常数设为B4时，为A4＞B4的关系，
所述第1高介电常数部相对于所述第1外周部的覆盖率以及所述第2高介电常数部相对于所述第2外周部的覆盖率为68％以上且187％以下。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
所述第1外周部的位于所述第2端面侧的边处的连结所述第1端面以及所述第2端面的长度方向的长度为所述第1内部电极的连结所述第1端面以及所述第2端面的长度方向的长度的5％以上且10％以下。
3.根据权利要求1或2所述的层叠陶瓷电容器，其中，
所述第2外周部的位于所述第1端面侧的边处的连结所述第1端面以及所述第2端面的长度方向的长度为所述第2内部电极的连结所述第1端面以及所述第2端面的长度方向的长度的5％以上且10％以下。
4.根据权利要求1～3中任一项所述的层叠陶瓷电容器，其中，
所述第1外周部的位于所述第1侧面侧的边的附近的部分以及位于所述第2侧面侧的边的附近的部分处的连结所述第1侧面以及所述第2侧面的宽度方向的长度为所述第1内部电极的连结所述第1侧面以及所述第2侧面的宽度方向的长度的5％以上且20％以下。
5.根据权利要求1～4中任一项所述的层叠陶瓷电容器，其中，
所述第2外周部的位于所述第1侧面侧的边的附近的部分以及位于所述第2侧面侧的边的附近的部分处的连结所述第1侧面以及所述第2侧面的宽度方向的长度为所述第2内部电极的连结所述第1侧面以及所述第2侧面的宽度方向的长度的5％以上且20％以下。
6.根据权利要求1～5中任一项所述的层叠陶瓷电容器，其中，
所述第1内部电极所位于的部分的所述第1电介质层随着从中央部朝向与所述第1外周部对应的部分而相对介电常数变高，所述第2内部电极所位于的部分的所述第2电介质层随着从中央部朝向与所述第2外周部对应的部分而相对介电常数变高。
CN202111279762.6A 2020-11-25 2021-10-29 层叠陶瓷电容器 Active CN114551100B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-195387 2020-11-25
JP2020195387A JP2022083829A (ja) 2020-11-25 2020-11-25 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN114551100A CN114551100A (zh) 2022-05-27
CN114551100B true CN114551100B (zh) 2024-02-27

Family

ID=81658550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111279762.6A Active CN114551100B (zh) 2020-11-25 2021-10-29 层叠陶瓷电容器

Country Status (3)

Country Link
US (1) US11881355B2 (zh)
JP (1) JP2022083829A (zh)
CN (1) CN114551100B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211398A (ja) * 2012-03-30 2013-10-10 Tdk Corp 積層セラミックコンデンサ
CN103370755A (zh) * 2011-02-14 2013-10-23 株式会社村田制作所 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
CN104335305A (zh) * 2012-06-21 2015-02-04 京瓷株式会社 层叠陶瓷电容器
CN106024382A (zh) * 2015-03-27 2016-10-12 Tdk株式会社 层叠陶瓷电子部件
CN106356189A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
CN106356191A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
JP2017050346A (ja) * 2015-08-31 2017-03-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
CN107077968A (zh) * 2014-11-28 2017-08-18 京瓷株式会社 层叠陶瓷电容器
CN109786107A (zh) * 2017-11-15 2019-05-21 株式会社村田制作所 层叠陶瓷电容器
CN110299247A (zh) * 2015-03-31 2019-10-01 Tdk株式会社 层叠陶瓷电子部件
CN110326072A (zh) * 2017-03-03 2019-10-11 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN111724992A (zh) * 2019-03-19 2020-09-29 株式会社村田制作所 层叠陶瓷电容器
JP2020174073A (ja) * 2019-04-08 2020-10-22 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JPH08138966A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd 電子部品
JPH08306580A (ja) 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
KR101197921B1 (ko) * 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품
JP2014187217A (ja) 2013-03-23 2014-10-02 Kyocera Corp 積層型コンデンサ
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10650974B2 (en) * 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102662852B1 (ko) * 2019-07-24 2024-05-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370755A (zh) * 2011-02-14 2013-10-23 株式会社村田制作所 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
JP2013211398A (ja) * 2012-03-30 2013-10-10 Tdk Corp 積層セラミックコンデンサ
CN104335305A (zh) * 2012-06-21 2015-02-04 京瓷株式会社 层叠陶瓷电容器
CN107077968A (zh) * 2014-11-28 2017-08-18 京瓷株式会社 层叠陶瓷电容器
CN106024382A (zh) * 2015-03-27 2016-10-12 Tdk株式会社 层叠陶瓷电子部件
CN110299247A (zh) * 2015-03-31 2019-10-01 Tdk株式会社 层叠陶瓷电子部件
CN106356189A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
CN106356191A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
CN109712810A (zh) * 2015-07-17 2019-05-03 株式会社村田制作所 层叠陶瓷电容器
JP2017050346A (ja) * 2015-08-31 2017-03-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
CN110326072A (zh) * 2017-03-03 2019-10-11 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN109786107A (zh) * 2017-11-15 2019-05-21 株式会社村田制作所 层叠陶瓷电容器
CN111724992A (zh) * 2019-03-19 2020-09-29 株式会社村田制作所 层叠陶瓷电容器
JP2020174073A (ja) * 2019-04-08 2020-10-22 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN114551100A (zh) 2022-05-27
US20220165496A1 (en) 2022-05-26
JP2022083829A (ja) 2022-06-06
US11881355B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
KR101035882B1 (ko) 적층 세라믹 전자 부품
US7859823B2 (en) Multi-layered ceramic electronic component
US8773840B2 (en) Monolithic ceramic electronic component
KR101907425B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR101993861B1 (ko) 적층 세라믹 콘덴서
CN110767454B (zh) 多层陶瓷电容器
JP7231340B2 (ja) セラミック電子部品およびその製造方法
US11062848B2 (en) Multilayer ceramic electronic component
US11810725B2 (en) Multilayer ceramic capacitor
JP7363654B2 (ja) 積層セラミック電子部品
KR102121580B1 (ko) 적층 세라믹 커패시터
US11735368B2 (en) Multilayer ceramic capacitor
US11735369B2 (en) Multilayer ceramic capacitor
JP2021103711A (ja) 積層セラミック電子部品
US11862402B2 (en) Multilayer ceramic capacitor
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
KR20220074262A (ko) 적층형 커패시터
CN114551100B (zh) 层叠陶瓷电容器
JP7468498B2 (ja) 積層セラミックコンデンサ
JP2005317776A (ja) セラミック電子部品の製造方法
US12009157B2 (en) Multilayer ceramic capacitor
KR102500112B1 (ko) 적층 세라믹 커패시터
JP2024062064A (ja) セラミック電子部品およびその製造方法
JP2023057491A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant