JP7468498B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7468498B2
JP7468498B2 JP2021201981A JP2021201981A JP7468498B2 JP 7468498 B2 JP7468498 B2 JP 7468498B2 JP 2021201981 A JP2021201981 A JP 2021201981A JP 2021201981 A JP2021201981 A JP 2021201981A JP 7468498 B2 JP7468498 B2 JP 7468498B2
Authority
JP
Japan
Prior art keywords
layer
lead
internal electrode
dielectric layer
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021201981A
Other languages
English (en)
Other versions
JP2023087534A (ja
Inventor
明 石塚
健一 東郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021201981A priority Critical patent/JP7468498B2/ja
Priority to CN202211224025.0A priority patent/CN116264131A/zh
Priority to US17/985,195 priority patent/US20230197338A1/en
Publication of JP2023087534A publication Critical patent/JP2023087534A/ja
Priority to JP2024060320A priority patent/JP2024086778A/ja
Application granted granted Critical
Publication of JP7468498B2 publication Critical patent/JP7468498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
従来、積層セラミックコンデンサが知られている。例えば、高速で動作する集積回路部品に供給される電源電圧を安定化するために用いられるデカップリングコンデンサとして、特許文献1に記載されているような構造を有する積層貫通型セラミックコンデンサが知られている。特許文献1に記載されている積層貫通型セラミックコンデンサは、セラミック基体を備える。セラミック基体の内部には、複数の第1の内部電極および複数の第2の内部電極が積層方向において交互に配置されている。そして、第1の内部電極は、その両端がセラミック基体の長さ方向の両端面に導出され、第2の内部電極は、その両端がセラミック基体の幅方向の両端面に導出されている。
特開2000-58376号公報
このような積層型貫通セラミックコンデンサにおいては、積層型貫通セラミックコンデンサが搭載される電子機器の高性能化に伴い、大容量化が求められている。ここで、大容量化を実現させる手段の一つとして、内部電極の厚みを薄くすることにより、有効部の積層枚数を多くすることが考えられる。しかしながら、内部電極の厚みを薄くした際には、内部電極に用いた金属粉末が誘電体粉末と比較して融点が低い場合、誘電体層を焼結する時に内部電極が液状化し、凝集が進む。この場合、内部電極が複数に分断され、誘電体層に対する内部電極層の被覆率が低下してしまう。これにより、内部電極の金属比率が低くなることによって電流経路の面積が小さくなり、抵抗が高くなるため、直流抵抗(Rdc)が増加してしまう。その結果、積層セラミックコンデンサとしての特性が悪化することが考えられる。なお、上記の被覆率の低下の問題が、セラミック基体の端面や側面に引き出されることになる内部電極の引き出し部において生じた場合、内部電極が積層体の端面や側面から十分に露出せず、内部電極と外部電極との接続性が低下してしまう。内部電極層と外部電極との接続性が低下した場合、より顕著に直流抵抗(Rdc)が増加してしまう可能性がある。
本発明の目的は、内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサを提供することである。
本発明に係る積層セラミックコンデンサは、複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する長さ方向に相対する第1の端面および第2の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第1の側面および第2の側面を有する積層体と、3つ以上の外部電極と、を有する積層セラミックコンデンサであって、前記複数の内部電極層は、複数の第1の内部電極層と、複数の第2の内部電極層と、を有し、前記第1の内部電極層は、前記誘電体層を介して前記第2の内部電極層と対向する第1の対向電極部と、前記第1の対向電極部から延び前記積層体の第1の表面部に引き出される第1の引き出し部と、前記第1の対向電極部から延び前記積層体の第2の表面部に引き出される第2の引き出し部と、を有し、前記第2の内部電極層は、前記誘電体層を介して前記第1の内部電極層と対向する第2の対向電極部と、前記第2の対向電極部から延び前記積層体の第3の表面部に引き出される第3の引き出し部と、を有し、前記3つ以上の外部電極は、前記第1の引き出し部と接続される第1の外部電極と、前記第2の引き出し部と接続される第2の外部電極と、前記第3の引き出し部に接続される第3の内部電極と、を有し、前記第1の対向電極部は、前記第1の対向電極部の中央部を含む第1の中央部領域と、前記第1の引き出し部と接続される部分であって、前記第1の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第1の接続部領域と、前記第2の引き出し部と接続される部分であって、前記第1の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第2の接続部領域と、を有し、前記誘電体層に対する前記第1の接続部領域および第2の接続部領域の被覆率は、前記誘電体層に対する前記第1の中央部領域の被覆率よりも高く、前記誘電体層に対する前記第1の引き出し部および第2の引き出し部の被覆率は、前記誘電体層に対する前記第1の中央部領域の被覆率よりも高い。
本発明によれば、内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサを提供することができる。
第1実施形態の積層セラミックコンデンサの外観斜視図である。 図1に示す積層セラミックコンデンサを矢印IIの方向に沿って第1の側面側を見たときの矢視図である。 図2に示す積層セラミックコンデンサを矢印IIIの方向に沿って第1の主面側を見たときの矢視図である。 図3に示す積層セラミックコンデンサのIV-IV線に沿った断面図である。 図4に示す積層セラミックコンデンサのV-V線に沿った断面図である。 図4に示す積層セラミックコンデンサのVI-VI線に沿った断面図であり、第1の内部電極層を示す図である。 図4に示す積層セラミックコンデンサのVII-VII線に沿った断面図であり、第2の内部電極層を示す図である。 誘電体層に対する第1の内部電極層の被覆率の測定位置を示す図である。 誘電体層に対する第2の内部電極層の被覆率の測定位置を示す図である。 上記実施形態の積層セラミックコンデンサの第2の内部電極層の変形例を示す断面図であり、図7に対応する図である。 第2実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。 第3実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。 第4実施形態の積層セラミックコンデンサの第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。 第5実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。 第6実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。 第7実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の第1の内部電極層を示す図である。 上記実施形態の第2の内部電極層を示す図である。
<第1実施形態>
以下、本開示の第1実施形態に係る積層セラミックコンデンサ1について説明する。図1は、本実施形態の積層セラミックコンデンサ1の外観斜視図である。図2は、図1に示す積層セラミックコンデンサ1を矢印IIの方向に沿って第1の側面WS1側を見たときの矢視図である。図3は、図2に示す積層セラミックコンデンサ1を矢印IIIの方向に沿って第1の主面TS1側を見たときの矢視図である。図4は、図3に示す積層セラミックコンデンサ1のIV-IV線に沿った断面図である。図5は、図4に示す積層セラミックコンデンサ1のV-V線に沿った断面図である。図6は、図4に示す積層セラミックコンデンサ1のVI-VI線に沿った断面図であり、第1の内部電極層31を示す図である。図7は、図4に示す積層セラミックコンデンサ1のVII-VII線に沿った断面図であり、第2の内部電極層32を示す図である。
積層セラミックコンデンサ1は、積層体10と、外部電極40と、を有する。
図1~図7には、XYZ直交座標系が示されている。積層セラミックコンデンサ1および積層体10の長さ方向Lは、X方向と対応している。積層セラミックコンデンサ1および積層体10の幅方向Wは、Y方向と対応している。積層セラミックコンデンサ1および積層体10の積層方向Tは、Z方向と対応している。ここで、図4に示す断面はLT断面とも称される。図5に示す断面はWT断面とも称される。図6および図7に示す断面はLW断面とも称される。
図1~図7に示すように、積層体10は、積層方向Tに相対する第1の主面TS1および第2の主面TS2と、積層方向Tに直交する長さ方向Lに相対する第1の端面LS1および第2の端面LS2と、積層方向Tおよび長さ方向Lに直交する幅方向Wに相対する第1の側面WS1および第2の側面WS2と、を含む。
図1に示すように、積層体10は、略直方体形状を有している。なお、積層体10の長さ方向Lの寸法は、幅方向Wの寸法よりも必ずしも長いとは限らない。積層体10の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。なお、積層体10を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体10の寸法は、特に限定されない。
図4および図5に示すように、積層体10は、内層部11と、積層方向Tにおいて内層部11を挟み込むように配置された第1の主面側外層部12および第2の主面側外層部13と、を有する。
内層部11は、複数の誘電体層20と、複数の内部電極層30と、を含む。内層部11は、積層方向Tにおいて、最も第1の主面TS1側に位置する内部電極層30から最も第2の主面TS2側に位置する内部電極層30までを含む。内層部11では、複数の内部電極層30が誘電体層20を介して対向して配置されている。内層部11は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層20は、誘電体材料により構成される。誘電体材料は、例えば、BaTiO、CaTiO、SrTiO、またはCaZrOなどの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものであってもよい。
誘電体層20の厚みは、0.3μm以上1.5μm以下であることが好ましい。積層される誘電体層20の枚数は、14枚以上1000枚以下であることが好ましい。なお、この誘電体層20の枚数は、内層部11の誘電体層の枚数と第1の主面側外層部12および第2の主面側外層部13の誘電体層の枚数との総数である。
複数の内部電極層30は、複数の第1の内部電極層31および複数の第2の内部電極層32を有する。複数の第1の内部電極層31は、複数の誘電体層20上に配置され、第1の側面WS1および第2の側面WS2に引き出されている。複数の第2の内部電極層32は、複数の誘電体層20上に配置され、第1の端面LS1および第2の端面LS2に引き出されている。複数の第1の内部電極層31および複数の第2の内部電極層32は、積層体10の積層方向Tに誘電体層20を介して交互に配置されている。第1の内部電極層31および第2の内部電極層32は、誘電体層20を挟むようにして配置されている。
図6に示すように、第1の内部電極層31は、誘電体層20を介して第2の内部電極層32と対向する第1の対向電極部31Mと、第1の対向電極部31Mから延び第1の表面部としての第1の側面WS1の一部に引き出される第1の引き出し部31Aと、第1の対向電極部31Mから延び第2の表面部としての第2の側面WS2の一部に引き出される第2の引き出し部31Bと、を有している。第1の引き出し部31Aは、第1の側面WS1に露出し、第2の引き出し部31Bは第2の側面WS2に露出している。
第1の対向電極部31Mの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第1の引出き出し部31Aおよび第2の引き出し部31Bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第1の引き出し部31Aの長さ方向Lの寸法L2は、第1の対向電極部31Mの長さ方向Lの寸法L1よりも小さい。第2の引き出し部31Bの長さ方向Lの寸法L2は、第1の対向電極部31Mの長さ方向Lの寸法L1よりも小さい。すなわち、第1の引き出し部31Aの引き出し方向(第2の側面WS2から第1の側面WS1に向かう方向)を第1の引き出し方向とした場合、第1の引き出し部31Aの第1の引き出し方向の直交方向(長さ方向L)の長さL2は、第1の対向電極部31Mの第1の引き出し方向の直交方向(長さ方向L)の長さL1よりも小さい。第2の引き出し部31Bの引き出し方向(第1の側面WS1から第2の側面WS2に向かう方向)を第2の引き出し方向とした場合、第2の引き出し部31Bの第2の引き出し方向の直交方向(長さ方向L)の長さL2は、第1の対向電極部31Mの第2の引き出し方向の直交方向(長さ方向L)の長さL1よりも小さい。長さL2は、長さL1の90%以下であることが好ましい。長さL2は、長さL1の5%以上90%以下であることがより好ましい。
第1の対向電極部31Mは、第1の対向電極部31Mの中央部を含む第1の中央部領域31MMと、第1の引き出し部31Aと接続される部分であって、第1の中央部領域31MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域31MAと、第2の引き出し部31Bと接続される部分であって、第1の中央部領域31MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域31MBと、を有する。
第1の接続部領域31MAの幅方向Wの長さは、第1の対向電極部31Mの幅方向Wの長さW1の5%で規定される。第1の接続部領域31MAの長さ方向Lの長さは、第1の引き出し部31Aの長さ方向Lの長さL2と同じ長さで規定される。第2の接続部領域31MBの第2の接続部領域31MBの幅方向Wの長さは、第1の対向電極部31Mの幅方向Wの長さW1の5%で規定される。第2の接続部領域31MBの長さ方向Lの長さは、第1の引き出し部31Aの長さ方向Lの長さL2と同じ長さで規定される。
誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高い。誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高い。
すなわち、第1の中央部領域31MMの誘電体層20に対する被覆率をA、第1の接続部領域31MAおよび第2の接続部領域31MBの誘電体層20に対する被覆率をB、第1の引き出し部31Aおよび第2の引き出し部31Bの誘電体層20に対する被覆率をCとしたとき、A<B、A<Cである。
これにより、第1の内部電極層31の第1の接続部領域31MAおよび第2の接続部領域31MBや、第2の引き出し部31Aおよび第2の引き出し部31Bの金属比率が高くなるため、第1の内部電極層31と、外部電極40を構成する後述の第1の外部電極40Aおよび第2の外部電極40Bとを接続する電流経路の面積を増加させることができる。その結果、第1の内部電極層31の抵抗が低くなるため、直流抵抗(Rdc)の増加を抑制することが可能となり、積層セラミックコンデンサ1としての特性を維持、向上させることができる。また、第1の内部電極層31が複数に分断されることを抑制することができるため、第1の内部電極層31と、第1の外部電極40Aおよび第2の外部電極40Bとの接続性の低下を抑制することが可能となる。
このように、第1の接続部領域31MAおよび第2の接続部領域31MBを設け、第1の接続部領域31MAおよび第2の接続部領域31MBの誘電体層20に対する被覆率Bを、第1の中央部領域31MMの誘電体層20に対する被覆率Aよりも大きくすることにより、第1の引き出し部31Aおよび第2の引き出し部31Bだけではなく、第1の接続部領域31MAおよび第2の接続部領域31MBにおいても、第1の内部電極層31の金属比率が高くなる。これにより、電流経路の面積を大きくすることができるため、その分の抵抗を低くすることが可能となり、第1の内部電極層31全体の抵抗を低くすることができる。その結果、直流抵抗(Rdc)増加の抑制効果をより高くすることができる。
ここで、本実施形態において、第1の中央部領域31MMの被覆率Aを、第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bや、第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cと同じにしない理由について説明する。第1の中央部領域31MMの被覆率Aを大きくしていき、第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bや、第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cと同じまたはそれ以上の被覆率にした場合には、容量は確保できるものの、第1の内部電極層31の表面において誘電体層20が露出する部分が少なくなってしまう場合がある。この場合、第1の内部電極層31上に積層されることとなる別の誘電体層20との誘電体層同士の接触点が低下してしまい、密着力が低下することが考えられ、層間ハガレが発生する可能性が懸念される。例えば、誘電体層に対する内部電極層の被覆率が100%である場合、誘電体層に対する内部電極層の被覆率が低い場合に比べて、層間ハガレが発生しやすくなる場合がある。本実施形態では、第1の中央部領域31MMの被覆率Aを、第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bや、第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cよりも低くすることにより、第1の内部電極層31の表面において誘電体層20が露出する部分を確保することが可能となり、第1の内部電極層31上に積層されることとなる別の誘電体層20との誘電体層同士の接触点を増やすことができる。これにより、密着力を確保することが可能となり、層間ハガレを抑制することができる。本実施形態によれば、第1の内部電極層31の直流抵抗(Rdc)の増加の抑制と、層間ハガレの抑制の両立を図ることができる。すなわち、本実施形態の積層セラミックコンデンサ1によれば、誘電体層と内部電極層との間においてアンカー効果が発生し、誘電体層と内部電極層との間の密着強度を高めることができる。その結果、積層体内に水分等が浸入を抑制することが可能となり、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。よって、第1の内部電極層31の直流抵抗(Rdc)の増加の抑制しつつ、積層セラミックコンデンサ1の信頼性を向上させることができる。
なお、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bは72%以上であることが好ましい。誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cは72%以上であることが好ましい。また、誘電体層20に対する第1の中央部領域31MMの被覆率Aは、被覆率Bおよび被覆率Cよりも低く、かつ52%以上であることが好ましい。被覆率Bおよび被覆率Cは、被覆率Aよりも5%以上高くてもよい。
図7に示すように、第2の内部電極層32は、誘電体層20を介して第1の内部電極層31と対向する第2の対向電極部32Mと、第2の対向電極部32Mから延び第3の表面部としての第1の端面LS1の一部に引き出される第3の引き出し部32Cと、第2の対向電極部32Mから延び第4の表面部としての第2の端面LS2の一部に引き出される第4の引き出し部32Dと、を有している。第3の引き出し部32Cは、第1の端面LS1に露出し、第4の引き出し部32Dは第2の端面LS2に露出している。
第2の対向電極部32Mの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第3の引出き出し部32Cおよび第4の引き出し部32Dの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第3の引き出し部32Cの幅方向Wの寸法W2は、第2の対向電極部32Mの幅方向Wの寸法W1と同等であるか、それよりも小さい。第4の引き出し部32Dの幅方向Wの寸法W2は、第2の対向電極部32Mの幅方向Wの寸法W1と同等であるか、それよりも小さい。本実施形態においては、第3の引き出し部32Cの幅方向Wの寸法W2は、第2の対向電極部32Mの幅方向Wの寸法W1よりも小さい。第4の引き出し部32Dの幅方向Wの寸法W2は、第2の対向電極部32Mの幅方向Wの寸法W1よりも小さい。すなわち、第3の引き出し部32Cの引き出し方向(第2の端面LS2側から第1の端面LS1側に向かう方向)を第3の引き出し方向とした場合、第3の引き出し部32Cの第3の引き出し方向の直交方向(幅方向W)の長さW2は、第2の対向電極部32Mの第3の引き出し方向の直交方向(幅方向W)の長さW1よりも小さい。第4の引き出し部32Dの引き出し方向(第1の端面LS1側から第2の端面LS2側に向かう方向)を第4の引き出し方向とした場合、第4の引き出し部32Dの第4の引き出し方向の直交方向(幅方向W)の長さW2は、第2の対向電極部32Mの第4の引き出し方向の直交方向(幅方向W)の長さW1よりも小さい。長さW2は、長さW1の90%以下であることが好ましい。長さW2は、長さW1の5%以上90%以下であることがより好ましい。
第2の対向電極部32Mは、第2の対向電極部32Mの中央部を含む第2の中央部領域32MMと、第3の引き出し部32Cと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域32MCと、第4の引き出し部32Dと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域32MDと、を有することが好ましい。
第3の接続部領域32MCの長さ方向Lの長さは、第2の対向電極部32Mの長さ方向Lの長さL1の5%で規定される。第3の接続部領域32MCの幅方向Wの長さは、第3の引き出し部32Cの幅方向Wの長さW2と同じ長さで規定される。第4の接続部領域32MDの長さ方向Lの長さは、第2の対向電極部32Mの長さ方向Lの長さL1の5%で規定される。第4の接続部領域32MDの幅方向Wの長さは、第4の引き出し部32Dの幅方向Wの長さW2と同じ長さで規定される。
誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高いことが好ましい。
すなわち、第2の中央部領域32MMの誘電体層20に対する被覆率をD、第3の接続部領域32MCおよび第4の接続部領域32MDの誘電体層20に対する被覆率をE、第3の引き出し部32Cおよび第4の引き出し部32Dの誘電体層20に対する被覆率をFとしたとき、D<E、D<Fであることが好ましい。
これにより、第2の内部電極層32の第3の接続部領域32MCおよび第4の接続部領域32MDや、第3の引き出し部32Cおよび第4の引き出し部32Dの金属比率が高くなるため、第2の内部電極層32と、外部電極40を構成する後述の第3の外部電極40Cおよび第4の外部電極40Dとを接続する電流経路の面積を増加させることができる。その結果、第2の内部電極層32の抵抗が低くなるため、直流抵抗(Rdc)の増加を抑制することが可能となり、積層セラミックコンデンサ1としての特性を維持、向上させることができる。また、第2の内部電極層32が複数に分断されることを抑制することができるため、第2の内部電極層32と、第3の外部電極40Cおよび第4の外部電極40Dとの接続性の低下を抑制することが可能となる。
このように、第3の接続部領域32MCおよび第4の接続部領域32MDを設け、第3の接続部領域32MCおよび第4の接続部領域32MDの誘電体層20に対する被覆率Eを、第2の中央部領域32MMの誘電体層20に対する被覆率Dよりも大きくすることにより、第3の引き出し部32Cおよび第4の引き出し部32Dだけではなく、第3の接続部領域32MCおよび第4の接続部領域32MDにおいても、第2の内部電極層32の金属比率が高くなる。これにより、電流経路の面積を大きくすることができるため、その分の抵抗を低くすることが可能となり、第2の内部電極層32全体の抵抗を低くすることができる。その結果、直流抵抗(Rdc)増加の抑制効果をより高くすることができる。
ここで、本実施形態において、第2の中央部領域32MMの被覆率Dを、第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eや、第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fと同じにしない理由について説明する。第2の中央部領域32MMの被覆率Dを大きくしていき、第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eや、第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fと同じまたはそれ以上の被覆率にした場合には、容量は確保できるものの、第2の内部電極層32の表面において誘電体層20が露出する部分が少なくなってしまう場合がある。この場合、第2の内部電極層32上に積層されることとなる別の誘電体層20との誘電体層同士の接触点が低下してしまい、密着力が低下することが考えられ、層間ハガレが発生する可能性が懸念される。例えば、誘電体層に対する内部電極層の被覆率が100%である場合、誘電体層に対する内部電極層の被覆率が低い場合に比べて、層間ハガレが発生しやすくなる場合がある。本実施形態では、第2の中央部領域32MMの被覆率Dを、第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eや、第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fよりも低くすることにより、第2の内部電極層32の表面において誘電体層20が露出する部分を確保することが可能となり、第1の内部電極層31上に積層されることとなる別の誘電体層20との誘電体層同士の接触点を増やすことができる。これにより、密着力を確保することが可能となり、層間ハガレを抑制することができる。本実施形態によれば、第2の内部電極層32の直流抵抗(Rdc)の増加の抑制と、層間ハガレの抑制の両立を図ることができる。すなわち、本実施形態の積層セラミックコンデンサ1によれば、誘電体層と内部電極層との間においてアンカー効果が発生し、誘電体層と内部電極層との間の密着強度を高めることができる。その結果、積層体内に水分等が浸入を抑制することが可能となり、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。よって、第2の内部電極層32の直流抵抗(Rdc)の増加の抑制しつつ、積層セラミックコンデンサ1の信頼性を向上させることができる。
なお、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eは72%以上であることが好ましい。誘電体層20に対する第3の引き出し部32Cおよび第2の引き出し部32Dの被覆率Fは72%以上であることが好ましい。また、誘電体層20に対する第2の中央部領域32MMの被覆率Dは、被覆率Eおよび被覆率Fよりも低く、かつ52%以上であることが好ましい。被覆率Eおよび被覆率Fは、被覆率Dよりも5%以上高くてもよい。
なお、第1の内部電極層31は、積層貫通型セラミックコンデンサにおけるグランド電極として用いられてもよい。第2の内部電極層32は、積層貫通型セラミックコンデンサにおけるスルー電極として用いられてもよい。
第1の内部電極層31および第2の内部電極層32は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第1の内部電極層31および第2の内部電極層32は、例えばAg-Pd合金等により構成されてもよい。
第1の内部電極層31および第2の内部電極層32の枚数は、合わせて14枚以上1000枚以下であることが好ましい。第1の内部電極層31の数は、特に限定されないが、例えば、7枚以上500枚以下であることが好ましい。第2の内部電極層32の数は、特に限定されないが、例えば、7枚以上500枚以下であることが好ましい。
第1の内部電極層31の第1の対向電極部31Mおよび第2の内部電極層32の第2の対向電極部32Mの厚みは、特に限定されないが、例えば、0.25μm以上0.60μm以下程度であることが好ましい。なお、本開示では、0.4μm以下となるような特に厚みが薄い領域で特に高い効果を発揮する。
第1の内部電極層31の第1の引き出し部31A、第2の引き出し部31B、ならびに、第2の内部電極層32の第3の引き出し部32C、第4の引き出し部32Dの厚みは、特に限定されないが、例えば、0.25μm以上0.60μm以下程度であることが好ましい。なお、本開示では、0.4μm以下となるような特に厚みが薄い領域で特に高い効果を発揮する。
第1の主面側外層部12は、積層体10の第1の主面TS1側に位置する。第1の主面側外層部12は、第1の主面TS1と最も第1の主面TS1に近い内部電極層30との間に位置する複数の誘電体層20の集合体である。第1の主面側外層部12で用いられる誘電体層20は、内層部11で用いられる誘電体層20と同じものであってもよい。
第2の主面側外層部13は、積層体10の第2の主面TS2側に位置する。第2の主面側外層部13は、第2の主面TS2と最も第2の主面TS2に近い内部電極層30との間に位置する複数の誘電体層20の集合体である。第2の主面側外層部13で用いられる誘電体層20は、内層部11で用いられる誘電体層20と同じものであってもよい。
このように、積層体10は、積層された複数の誘電体層20と、誘電体層20上に積層された複数の内部電極層30と、を有する。すなわち、積層セラミックコンデンサ1は、誘電体層20と内部電極層30とが交互に積層された積層体10を有する。
なお、積層体10は、対向部11Eを有する。対向部11Eは、第1の内部電極層31の第1の対向電極部31Mと第2の内部電極層32の第2の対向電極部32Mが対向する部分である。対向部11Eは、内層部11の一部として構成されている。図6および図7には、対向部11Eの幅方向Wおよび長さ方向Lの範囲が示されている。なお、対向部11Eは、コンデンサ有効部ともいう。
なお、積層体10は、側面側外層部を有する。側面側外層部は、第1の側面WS1側に位置する第1の側面側外層部WG1と、第2の側面WS2側に位置する第2の側面側外層部WG2と、を有する。第1の側面側外層部WG1は、対向部11Eと第1の側面WS1との間に位置する誘電体層20および第1の引き出し部31Aを含む部分である。すなわち、第1の側面側外層部WG1は、複数枚の誘電体層20の第1の側面WS1側の部分と複数枚の第1の引き出し部31Aの集合体である。第2の側面側外層部WG2は、対向部11Eと第2の側面WS2との間に位置する誘電体層20および第2の引き出し部31Bを含む部分である。すなわち、第2の側面側外層部WG2は、複数枚の誘電体層20の第2の側面WS2側の部分と複数枚の第2の引き出し部31Bの集合体である。図5~図7には、第1の側面側外層部WG1および第2の側面側外層部WG2の幅方向Wの範囲が示されている。なお、第1の側面側外層部WG1および第2の側面側外層部WG2は、Wギャップまたはサイドギャップともいう。
なお、積層体10は、端面側外層部を有する。端面側外層部は、第1の端面LS1側に位置する第1の端面側外層部LG1と、第2の端面LS2側に位置する第2の端面側外層部LG2と、を有する。第1の端面側外層部LG1は、対向部11Eと第1の端面LS1との間に位置する誘電体層20および第3の引き出し部32Cを含む部分である。すなわち、第1の端面側外層部LG1は、複数枚の誘電体層20の第1の端面LS1側の部分と複数枚の第3の引き出し部32Cの集合体である。第2の端面側外層部LG2は、対向部11Eと第2の端面LS2との間に位置する誘電体層20および第4の引き出し部32Dを含む部分である。すなわち、第2の端面側外層部LG2は、複数枚の誘電体層20の第2の端面LS2側の部分と複数枚の第4の引き出し部32Dの集合体である。図4、図6および図7には、第1の端面側外層部LG1および第2の端面側外層部LG2の長さ方向Lの範囲が示されている。なお、第1の端面側外層部LG1および第2の端面側外層部LG2は、Lギャップまたはエンドギャップともいう。
ここで、誘電体層20に対する内部電極層30の被覆率の測定方法について説明する。図8Aは、誘電体層20に対する第1の内部電極層31の被覆率の測定位置を示す図である。図8Bは、誘電体層20に対する第2の内部電極層32の被覆率の測定位置を示す図である。
まず、誘電体層20に対する第1の内部電極層31の各部における被覆率の測定方法について説明する。誘電体層20に対する第1の中央部領域31MMの被覆率A、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率B、誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cは、以下の方法により測定される。
まず、積層セラミックコンデンサ1を第1の端面LS1もしくは第2の端面LS2からL寸法の1/2の位置まで断面研磨し、特定のWT断面を露出させる。このWT断面は、積層セラミックコンデンサ1の長さ方向Lの中央部におけるWT断面である。
次に、図8Aに示すように、研磨により露出させた積層体10のWT断面が、複数の領域に分割される。なお、図8Aにおいては、外部電極40の図示は省略されている。
積層方向Tの領域分割について説明する。内層部11が、積層方向Tに3等分されるように、第1の主面側領域11Aと、第2の主面側領域11Bと、その間に挟まれる中間領域11Cと、の3つの領域に分けられる。
幅方向Wの領域分割について説明する。まず、積層体10が、第1の側面側外層部WG1と、第2の側面側外層部WG2と、対向部11Eと、の3つの領域に分けられる。次に、対向部11Eが、幅方向Wに5等分されるように、第1の側面側領域EWAと、第2の側面側領域EWBと、その間に挟まれる3つの領域EWC1、EWC2、EWC3と、の5つの領域に分けられる。
ここで、第1の側面側外層部WG1は、第1の引き出し部31Aを含む部分である。第2の側面側外層部WG2は、第2の引き出し部31Bを含む部分である。第1の側面側領域EWAは、第1の対向電極部31Mの第1の接続部領域31MAを含む部分である。第2の側面側領域EWBは、第1の対向電極部31Mの第2の接続部領域31MBを含む部分である。3つの領域EWC1、EWC2、EWC3により構成される中央部領域EWCは、第1の内部電極層31の第1の中央部領域31MMを規定する領域である。すなわち、第1の内部電極層31の第1の中央部領域31MMは、第1の対向電極部31Mの幅方向Wの中央部を中心とする領域であって、第1の対向電極部31Mの幅方向Wの長さW1の60%の長さにより規定される領域である。
<誘電体層20に対する第1の中央部領域31MMの被覆率Aの測定方法>
積層体10の3つの領域EWC1、EWC2、EWC3において、それぞれ第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cおける第1の内部電極層31のWT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
この時、9つの観測領域内において、それぞれ任意の10本の第1の内部電極層31が特定されるように、観察範囲R1が設定される。そして、観察範囲R1内において特定された第1の内部電極層31の分析対象長さである幅方向Wの長さLa(第1の内部電極層31の空隙も含んだ長さ)と、分析対象長さ内において実際に第1の内部電極層31が存在する幅方向Wの長さLb(空隙を省いた実際の第1の内部電極層31の長さ)をそれぞれ測長し、下記の式(1)により、第1の中央部領域31MMにおける誘電体層20に対する第1の内部電極層31の被覆率が算出される。なお、観察範囲は40μm×40μmとし、分析対象長さは40μmとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、9つの観察領域内で算出した90本の第1の内部電極層31の被覆率の平均値を、本実施形態における、誘電体層20に対する第1の中央部領域31MMの被覆率Aとして算出する。
なお、図8Aにおいては、各観察領域内の観察範囲R1内において、1本の第1の内部電極層31のみが示されているが、多数の内部電極層が積層されている積層セラミックコンデンサ1の場合には、各観察範囲R1内において、10本以上の第1の内部電極層31が観察される。ただし、例えば積層体10内に積層されている第1の内部電極層31の総数が30未満の場合は、各観察範囲R1内において観察可能な第1の内部電極層31の数が10本に満たない場合がある。この場合は、各観察領域において観察可能な全ての第1の内部電極層31の被覆率を測定して、その平均値を被覆率Aとして算出する。なお、後述の被覆率B、被覆率Cの測定においても同様である。また、図8Bにより説明される、後述の第2の内部電極層32に関する被覆率D、被覆率E、被覆率Fの測定においても同様である。
<誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bの測定方法>
第1の引き出し部31Aの長さ方向Lの中央部におけるWT断面を用いて、誘電体層20に対する第1の接続部領域31MAの被覆率が測定される。第2の引き出し部31Aの長さ方向Lの中央部におけるWT断面を用いて、誘電体層20に対する第2の接続部領域31MBの被覆率が測定される。本実施形態のように、第1の引き出し部31Aおよび第2の引き出し部31Bが、積層セラミックコンデンサ1の長さ方向Lの中央部に配置されている場合は、誘電体層20に対する第1の中央部領域31MMの被覆率Aの算出に用いられたWT断面を用いて、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bが測定される。なお、後述の被覆率Cの測定においても同様である。
第1の側面側領域EWAにおいて、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第1の接続部領域31MAのWT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。ここで、第1の接続部領域31MAは、第1の引き出し部31Aと第1の対向電極部31Mとの境界(第1の側面側外層部WG1と対向部11Eの境界)を起点として、積層体10の幅方向Wの中心側に向かって、第1の対向電極部31M(対向部11E)の幅方向Wの長さW1の5%の長さまでの位置により規定される。
第2の側面側領域EWBにおいて、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第2の接続部領域31MBのWT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。ここで、第2の接続部領域31MBは、第2の引き出し部31Bと第1の対向電極部31Mとの境界(第2の側面側外層部WG2と対向部11Eの境界)を起点として、積層体10の幅方向Wの中心側に向かって、第1の対向電極部31M(対向部11E)の幅方向Wの長さW1の5%の長さまでの位置により規定される。
この時、6つの観測領域内において、それぞれ任意の10本の第1の内部電極層31が特定されるように、観察範囲R2が設定される。そして、観察範囲R2内において特定された第1の内部電極層31の分析対象長さである幅方向Wの長さLa(第1の内部電極層31の空隙も含んだ長さ)と、分析対象長さ内において実際に第1の内部電極層31が存在する幅方向Wの長さLb(空隙を省いた実際の第1の内部電極層31の長さ)をそれぞれ測長し、下記の式(1)により、第1の接続部領域31MAおよび第2の接続部領域31MBにおける誘電体層20に対する第1の内部電極層31の被覆率が算出される。なお、観察範囲は40μm×40μmとする。なお、第1の接続部領域31MAおよび第2の接続部領域31MBの長さが40μm以上の場合は、分析対象長さを40μmとする。第1の接続部領域31MAおよび第2の接続部領域31MBの長さが40μm未満の場合は、第1の接続部領域31MAおよび第2の接続部領域31MBの全長を分析対象長さとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、6つの観察領域内で算出した60本の第1の内部電極層31の被覆率の平均値を、本実施形態における、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率Bとして算出する。
<誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cの測定方法>
第1の側面側外層部WG1において、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第1の引き出し部31AのWT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
第2の側面側外層部WG2において、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第2の引き出し部31BのWT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
この時、6つの観測領域内において、それぞれ任意の10本の第1の内部電極層31が特定されるように、観察範囲R3が設定される。そして、観察範囲R3内において特定された第1の内部電極層31の分析対象長さである幅方向Wの長さLa(第1の内部電極層31の空隙も含んだ長さ)と、分析対象長さ内において実際に第1の内部電極層31が存在する幅方向Wの長さLb(空隙を省いた実際の第1の内部電極層31の長さ)をそれぞれ測長し、下記の式(1)により、第1の引き出し部31Aおよび第2の引き出し部31Bにおける誘電体層20に対する第1の内部電極層31の被覆率が算出される。なお、観察範囲は40μm×40μmとする。なお、第1の引き出し部31Aおよび第2の引き出し部31Bの長さが40μm以上の場合は、分析対象長さを40μmとする。第1の引き出し部31Aおよび第2の引き出し部31Bの長さが40μm未満の場合は、第1の引き出し部31Aおよび第2の引き出し部31Bの全長を分析対象長さとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、6つの観察領域内で算出した60本の第1の内部電極層31の被覆率の平均値を、本実施形態における、誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率Cとして算出する。
次に、誘電体層20に対する第2の内部電極層32の各部における被覆率の測定方法について説明する。誘電体層20に対する第2の中央部領域32MMの被覆率D、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率E、誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fは、以下の方法により測定される。
まず、積層セラミックコンデンサ1を第1の側面WS1もしくは第2の側面WS2からL寸法の1/2の位置まで断面研磨し、特定のLT断面を露出させる。このLT断面は、積層セラミックコンデンサ1の幅方向Wの中央部におけるLT断面である。
次に、図8Bに示すように、研磨により露出させた積層体10のLT断面が、複数の領域に分割される。なお、図8Bにおいては、外部電極40の図示は省略されている。
積層方向Tの領域分割について説明する。内層部11が、積層方向Tに3等分されるように、第1の主面側領域11Aと、第2の主面側領域11Bと、その間に挟まれる中間領域11Cと、の3つの領域に分けられる。
長さ方向Lの領域分割について説明する。まず、積層体10が、第1の端面側外層部LG1と、第2の端面側外層部LG2と、対向部11Eと、の3つの領域に分けられる。次に、対向部11Eが、長さ方向Lに5等分されるように、第1の端面側領域ELAと、第2の端面側領域ELBと、その間に挟まれる3つの領域ELC1、ELC2、ELC3と、の5つの領域に分けられる。
ここで、第1の端面側外層部LG1は、第3の引き出し部32Cを含む部分である。第2の端面側外層部LG2は、第4の引き出し部32Dを含む部分である。第1の端面側領域ELAは、第2の対向電極部32Mの第3の接続部領域32MCを含む部分である。第2の端面側領域ELBは、第2の対向電極部32Mの第4の接続部領域32MDを含む部分である。3つの領域ELC1、ELC2、ELC3により構成される中央部領域ELCは、第2の内部電極層32の第2の中央部領域32MMを規定する領域である。すなわち、第2の内部電極層32の第2の中央部領域32MMは、第2の対向電極部32Mの長さ方向Lの中央部を中心とする領域であって、第2の対向電極部32Mの長さ方向Lの長さL1の60%の長さにより規定される領域である。
<誘電体層20に対する第2の中央部領域32MMの被覆率Dの測定方法>
積層体10の3つの領域ELC1、ELC2、ELC3において、それぞれ第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cおける第2の内部電極層32のLT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
この時、9つの観測領域内において、それぞれ任意の10本の第2の内部電極層32が特定されるように、観察範囲R4が設定される。そして、観察範囲R4内において特定された第2の内部電極層32の分析対象長さである長さ方向Lの長さLa(第2の内部電極層32の空隙も含んだ長さ)と、分析対象長さ内において実際に第2の内部電極層32が存在する長さ方向Lの長さLb(空隙を省いた実際の第2の内部電極層32の長さ)をそれぞれ測長し、下記の式(1)により、第2の中央部領域32MMにおける誘電体層20に対する第2の内部電極層32の被覆率が算出される。なお、観察範囲は40μm×40μmとし、分析対象長さは40μmとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、9つの観察領域内で算出した90本の第2の内部電極層32の被覆率の平均値を、本実施形態における、誘電体層20に対する第2の中央部領域32MMの被覆率Dとして算出する。
<誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eの測定方法>
第3の引き出し部32Cの幅さ方向Wの中央部におけるLT断面を用いて、誘電体層20に対する第3の接続部領域32MCの被覆率が測定される。第4の引き出し部32Dの幅方向Wの中央部におけるLT断面を用いて、誘電体層20に対する第4の接続部領域32MDの被覆率が測定される。本実施形態のように、第3の引き出し部32Cおよび第4の引き出し部32Eが、積層セラミックコンデンサ1の幅方向Wの中央部に配置されている場合は、誘電体層20に対する第2の中央部領域32MMの被覆率Dの算出に用いられたLT断面を用いて、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eが測定される。なお、後述の被覆率Fの測定においても同様である。
第1の端面側領域ELAにおいて、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第3の接続部領域32MCのLT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。ここで、第3の接続部領域32MCは、第3の引き出し部32Cと第2の対向電極部32Mとの境界(第1の端面側外層部LG1と対向部11Eの境界)を起点として、積層体10の長さ方向Lの中心側に向かって、第2の対向電極部32M(対向部11E)の長さ方向Lの長さL1の5%の長さまでの位置により規定される。
第2の端面側領域ELBにおいて、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第4の接続部領域32MDのLT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。ここで、第4の接続部領域32MDは、第4の引き出し部32Dと第2の対向電極部32Mとの境界(第2の端面側外層部LG2と対向部11Eの境界)を起点として、積層体10の長さ方向Lの中心側に向かって、第2の対向電極部32M(対向部11E)の長さ方向Lの長さL1の5%の長さまでの位置により規定される。
この時、6つの観測領域内において、それぞれ任意の10本の第2の内部電極層32が特定されるように、観察範囲R5が設定される。そして、観察範囲R5内において特定された第2の内部電極層32の分析対象長さである長さ方向Lの長さLa(第2の内部電極層32の空隙も含んだ長さ)と、分析対象長さ内において実際に第2の内部電極層32が存在する長さ方向Lの長さLb(空隙を省いた実際の第2の内部電極層32の長さ)をそれぞれ測長し、下記の式(1)により、第3の接続部領域32MCおよび第4の接続部領域32MDにおける誘電体層20に対する第2の内部電極層32の被覆率が算出される。なお、観察範囲は40μm×40μmとする。なお、第3の接続部領域32MCおよび第4の接続部領域32MDの長さが40μm以上の場合は、分析対象長さを40μmとする。第3の接続部領域32MCおよび第4の接続部領域32MDの長さが40μm未満の場合は、第3の接続部領域32MCおよび第4の接続部領域32MDの全長を分析対象長さとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、6つの観察領域内で算出した60本の第2の内部電極層32の被覆率の平均値を、本実施形態における、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率Eとして算出する。
<誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fの測定方法>
第1の端面側外層部LG1において、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第3の引き出し部32CのLT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
第2の端面側外層部LG2において、第1の主面側領域11Aと、第2の主面側領域11Bと、中間領域11Cと、における第4の引き出し部32DのLT断面像が、走査型電子顕微鏡(SEM)あるいは金属顕微鏡により観察される。
この時、6つの観測領域内において、それぞれ任意の10本の第2の内部電極層32が特定されるように、観察範囲R6が設定される。そして、観察範囲R6内において特定された第2の内部電極層32の分析対象長さである長さ方向Lの長さLa(第2の内部電極層32の空隙も含んだ長さ)と、分析対象長さ内において実際に第2の内部電極層32が存在する長さ方向Lの長さLb(空隙を省いた実際の第2の内部電極層32の長さ)をそれぞれ測長し、下記の式(1)により、第3の引き出し部32Cおよび第4の引き出し部32Dにおける誘電体層20に対する第2の内部電極層32の被覆率が算出される。なお、観察範囲は40μm×40μmとする。なお、第3の引き出し部32Cおよび第4の引き出し部32Dの長さが40μm以上の場合は、分析対象長さを40μmとする。第3の引き出し部32Cおよび第4の引き出し部32Dの長さが40μm未満の場合は、第3の引き出し部32Cおよび第4の引き出し部32Dの全長を分析対象長さとする。
被覆率(%)=(長さLb/長さLa)×100・・・(1)
最後に、6つの観察領域内で算出した60本の第2の内部電極層32の被覆率の平均値を、本実施形態における、誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率Fとして算出する。
外部電極40は、3つ以上の外部電極を有する。本実施形態においては、外部電極40は、第1の引き出し部31Aと接続される第1の外部電極40Aと、第2の引き出し部31Bと接続される第2の外部電極40Bと、第3の引き出し部32Cに接続される第3の外部電極40Cと、第4の引き出し部32Dに接続される第4の外部電極40Dと、を有する。
第1の外部電極40Aは、第1の側面WS1上に配置されている。第1の外部電極40Aは、第1の内部電極層31の第1の引き出し部31Aに接続されている。第1の外部電極40Aは、第1の主面TS1の一部および第2の主面TS2の一部にも配置されていてもよい。本実施形態では、第1の外部電極40Aは、第1の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて形成されている。
第2の外部電極40Bは、第2の側面WS2上に配置されている。第2の外部電極40Bは、第1の内部電極層31の第2の引き出し部31Bに接続されている。第2の外部電極40Bは、第1の主面TS1の一部および第2の主面TS2の一部にも配置されていてもよい。本実施形態では、第2の外部電極40Bは、第2の側面WS2上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて形成されている。
第3の外部電極40Cは、第1の端面LS1上に配置されている。第3の外部電極40Cは、第2の内部電極層32の第3の引き出し部32Cに接続されている。第3の外部電極40Cは、第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にも配置されていてもよい。本実施形態では、第1の端面LS1上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
第4の外部電極40Dは、第2の端面LS2上に配置されている。第4の外部電極40Dは、第2の内部電極層32の第4の引き出し部32Dに接続されている。第4の外部電極40Dは、第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にも配置されていてもよい。本実施形態では、第2の端面LS2上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第1の側面WS1の一部および第2の側面WS2の一部にまで延びて形成されている。
第1の外部電極40Aは、第1の下地電極層50Aと、第1の下地電極層50A上に配置された第1のめっき層60Aと、を有する。
第2の外部電極40Bは、第2の下地電極層50Bと、第2の下地電極層50B上に配置された第2のめっき層60Bと、を有する。
第3の外部電極40Cは、第3の下地電極層50Cと、第3の下地電極層50C上に配置された第3のめっき層60Cと、を有する。
第4の外部電極40Dは、第4の下地電極層50Dと、第4の下地電極層50D上に配置された第4のめっき層60Dと、を有する。
第1の下地電極層50Aは、積層体10の第1の側面WS1の表面に配置され、第1の側面WS1から延伸して第1の主面TS1および第2の主面TS2のそれぞれの一部を覆うように形成される。第1の下地電極層50Aは、第1の内部電極層31の第1の引き出し部31Aに接続されている。なお、第1の下地電極層50Aは、積層体10の第1の側面WS1の表面のみに配置されてもよい。
第2の下地電極層50Bは、積層体10の第2の側面WS2の表面に配置され、第2の側面WS2から延伸して第1の主面TS1および第2の主面TS2のそれぞれの一部を覆うように形成される。第2の下地電極層50Bは、第1の内部電極層31の第2の引き出し部31Bに接続されている。なお、第2の下地電極層50Bは、積層体10の第2の側面WS2の表面のみに配置されてもよい。
第3の下地電極層50Cは、積層体10の第1の端面LS1の表面に配置され、第1の端面LS1から延伸して第1の主面TS1、第2の主面TS2、第1の側面WS1および第2の側面WS2のそれぞれの一部を覆うように形成される。第3の下地電極層50Cは、第2の内部電極層32の第3の引き出し部32Cに接続されている。なお、第3の下地電極層50Cは、積層体10の第1の端面LS1の表面のみに配置されてもよい。
第4の下地電極層50Dは、積層体10の第2の端面LS2の表面に配置され、第2の端面LS2から延伸して第1の主面TS1、第2の主面TS2、第1の側面WS1および第2の側面WS2のそれぞれの一部を覆うように形成される。第4の下地電極層50Dは、第2の内部電極層32の第4の引き出し部32Dに接続されている。なお、第4の下地電極層50Dは、積層体10の第2の端面LS2の表面にのみ配置されてもよい。
本実施形態の第1の下地電極層50A、第2の下地電極層50B、第3の下地電極層50Cおよび第4の下地電極層50D(以下、まとめて下地電極層とも呼ぶ)は、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。ガラス成分は、例えば、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。セラミック成分は、誘電体層20と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、BaTiO、CaTiO、(Ba,Ca)TiO、SrTiO、CaZrO等から選ばれる少なくとも1つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
第1の側面WS1に位置する第1の下地電極層50Aの幅方向の厚みは、第1の下地電極層50Aの積層方向Tおよび長さ方向Lの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第2の側面WS2に位置する第2の下地電極層50Bの幅方向の厚みは、第2の下地電極層50Bの積層方向Tおよび長さ方向Lの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第1の下地電極層50Aを設ける場合には、この部分に設けられた第1の下地電極層50Aの積層方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第2の下地電極層50Bを設ける場合には、この部分に設けられた第2の下地電極層50Bの積層方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の端面LS1に位置する第3の下地電極層50Cの長さ方向の厚みは、第3の下地電極層50Cの積層方向Tおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第2の端面LS2に位置する第4の下地電極層50Dの長さ方向の厚みは、第4の下地電極層50Dの積層方向Tおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第3の下地電極層50Cを設ける場合には、この部分に設けられた第3の下地電極層50Cの積層方向の厚みは、この部分に設けられた第3の下地電極層50Cの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の側面WS1または第2の側面WS2の少なくも一方の面の一部にも第3の下地電極層50Cを設ける場合には、この部分に設けられた第3の下地電極層50Cの幅方向の厚みは、この部分に設けられた第3の下地電極層50Cの長さ方向Lおよび積層方向Tの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の主面TS1または第2の主面TS2の少なくも一方の面の一部にも第4の下地電極層50Dを設ける場合には、この部分に設けられた第4の下地電極層50Dの積層方向の厚みは、この部分に設けられた第4の下地電極層50Dの長さ方向Lおよび幅方向Wの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
第1の側面WS1または第2の側面WS2の少なくも一方の面の一部にも第4の下地電極層50Dを設ける場合には、この部分に設けられた第4の下地電極層50Dの幅方向の厚みは、この部分に設けられた第4の下地電極層50Dの長さ方向Lおよび積層方向Tの中央部において、例えば、3μm以上70μm以下程度であることが好ましい。
なお、下地電極層は、焼き付け層に限らない。下地電極層は、焼き付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも1つを含む。例えば、下地電極層は、薄膜層であってもよい。薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成される。薄膜層は、金属粒子が堆積された1μm以下の層である。
第1のめっき層60Aは、第1の下地電極層50Aを覆うように配置されている。
第2のめっき層60Bは、第2の下地電極層50Bを覆うように配置されている。
第3のめっき層60Cは、第3の下地電極層50Cを覆うように配置されている。
第4のめっき層60Dは、第4の下地電極層50Dを覆うように配置されている。
第1のめっき層60A、第2のめっき層60B、第3のめっき層60Cおよび第4のめっき層60D(以下、まとめてめっき層とも呼ぶ)は、例えば、Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含んでいてもよい。めっき層は、それぞれ複数層により形成されていてもよい。めっき層は、Niめっき層の上にSnめっき層が形成された2層構造が好ましい。
第1のめっき層60Aは、第1の下地電極層50Aを覆うように配置されている。本実施形態においては、第1のめっき層60Aは、第1のNiめっき層61Aと、第1のNiめっき層61A上に位置する第1のSnめっき層62Aと、を有する。
第2のめっき層60Bは、第2の下地電極層50Bを覆うように配置されている。本実施形態においては、第2のめっき層60Bは、第2のNiめっき層61Bと、第2のNiめっき層61B上に位置する第2のSnめっき層62Bと、を有する。
第3のめっき層60Cは、第3の下地電極層50Cを覆うように配置されている。本実施形態においては、第3のめっき層60Cは、第3のNiめっき層61Cと、第3のNiめっき層61C上に位置する第3のSnめっき層62Cと、を有する。
第4のめっき層60Dは、第4の下地電極層50Dを覆うように配置されている。本実施形態においては、第4のめっき層60Dは、第4のNiめっき層61Dと、第4のNiめっき層61D上に位置する第4のSnめっき層62Dと、を有する。
Niめっき層は、下地電極層が、積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止する。また、Snめっき層は、積層セラミックコンデンサ1を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ1の実装を容易にする。第1のNiめっき層61A、第1のSnめっき層62A、第2のNiめっき層61B、第2のSnめっき層62B、第3のNiめっき層61C、第3のSnめっき層62C、第4のNiめっき層61D、第4のSnめっき層62Dそれぞれの厚みは、2μm以上15μm以下であることが好ましい。
なお、本実施形態の外部電極40は、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。下地電極層として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体10上に直接配置されてもよい。導電性樹脂層が焼き付け層を覆うように配置される場合、導電性樹脂層は、焼き付け層とめっき層との間に配置される。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ1に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ1のクラック発生を抑制する。
導電性粒子を構成する金属は、Ag、Cu、Ni、Sn、Biまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはAgを含む。導電性粒子は、例えばAgの金属粉である。Agは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Agは貴金属であるため、酸化しにくく、対候性が高い。よって、Agの金属粉は、導電性粒子として好適である。
また、導電性粒子は、金属粉の表面にAgコーティングされた金属粉であってもよい。金属粉の表面にAgコーティングされたものを使用する際には、金属粉は、Cu、Ni、Sn、Biまたはそれらの合金粉であることが好ましい。Agの特性は保ちつつ、母材の金属を安価なものにするために、Agコーティングされた金属粉を用いることが好ましい。
さらに、導電性粒子は、Cu、Niに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にSn、Ni、Cuをコーティングした金属粉であってもよい。金属粉の表面にSn、Ni、Cuをコーティングされたものを使用する際には、金属粉は、Ag、Cu、Ni、Sn、Biまたはそれらの合金粉であることが好ましい。
導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも1つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂のひとつである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、10μm以上150μm以下であることが好ましい。
なお、下地電極層を設けずに、積層体10上にめっき層が直接配置される構成であってもよい。すなわち、積層セラミックコンデンサ1は、第1の内部電極層31と、第2の内部電極層32とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体10の表面に触媒を配設した後で、めっき層が形成されてもよい。
この場合においても、めっき層は、複数層であることが好ましい。下層めっき層および上層めっき層はそれぞれ、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属またはこれらの金属を含む合金を含むことが好ましい。下層めっき層は、はんだバリア性能を有するNiを用いて形成されることがより好ましい。上層めっき層は、はんだ濡れ性が良好なSnまたはAuを用いて形成されることがより好ましい。なお、例えば、第1の内部電極層31および第2の内部電極層32がNiを用いて形成される場合は、下層めっき層は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、外部電極40は、下層めっき層のみで構成されてもよい。また、めっき層は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
下地電極層を設けずに配置するめっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。なお、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99体積%以上であることが好ましい。
なお、めっき層を積層体10上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ1の積層方向Tの寸法を低減させて、積層セラミックコンデンサ1の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第1の内部電極層31および第2の内部電極層32の間に挟まれる誘電体層20の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体10上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。
なお、積層体10と外部電極40を含む積層セラミックコンデンサ1の長さ方向の寸法をL寸法とすると、L寸法は、1.0mm以上3.2mm以下であることが好ましい。また、積層セラミックコンデンサ1の積層方向の寸法をT寸法とすると、T寸法は、0.3mm以上2.5mm以下であることが好ましい。また、積層セラミックコンデンサ1の幅方向の寸法をW寸法とすると、W寸法は、0.5mm以上2.5mm以下であることが好ましい。なお、積層セラミックコンデンサ1の寸法は、マイクロスコープにより測定することができる。
以下、本実施形態の積層セラミックコンデンサ1の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図9は本実施形態の積層セラミックコンデンサ1の第2の内部電極層32の変形例を示す断面図であり、図7に対応する図である。
本変形例においては、第2の内部電極層32の形状が、図7に示される第2の内部電極層32の形状とは異なる。本変形例においては、第3の引き出し部32Cの幅方向Wの寸法は、第2の対向電極部32Mの幅方向Wの寸法W1と同じである。第4の引き出し部32Dの幅方向Wの寸法は、第2の対向電極部32Mの幅方向Wの寸法W1と同じである。
本変形例においても、第2の対向電極部32Mは、第2の対向電極部32Mの中央部を含む第2の中央部領域32MMと、第3の引き出し部32Cと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域32MCと、第4の引き出し部32Dと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域32MDと、を有することが好ましい。
誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高いことが好ましい。
このような構成によっても、本実施系形態の効果を得ることができる。
次に、本実施形態の積層セラミックコンデンサ1の製造方法について説明する。
誘電体層20用の誘電体シートおよび内部電極層30用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
なお、本実施形態の第1の引き出し部31A、第2の引き出し部31B、第1の接続部領域31MA、第2の接続部領域31MB、および第1の中央部領域31MMを含む第1の内部電極層31の構成は、内部電極層用の導電性ペーストを塗り分けることで実現する。同様に、本実施形態の第3の引き出し部32C、第4の引き出し部32D、第3の接続部領域32MC、第4の接続部領域32MD、および第2の中央部領域32MMを含む第2の内部電極層32の構成は、内部電極層用の導電性ペーストを塗分けることで実現する。よって、それぞれの内部電極層30用の導電性ペーストが準備される。
具体的には、第1の引き出し部31A、第2の引き出し部31B、第3の引き出し部32C、第4の引き出し部32D、第1の接続部領域31MA、第2の接続部領域31MB、第3の接続部領域32MC、および第4の接続部領域32MDとなる部分に用いられる内部電極用導電性ペーストAが準備される。また、第1の接続部領域31MAおよび第2の接続部領域31MBとなる部分を除く、第1の中央部領域31MMを含む第1の対向電極部31Mとなる部分と、第3の接続部領域32MCおよび第4の接続部領域32MDとなる部分を除く、第2の中央部領域32MMを含む第2の対向電極部32Mとなる部分とに用いられる内部電極用導電性ペーストBが準備される。
ここで、内部電極用導電性ペーストAに含まれる金属粉末の平均粒径をD2、内部電極用導電性ペーストBに含まれる金属粉末の平均粒径をD1としたとき、D2<D1に調整される。これにより、内部電極用導電性ペーストBを塗布した領域では、金属粉末の平均粒径が大きく、粒子欠損が生じた際に、その部分の内部電極層の厚みが非常に薄くなる。よって、焼成時にその部分が欠損部となりやすく、内部電極用導電性ペーストBを塗布した領域の内部電極層の被覆率は低くなる。一方、内部電極用導電性ペーストAを塗布した領域では、金属粉末の平均粒径が小さく、粒子欠損が生じた際に、その部分の内部電極層の厚みへの影響が小さい。よって、焼成時にその部分が欠損部となりにくく、内部電極用導電性ペーストAを塗布した領域の内部電極層の被覆率は高くなる。なお、D2およびD1の大きさを調整することにより、誘電体層20に対する内部電極層30の被覆率の値を調整することができる。
誘電体シート上に、内部電極層30用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第1の内部電極層31のパターンが形成された誘電体シートおよび、第2の内部電極層32のパターンが形成された誘電体シートが準備される。
より具体的には、第1の内部電極層31を印刷するためのスクリーン版と、第2の内部電極層32を印刷するためのスクリーン版とが別々に準備される。そして、2種類のスクリーン版を用いてそれぞれの内部電極層を別々に印刷することが可能な印刷機を使用することができる。
本実施形態の第1の引き出し部31A、第2の引き出し部31B、第1の接続部領域31MA、第2の接続部領域31MB、および第1の中央部領域31MMを含む第1の内部電極層31の構成を得るために、誘電体シート上に複数種の内部電極層用の導電性ペーストが塗り分けられる。
まず、内部電極用導電性ペーストAが、第1の引き出し部31A、第2の引き出し部31B、第1の接続部領域31MA、第2の接続部領域31MBとなる部分に塗布される。次に、内部電極用導電性ペーストBが、第1の接続部領域31MAおよび第2の接続部領域31MBとなる部分を除く、第1の中央部領域31MMを含む第1の対向電極部31Mとなる部分に塗布される。この時、内部電極用導電性ペーストAに、内部電極用導電性ペーストBが重なって塗布されてもよいが、その場合には、最終的な塗膜が平滑となるようにコントロールされることが好ましい。
本実施形態の第3の引き出し部32C、第4の引き出し部32D、第3の接続部領域32MC、第4の接続部領域32MD、および第2の中央部領域32MMを含む第2の内部電極層32の構成を得るために、誘電体シート上に複数種の内部電極層用の導電性ペーストが塗り分けられる。
まず、内部電極用導電性ペーストAが、第3の引き出し部32C、第4の引き出し部32D、第3の接続部領域32MC、第4の接続部領域32MDとなる部分に塗布される。次に、内部電極用導電性ペーストBが、第3の接続部領域32MCおよび第4の接続部領域32MDとなる部分を除く、第2の中央部領域32MMを含む第2の対向電極部32Mとなる部分に塗布される。この時、内部電極用導電性ペーストAに、内部電極用導電性ペーストBが重なって塗布されてもよいが、その場合には、最終的な塗膜が平滑となるようにコントロールされることが好ましい。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第1の主面TS1側の第1の主面側外層部12となる部分が形成される。その上に、第1の内部電極層31のパターンが印刷された誘電体シートおよび第2の内部電極層32のパターンが印刷された誘電体シートが順次積層されることにより、内層部11となる部分が形成される。この内層部11となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第2の主面TS2側の第2の主面側外層部13となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により高さ方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体10が作製される。焼成温度は、誘電体層20や内部電極層30の材料にもよるが、900℃以上1400℃以下であることが好ましい。
焼成して得られた積層体10の第1の側面WS1上および第2の側面WS2上に第1の下地電極層50Aおよび第2の下地電極層50Bが形成される。本実施形態においては、下地電極層は、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが積層体10に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
ここで、焼き付け層の形成方法としては、様々な方法を用いることができる。例えば、導電性ペーストをスリットから押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第1の側面WS1上および第2の側面WS2上だけでなく、第1の主面TS1の一部および第2の主面TS2の一部にまで下地電極層を形成することができる。
また、ローラ転写法を用いて形成することもできる。ローラ転写法により、第1の側面WS1上および第2の側面WS2上だけでなく、第1の主面TS1の一部および第2の主面TS2の一部にまで下地電極層を形成する場合、ローラ転写の際の押し付け圧力を強くする。これにより、第1の主面TS1の一部および第2の主面TS2の一部にまで下地電極層を形成することが可能となる。
次に、焼成して得られた積層体10の第1の端面LS1上および第2の端面LS2上に第3の下地電極層50Cおよび第4の下地電極層50Dが形成される。本実施形態においては、下地電極層は、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが積層体10に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
本実施形態では、ディップ法を用いて、第1の端面、第2の端面だけでなく、第1の主面の一部および第2の主面の一部、第1の側面の一部および第2の側面の一部にまで延びるように下地電極層を形成した。
なお、焼き付け処理に関しては、第1の下地電極層50A、第2の下地電極層50B、第3の下地電極層50C、第4の下地電極層50Dを同時に焼き付けてもよいし、側面側と端面側とで別のタイミングでそれぞれ焼き付けてもよい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体10を形成する。
その後、下地電極層の表面に、めっき層が形成される。本実施形態では、めっき層として、Niめっき層およびSnめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。Niめっき層およびSnめっき層は、例えばバレルめっきにより、順次形成される。なお、下地電極層を設けずに、めっき層が積層体10の内部電極層30の露出部に直接配置されてもよい。
なお、下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、外部電極を形成したい部分に下地電極層としての薄膜層が形成される。薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成される。薄膜層は、金属粒子が堆積された1μm以下の層である。
なお、下地電極層として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体10上に直接配置されてもよい。導電性樹脂層を設ける場合は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが焼き付け層上もしくは積層体10上に塗布され、その後、250~550℃以上の温度で熱処理される。これにより、熱硬化樹脂が熱硬化して、導電性樹脂層が形成される。この熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下であることが好ましい。なお、導電性樹脂ペーストの塗布方法として、下地電極層を焼き付け層で形成する方法と同様、例えば、導電性ペーストをスリットから押し出して塗布する工法やローラ転写法を用いることができる。
このような製造工程により、積層セラミックコンデンサ1が製造される。
なお、本実施形態においては、第1の側面WS1および第2の側面WS2に引き出されている内部電極層(グランド電極)が第1の内部電極層であり、第1の端面LS1および第2の端面LS2に引き出されている内部電極層(スルー電極)が第2の内部電極層であるとして説明した。しかしながら、第1の端面LS1および第2の端面LS2に引き出されている内部電極層(スルー電極)を第1の内部電極層として捉え、第1の側面WS1および第2の側面WS2に引き出されている内部電極層(グランド電極)を第2の内部電極層として捉えることも可能である。この場合は、第1の内部電極層は、第1の表面部および第2の表面部としての第1の端面LS1および第2の端面LS2に引き出されており、第2の内部電極層は、第3の表面部および第4の表面部としての第1の側面WS1および第2の側面WS2に引き出されているとして把握される。また、この場合は、本実施形態において第3の外部電極40C、第4の外部電極40D、第1の外部電極40A、第2の外部電極40Bと説明された外部電極がそれぞれ、第1の外部電極、第2の外部電極、第3の外部電極、第4の外部電極として把握される。
本実施形態の積層セラミックコンデンサ1によれば、以下の効果を奏する。
(1)本実施形態の積層セラミックコンデンサ1は、複数の積層された誘電体層20と、誘電体層20上に積層された複数の内部電極層30とを有し、積層方向に相対する第1の主面TS1および第2の主面TS2と、積層方向に直交する長さ方向に相対する第1の端面LS1および第2の端面LS2と、積層方向および長さ方向に直交する幅方向に相対する第1の側面WS1および第2の側面WS2を有する積層体10と、3つ以上の外部電極40と、を有する積層セラミックコンデンサ1であって、複数の内部電極層30は、複数の第1の内部電極層31と、複数の第2の内部電極層32と、を有し、第1の内部電極層31は、誘電体層20を介して第2の内部電極層32と対向する第1の対向電極部31Mと、第1の対向電極部31Mから延び積層体10の第1の表面部に引き出される第1の引き出し部31Aと、第1の対向電極部31Mから延び積層体10の第2の表面部に引き出される第2の引き出し部31Bと、を有し、第2の内部電極層32は、誘電体層20を介して第1の内部電極層31と対向する第2の対向電極部32Mと、第2の対向電極部32Mから延び積層体10の第3の表面部に引き出される第3の引き出し部32Cと、を有し、3つ以上の外部電極40は、第1の引き出し部31Aと接続される第1の外部電極40Aと、第2の引き出し部31Bと接続される第2の外部電極40Bと、第3の引き出し部32Cに接続される第3の外部電極40Cと、を有し、第1の対向電極部31Mは、第1の対向電極部31Mの中央部を含む第1の中央部領域31MMと、第1の引き出し部31Aと接続される部分であって、第1の中央部領域31MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域31MAと、第2の引き出し部31Bと接続される部分であって、第1の中央部領域31MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域31MBと、を有し、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高く、誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高い。これにより、内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサ1を提供することができる。
(2)本実施形態の積層セラミックコンデンサ1の第1の表面部の少なくとも一部は、第1の側面WS1の一部であり、第2の表面部の少なくとも一部は、第2の側面WS2の一部である。このような構成においても、本実施形態の効果が得られる。
(3)本実施形態の積層セラミックコンデンサ1の第1の引き出し部31Aの長さ方向Lの長さL2は、第1の対向電極部31Mの長さ方向Lの長さL1よりも短く、第2の引き出し部31Bの長さ方向Lの長さL2は、第1の対向電極部31Mの長さ方向Lの長さL1よりも短い。電荷が流れる通路として内部電極層を見たときに、対向電極部よりも引き出し部の幅の方が狭い場合は、内部電極層の直流抵抗は、引き出し部および対向電極部と引き出し部の接続部の状態に律速する。よって、本開示は、このような内部電極層の構成において、特に高い効果を発揮する。
(4)本実施形態の積層セラミックコンデンサ1において、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率は72%以上であり、誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率は72%以上である。これにより、より効果的に、内部電極層の直流抵抗の増加を抑制することができる。
(5)本実施形態の積層セラミックコンデンサ1の第2の内部電極層32は、第2の対向電極部32Mから延び積層体10の第4の表面部に引き出される第4の引き出し部32Dをさらに有し、3つ以上の外部電極40は、第4の引き出し部32Dに接続される第4の外部電極40Dをさらに有する。このような構成においても、本実施形態の効果が得られる。
(6)本実施形態の積層セラミックコンデンサ1の第3の表面部の少なくとも一部は、第1の端面LS1の一部であり、第4の表面部の少なくとも一部は、第2の端面LS2の一部である。このような構成においても、本実施形態の効果が得られる。
(7)本実施形態の積層セラミックコンデンサ1の第3の引き出し部32Cの幅方向Wの長さW2は、第2の対向電極部32Mの幅方向Wの長さW1よりも短く、第4の引き出し部32Dの幅方向Wの長さW2は、第2の対向電極部32Mの幅方向の長さW1よりも短い。このような構成においても、本実施形態の効果が得られる。
(8)本実施形態の積層セラミックコンデンサ1の第2の対向電極部32Mは、第2の対向電極部32Mの中央部を含む第2の中央部領域32MMと、第3の引き出し部32Cと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域32MCと、第4の引き出し部32Dと接続される部分であって、第2の中央部領域32MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域32MDと、を有し、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高く、誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率は、誘電体層20に対する第2の中央部領域32MMの被覆率よりも高い。これにより、第1の内部電極層31の直流抵抗の増加を抑制することに加えて、第2の内部電極層32の直流電流の増加を抑制することができる。
(9)本実施形態の積層セラミックコンデンサ1において、誘電体層20に対する第3の接続部領域32MCおよび第4の接続部領域32MDの被覆率は72%以上であり、誘電体層20に対する第3の引き出し部32Cおよび第4の引き出し部32Dの被覆率は72%以上である。これにより、より効果的に、内部電極層の直流抵抗の増加を抑制することができる。
(10)本実施形態の積層セラミックコンデンサ1の誘電体層20の厚みは、0.3μm以上1.5μm以下である。このような構成においても、本実施形態の効果が得られる。
(11)本実施形態の積層セラミックコンデンサ1の内部電極層30の厚みは、0.25μm以上0.6μm以下である。本開示は、このような内部電極層30の厚みが薄い領域で高い効果を発揮する。
(12)本実施形態の積層セラミックコンデンサ1の内部電極層30の厚みは、0.25μm以上0.4μm以下である。本開示は、このような内部電極層30の厚みが薄い領域でさらに高い効果を発揮する。
(13)本実施形態の積層セラミックコンデンサ1において、第1の引き出し部31Aの引き出し方向を第1の引き出し方向とした場合、第1の引き出し部31Aの第1の引き出し方向の直交方向の長さは、第1の対向電極部31Mの第1の引き出し方向の直交方向の長さよりも短く、第2の引き出し部31Bの引き出し方向を第2の引き出し方向とした場合、第2の引き出し部31Bの第2の引き出し方向の直交方向の長さは、第1の対向電極部31Mの第2の引き出し方向の直交方向の長さよりも短い。電荷が流れる通路として内部電極層を見たときに、対向電極部よりも引き出し部の幅の方が狭い場合は、内部電極層の直流抵抗は、引き出し部および対向電極部と引き出し部の接続部の状態に律速する。よって、本開示は、このような内部電極層の構成において、特に高い効果を発揮する。
なお、本実施形態の積層セラミックコンデンサ1において、第1の表面部の少なくとも一部は、第1の側面WS1の一部であり、第2の表面部の少なくとも一部は、第2の側面WS2の一部であってもよい。なお、本実施形態の積層セラミックコンデンサ1において、第1の表面部の少なくとも一部は、第1の端面LS1の一部であり、第2の表面部の少なくとも一部は、第2の端面の一部であってもよい。
なお、本開示は、以下の内容を含む。
複数の積層された誘電体層20と、誘電体層20上に積層された複数の内部電極層30とを有し、積層方向に相対する第1の主面TS1および第2の主面TS2と、積層方向に直交する長さ方向に相対する第1の端面LS1および第2の端面LS2と、積層方向および長さ方向に直交する幅方向に相対する第1の側面WS1および第2の側面WS2を有する積層体10と、複数の外部電極40と、を有する積層セラミックコンデンサ1であって、複数の内部電極層は、複数の第1の内部電極層と、複数の第2の内部電極層と、を有し、第1の内部電極層は、誘電体層を介して第2の内部電極層と対向する第1の対向電極部と、第1の対向電極部から延び積層体の外表面に引き出される第1の引き出し部と、を有し、第2の内部電極層は、誘電体層を介して第1の内部電極層と対向する第2の対向電極部と、第2の対向電極部から延び積層体の外表面に引き出される他の引き出し部と、を有し、第1の引き出し部の引き出し方向を第1の引き出し方向とした場合、第1の引き出し部の第1の引き出し方向の直交方向の長さは、第1の対向電極部の第1の引き出し方向の直交方向の長さよりも短く、複数の外部電極は、第1の引き出し部と接続される第1の外部電極と、前記他の引き出し部と接続される他の外部電極と、を有し、第1の対向電極部は、第1の対向電極部の中央部を含む第1の中央部領域と、第1の引き出し部と接続される部分であって、第1の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第1の接続部領域と、を有し、誘電体層に対する第1の接続部領域の被覆率は、誘電体層に対する第1の中央部領域の被覆率よりも高く、誘電体層に対する第1の引き出し部の被覆率は、誘電体層に対する第1の中央部領域の被覆率よりも高い。電荷が流れる通路として内部電極層を見たときに、対向電極部よりも引き出し部の幅の方が狭い場合は、内部電極層の抵抗は、引き出し部および対向電極部と引き出し部の接続部の状態に律速する。よって、本開示は、このような内部電極層の構成において、特に高い効果を発揮する。
<第2実施形態>
以下、第2実施形態に係る積層セラミックコンデンサ101について説明する。なお、以下の説明において、第1実施形態と同じ構成については詳細な説明を省略する。図10Aは、本実施形態の積層セラミックコンデンサ101の外観斜視図である。図10Bは、本実施形態の積層セラミックコンデンサ101の第1の内部電極層131を示すLW断面図である。図10Cは、本実施形態の積層セラミックコンデンサ101の第2の内部電極層132を示すLW断面図である。なお、図10Bおよび図10Cにおいては、外部電極140の図示は省略している。
本実施形態の積層セラミックコンデンサ101は、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第1実施形態と異なる。
図10Bに示すように、第1の内部電極層131は、誘電体層20を介して第2の内部電極層132と対向する第1の対向電極部131Mと、第1の対向電極部131Mから延び第1の表面部としての第1の側面WS1の第1の端面LS1側の一部に引き出される第1の引き出し部131Aと、第1の対向電極部131Mから延び第2の表面部としての第1の側面WS1の第2の端面LS2側の一部に引き出される第2の引き出し部131Bと、を有している。第1の引き出し部131Aは、第1の側面WS1の第1の端面LS1側の一部に露出している。第2の引き出し部131Bは第1の側面WS1の第2の端面LS2側の一部に露出している。第2の引き出し部131Bは、積層体10の長さ方向Lにおいて、第1の引き出し部131Aの露出部とは異なる位置に露出している。第1の内部電極層131は、略コの字型(略C字形)である。
本実施形態においても、第1の引き出し部131Aの長さ方向Lの寸法は、第1の対向電極部131Mの長さ方向Lの寸法よりも小さい。第2の引き出し部131Bの長さ方向Lの寸法は、第1の対向電極部131Mの長さ方向Lの寸法よりも小さい。すなわち、第1の引き出し部131Aの引き出し方向(第2の側面WS2から第1の側面WS1に向かう方向)を第1の引き出し方向とした場合、第1の引き出し部131Aの第1の引き出し方向の直交方向(長さ方向L)の長さは、第1の対向電極部131Mの第1の引き出し方向の直交方向(長さ方向L)の長さよりも小さい。第2の引き出し部131Bの引き出し方向(第2の側面WS2から第1の側面WS1に向かう方向)を第2の引き出し方向とした場合、第2の引き出し部131Bの第2の引き出し方向の直交方向(長さ方向L)の長さは、第1の対向電極部131Mの第2の引き出し方向の直交方向(長さ方向L)の長さよりも小さい。
第1の対向電極部131Mは、第1の対向電極部131Mの中央部を含む第1の中央部領域131MMと、第1の引き出し部131Aと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域131MAと、第2の引き出し部131Bと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域131MBと、を有する。
第1の接続部領域131MAの幅方向Wの長さは、第1の対向電極部131Mの幅方向Wの長さの5%で規定される。第1の接続部領域131MAの長さ方向Lの長さは、第1の引き出し部131Aの長さと同じ長さで規定される。第2の接続部領域131MBの幅方向Wの長さは、第1の対向電極部131Mの幅方向Wの長さの5%で規定される。第2の接続部領域131MBの長さ方向Lの長さは、第2の引き出し部131Bの長さと同じ長さで規定される。なお以降の実施形態においても、第1の内部電極層の各接続部領域は、対向電極部の寸法を基準とした同様の方法により規定される。
誘電体層20に対する第1の接続部領域131MAおよび第2の接続部領域131MBの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高い。誘電体層20に対する第1の引き出し部131Aおよび第2の引き出し部131Bの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高い。
すなわち、第1の中央部領域131MMの誘電体層20に対する被覆率をA、第1の接続部領域131MAおよび第2の接続部領域131MBの誘電体層20に対する被覆率をB、第1の引き出し部131Aおよび第2の引き出し部131Bの誘電体層20に対する被覆率をCとしたとき、A<B、A<Cである。
図10Cに示すように、第2の内部電極層132は、誘電体層20を介して第1の内部電極層131と対向する第2の対向電極部132Mと、第2の対向電極部132Mから延び第3の表面部としての第1の側面WS1の一部に引き出される第3の引き出し部132Cと、を有している。第3の引き出し部132Cは、第1の側面WS1に露出している。第3の引き出し部132Cは、積層体10の幅方向Wにおいて、第1の引き出し部131Aの露出部および第2の引き出し部132Bの露出部とは異なる位置に露出している。本実施形態においては、第3の引き出し部132Cは、積層体10の幅方向Wの中央部に露出している。
第3の引き出し部132Cの長さ方向Lの寸法は、第2の対向電極部132Mの長さ方向Lの寸法よりも小さい。すなわち、第3の引き出し部132Cの引き出し方向(第2の側面WS2側から第1の側面WS1側に向かう方向)を第3の引き出し方向とした場合、第3の引き出し部132Cの第3の引き出し方向の直交方向(長さ方向L)の長さは、第2の対向電極部132Mの第3の引き出し方向の直交方向(長さ方向L)の長さよりも小さい。
第2の対向電極部132Mは、第2の対向電極部132Mの中央部を含む第2の中央部領域132MMと、第3の引き出し部132Cと接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域132MCと、を有することが好ましい。
第3の接続部領域132MCの幅方向Wの長さは、第2の対向電極部132Mの幅方向Wの長さの5%で規定される。なお、第3の接続部領域132MCの長さ方向Lの長さは、第3の引き出し部132Cの長さ方向Lの長さと同じ長さで規定される。なお以降の実施形態においても、第2の内部電極層の各接続部領域は、対向電極部の寸法を基準とした同様の方法により規定される。
誘電体層20に対する第3の接続部領域132MCの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部132Cの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。
すなわち、第2の中央部領域132MMの誘電体層20に対する被覆率をD、第3の接続部領域132MCに対する被覆率をE、第3の引き出し部132Cの誘電体層20に対する被覆率をFとしたとき、D<E、D<Fであることが好ましい。
本実施形態の外部電極140は、3つ以上の外部電極として、第1の引き出し部131Aと接続される第1の外部電極140Aと、第2の引き出し部131Bと接続される第2の外部電極140Bと、第3の引き出し部132Cに接続される第3の外部電極140Cと、を有する。
第1の外部電極140Aは、第1の端面LS1側の第1の側面WS1上に配置されている。第1の外部電極140Aは、第1の内部電極層131の第1の引き出し部131Aに接続されている。第1の外部電極140Aは、第1の主面TS1の一部および第2の主面TS2の一部にも配置されていてもよい。本実施形態では、第1の外部電極140Aは、第1の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて形成されている。
第2の外部電極140Bは、第1の側面WS1上であって、第1の外部電極140Aとは異なる位置に配置されている。第2の外部電極140Bは、第2の端面LS2側の第1の側面WS1上に配置されている。第2の外部電極140Bは、第1の内部電極層131の第2の引き出し部131Bに接続されている。第2の外部電極140Bは、第1の主面TS1の一部および第2の主面TS2の一部にも配置されていてもよい。本実施形態では、第2の外部電極140Bは、第1の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて形成されている。
第3の外部電極140Cは、第1の側面WS1上であって、第1の外部電極140Aおよび第2の外部電極140Bとは異なる位置に配置されている。第3の外部電極140Cは、積層体10の幅方向Wの中央部における、第1の側面WS1上に配置されている。第3の外部電極140Cは、第2の内部電極層132の第3の引き出し部132Cに接続されている。第3の外部電極140Cは、第1の主面TS1の一部および第2の主面TS2の一部にも配置されていてもよい。本実施形態では、第3の外部電極140Cは、第1の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて形成されている。
なお、外部電極140を構成する層構成としては、第1実施形態と同様の層構成を採用することができる。
本実施形態の積層セラミックコンデンサ1は、第1の表面部の少なくとも一部は、第1の側面WS1の第1の端面LS1側の一部であり、第2の表面部の少なくとも一部は、第1の側面WS1の第2の端面LS2側の一部である。このような構成においても、第1実施形態と同様の効果が得られる。
<第3実施形態>
以下、第3実施形態に係る積層セラミックコンデンサ101について説明する。なお、以下の説明において、第2実施形態と同じ構成については詳細な説明を省略する。図11Aは、本実施形態の積層セラミックコンデンサ101の外観斜視図である。図11Bは、本実施形態の積層セラミックコンデンサ101の第1の内部電極層131を示すLW断面図である。図11Cは、本実施形態の積層セラミックコンデンサ101の第2の内部電極層132を示すLW断面図である。なお、図11Bおよび図11Cにおいては、外部電極140の図示は省略している。
本実施形態の積層セラミックコンデンサ101は、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第2実施形態と異なる。
図11Bに示すように、本実施形態の第1の内部電極層131は、第1の対向電極部131Mから延び第2の側面WS2の第1の端面LS1側の一部に引き出される第5の引き出し部131Eと、第1の対向電極部131Mから延び第2の側面WS2の第2の端面LS2側の一部に引き出される第6の引き出し部131Fと、をさらに有している。第5の引き出し部131Eは、第2の側面WS2の第1の端面LS1側の一部に露出し、第6の引き出し部131Fは、第2の側面WS2の第2の端面LS2側の一部に露出している。第1の内部電極層131は、略H字型である。
第1の対向電極部131Mは、第5の引き出し部131Eと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第5の接続部領域131MEと、第6の引き出し部131Fと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第6の接続部領域131MFと、をさらに有することが好ましい。
誘電体層20に対する第5の接続部領域131MEおよび第6の接続部領域131MFの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高いことが好ましい。誘電体層20に対する第5の引き出し部131Eおよび第6の引き出し部131Fの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高いことが好ましい。
図11Cに示すように、第2の内部電極層132は、第2の対向電極部132Mから延び第2の側面WS2の一部に引き出される第4の引き出し部132Dをさらに有している。第4の引き出し部132Dは、第2の側面WS2に露出している。第4の引き出し部132Dは、積層体10の長さ方向Lにおいて、第5の引き出し部131Eの露出部および第6の引き出し部131Fの露出部とは異なる位置に露出している。本実施形態においては、第4の引き出し部132Dは、積層体10の幅方向Wの中央部に露出している。
第4の引き出し部132Dの長さ方向Lの寸法は、第2の対向電極部132Mの長さ方向Lの寸法よりも小さい。すなわち、第4の引き出し部132Dの引き出し方向(第1の側面WS1側から第2の側面WS2側に向かう方向)を第4の引き出し方向とした場合、第4の引き出し部132Dの第4の引き出し方向の直交方向(長さ方向L)の長さは、第2の対向電極部132Mの第4の引き出し方向の直交方向(長さ方向L)の長さよりも小さい。
第2の対向電極部132Mは、第4の引き出し部132Dと接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域132MDをさらに有することが好ましい。
誘電体層20に対する第4の接続部領域132MDの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。誘電体層20に対する第4の引き出し部132Dの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。
本実施形態の外部電極140は、第1の外部電極140A、第2の外部電極140B、第3の外部電極140Cとは対称となるような配置で、第2の側面WS2側に、第5の引き出し部131Eと接続される第5の外部電極140Eと、第6の引き出し部131Fと接続される第6の外部電極140Fと、第4の引き出し部132Dに接続される第4の外部電極140Dと、をさらに有している。
なお、本実施形態においては、外部電極として、図1に示される第1実施形態と同様の外部電極を採用することができる。この場合は、例えば、第1の端面LS1側に配置されている外部電極が第1の外部電極として把握され、第2の端面LS2側に配置されている外部電極が第2の外部電極として把握され、第1の側面WS1側に配置されている外部電極が第3の外部電極として把握される。
このような構成においても、第1実施形態と同様の効果が得られる。
なお、本実施形態においては、例えば、第1の内部電極層131において、第2の側面WS2に引き出されている2つの引き出し部のうち一方の引き出し部を第1の引き出し部として捉え、第2の側面WS2に引き出されている他方の引き出し部を第2の引き出し部として捉えることも可能である。また、第1の内部電極層131において、第1の側面WS1に引き出されている2つの引き出し部のうち一方の引き出し部を第1の引き出し部として捉え、第2の側面WS2に引き出されている2つの引き出し部のうち一方の引き出し部を第2の引き出し部として捉えることも可能である。
<第4実施形態>
以下、第4実施形態に係る積層セラミックコンデンサ101について説明する。なお、以下の内部電極層の説明において、第2実施形態と同じ構成については詳細な説明を省略する。図12Aは、本実施形態の積層セラミックコンデンサ101の第1の内部電極層131を示すLW断面図である。図12Bは、本実施形態の積層セラミックコンデンサ101の第2の内部電極層132を示すLW断面図である。なお、図12Aおよび図12Bにおいては、外部電極40の図示は省略している。なお、外部電極の配置は、図11Aに示される第3実施形態の配置と同様であるため、積層セラミックコンデンサ1の外観斜視図および外部電極140の詳細な説明は省略する。
本実施形態の積層セラミックコンデンサ101は、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第2実施形態と異なる。
図12Aに示すように、本実施形態の第1の内部電極層131は、第1の対向電極部131Mから延び第2の側面WS2の長さ方向Lの中央部に引き出される第7の引き出し部131Dをさらに有している。第7の引き出し部131Dは、第2の側面WS2の長さ方向Lの中央部に露出している。
第1の対向電極部131Mは、第7の引き出し部131Dと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第7の接続部領域131MDをさらに有することが好ましい。
誘電体層20に対する第7の接続部領域131MDの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高いことが好ましい。誘電体層20に対する第7の引き出し部131Dの被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高いことが好ましい。
図12Bに示すように、本実施形態の第2の内部電極層132は、第2の対向電極部132Mから延び第2の側面WS2の第1の端面LS1側の一部に引き出される第8の引き出し部132Eと、第2の対向電極部132Mから延び第2の側面WS2の第2の端面LS2側の一部に引き出される第9の引き出し部132Fと、をさらに有している。第8の引き出し部132Eは、第2の側面WS2の第1の端面LS1側の一部に露出し、第9の引き出し部132Fは、第2の側面WS2の第2の端面LS2側の一部に露出している。
第2の対向電極部132Mは、第8の引き出し部132Eと接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第8の接続部領域132MEと、第9の引き出し部132Fと接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第9の接続部領域132MFと、をさらに有することが好ましい。
誘電体層20に対する第8の接続部領域132MEおよび第9の接続部領域132MFの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。誘電体層20に対する第8の引き出し部132Eおよび第9の引き出し部132Fの被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。
本実施形態においては、第4の外部電極140Dは、第7の引き出し部131Dと接続され、第5の外部電極140Eは、第8の引き出し部132Eと接続され、第6の外部電極140Fは、第9の引き出し部132Fと接続される。
このような構成においても、第1実施形態と同様の効果が得られる。
<第5実施形態>
以下、第5実施形態に係る積層セラミックコンデンサ101について説明する。なお、以下の内部電極層の説明において、第2実施形態と同じ構成については詳細な説明を省略する。図13Aは、本実施形態の積層セラミックコンデンサ101の外観斜視図である。図13Bは、本実施形態の積層セラミックコンデンサ101の第1の内部電極層131を示すLW断面図である。図13Cは、本実施形態の積層セラミックコンデンサ101の第2の内部電極層132を示すLW断面図である。なお、図13Bおよび図13Cにおいては、外部電極140の図示は省略している。
本実施形態の積層セラミックコンデンサ101は、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第2実施形態と異なる。
図13Bに示すように、第1の内部電極層131は、誘電体層20を介して第2の内部電極層132と対向する第1の対向電極部131Mと、第1の対向電極部131Mから延び第1の表面部としての第1の側面WS1の第1の端面LS1側の一部に引き出される第1の引き出し部131Aと、第1の対向電極部131Mから延び第2の表面部としての第2の側面WS2の第2の端面LS2側の一部に引き出される第2の引き出し部131F1と、を有している。
第1の対向電極部131Mは、第1の対向電極部131Mの中央部を含む第1の中央部領域131MMと、第1の引き出し部131Aと接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域131MAと、第2の引き出し部131F1と接続される部分であって、第1の中央部領域131MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域131MF1と、を有する。
誘電体層20に対する第1の接続部領域131MAおよび第2の接続部領域131MF1の被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高い。誘電体層20に対する第1の引き出し部131Aおよび第2の引き出し部131F1の被覆率は、誘電体層20に対する第1の中央部領域131MMの被覆率よりも高い。
図13Cに示すように、第2の内部電極層132は、誘電体層20を介して第1の内部電極層131と対向する第2の対向電極部132Mと、第2の対向電極部132Mから延び第3の表面部としての第1の側面WS1の第2の端面LS2側の一部に引き出される第3の引き出し部132B1と、第2の対向電極部132Mから延び第4の表面部としての第2の側面WS2の第1の端面LS1側の一部に引き出される第4の引き出し部132E1と、を有している。
第2の対向電極部132Mは、第2の対向電極部132Mの中央部を含む第2の中央部領域132MMと、第3の引き出し部132B1と接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域132MB1と、第4の引き出し部132E1と接続される部分であって、第2の中央部領域132MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域132ME1と、を有することが好ましい。
誘電体層20に対する第3の接続部領域132MB1および第4の接続部領域132ME1の被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部132B1および第4の引き出し部132E1の被覆率は、誘電体層20に対する第2の中央部領域132MMの被覆率よりも高いことが好ましい。
本実施形態の外部電極140は、3つ以上の外部電極として、第1の引き出し部131Aと接続される第1の外部電極140Aと、第2の引き出し部131F1と接続される第2の外部電極140F1と、第3の引き出し部132B1に接続される第3の外部電極140B1と、第4の引き出し部132E1に接続される第4の外部電極140E1と、を有する。
このような構成においても、第1実施形態と同様の効果が得られる。
<第6実施形態>
以下、第6実施形態に係る積層セラミックコンデンサ201について説明する。なお、以下の内部電極層の説明において、第2実施形態と同じ構成については詳細な説明を省略する。図14Aは、本実施形態の積層セラミックコンデンサ201の外観斜視図である。図14Bは、本実施形態の積層セラミックコンデンサ201の第1の内部電極層231を示すLW断面図である。図14Cは、本実施形態の積層セラミックコンデンサ201の第2の内部電極層232を示すLW断面図である。なお、図14Bおよび図14Cにおいては、外部電極240の図示は省略している。
本実施形態の積層セラミックコンデンサ201は、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第2実施形態と異なる。
図14Bに示すように、第1の内部電極層231は、誘電体層20を介して第2の内部電極層232と対向する第1の対向電極部231Mと、第1の対向電極部231Mから延び第1の表面部としての第1の側面WS1の第1の端面LS1側の一部に引き出される第1の引き出し部231Aと、第1の対向電極部231Mから延び第2の表面部としての第1の側面WS1の第2の端面LS2側の一部に引き出される第2の引き出し部231Bと、を有している。第1の内部電極層231はさらに、第1の対向電極部231Mから延び第2の側面WS2の第1の端面LS1側の一部に引き出される第10の引き出し部231Eと、第1の対向電極部231Mから延び第2の側面WS2の第2の端面LS2側の一部に引き出される第11の引き出し部231Fと、を有している。
第1の対向電極部231Mは、第1の対向電極部231Mの中央部を含む第1の中央部領域231MMと、第1の引き出し部231Aと接続される部分であって、第1の中央部領域231MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域231MAと、第2の引き出し部231Bと接続される部分であって、第1の中央部領域231MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域231MBと、を有する。第1の対向電極部231Mはさらに、第10の引き出し部231Eと接続される部分であって、第1の中央部領域231MMよりも誘電体層20に対する被覆率が高い領域である第10の接続部領域231MEと、第11の引き出し部231Fと接続される部分であって、第1の中央部領域231MMよりも誘電体層20に対する被覆率が高い領域である第11の接続部領域231MFと、を有する。
誘電体層20に対する第1の接続部領域231MAおよび第2の接続部領域231MBの被覆率は、誘電体層20に対する第1の中央部領域231MMの被覆率よりも高い。誘電体層20に対する第1の引き出し部231Aおよび第2の引き出し部231Bの被覆率は、誘電体層20に対する第1の中央部領域231MMの被覆率よりも高い。また、誘電体層20に対する第10の接続部領域231MEおよび第11の接続部領域231MFの被覆率は、誘電体層20に対する第1の中央部領域231MMの被覆率よりも高いことが好ましい。誘電体層20に対する第10の引き出し部231Eおよび第11の引き出し部231Fの被覆率は、誘電体層20に対する第1の中央部領域231MMの被覆率よりも高いことが好ましい。
図14Cに示すように、第2の内部電極層232は、誘電体層20を介して第1の内部電極層231と対向する第2の対向電極部232Mと、第2の対向電極部232Mから延び第3の表面部としての第1の側面WS1の第2の端面LS2側の一部に引き出される第3の引き出し部232Cと、第2の対向電極部232Mから延び第4の表面部としての第2の側面WS2の第1の端面LS1側の一部に引き出される第4の引き出し部232Dと、を有している。第2の内部電極層232はさらに、第2の対向電極部232Mから延び第1の側面WS1の第1の端面LS1側の一部に引き出される第12の引き出し部232Gと、第2の対向電極部232Mから延び第2の側面WS2の第2の端面LS2側の一部に引き出される第13の引き出し部232Hと、を有している。
第2の対向電極部232Mは、第2の対向電極部232Mの中央部を含む第2の中央部領域232MMと、第3の引き出し部232Cと接続される部分であって、第2の中央部領域232MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域232MCと、第4の引き出し部232Dと接続される部分であって、第2の中央部領域232MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域232MDと、を有することが好ましい。第2の対向電極部232Mはさらに、第12の引き出し部232Gと接続される部分であって、第2の中央部領域232MMよりも誘電体層20に対する被覆率が高い領域である第12の接続部領域232MGと、第13の引き出し部232Hと接続される部分であって、第2の中央部領域232MMよりも誘電体層20に対する被覆率が高い領域である第13の接続部領域232MHと、を有することが好ましい。
誘電体層20に対する第3の接続部領域232MCおよび第4の接続部領域232MDの被覆率は、誘電体層20に対する第2の中央部領域232MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部232Cおよび第4の引き出し部232Dの被覆率は、誘電体層20に対する第2の中央部領域232MMの被覆率よりも高いことが好ましい。また、誘電体層20に対する第12の接続部領域232MGおよび第13の接続部領域232MHの被覆率は、誘電体層20に対する第2の中央部領域232MMの被覆率よりも高いことが好ましい。誘電体層20に対する第12の引き出し部232Gおよび第13の引き出し部232Hの被覆率は、誘電体層20に対する第2の中央部領域232MMの被覆率よりも高いことが好ましい。
本実施形態の外部電極240は、3つ以上の外部電極として、第1の引き出し部231Aと接続される第1の外部電極240Aと、第2の引き出し部231Bと接続される第2の外部電極240Bと、第3の引き出し部232Cに接続される第3の外部電極240Cと、第4の引き出し部232Dに接続される第4の外部電極240Dと、を有する。本実施形態の外部電極240はさらに、第10の引き出し部231Eと接続される第5の外部電極240Eと、第11の引き出し部231Fと接続される第6の外部電極240Fと、第12の引き出し部232Gに接続される第7の外部電極240Gと、第13の引き出し部232Hに接続される第8の外部電極240Hと、を有する。
このような構成においても、第1実施形態と同様の効果が得られる。
<第7実施形態>
以下、第7実施形態に係る積層セラミックコンデンサ301について説明する。なお、以下の内部電極層の説明において、第1実施形態と同じ構成については詳細な説明を省略する。図15Aは、本実施形態の積層セラミックコンデンサ301の外観斜視図である。図15Bは、本実施形態の積層セラミックコンデンサ301の第1の内部電極層331を示すLW断面図である。図15Cは、本実施形態の積層セラミックコンデンサ301の第2の内部電極層332を示すLW断面図である。なお、図15Bおよび図15Cにおいては、外部電極340の図示は省略している。
本実施形態の積層セラミックコンデンサ1は、積層体と、第1の内部電極層および第2の内部電極層と、外部電極の態様が、第1実施形態と異なる。
本実施形態の積層セラミックコンデンサ301は、積層体310と、外部電極340と、を有する。本実施形態の積層体310は、積層方向が薄い薄型タイプであり、積層方向から見たときの形状が正方形である。
図15Bに示すように、第1の内部電極層331は、誘電体層20を介して第2の内部電極層332と対向する第1の対向電極部331Mと、第1の対向電極部331Mから延び第1の表面部としての第1の側面WS1および第1の端面LS1に引き出される第1の引き出し部331Aと、第1の対向電極部331Mから延び第2の表面部としての第2の側面WS2および第2の端面LS2に引き出される第2の引き出し部331Bと、を有している。
第1の対向電極部331Mは、第1の対向電極部331Mの中央部を含む第1の中央部領域331MMと、第1の引き出し部331Aと接続される部分であって、第1の中央部領域331MMよりも誘電体層20に対する被覆率が高い領域である第1の接続部領域331MAと、第2の引き出し部331Bと接続される部分であって、第1の中央部領域331MMよりも誘電体層20に対する被覆率が高い領域である第2の接続部領域331MBと、を有する。
誘電体層20に対する第1の接続部領域331MAおよび第2の接続部領域331MBの被覆率は、誘電体層20に対する第1の中央部領域331MMの被覆率よりも高い。誘電体層20に対する第1の引き出し部331Aおよび第2の引き出し部331Bの被覆率は、誘電体層20に対する第1の中央部領域331MMの被覆率よりも高い。
図15Cに示すように、第2の内部電極層332は、誘電体層20を介して第1の内部電極層331と対向する第2の対向電極部332Mと、第2の対向電極部332Mから延び第3の表面部としての第1の側面WS1および第2の端面LS2に引き出される第3の引き出し部332Cと、第2の対向電極部332Mから延び第4の表面部としての第2の側面WS2および第1の端面LS1に引き出される第4の引き出し部332Dと、を有している。
第2の対向電極部332Mは、第2の対向電極部332Mの中央部を含む第2の中央部領域332MMと、第3の引き出し部332Cと接続される部分であって、第2の中央部領域332MMよりも誘電体層20に対する被覆率が高い領域である第3の接続部領域332MCと、第4の引き出し部332Dと接続される部分であって、第2の中央部領域332MMよりも誘電体層20に対する被覆率が高い領域である第4の接続部領域332MDと、を有することが好ましい。
誘電体層20に対する第3の接続部領域332MCおよび第4の接続部領域332MDの被覆率は、誘電体層20に対する第2の中央部領域332MMの被覆率よりも高いことが好ましい。誘電体層20に対する第3の引き出し部332Cおよび第4の引き出し部332Dの被覆率は、誘電体層20に対する第2の中央部領域332MMの被覆率よりも高いことが好ましい。
本実施形態の外部電極340は、3つ以上の外部電極として、第1の引き出し部331Aと接続される第1の外部電極340Aと、第2の引き出し部331Bと接続される第2の外部電極340Bと、第3の引き出し部332Cに接続される第3の外部電極340Cと、第4の引き出し部332Dに接続される第4の外部電極340Dと、を有する。
このような構成においても、第1実施形態と同様の効果が得られる。
<実験例>
上述の製造方法にしたがって、実験例のサンプルとして積層セラミックコンデンサを作製し、積層セラミックコンデンサの直流抵抗(Rdc)の値の測定を行った。
1.積層セラミックコンデンサの製造
実験例のサンプルとして、実施形態に係る製造方法を用いて、図1~図7に示す構造で、以下の仕様の、誘電体層に対する内部電極層の被覆率を調整した積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法:L×W×T=1.0mm×0.5mm×0.5mm
・誘電体層の材料(主成分):BaTiO
・容量:10μF
・定格電圧:4V
・誘電体層の厚み:0.5μm
・第1の内部電極層
・材質:Ni
・形状:図6に示される形状
・厚み:0.4μm
・第1の対向電極部の誘電体層に対する被覆率A:表参照
・第1の接続部領域および第2の接続部領域の誘電体層に対する被覆率B:表参照
・第1の引き出し部および第2の引き出し部の誘電体層に対する被覆率C:表参照
・第2の内部電極層:Ni
・材質:Ni
・形状:図7に示される形状
・厚み:0.4μm
・第2の対向電極部の誘電体層に対する被覆率D:表参照
・第3の接続部領域および第4の接続部領域の誘電体層に対する被覆率E:表参照
・第3の引き出し部および第4の引き出し部の誘電体層に対する被覆率F:表参照
・外部電極の構造
・第1の外部電極および第2の外部電極の構造
・下地電極層:導電性金属(Cu)とガラス成分を含む焼き付け層
・側面中央部の厚み:約30μm
・めっき層:Niめっき層、Snめっき層の2層形成
・Niめっき層厚み:4μm
・Snめっき層厚み:4μm
・第3の外部電極および第4の外部電極
・下地電極層:導電性金属(Cu)とガラス成分を含む焼き付け層
・端面中央部の厚み:約45μm
・めっき層:Niめっき層、Snめっき層の2層形成
・Niめっき層厚み:4μm
・Snめっき層厚み:4μm
2.評価
次に、作製したサンプルについて、以下の測定方法に従って評価を行った。
<積層セラミックコンデンサの直流抵抗(Rdc)の値の測定>
実験例1a~8aについては、第1の外部電極と第2の外部電極間に電流I=100mAを通電しながら、第1の外部電極と第2の外部電極との間の電位差Vを測定し、Rdc1=V/I(電位差/100mA)の計算により直流抵抗Rdc1を算出した。その後、被覆率A、B、Cの測定を行った。実験例1b~8bについては、第3の外部電極と第4の外部電極との間に電流I=100mAを通電しながら、第3の外部電極と第4の外部電極との間の電位差Vを測定し、Rdc2=V/I(電位差/100mA)の計算をして直流抵抗Rdc2を算出した。その後、被覆率D、E、Fの測定を行った。
3.測定結果
表1にRdc1および被覆率A、B、Cの測定結果を示す。表2に、Rdc2および被覆率D、E、Fの測定結果を示す。
Figure 0007468498000001
Figure 0007468498000002
実験例3aと、実験例2aおよび実験例4aを比較すると、被覆率Aがほぼ同じ値の場合において、被覆率Bおよび被覆率Cを、被覆率Aよりも高くすると(実験例2a、実験例4a)、直流抵抗Rdc1を下げることが可能であることが分かる。また、実験例2aおよび実験例4aに対して、実験例5aを見ると、被覆率Aを高めても、被覆率Bおよび被覆率Cが低い場合は、直流抵抗Rdc1が高くなってしまうことが確認できる。実験例8aでは、被覆率Aを、被覆率Bおよび被覆率Cよりも低くすることにより、誘電体層同士の密着性を高めつつ、直流抵抗Rdc1を低くすることができている。
実験例2bと、実験例3bおよび実験例4bを比較すると、被覆率Dがほぼ同じ値の場合において、被覆率Eおよび被覆率Fを、被覆率Dよりも高くすると(実験例3b、実験例4b)、直流抵抗Rdc2を下げることが可能であることが分かる。また、実験例3bおよび実験例4bに対して、実験例5bを見ると、被覆率Dを高めても、被覆率Eおよび被覆率Fが低い場合は、直流抵抗Rdc2が高くなってしまうことが確認できる。実験例8bでは、被覆率Dを、被覆率Eおよび被覆率Fよりも低くすることにより、誘電体層同士の密着性を高めつつ、直流抵抗Rdc2を低くすることができている。
実験例2a、4a、6a、7a、8aに示されるように、被覆率A<被覆率B、被覆率A<被覆率Cとすることにより、直流抵抗Rdc1を低減することができる。また、実験例3b、4b、6b、7b、8bに示すように、被覆率D<被覆率E、被覆率D<被覆率Fとすることにより、直流抵抗Rdc2を低減することができる。なお、被覆率B、C、E、Fは、72%以上であることが好ましい。被覆率A、Dは、52%以上であることが好ましい。被覆率B、Cは、被覆率Aよりも5%以上高くてもよい。被覆率E、Fは、被覆率Dよりも5%以上高くてもよい。
これにより、誘電体層同士の密着力も向上させて、層ハガレを抑制しつつ、直流抵抗(Rdc)の増加を抑制でき、積層セラミックコンデンサとしての特性を維持、向上させることができる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
1、101、201、301 積層セラミックコンデンサ
10、310 積層体
LS1 第1の端面、LS2 第2の端面
WS1 第1の側面、WS2 第2の側面
TS1 第1の主面、TS2 第2の主面
20 誘電体層
30 内部電極層
31、131、231、331 第1の内部電極層
31M、131M、231M、331M 第1の対向電極部
31A、131A、231A、331A 第1の引き出し部
31B、131B、131F1、231B、331B 第2の引き出し部
31MM、131MM、231MM、331MM 第1の中央部領域
31MA、131MA、231MA、331MA 第1の接続部領域
31MB、131MB、131MF1、231MB、331MB 第2の接続部領域
32、132、232、332 第2の内部電極層
32M、132M、232M、332M 第2の対向電極部
32C、132C、132B1、232C、332C 第3の引き出し部
32D、132D、132E1、232D、332D 第4の引き出し部
32MM、132MM、232MM、332MM 第2の中央部領域
32MC、132MC、132MB1、232MC、332MC 第3の接続部領域
32MD、132MD、132ME1、232MD、332MD 第4の接続部領域
40、140、240、340 外部電極
40A、140A、240A、340A 第1の外部電極
40B、140B、140F1、240B、340B 第2の外部電極
40C、140C、140B1、240C、340C 第3の外部電極
40D、140D、140E1、240D、340D 第4の外部電極
L 長さ方向
W 幅方向
T 積層方向

Claims (16)

  1. 複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する長さ方向に相対する第1の端面および第2の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第1の側面および第2の側面を有する積層体と、
    3つ以上の外部電極と、を有する積層セラミックコンデンサであって、
    前記複数の内部電極層は、複数の第1の内部電極層と、複数の第2の内部電極層と、を有し、
    前記第1の内部電極層は、前記誘電体層を介して前記第2の内部電極層と対向する第1の対向電極部と、前記第1の対向電極部から延び前記積層体の第1の表面部に引き出される第1の引き出し部と、前記第1の対向電極部から延び前記積層体の第2の表面部に引き出される第2の引き出し部と、を有し、
    前記第2の内部電極層は、前記誘電体層を介して前記第1の内部電極層と対向する第2の対向電極部と、前記第2の対向電極部から延び前記積層体の第3の表面部に引き出される第3の引き出し部と、を有し、
    前記3つ以上の外部電極は、前記第1の引き出し部と接続される第1の外部電極と、前記第2の引き出し部と接続される第2の外部電極と、前記第3の引き出し部に接続される第3の内部電極と、を有し、
    前記第1の対向電極部は、前記第1の対向電極部の中央部を含む第1の中央部領域と、前記第1の引き出し部と接続される部分であって、前記第1の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第1の接続部領域と、前記第2の引き出し部と接続される部分であって、前記第1の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第2の接続部領域と、を有し、
    前記誘電体層に対する前記第1の接続部領域および第2の接続部領域の被覆率は、前記誘電体層に対する前記第1の中央部領域の被覆率よりも高く、
    前記誘電体層に対する前記第1の引き出し部および第2の引き出し部の被覆率は、前記誘電体層に対する前記第1の中央部領域の被覆率よりも高い、積層セラミックコンデンサ。
  2. 前記第1の表面部の少なくとも一部は、前記第1の側面の一部であり、
    前記第2の表面部の少なくとも一部は、前記第2の側面の一部である、請求項1に記載の積層セラミックコンデンサ。
  3. 前記第1の引き出し部の前記長さ方向の長さは、前記第1の対向電極部の前記長さ方向の長さよりも短く、
    前記第2の引き出し部の前記長さ方向の長さは、前記第1の対向電極部の前記長さ方向の長さよりも短い、請求項2に記載の積層セラミックコンデンサ。
  4. 前記誘電体層に対する前記第1の接続部領域および前記第2の接続部領域の被覆率は72%以上であり、
    前記誘電体層に対する前記第1の引き出し部および前記第2の引き出し部の被覆率は72%以上である、請求項1~3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記第2の内部電極層は、前記第2の対向電極部から延び前記積層体の第4の表面部に引き出される第4の引き出し部をさらに有し、
    前記3つ以上の外部電極は、前記第4の引き出し部に接続される第4の外部電極をさらに有する、請求項1~4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 前記第3の表面部の少なくとも一部は、前記第1の端面の一部であり、
    前記第4の表面部の少なくとも一部は、前記第2の端面の一部である、請求項5に記載の積層セラミックコンデンサ。
  7. 前記第3の引き出し部の前記幅方向の長さは、前記第2の対向電極部の前記幅方向の長さよりも短く、
    前記第4の引き出し部の前記幅方向の長さは、前記第2の対向電極部の前記幅方向の長さよりも短い、請求項6に記載の積層セラミックコンデンサ。
  8. 前記第2の対向電極部は、前記第2の対向電極部の中央部を含む第2の中央部領域と、前記第3の引き出し部と接続される部分であって、前記第2の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第3の接続部領域と、前記第4の引き出し部と接続される部分であって、前記第2の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第4の接続部領域と、を有し、
    前記誘電体層に対する前記第3の接続部領域および前記第4の接続部領域の被覆率は、前記誘電体層に対する前記第2の中央部領域の被覆率よりも高く、
    前記誘電体層に対する前記第3の引き出し部および前記第4の引き出し部の被覆率は、前記誘電体層に対する前記第2の中央部領域の被覆率よりも高い、請求項5~7のいずれか1項に記載の積層セラミックコンデンサ。
  9. 前記誘電体層に対する前記第3の接続部領域および前記第4の接続部領域の被覆率は72%以上であり、
    前記誘電体層に対する前記第3の引き出し部および前記第4の引き出し部の被覆率は72%以上である、請求項8に記載の積層セラミックコンデンサ。
  10. 前記誘電体層の厚みは、0.3μm以上1.5μm以下である、請求項1~9のいずれか1項に記載の積層セラミックコンデンサ。
  11. 前記内部電極層の厚みは、0.25μm以上0.6μm以下である、請求項1~10のいずれか1項に記載の積層セラミックコンデンサ。
  12. 前記内部電極層の厚みは、0.25μm以上0.4μm以下である、請求項11に記載の積層セラミックコンデンサ。
  13. 前記第1の引き出し部の引き出し方向を第1の引き出し方向とした場合、
    前記第1の引き出し部の前記第1の引き出し方向の直交方向の長さは、前記第1の対向電極部の前記第1の引き出し方向の直交方向の長さよりも短く、
    前記第2の引き出し部の引き出し方向を第2の引き出し方向とした場合、
    前記第2の引き出し部の前記第2の引き出し方向の直交方向の長さは、前記第1の対向電極部の前記第2の引き出し方向の直交方向の長さよりも短い、請求項1に記載の積層セラミックコンデンサ。
  14. 前記第1の表面部の少なくとも一部は、前記第1の側面の一部であり、
    前記第2の表面部の少なくとも一部は、前記第2の側面の一部である、請求項13に記載の積層セラミックコンデンサ。
  15. 前記第1の表面部の少なくとも一部は、前記第1の端面の一部であり、
    前記第2の表面部の少なくとも一部は、前記第2の端面の一部である、請求項13に記載の積層セラミックコンデンサ。
  16. 前記第1の表面部の少なくとも一部は、前記第1の側面の前記第1の端面側の一部であり、
    前記第2の表面部の少なくとも一部は、前記第1の側面の前記第2の端面側の一部である、請求項13に記載の積層セラミックコンデンサ。
JP2021201981A 2021-12-13 2021-12-13 積層セラミックコンデンサ Active JP7468498B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021201981A JP7468498B2 (ja) 2021-12-13 2021-12-13 積層セラミックコンデンサ
CN202211224025.0A CN116264131A (zh) 2021-12-13 2022-10-08 层叠陶瓷电容器
US17/985,195 US20230197338A1 (en) 2021-12-13 2022-11-11 Multilayer ceramic capacitor
JP2024060320A JP2024086778A (ja) 2021-12-13 2024-04-03 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021201981A JP7468498B2 (ja) 2021-12-13 2021-12-13 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024060320A Division JP2024086778A (ja) 2021-12-13 2024-04-03 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2023087534A JP2023087534A (ja) 2023-06-23
JP7468498B2 true JP7468498B2 (ja) 2024-04-16

Family

ID=86722761

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021201981A Active JP7468498B2 (ja) 2021-12-13 2021-12-13 積層セラミックコンデンサ
JP2024060320A Pending JP2024086778A (ja) 2021-12-13 2024-04-03 積層セラミックコンデンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024060320A Pending JP2024086778A (ja) 2021-12-13 2024-04-03 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US20230197338A1 (ja)
JP (2) JP7468498B2 (ja)
CN (1) CN116264131A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120698A (ja) 2004-10-19 2006-05-11 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2015053512A (ja) 2014-11-07 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP2017010998A (ja) 2015-06-17 2017-01-12 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP2017103262A (ja) 2015-11-30 2017-06-08 株式会社村田製作所 積層セラミックコンデンサ
JP2018056292A (ja) 2016-09-28 2018-04-05 京セラ株式会社 積層型電子部品
JP2018170355A (ja) 2017-03-29 2018-11-01 Tdk株式会社 貫通コンデンサ
JP2020184555A (ja) 2019-04-26 2020-11-12 株式会社村田製作所 積層セラミックコンデンサ
JP2021168337A (ja) 2020-04-10 2021-10-21 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120698A (ja) 2004-10-19 2006-05-11 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2015053512A (ja) 2014-11-07 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP2017010998A (ja) 2015-06-17 2017-01-12 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP2017103262A (ja) 2015-11-30 2017-06-08 株式会社村田製作所 積層セラミックコンデンサ
JP2018056292A (ja) 2016-09-28 2018-04-05 京セラ株式会社 積層型電子部品
JP2018170355A (ja) 2017-03-29 2018-11-01 Tdk株式会社 貫通コンデンサ
JP2020184555A (ja) 2019-04-26 2020-11-12 株式会社村田製作所 積層セラミックコンデンサ
JP2021168337A (ja) 2020-04-10 2021-10-21 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN116264131A (zh) 2023-06-16
JP2023087534A (ja) 2023-06-23
US20230197338A1 (en) 2023-06-22
JP2024086778A (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
US11062848B2 (en) Multilayer ceramic electronic component
US11915877B2 (en) Multilayer ceramic electronic component
US11636982B2 (en) Multilayer ceramic electronic component including multilayer external electrodes
CN111724991A (zh) 层叠陶瓷电容器
KR20120133716A (ko) 적층 세라믹 커패시터
KR101719838B1 (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
US10170243B2 (en) Multilayer ceramic capacitor
JP7517260B2 (ja) 積層セラミック電子部品
US11862398B2 (en) Multilayer ceramic capacitor
CN115483030B (zh) 层叠陶瓷电子部件
KR20210120846A (ko) 적층 세라믹 전자부품
KR20190116183A (ko) 적층 세라믹 전자부품
KR20240090991A (ko) 적층 세라믹 콘덴서
JP7468498B2 (ja) 積層セラミックコンデンサ
US11881355B2 (en) Multilayer ceramic capacitor
US11587730B2 (en) Multilayer ceramic capacitor
JP2021125673A (ja) 積層セラミックコンデンサ
WO2024135256A1 (ja) 積層セラミック電子部品
JP7501564B2 (ja) 積層セラミック電子部品
JP7560382B2 (ja) 積層セラミックコンデンサ
US11984265B2 (en) Multilayer ceramic capacitor
JP2023057491A (ja) 積層セラミックコンデンサ
KR20220048221A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150