JP2017010998A - 積層型セラミック電子部品の製造方法 - Google Patents
積層型セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2017010998A JP2017010998A JP2015122391A JP2015122391A JP2017010998A JP 2017010998 A JP2017010998 A JP 2017010998A JP 2015122391 A JP2015122391 A JP 2015122391A JP 2015122391 A JP2015122391 A JP 2015122391A JP 2017010998 A JP2017010998 A JP 2017010998A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductive paste
- electronic component
- raw material
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 必要十分な量のPdを内部電極に含んだ積層型セラミック電子部品を提供する。【解決手段】 内部電極用導電性ペーストを作製するための、Agペースト、Ag-Pdペースト、Pdペーストのいずれかからなる、少なくとも2種類の、原料導電性ペーストを用意する工程と、少なくとも2種類の原料導電性ペーストを混合することにより、内部電極用導電性ペーストを作製する工程と、セラミックグリーンシートの少なくとも一部のものに、それぞれ、内部電極用導電性ペーストを所望のパターン形状に塗布し、導電性ペースト膜を形成する工程と、を備えるようにした。【選択図】 図1
Description
本発明は、積層型セラミック電子部品の製造方法に関し、さらに詳しくは、必要十分な量のPdを内部電極に含んだ積層型セラミック電子部品の製造方法に関する。
優れた電気的特性を備え、小型、軽量で、量産性に優れた電子部品として、積層型セラミック電子部品が、電子機器に広く使用されている。たとえば、そのような積層型セラミック電子部品として、積層型セラミックサーミスタ、積層型セラミックコンデンサ、積層型セラミックインダクタなどがある。
特許文献1(特開2013−183109号公報)に、積層型電子部品の製造方法として、積層型NTCサーミスタ(「積層型セラミックNTCサーミスタ」と表記すべきであるが、煩雑であるため「積層型NTCサーミスタ」と略して表記する;以下において同じ)の製造方法が開示されている。以下、特許文献1に開示された積層型セラミック電子部品の製造法の概略を説明する。
まず、複数の種類からなるセラミック素原料を用意する。
次に、各セラミック素原料をそれぞれ所定量となるように秤量してボールミルに投入し、ジルコニアなどからなる粉砕媒体と共に湿式粉砕した後、仮焼してセラミック仮焼粉末を得る。
次に、セラミック仮焼粉末に、所定量の有機バインダと水を加え、湿式で混合処理をおこない、スラリーを作製する。
次に、スラリーをドクターブレード法などにより成形加工し、セラミックグリーンシートを作製する。
次に、セラミックグリーンシート上に、Ag-Pdペーストを所望のパターン形状に塗布し、内部電極を形成するための導電性ペースト膜を形成する。
次に、導電性ペースト膜が形成されたセラミックグリーンシートを積層し、未焼成積層体(生の積層体)を作製する。
次に、未焼成積層体を、必要に応じて所望の寸法に切断した後、所望の焼成温度(焼成プロファイル)で焼成し積層体を作製する。作製された積層体の内部には、複数のセラミック層と複数の内部電極が積層されている。また、内部電極は、その一部分が積層体の表面に露出されている。
最後に、積層体の表面に1対の外部電極を形成し、積層型セラミック電子部品を完成させる。各外部電極は、積層体の表面に露出された所定の内部電極と電気的に接続されている。
上述した積層型セラミック電子部品(積層型NTCサーミスタ)の製造法では、Ag-Pdペーストを使用して、内部電極を形成するための導電性ペースト膜を形成している。
導電性ペースト膜にPdを含有させているのは、未焼成積層体を焼成する工程において、未焼成積層体から露出している部分の導電性ペースト膜が揮発してしまい、内部電極と外部電極の電気的接続が不良になってしまうのを防止するためである。また、同じく未焼成積層体を焼成する工程において、セラミックグリーンシート上に塗布された導電性ペースト膜が部分的に揮発し、収縮して内部電極の電極被覆率が低下してしまい、完成した積層型セラミック電子部品の電気的特性が低下してしまうことを防止するためである。以下に説明を補足する。
導電性ペースト膜にPdを含有させているのは、未焼成積層体を焼成する工程において、未焼成積層体から露出している部分の導電性ペースト膜が揮発してしまい、内部電極と外部電極の電気的接続が不良になってしまうのを防止するためである。また、同じく未焼成積層体を焼成する工程において、セラミックグリーンシート上に塗布された導電性ペースト膜が部分的に揮発し、収縮して内部電極の電極被覆率が低下してしまい、完成した積層型セラミック電子部品の電気的特性が低下してしまうことを防止するためである。以下に説明を補足する。
上記積層型セラミック電子部品の製造方法において、未焼成積層体を焼成する焼成温度は、セラミックグリーンシートに含まれるセラミック仮焼粉末の組成などにより定められる。一方、Agの融点とPdの融点を比較すると、Agの融点が約960℃程度であるのに対し、Pdの融点は約1400℃程度である。
未焼成積層体を焼成する焼成温度が960℃以上である場合、導電性ペースト膜の導電性物質がAgのみであると、960℃を越えた時点でAgが揮発を始め、上述したように、完成した積層型セラミック電子部品において、内部電極と外部電極の電気的接続が不良になったり、内部電極の電極被覆率が低下して電気的特性が低下してしまったりする虞がある。
そこで、上記積層型セラミック電子部品の製造方法においては、導電性ペースト膜に導電性物質として、Agだけではなく、Pdも含有させ、導電性成分の揮発開始を遅らせることにより、完成した積層型セラミック電子部品において、内部電極と外部電極の電気的接続の不良を防止するとともに、電気的特性の低下を防止するようにしたのである。
しかしながら、PdはAgに比べて非常に高価である。現時点において、同じ重量のPdの価格とAgの価格を比較した場合、Pdの価格は、Agの価格の40倍程度である。金属の価格は、その金属の希少度や、需要の大きさなどの要因により定まるが、現時点において、Pdの価格とAgの価格の差が大幅に縮まったり、Pdの価格とAgの価格が同じになったり、Pdの価格とAgの価格が逆転したりする見込みはない。
一方、複数種類の積層型セラミック電子部品を製造する電子部品メーカーや、同一種類の積層型セラミック電子部品であっても、焼成温度の異なる複数品種の積層型セラミック電子部品を製造する電子部品メーカーにおいては、内部電極用の導電性ペーストに、AgとPdの配合比の異なる少数種類のAg-Pdペーストを用意しておき、焼成温度などに合わせて、Ag-Pdペーストを選択して使用している。
たとえば、ある電子部品メーカーでは、内部電極用の導電性ペーストとして、AgとPdの配合比(重量比)が、Ag:Pd=7:3のAg-Pdペーストと、Ag:Pd=3:7のAg-Pdペーストと、Ag:Pd=0:10のPdペーストを用意しておき、焼成温度などに合わせて選択して使用している。さらにAgとPdの配合比が異なるAg-Pdペーストを用意しておくことが好ましいが、内部電極用の導電性ペーストの種類が増えると、管理が煩雑になり、かつ管理コストが上昇するため、この電子部品メーカーでは、上記2種類のAg-Pdペーストと、Pdペーストを選択して使用している。
しかしながら、このように用意された内部電極用の導電性ペーストの種類が少ない場合、Ag:Pd=7:3のAg-Pdペーストでは、僅かだけPdの量が不足する場合においても、Ag:Pd=3:7のAg-Pdペーストを使用しなければならず、Pdを必要以上に使用していることになり、無駄に内部電極用の導電性ペーストの材料コストを上昇させてしまっていた。同様に、Ag:Pd=3:7のAg-Pdペーストでは、僅かだけPdの量が不足する場合においても、Pdペースト(Ag:Pd=0:10)を使用しなければならず、Pdを必要以上に使用していることになり、無駄に内部電極用の導電性ペーストの材料コストを上昇させてしまっていた。積層型セラミック電子部品の材料コストにおいて、内部電極用の導電性ペーストの材料コストが占める割合は大きいため、Pdの必要以上の使用は、積層型セラミック電子部品の製造コストの大幅な上昇になり、大きな問題であった。
本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型セラミック電子部品の製造方法は、セラミック層と内部電極が積層された積層体を備えた積層型セラミック電子部品の製造方法であって、複数のセラミックグリーンシートを用意する工程と、内部電極用導電性ペーストを作製するための、Agペースト、Ag-Pdペースト、Pdペーストのいずれかからなる、少なくとも2種類の、原料導電性ペーストを用意する工程と、少なくとも2種類の原料導電性ペーストを混合することにより、内部電極用導電性ペーストを作製する工程と、セラミックグリーンシートの少なくとも一部のものに、それぞれ、内部電極用導電性ペーストを所望のパターン形状に塗布し、導電性ペースト膜を形成する工程と、導電性ペースト膜が形成されたセラミックグリーンシートを含む、複数のセラミックグリーンシートを所望の順番に積層し、未焼成積層体を作製する工程と、未焼成積層体を所望の焼成プロファイルで焼成し、積層体を作製する工程と、積層体の表面に外部電極を形成する工程と、を備えるようにした。
上述した少なくとも2種類の原料導電性ペーストは、たとえば、AgペーストとPdペーストとすることができる。この場合には、内部電極用導電性ペーストに含まれるAgとPdの比率を、広範囲にわたって調整することができる。
あるいは、上述した少なくとも2種類の原料導電性ペーストは、たとえば、AgペーストとAg-Pdペースト、または、Ag-PdペーストとPdペーストとすることができる。あるいは、上述した少なくとも2種類の原料導電性ペーストは、たとえば、AgとPdの配合比の異なる2種類のAg-Pdペーストとすることができる。
これらの場合において、Ag-Pdペーストに含まれるAgとPdは、Ag-Pd共沈粉や、Ag-Pd合金粉にすることができる。そして、Ag-Pdペーストに含まれるAg-Pdを、Ag-Pd共沈粉にした場合、内部電極用導電性ペーストに含まれる導電性物質の融点を上昇させることができ、確実に、内部電極と外部電極の電気的接続が不良になってしまうことを防止し、また、内部電極の電極被覆率が低下してしまい、電気的特性が低下してしまうことを防止することができる。また、Ag-Pdペーストに含まれるAg-Pdを、Ag-Pd合金粉にした場合、内部電極用導電性ペーストに含まれる導電性物質の融点を、より上昇させることができ、より確実に、内部電極と外部電極の電気的接続が不良になってしまうことを防止し、また、内部電極の電極被覆率が低下してしまい、電気的特性が低下してしまうことを防止することができる。
なお、少なくとも2種類の原料導電性ペーストの混合比は、予め、焼成温度と、その焼成温度において最大限含めることができるAgの比率を求める式、または、焼成温度と、その焼成温度において最小限含める必要があるPdの比率を求める式を作成し、少なくとも一方の式を使って決定するようにしても良い。
さらに、原料導電性ペーストを用意する工程で用意された、少なくとも2種類の原料導電性ペーストを、異なる混合比で混合して、複数のテスト用導電性ペーストを作製し、複数のテスト用導電性ペーストをそれぞれ使用して、導電性ペースト膜を形成する工程と同様の工程、未焼成積層体を作製する工程と同様の工程、積層体を作製する工程と同様の工程、積層体の表面に外部電極を形成する工程と同様の工程を経て、内部電極と外部電極を備えた複数のテスト用電子部品を作製する工程を備えるようにしても良い。この場合には、作製された複数のテスト用電子部品をテストすることにより、少なくとも2種類の原料導電性ペーストの混合比を、適正に決定することができる。
たとえば、複数のテスト用電子部品それぞれについて、電気的特性を測定し、所望の電気的特性を満たし、かつ、内部電極のPdの使用量が最小であるテスト用電子部品に使用したテスト用導電性ペーストの、少なくとも2種類の原料導電性ペーストの混合比を、内部電極用導電性ペーストを作製する工程における、少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えるようにすることができる。この場合には、所望の電気的特性を満たし、かつ、内部電極に必要十分なPdを含んだ積層型セラミック電子部品を製造することができる。
あるいは、複数のテスト用電子部品をそれぞれ切削し、内部電極と外部電極の接続状態を調べ、接続状態が良好であり、かつ、内部電極のPdの使用量が最小であるテスト用電子部品に使用したテスト用導電性ペーストの、少なくとも2種類の原料導電性ペーストの混合比を、内部電極用導電性ペーストを作製する工程における、少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えるようにすることができる。この場合には、内部電極と外部電極の接続状態が良好で、かつ、内部電極に必要十分なPdを含んだ積層型セラミック電子部品を製造することができる。
あるいは、複数のテスト用電子部品をそれぞれ切削し、内部電極の電極被覆率を調べ、所望の電極被覆率を備え、かつ、内部電極のPdの使用量が最小であるテスト用電子部品に使用したテスト用導電性ペーストの、少なくとも2種類の原料導電性ペーストの混合比を、内部電極用導電性ペーストを作製する工程における、少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えるようにすることができる。この場合には、内部電極が所望の電極被覆率を備え、かつ、内部電極に必要十分なPdを含んだ積層型セラミック電子部品を製造することができる。
積層型セラミック電子部品として、たとえば、積層型NTCサーミスタや積層型PTCサーミスタなどの、積層型セラミックサーミスタを製造することができる。
本発明によれば、必要十分な量のPdを内部電極に含んだ積層型セラミック電子部品を製造することができる。
以下、図面とともに、本発明を実施するための形態について説明する。なお、以下においては、複数の実施形態について説明するが、各実施形態で採用された技術は他の実施形態においても援用可能であり、援用された内容も本発明に含まれる。
[第1実施形態]
図1に、本実施形態において作製する積層型NTCサーミスタ100を示す。ただし、図1は、積層型NTCサーミスタ100の断面図である。
図1に、本実施形態において作製する積層型NTCサーミスタ100を示す。ただし、図1は、積層型NTCサーミスタ100の断面図である。
積層型NTCサーミスタ100は、セラミック層1と、内部電極2a、2bが積層された積層体3を備える。
セラミック層1は、たとえば、Mn、Ni、Co、Cu、Feなどの遷移金属の酸化物を、複数種類、混合し、焼結させることにより形成されている。
内部電極2a、2bは、Ag、Pdを主成分として形成されている。図1においては、内部電極2aと内部電極2bがそれぞれ2層ずつ示されているが、各層数は任意であり、これより少なくても良く、これより多くても良い。
積層体3の両端には、1対の外部電極4a、4bが形成されている。外部電極4a、4bは、それぞれ、たとえばAgペーストを塗布し、焼付けることにより形成されている。内部電極2aが外部電極4aに接続され、内部電極4bが外部電極4bに接続されている。なお、本実施形態においては、全ての内部電極2a、2bが、外部電極4a、4bのいずれかに接続されているが、外部電極4a、4bのいずれにも接続されない、浮き内部電極を設けても良い。
外部電極4a、4bの表面には、めっき電極5a、5bが形成されている。図1においては、見やすくするために1層に示しているが、めっき電極5a、5bは、それぞれ複数の層に形成されている。めっき電極5a、5bは、それぞれ、たとえば、第1層がNi、第2層がSnを主成分とする、2層に形成されている。
次に、積層型NTCサーミスタ100の製造方法について説明する。
まず、次の方法で、セラミックグリーンシートを作製する。
素原料として、Mn、Ni、Co、Cu、Feなどの遷移金属の酸化物の粉末を、複数種類、用意する。
次に、それらの遷移金属の酸化物の粉末を、それぞれ秤量し、ボールミルに投入し、純水、ジルコニアなどからなる粉砕媒体とともに湿式粉砕をおこない、その後、仮焼し、セラミック仮焼粉末を作製する。仮焼温度は、素原料の種類、配合比などに基づき、適宜、設定される。
次に、セラミック仮焼粉末に、所定量の有機バインダと純水を加え、湿式で混合処理をおこない、スラリーを作製する。
次に、スラリーをドクターブレード法などにより成形加工し、セラミックグリーンシートを作製する。
このようなセラミックグリーンシートの作製と並行して、次の方法で、内部電極用導電性ペーストを作製する。
まず、原料導電性ペーストとして、Agペーストと、Pdペーストを用意する。
Agペーストは、Ag粉と、有機ビヒクルを、所定の混合割合となるように秤量し、三本ロール、サンドミル、ポットミルなどを使用して、分散、混練して作製されたものである。
Agペーストは、Ag粉と、有機ビヒクルを、所定の混合割合となるように秤量し、三本ロール、サンドミル、ポットミルなどを使用して、分散、混練して作製されたものである。
本実施形態においては、Ag粉に、球形形状からなり、平均粒径1.2μmのものを使用した。平均粒径は、レーザーによる粒度分析計で測定して求めた。
有機ビヒクルは、バインダ樹脂が有機溶剤中に溶解されたものである。バインダ樹脂としては、たとえば、エチルセルロース樹脂、ニトロセルロース樹脂、アクリル樹脂、アルキド樹脂、ブチラ―ル樹脂などを単独で、または、これらの樹脂を組み合わせて使用することができる。有機溶剤としては、たとえば、α-テルピネオール、キシレン、トルエン、ジエチレングリコールモノブチルエーテルなどを単独で、または、これらの有機溶剤を組み合わせて使用することができる。バインダ樹脂と有機溶剤の混合比は、たとえば、体積比率で、1〜3:7〜9程度に調整される。
本実施形態のAgペーストにおいては、Ag粉と有機ビヒクルの混合比を、重量比で7:3とした。なお、Agペーストには、必要に応じて、分散剤や可塑剤などを添加させても良い。
Pdペーストは、Pd粉と、有機ビヒクルを、所定の混合割合となるように秤量し、三本ロール、サンドミル、ポットミルなどを使用して、分散、混練して作製されたものである。
本実施形態においては、Pd粉に、球形形状からなり、平均粒径0.5μmのものを使用した。平均粒径は、Ag粉の場合と同様の方法で求めた。
有機ビヒクルには、Agペーストに使用したものと同じものを用いた。
本実施形態のPdペーストにおいては、Pd粉と有機ビヒクルの混合比を、重量比で7:3とした。なお、Pdペーストには、必要に応じて、分散剤や可塑剤などを添加させても良い。
次に、原料導電性ペーストである、Agペーストと、Pdペーストを混合して、内部電極用導電性ペーストを作製する。具体的には、AgペーストとPdペーストを、三本ロール、サンドミル、ポットミルなどを使用して、分散、混練して作製する。
本実施形態においては、AgペーストとPdペーストの混合比を、重量比で5:5とした。このAgペーストとPdペーストの混合比は、以下の手順で決定した。
まず、予め、AgペーストとPdペーストを混合して使用した場合における、焼成温度と、最大限含有させることができるAgの比率(重量比)の関係を示す次の式1を作成した。xは焼成温度(℃)、yは最大限含有させることができるAgの比率(重量比)である。
y=−0.1778x+262.61・・・(式1)
図2に、式1を示す。
y=−0.1778x+262.61・・・(式1)
図2に、式1を示す。
式1は、AgペーストとPdペーストの混合比を変え、また焼成温度を変えて、所望の電極被覆率を満たすAgペーストとPdペーストの混合比(AgとPdの比率(重量比))を調べることにより作成することができる。
ただし、Agの含有量は、余裕をもたせて、算出された比率y(%)よりも若干少なくしておくことが好ましい。ただし、少なくし過ぎると、Pdの含有量が増え、内部電極用導電性ペーストのコストが上昇してしまう。
本実施形態においては、後述する、セラミック仮焼粉末の組成などに基づき決定された焼成温度を式1に代入し、得られた最大限含有させることができるAgの比率y(%)を求め、その値よりもAgの比率を若干少なくして、AgペーストとPdペーストの混合比を重量比で5:5とした。
なお、式1は、内部電極用の導電性ペーストにAg粉とPd粉が含有されている場合の式であり、内部電極用の導電性ペーストにAg-Pd合金粉や、Ag-Pd共沈粉が含有される場合には、若干、異なった式になる。
また、式1は、所望の電極被覆率を満たす否かに基づき作成しているが、これに代えて、内部電極と外部電極が良好に接続されているか否か、あるいは、完成した電子部品が良好な電気的特性を備えているか否かに基づき、式1を作成するようにしても良い。
また、式1は、焼成温度と、最大限含有させることができるAgの比率(重量比)の関係を示しているが、これに代えて、焼成温度と、最小限含有させる必要があるPdの比率(重量比)の関係を示す式を作成し、使用するようにしても良い。
次に、作製したセラミックグリーンシートのうち、所定のものの表面に、作製した内部電極用導電性ペーストを、たとえばスクリーン印刷により所望のパターン形状に塗布し、導電性ペースト膜を形成する。なお、一部のセラミックグリーンシートには、導電性ペースト膜を形成しない。
次に、導電性ペースト膜が形成されたセラミックグリーンシートと、導電性ペースト膜が形成されていないセラミックグリーンシートを、所望の順番に、所望の枚数積層し、加圧して、未焼成積層体を作製する。
次に、未焼成積層体を、必要に応じて所望の寸法に切断した後、所望の焼成プロファイルで焼成し積層体3を作製する。焼成温度を含めた焼成プロファイルは、セラミック仮焼粉末の組成などに基づき、適宜、設定される。作製された積層体3の内部には、セラミック層1と、内部電極2a、2bが積層されている。
次に、積層体3の両端に1対の外部電極4a、4bを形成する。外部電極4a、4bは、積層体3の両端に、たとえばAgペーストを塗布し、焼付けることにより形成する。
最後に、外部電極4a、4bの表面に、第1層としてNiめっき層、第2層としてSnめっき層の2層からなる、めっき電極5a、5bを、たとえば電解めっきにより形成して、積層型NTCサーミスタ100を完成させる。
完成した積層型NTCサーミスタ100の抵抗値(電気的特性)を測定したところ、規格を満たす抵抗値であった。
また、完成した積層型NTCサーミスタ100を切削して、内部電極と外部電極の接続状態を確認したところ良好であった。
また、完成した積層型NTCサーミスタ100を切削して、内部電極の電極被覆率を確認したところ、所望の電極被覆率を備えていた。
これらの結果は、導電性ペースト膜に含まれるPdの量が必要十分な量であったため、導電性ペーストに含まれる導電性物質の融点が積層体3の焼成温度に対して十分に高く、導電性ペーストに含まれる導電性物質の揮発量が許容範囲内であったことによるものと考えられる。
[第2実施形態]
第2実施形態においても、図1に示した第1実施形態と同じ構造から成る積層型NTCサーミスタを作製する。
第2実施形態においても、図1に示した第1実施形態と同じ構造から成る積層型NTCサーミスタを作製する。
ただし、第2実施形態においては、第1実施形態に、複数のテスト用電子部品を作製する工程などを追加した。第2実施形態において使用した材料などは、特に断らない限り、第1実施形態と同じにした。
まず、第1実施形態と同様の方法で、セラミックグリーンシートを作製する。
また、第1実施形態と同様に、原料導電性ペーストとして、Agペーストと、Pdペーストを用意する。
次に、第2実施形態においては、5種類のテスト用の内部電極用導電性ペーストを作製する。
具体的には、第1のテスト用の内部電極用導電性ペーストは、Agペーストと、Pdペーストの混合比を、重量比で7:3とした。第2のテスト用の内部電極用導電性ペーストは、Agペーストと、Pdペーストの混合比を、重量比で6:4とした。第3のテスト用の内部電極用導電性ペーストは、Agペーストと、Pdペーストの混合比を、重量比で5:5とした。第4のテスト用の内部電極用導電性ペーストは、Agペーストと、Pdペーストの混合比を、重量比で4:6とした。第5のテスト用の内部電極用導電性ペーストは、Agペーストと、Pdペーストの混合比を、重量比で3:7とした。
次に、第1実施形態と同様の方法で、第1〜第5のテスト用の内部電極用導電性ペーストを使用して、第1〜第5の5種類のテスト用の積層型NTCサーミスタ(テスト用電子部品)を作製する。
次に、作製したテスト用の積層型NTCサーミスタの抵抗値(電気的特性)を測定する。
抵抗値を測定したところ、たとえば、第1〜第3のテスト用の積層型NTCサーミスタの抵抗値が規格を満たさず、第4、第5のテスト用の積層型NTCサーミスタの抵抗値が規格を満たしたとする。この場合には、規格を満たした第4、第5のテスト用の積層型NTCサーミスタのうち、Pdの使用量が最小である第4のテスト用の積層型NTCサーミスタの作製に使用した、第4のテスト用の内部電極用導電性ペーストの、Agペーストと、Pdペーストの混合比(重量比)である4:6を、この積層型NTCサーミスタの量産用の内部電極用導電性ペーストの、Agペーストと、Pdペーストの混合比に決定する。なお、この事例において、第1〜第3のテスト用の積層型NTCサーミスタの抵抗値が規格を満たさなかったのは、導電性ペースト膜に含まれるPdの量が不足し、導電性ペーストに含まれる導電性物質の融点が積層体3の焼成温度に対して低く、導電性物質が揮発してしまったからであると考えられる。そして、導電性物質が揮発してしまったことにより、内部電極と外部電極の接続状態が不良となったり、内部電極の電極被覆率が低下したりして、抵抗値が規格を満たさなかったものと考えられる。
次に、決定されたAgペーストとPdペーストの混合比からなる内部電極用導電性ペーストを使用して、第1実施形態と同様の方法によって、本実施形態にかかる積層型NTCサーミスタを作製する。
なお、本実施形態においては、テスト用の積層型NTCサーミスタの抵抗値が規格を満たすか否かで量産用の内部電極用導電性ペーストの、AgペーストとPdペーストの混合比を決定した。これに代えて、第1〜第5のテスト用の積層型NTCサーミスタを、それぞれ切削し、内部電極と外部電極の接続状態を調べ、接続状態が良好であり、かつ、内部電極のPdの使用量が最小であるテスト用電子部品に採用したテスト用導電性ペーストの、AgペーストとPdペーストの混合比を、この積層型NTCサーミスタの量産用の内部電極用導電性ペーストの、AgペーストとPdペーストの混合比に決定するようにしても良い。あるいは、これに代えて、第1〜第5のテスト用の積層型NTCサーミスタを、それぞれ切削し、内部電極の電極被覆率を調べ、所望の電極被覆率を備え、かつ、内部電極のPdの使用量が最小であるテスト用電子部品に採用したテスト用導電性ペーストの、AgペーストとPdペーストの混合比を、この積層型NTCサーミスタの量産用の内部電極用導電性ペーストの、AgペーストとPdペーストの混合比に決定するようにしても良い。
また、本実施形態においては、5種類のテスト用の内部電極用導電性ペーストを作製し、5種類のテスト用の積層型NTCサーミスタを作製したが、これらの数は任意であり、5種類より少なくても良いし、5種類より多くても良い。また、テスト用の内部電極用導電性ペーストにおける、AgペーストとPdペーストの具体的な混合比の設定も任意であり、自由に設定することができる。
[第3実施形態]
第3実施形態においても、第1実施形態、第2実施形態と同じ構造から成る積層型NTCサーミスタを作製する。
第3実施形態においても、第1実施形態、第2実施形態と同じ構造から成る積層型NTCサーミスタを作製する。
ただし、第1実施形態、第2実施形態では、内部電極用導電性ペーストを作製する原料導電性ペーストとして、Agペーストと、Pdペーストを用意したが、第3実施形態においては、内部電極用導電性ペーストを作製する原料導電性ペーストとして、AgとPdの配合比が異なる、2種類のAg-Pdペーストを用意し、使用するようにした。
なお、第3実施形態においても、第2実施形態と同様に、テスト用の内部電極用導電性ペーストを作製する工程と、テスト用の積層型NTCサーミスタを作製する工程と、量産用の内部電極用導電性ペーストの、2種類のAg-Pdペーストの混合比を決定する工程を備える。
以下に、第3実施形態にかかる積層型NTCサーミスタの製造方法について説明する。
まず、第1実施形態と同様の方法で、セラミックグリーンシートを作製する。
また、セラミックグリーンシートの作製と並行して、次の方法で、内部電極用導電性ペーストを作製する。
まず、原料導電性ペーストとして、2種類のAg-Pdペーストを用意する。
いずれのAg-Pdペーストも、Ag-Pd合金粉と、有機ビヒクルが、所定の混合割合で、分散、混練されて作製されたものである。なお、Ag-Pd合金粉には、球形形状からなり、平均粒径0.6μmのものを使用した。
いずれのAg-Pdペーストも、Ag-Pd合金粉と、有機ビヒクルが、所定の混合割合で、分散、混練されて作製されたものである。なお、Ag-Pd合金粉には、球形形状からなり、平均粒径0.6μmのものを使用した。
ただし、第1のAg-Pdペーストに使用するAg-Pd合金粉と、第2のAg-Pdペーストに使用するAg-Pd合金粉は、Ag-Pd合金粉に含まれるAgとPdの配合比が異なる。すなわち、第1のAg-Pdペーストに使用するAg-Pd合金粉は、AgとPdの配合比が、重量比で7:3のものからなる。一方、第2のAg-Pdペーストに使用するAg-Pd合金粉は、AgとPdの配合比が、重量比で3:7のものからなる。
なお、いずれのAg-Pdペーストも、Ag-Pd合金粉と、有機ビヒクルの混合比は、重量比で7:3とした。なお、Ag−Pdペーストには、必要に応じて、分散剤や可塑剤などを添加させても良い。
次に、第1のAg-Pdペーストと、第2のAg-Pdペーストを、原料導電性ペーストに使用して、5種類のテスト用の内部電極用導電性ペーストを作製する。
具体的には、第1のテスト用の内部電極用導電性ペーストは、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を、重量比で7:3とした。第2のテスト用の内部電極用導電性ペーストは、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を、重量比で6:4とした。第3のテスト用の内部電極用導電性ペーストは、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を、重量比で5:5とした。第4のテスト用の内部電極用導電性ペーストは、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を、重量比で4:6とした。第5のテスト用の内部電極用導電性ペーストは、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を、重量比で3:7とした。
次に、第1〜第5のテスト用の内部電極用導電性ペーストを使用して、第1〜第5の5種類のテスト用の積層型NTCサーミスタ(テスト用電子部品)を作製する。
次に、作製したテスト用の積層型NTCサーミスタの抵抗値(電気的特性)を測定する。
抵抗値を測定したところ、たとえば、第1〜第3のテスト用の積層型NTCサーミスタの抵抗値が規格を満たさず、第4、第5のテスト用の積層型NTCサーミスタの抵抗値が規格を満たしたとする。この場合には、規格を満たした第4、第5のテスト用の積層型NTCサーミスタのうち、Pdの使用量が最小である第4のテスト用の積層型NTCサーミスタの作製に使用した、第4のテスト用の内部電極用導電性ペーストの、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比(重量比)である4:6を、この積層型NTCサーミスタの量産用の内部電極用導電性ペーストの、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比に決定する。
なお、本実施形態においては、テスト用の積層型NTCサーミスタの抵抗値が規格を満たすか否かで、量産用の内部電極用導電性ペーストの、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を決定した。これに代えて、テスト用の積層型NTCサーミスタの内部電極と外部電極の接続状態を調べ、接続状態が良好であるか否かで、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を決定しても良い。あるいは、テスト用の積層型NTCサーミスタの内部電極の電極被覆率を調べ、所望の電極被覆率を備えるか否かで、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を決定しても良い。
次に、作製したセラミックグリーンシートのうち、所定のものの表面に、決定された第1のAg-Pdペーストと第2のAg-Pdペーストの混合比からなる内部電極用導電性ペーストを、所望のパターン形状に塗布し、導電性ペースト膜を形成する。
次に、導電性ペースト膜が形成されたセラミックグリーンシートと、導電性ペースト膜が形成されていないセラミックグリーンシートを、所望の順番に、所望の枚数積層し、加圧して、未焼成積層体を作製する。
次に、未焼成積層体を、必要に応じて所望の寸法に切断した後、所望の焼成プロファイルで焼成し積層体3を作製する。
次に、積層体3の両端に、1対の外部電極4a、4bを形成する。最後に、外部電極4a、4bの表面に、めっき電極5a、5bを電解めっきにより形成して、第3実施形態にかかるPTCサーミスタを完成させる。
本実施形態においては、第1のAg-Pdペーストおよび第2のAg-Pdペーストに使用するAg-Pdに、合金粉を使用した。これは以下の理由による。
Ag-Pdペーストを作製する場合、含有させるAg-Pdとして、Ag-Pd合金粉を使用する方法、Ag-Pd共沈粉を使用する方法、Ag粉とPd粉を混合させて使用する方法、および、これらを併用する方法が考えられる。
そして、AgおよびPdが同量含有されていることを前提に、前3つの方法を比較すると、Ag-Pd合金粉を使用する方法、Ag-Pd共沈粉を使用する方法、Ag粉とPd粉を混合させて使用する方法の順番で、Ag-Pdペーストに含有される導電性物質(Ag-Pd)の溶融温度および焼結開始温度が高くなる。
Ag-Pd合金粉、Ag-Pd共沈粉、Ag粉とPd粉の混合粉を用意し、それぞれを使って、3種類のAg-Pdペーストを作製した。なお、3種類のAg-Pdペーストとも、含有されるAgの量およびPdの量を同じにした。
それらのAg-Pdペーストを使って、次の比較実験をおこなった。
まず、3枚のアルミナ基板を用意した。
次に、各アルミナ基板上に、Ag-Pdペーストを塗布し、電極パターンを形成した。1枚目のアルミナ基板には、Ag-Pd合金粉を使用したAg-Pdペーストを塗布した。2枚目のアルミナ基板には、Ag-Pd共沈粉を使用したAg-Pdペーストを塗布した。3枚目のアルミナ基板には、Ag粉とPd粉の混合粉を使用したAg-Pdペーストを塗布した。
次に、これらのアルミナ基板を焼成し、Ag-Pdペーストの焼結開始温度を調べた。焼結開始温度は、各アルミナ基板に形成された電極パターンをTMA(Thermal Mechanical Analysis)により観察し、500℃における電極パターンの面積に対して、電極パターンの面積が1%収縮した温度を焼結開始温度とした。
また、焼成後の各アルミナ基板の電極パターンを観察し、電極被覆率を調べた。
以上の比較実験の結果を、表1に示す。
表1からわかるように、Ag-Pd合金粉を使用する方法、Ag-Pd共沈粉を使用する方法、Ag粉とPd粉を混合させて使用する方法の順番で、Ag-Pdペーストに含有される導電性物質(Ag-Pd)の焼結開始温度が高い。また、同じ順番で、電極被覆率が高い。
以上より、原料導電性ペーストにAg-Pdペーストを使用する場合、含有させるAg-Pdとして、Ag-Pd合金粉を使用すれば、Ag-Pd共沈粉や、Ag粉とPd粉の混合粉を使用する場合よりも、少ないPdの使用量で、同じ電極被覆率を得ることができる(Pdの使用量が同じであれば、高い電極被覆率を得ることができる)。また、Ag-Pd共沈粉を使用すれば、Ag粉とPd粉の混合粉を使用する場合よりも、少ないPdの使用量で、同じ電極被覆率を得ることができる。そこで、本実施形態においては、原料導電性ペーストである、第1のAg-Pdペーストおよび第2のAg-Pdペーストに、それぞれAg-Pd合金粉を使用することにした。
[第4実施形態]
第4実施形態は、第3実施形態に変更を加えたものからなる。
第4実施形態は、第3実施形態に変更を加えたものからなる。
すなわち、第3実施形態では、原料導電性ペーストである、第1のAg-Pdペーストおよび第2のAg-Pdペーストに、それぞれAg-Pd合金粉を含有させた。これに対し、第4実施形態では、原料導電性ペーストである、第1のAg-Pdペーストおよび第2のAg-Pdペーストに、それぞれAg-Pd共沈粉を含有させた。
Ag-Pd共沈粉は、核となる球状のAg粉の表面に、Pd粉を被覆させたものである。Ag-Pd共沈粉の平均粒径は、0.6μmとした。
第4実施形態の、その他の事項については、第3実施形態と同様にした。たとえば、第1のAg-Pdペーストに使用するAg-Pd共沈粉は、AgとPdが、7:3の重量比で配合されたものとした。また、第2のAg-Pdペーストに使用するAg-Pd共沈粉は、AgとPdが、3:7の重量比で配合されたものとした。
このように、本発明は、Ag-Pd共沈粉を使用した、AgとPdの配合比が異なる2種類のAg-Pdペーストを用意し、両者を混合して内部電極用導電性ペーストを作製することにより、実施することもできる。
[第5実施形態]
第5実施形態も、第3実施形態に変更を加えたものからなる。
第5実施形態も、第3実施形態に変更を加えたものからなる。
すなわち、第3実施形態では、原料導電性ペーストである、第1のAg-Pdペーストおよび第2のAg-Pdペーストに、それぞれAg-Pd合金粉を含有させた。これに対し、第5実施形態では、原料導電性ペーストである、第1のAg-Pdペーストおよび第2のAg-Pdペーストに、それぞれ、Ag粉とPd粉の混合粉を含有させた。
第5実施形態の、その他の事項については、第3実施形態と同様にした。たとえば、第1のAg-Pdペーストに使用するAg粉とPd粉の混合粉は、Ag粉とPd粉が、7:3の重量比で配合されたものとした。また、第2のAg-Pdペーストに使用するAg粉とPd粉の混合粉は、Ag粉とPd粉が、3:7の重量比で配合されたものとした。
このように、本発明は、Ag粉とPd粉の混合粉を使用した、AgとPdの配合比が異なる2種類のAg-Pdペーストを用意し、両者を混合して内部電極用導電性ペーストを作製することにより、実施することもできる。
[第6実施形態]
第6実施形態も、第3実施形態に変更を加えたものからなる。
第6実施形態も、第3実施形態に変更を加えたものからなる。
すなわち、第3実施形態では、原料導電性ペーストに、それぞれAg-Pd合金粉が含有された、第1のAg-Pdペーストおよび第2のAg-Pdペーストを使用した。これに対し、第6実施形態では、第1のAg-Pdペーストを、Ag粉が含有された、Agペーストに置換えた。なお、Agペーストの詳細については、第1実施形態で使用したAgペーストと同じにした。
第6実施形態の、その他の事項については、第3実施形態と同様にした。たとえば、第2のAg-Pdペーストに使用するAg-Pd合金粉は、AgとPdが、3:7の重量比で配合されたものとした。
[第7実施形態]
第7実施形態も、第3実施形態に変更を加えたものからなる。
第7実施形態も、第3実施形態に変更を加えたものからなる。
すなわち、第3実施形態では、原料導電性ペーストに、それぞれAg-Pd合金粉が含有された、第1のAg-Pdペーストおよび第2のAg-Pdペーストを使用した。これに対し、第7実施形態では、第2のAg-Pdペーストを、Pd粉が含有された、Pdペーストに置換えた。なお、Pdペーストの詳細については、第1実施形態で使用したPdペーストと同じにした。
第7実施形態の、その他の事項については、第3実施形態と同様にした。たとえば、第1のAg-Pdペーストに使用するAg-Pd合金粉は、AgとPdが、7:3の重量比で配合されたものとした。
[第8実施形態]
第8実施形態も、第3実施形態に変更を加えたものからなる。
第8実施形態も、第3実施形態に変更を加えたものからなる。
すなわち、第3実施形態では、テスト用の内部電極用導電性ペーストを作製し、さらに、それらを使ってテスト用電子部品を作製し、作製されたテスト用電子部品をテストして、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を決定した。これに対し、第8実施形態では、予め、上述した式1(図2に示す)に準じる、内部電極用導電性ペーストにAg-Pd合金粉が含まれる場合の、焼成温度と、最大限含有させることができるAgの比率(重量比)の関係を示す式を作成し、その式に、セラミック仮焼粉末の組成などに基づき決定された焼成温度を代入し、最大限含有させることができるAgの比率y(%)を求め、その比率y(%)を参酌して、第1のAg-Pdペーストと第2のAg-Pdペーストの混合比を決定した。
第8実施形態の、その他の事項については、第3実施形態と同様にした。
以上、第1実施形態〜第8実施形態にかかる積層型セラミック電子部品の製造方法について説明した。しかしながら、本発明が、これらの内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
たとえば、第1実施形態〜第7実施形態にかかる積層型セラミック電子部品の製造方法では、積層型セラミック電子部品として積層型NTCサーミスタを製造したが、製造される積層型セラミック電子部品の種類は、これには限定されない。たとえば、積層型PTCサーミスタであっても良い。あるいは、積層型セラミックコンデンサや、積層型セラミックインダクタなどであっても良い。
また、第2実施形態〜第7実施形態では、テスト用の内部電極用導電性ペーストを作製し、さらに、それらを使ってテスト用電子部品を作製し、作製されたテスト用電子部品をテストして、複数からなる原料導電性ペーストの混合比を決定した。しかしながら、これらの工程は、本発明において必須のものではなく、これらの工程を省略して、上述した式1(図2に示す)のような、焼成温度と、最大限含有させることができるAgの比率の関係を示す式を作成し、その式を使って算出したり、過去の経験則に基づいたりして、複数からなる原料導電性ペーストの混合比を決定するようにしても良い。
1・・・セラミック層
2a、2b・・・内部電極
3・・・積層体
4a、4b・・・外部電極
5a、5b・・・めっき電極
100・・・積層型NTCサーミスタ
2a、2b・・・内部電極
3・・・積層体
4a、4b・・・外部電極
5a、5b・・・めっき電極
100・・・積層型NTCサーミスタ
Claims (12)
- セラミック層と内部電極が積層された積層体を備えた積層型セラミック電子部品の製造方法であって、
複数のセラミックグリーンシートを用意する工程と、
内部電極用導電性ペーストを作製するための、Agペースト、Ag-Pdペースト、Pdペーストのいずれかからなる、少なくとも2種類の、原料導電性ペーストを用意する工程と、
前記少なくとも2種類の原料導電性ペーストを混合することにより、前記内部電極用導電性ペーストを作製する工程と、
前記セラミックグリーンシートの少なくとも一部のものに、それぞれ、前記内部電極用導電性ペーストを所望のパターン形状に塗布し、導電性ペースト膜を形成する工程と、
前記導電性ペースト膜が形成された前記セラミックグリーンシートを含む、複数の前記セラミックグリーンシートを所望の順番に積層し、未焼成積層体を作製する工程と、
前記未焼成積層体を所望の焼成プロファイルで焼成し、前記積層体を作製する工程と、
前記積層体の表面に外部電極を形成する工程と、を備えた積層型セラミック電子部品の製造方法。 - 前記少なくとも2種類の原料導電性ペーストが、前記Agペーストと前記Pdペーストである、請求項1に記載された積層型セラミック電子部品の製造方法。
- 前記少なくとも2種類の原料導電性ペーストが、前記Agペーストと前記Ag-Pdペースト、または、前記Ag-Pdペーストと前記Pdペーストである、請求項1に記載された積層型セラミック電子部品の製造方法。
- 前記少なくとも2種類の原料導電性ペーストが、AgとPdの配合比の異なる2種類の前記Ag-Pdペーストである、請求項1に記載された積層型セラミック電子部品の製造方法。
- 前記Ag-Pdペーストに含まれるAgとPdとがAg-Pd共沈粉である、請求項3または4に記載された積層型セラミック電子部品の製造方法。
- 前記Ag-Pdペーストに含まれるAgとPdとがAg-Pd合金粉である、請求項3または4に記載された積層型セラミック電子部品の製造方法。
- 予め、焼成温度と、その焼成温度において最大限含めることができるAgの比率を求める式、または、焼成温度と、その焼成温度において最小限含める必要があるPdの比率を求める式を作成し、少なくとも一方の式を使って、前記少なくとも2種類の原料導電性ペーストの混合比を決定する、請求項1〜6のいずれか1項に記載された積層型セラミック電子部品の製造方法。
- さらに、前記原料導電性ペーストを用意する工程で用意された、前記少なくとも2種類の原料導電性ペーストを、異なる混合比で混合して、複数のテスト用導電性ペーストを作製し、前記複数のテスト用導電性ペーストをそれぞれ使用して、前記導電性ペースト膜を形成する工程と同様の工程、前記未焼成積層体を作製する工程と同様の工程、前記積層体を作製する工程と同様の工程、前記積層体の表面に外部電極を形成する工程と同様の工程を経て、前記内部電極と前記外部電極を備えた複数のテスト用電子部品を作製する工程を備えた、請求項1〜6のいずれか1項に記載された積層型セラミック電子部品の製造方法。
- さらに、前記複数のテスト用電子部品それぞれについて、電気的特性を測定し、所望の電気的特性を満たし、かつ、前記内部電極のPdの使用量が最小である前記テスト用電子部品に使用した前記テスト用導電性ペーストの、前記少なくとも2種類の原料導電性ペーストの混合比を、前記内部電極用導電性ペーストを作製する工程における、前記少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えた、請求項8に記載された積層型セラミック電子部品の製造方法。
- さらに、前記複数のテスト用電子部品をそれぞれ切削し、前記内部電極と前記外部電極の接続状態を調べ、前記接続状態が良好であり、かつ、前記内部電極のPdの使用量が最小である前記テスト用電子部品に使用した前記テスト用導電性ペーストの、前記少なくとも2種類の原料導電性ペーストの混合比を、前記内部電極用導電性ペーストを作製する工程における、前記少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えた、請求項8に記載された積層型セラミック電子部品の製造方法。
- さらに、前記複数のテスト用電子部品をそれぞれ切削し、前記内部電極の電極被覆率を調べ、所望の前記電極被覆率を備え、かつ、前記内部電極のPdの使用量が最小である前記テスト用電子部品に使用した前記テスト用導電性ペーストの、前記少なくとも2種類の原料導電性ペーストの混合比を、前記内部電極用導電性ペーストを作製する工程における、前記少なくとも2種類の原料導電性ペーストの混合比とする、混合比を決定する工程を備えた、請求項8に記載された積層型セラミック電子部品の製造方法。
- 前記積層型セラミック電子部品が積層型セラミックサーミスタである、請求項1〜11のいずれか1項に記載された積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122391A JP2017010998A (ja) | 2015-06-17 | 2015-06-17 | 積層型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122391A JP2017010998A (ja) | 2015-06-17 | 2015-06-17 | 積層型セラミック電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017010998A true JP2017010998A (ja) | 2017-01-12 |
Family
ID=57764323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122391A Pending JP2017010998A (ja) | 2015-06-17 | 2015-06-17 | 積層型セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017010998A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022210916A1 (ja) * | 2021-03-31 | 2022-10-06 | 京セラ株式会社 | 圧電素子および圧電センサ |
JP7468498B2 (ja) | 2021-12-13 | 2024-04-16 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2015
- 2015-06-17 JP JP2015122391A patent/JP2017010998A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022210916A1 (ja) * | 2021-03-31 | 2022-10-06 | 京セラ株式会社 | 圧電素子および圧電センサ |
JP7468498B2 (ja) | 2021-12-13 | 2024-04-16 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079899B2 (ja) | 積層セラミック電子部品 | |
JP6645470B2 (ja) | 外部電極用導電性ペーストおよびその外部電極用導電性ペーストを用いて製造する電子部品の製造方法 | |
JP5967193B2 (ja) | 導電性ペーストおよび積層セラミック電子部品の製造方法 | |
TWI351702B (en) | Voltage non-linear resistance ceramic composition | |
CN107162571B (zh) | 一种多层片式ntc热敏电阻器陶瓷材料及其制备方法 | |
JP5970717B2 (ja) | 積層型ptcサーミスタ素子 | |
JP2006310760A (ja) | 積層セラミック電子部品及びその製造方法 | |
US9245660B2 (en) | Electroconductive particle and metal paste, and electrode | |
CN105788786A (zh) | Ntc热敏电阻元件的制造方法 | |
CN112390640A (zh) | 一种ntc热敏电阻器及其制作方法 | |
JP5870625B2 (ja) | 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法 | |
JP2017010998A (ja) | 積層型セラミック電子部品の製造方法 | |
JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
WO2016129300A1 (ja) | 負特性サーミスタおよびその製造方法 | |
CN110310830A (zh) | 层叠陶瓷电子部件 | |
JP4373968B2 (ja) | セラミックグリーンシート用塗料及びその製造方法、セラミックグリーンシート、並びに、これを備える電子部品 | |
JP5846305B2 (ja) | Ntcサーミスタ素子およびその製造方法 | |
JP5459952B2 (ja) | 誘電体セラミックス材料の製造方法 | |
KR101873418B1 (ko) | 면상 발열체 | |
JP2021108326A (ja) | 積層コイル部品 | |
WO2013021885A1 (ja) | セラミック電子部品の製造方法 | |
JP2002201064A (ja) | 誘電体磁器組成物、積層セラミックコンデンサとその製造方法 | |
JP6451293B2 (ja) | 積層セラミックコンデンサ | |
JP5459951B2 (ja) | セラミックスラリーの製造方法 | |
JP4488325B2 (ja) | サーミスタ用の組成物およびその作製方法並びにその組成物を用いたサーミスタ |