JP2024062064A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2024062064A
JP2024062064A JP2022169820A JP2022169820A JP2024062064A JP 2024062064 A JP2024062064 A JP 2024062064A JP 2022169820 A JP2022169820 A JP 2022169820A JP 2022169820 A JP2022169820 A JP 2022169820A JP 2024062064 A JP2024062064 A JP 2024062064A
Authority
JP
Japan
Prior art keywords
base metal
precious metal
forming
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022169820A
Other languages
English (en)
Inventor
康友 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022169820A priority Critical patent/JP2024062064A/ja
Publication of JP2024062064A publication Critical patent/JP2024062064A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 外部電極の表面の酸化を抑制することができるセラミック電子部品およびその製造方法を提供する。【解決手段】 セラミック電子部品は、複数の誘電体層と、複数の内部電極層とが交互に積層され、略直方体形状を有し、前記略直方体形状の対向する第1端面と第2端面とに前記複数の内部電極層が交互に露出するように形成された積層チップと、前記第1端面および前記第2端面に設けられた外部電極と、前記外部電極上に設けられためっき層と、を備え、前記外部電極は、前記積層チップ側に設けられ酸化還元電位が0.9V未満の卑金属を主成分とする卑金属層と、前記卑金属層よりも前記めっき層側に設けられ酸化還元電位が0.9V以上の貴金属が90at%以上で厚みが1μm以下の貴金属層と、を備える。【選択図】 図4

Description

本発明は、セラミック電子部品およびその製造方法に関する。
携帯電話を代表とする高周波通信用システムにおいて、積層セラミックコンデンサなどのセラミック電子部品が用いられている。このようなセラミック電子部品は、誘電体層と内部電極層とが交互に積層された構造を有している。また、内部電極層は、1対の外部電極に対して交互に接続されている(例えば、特許文献1参照)。
特開2022-85502号公報
外部電極の表面には、めっき膜が設けられていることが多い。めっき処理は、外部電極を下地層として実施される。外部電極の表面が酸化しているとめっき処理が阻害されてしまうため、めっき処理を行う前にバレル研磨などの研磨処理が行われる。しかしながら、研磨処理を行うと、衝撃によって内部クラックが発生するおそれがある。
本発明は、上記課題に鑑みなされたものであり、外部電極の表面の酸化を抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、複数の誘電体層と、複数の内部電極層とが交互に積層され、略直方体形状を有し、前記略直方体形状の対向する第1端面と第2端面とに前記複数の内部電極層が交互に露出するように形成された積層チップと、前記第1端面および前記第2端面に設けられた外部電極と、前記外部電極上に設けられためっき層と、を備え、前記外部電極は、前記積層チップ側に設けられ酸化還元電位が0.9V未満の卑金属を主成分とする卑金属層と、前記卑金属層よりも前記めっき層側に設けられ酸化還元電位が0.9V以上の貴金属が90at%以上で厚みが1μm以下の貴金属層と、を備えることを特徴とする。
上記セラミック電子部品において、前記貴金属層の厚みは、0.5μm以上であってもよい。
上記セラミック電子部品において、前記貴金属層は、前記卑金属層の全体を覆っていてもよい。
上記セラミック電子部品において、前記外部電極を厚み方向にライン分析した場合に、前記積層チップの方に前記卑金属の濃度ピークが現れ、前記めっき層の方に前記貴金属の濃度ピークが現れてもよい。
上記セラミック電子部品において、前記貴金属は、Au、Pt、またはPdであってもよい。
上記セラミック電子部品において、前記卑金属は、Niであってもよい。
本発明に係るセラミック電子部品の製造方法は、誘電体グリーンシートと、内部電極層用の内部電極パターンと、を交互に積層して略直方体形状のセラミック積層体を形成し、前記セラミック積層体の対向する第1端面と第2端面とに、積層された前記内部電極パターンを交互に露出させる工程と、前記セラミック積層体の焼成時または焼成後に、前記第1端面および前記2端面に外部電極を形成する工程と、前記外部電極の上に、めっき層を形成する工程と、を含み、前記外部電極を形成する工程は、酸化還元電位が0.9V未満の卑金属を主成分とする卑金属層の上に、酸化還元電位が0.9V以上の貴金属が90at%以上で厚みが1μm以下の貴金属層を形成する工程を含むことを特徴とする。
上記セラミック電子部品の製造方法において、前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、溶剤に前記貴金属の粉末を分散させた貴金属ペーストを前記卑金属ペースト上に成膜し、前記卑金属ペーストおよび前記貴金属ペーストを同時に焼成する工程を含んでいてもよい。
上記セラミック電子部品の製造方法において、前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記貴金属を真空成膜法で成膜し、前記卑金属ペーストおよび前記貴金属を同時に焼成する工程を含んでいてもよい。
上記セラミック電子部品の製造方法において、前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記セラミック積層体および前記卑金属ペーストを同時に焼成し、その後に、溶剤に前記貴金属を分散させた貴金属ペーストを前記卑金属層に塗布して焼き付ける工程を含んでいてもよい。
上記セラミック電子部品の製造方法において、前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記セラミック積層体および前記卑金属ペーストを同時に焼成し、その後に、前記卑金属層に真空成膜法で前記貴金属を成膜することで前記貴金属層を形成する工程を含んでいてもよい。
本発明によれば、外部電極の表面の酸化を抑制することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)および(b)は外部電極付近の拡大断面図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)~(e)は塗布工程からめっき処理工程までを例示する図である。 耐湿試験の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bと、を備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20aと外部電極20bとは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、金属を主成分とする内部電極層12とが、交互に積層された構成を有する。言い換えると、積層チップ10は、互いに対向する複数の内部電極層12と、複数の内部電極層12の間に各々挟まれた誘電体層11と、を備えている。各内部電極層12が延伸される方向の端縁は、積層チップ10の外部電極20aが設けられた第1端面と、外部電極20bが設けられた第2端面とに対して、交互に露出している。外部電極20aに接続される内部電極層12は、外部電極20bには接続されていない。外部電極20bに接続される内部電極層12は、外部電極20aには接続されていない。したがって、各内部電極層12が、外部電極20aと外部電極20bとに、交互に導通する。また、誘電体層11と内部電極層12との積層体において、積層方向の最上層には内部電極層12が配置され、積層方向の最下層にも内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13は、誘電体層11と組成が同じであっても、異なっていても構わない。
誘電体層11の主成分として、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を用いることができる。当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含んでいてもよい。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),MgTiO(チタン酸マグネシウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等のうち少なくとも1つから選択して用いることができる。Ba1-x-yCaSrTi1-zZrは、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。
誘電体層11には、添加物が添加されていてもよい。誘電体層11への添加物として、マグネシウム(Mg)、マンガン(Mn)、モリブデン(Mo)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホロミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、Co、Ni、Li、B、Na、KもしくはSiを含むガラスが挙げられる。
内部電極層12は、Ni,銅(Cu),スズ(Sn)等の卑金属やこれらを含む合金を主成分とする。内部電極層12の主成分として、白金(Pt),パラジウム(Pd),銀(Ag),金(Au)などの貴金属やこれらを含む合金を主成分として用いてもよい。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ0.6mm、幅0.3mm、高さ0.110mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ1.0mm、幅0.5mm、高さ0.1mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。例えば、これらのサイズについて、長さと幅を入れ替えたサイズであってもよい。また、積層セラミックコンデンサ100は、外部電極が3つ備わる3端子型の積層セラミックコンデンサであってもよい。
1層あたりの誘電体層11の厚みは、例えば、0.3μm以上20μm以下であり、または0.3μm以上10μm以下であり、または0.4μm以上8μm以下であり、または0.5μm以上5μm以下である。1層あたりの誘電体層11の厚みは、積層セラミックコンデンサ100の例えば図2の断面を機械研磨で露出した後、走査透過電子顕微鏡等の顕微鏡で撮影した画像から10か所の厚さの平均値を求めるようにして測定することができる。
1層あたりの内部電極層12の厚みは、例えば、0.1μm以上2μm以下であり、または0.2μm以上1μm以下であり、または0.3μm以上0.8μm以下である。1層あたりの内部電極層12の厚みは、積層セラミックコンデンサ100の例えば図2の断面を機械研磨で露出した後、走査透過電子顕微鏡等の顕微鏡で撮影した画像から10か所の厚さの平均値を求めるようにして測定することができる。
積層セラミックコンデンサ100において、内部電極層12の積層数は、例えば、50層以上500層以下程度である。また、積層セラミックコンデンサ100において、内部電極層12の積層密度は、20層/mm以上、1500層/mm以下程度である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において静電容量を生じる領域である。そこで、当該静電容量を生じる領域を、容量部14と称する。すなわち、容量部14は、異なる外部電極に接続された隣接する内部電極層同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージンは、同じ外部電極に接続された内部電極層が異なる外部電極に接続された内部電極層を介さずに対向する領域である。エンドマージン15は、静電容量を生じない領域である。エンドマージン15は、容量部14の誘電体層11と同じ組成であってもよく、異なる組成であってもよい。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、静電容量を生じない領域である。サイドマージン16は、容量部14の誘電体層11と同じ組成であってもよく、異なる組成であってもよい。
外部電極20a,20bの表面には、めっき処理によってめっき膜が設けられていることが多い。めっき処理は、外部電極を下地層として実施される。外部電極の表面が酸化しているとめっき処理が阻害されてしまうため、めっき処理を行う前に研磨処理が行われる。しかしながら、研磨処理を行うと、衝撃によって内部クラックが発生するおそれがある。この場合、絶縁性が劣化するおそれがある。
また、外部電極の表面が酸化していると、めっき処理を行う際の電圧を高くしないとめっき層の形成が阻害される。しかしながら、電圧を高くすると、水の電気分解によって水素が発生し、積層セラミックコンデンサ内部に侵入する。この場合、侵入した水素によって絶縁性が低下するおそれがある。
そこで、本実施形態に係る積層セラミックコンデンサ100は、外部電極20a,20bの表面の酸化を抑制することができる構成を有している。以下、具体的な構成について説明する。
図4(a)は、外部電極20a付近の拡大断面図である。図4(b)は、外部電極20b付近の拡大断面図である。図4(a)および図4(b)では、ハッチを省略している。図4(a)および図4(b)で例示するように、外部電極20aおよび外部電極20bは、卑金属層21上に、貴金属層22が形成された構造を有している。
卑金属層21は、酸化還元電位が0.9V未満の卑金属を主成分とする。卑金属層21の主成分は、例えば、Ni、Cu、Snなどである。卑金属層21の主成分は、これらの卑金属の合金であってもよい。卑金属層21は、酸化物を含んでいてもよい。例えば、卑金属層21は、積層チップ10と同時に焼成する場合に共材として機能するセラミック粒子を含んでいてもよい。または、卑金属層21は、焼成した積層チップ10に焼き付ける際の焼き付け温度の低下、密着性の向上などを目的として、ガラス成分を含んでいてもよい。または、卑金属層21は、主成分の卑金属の一部が酸化した構造を有していてもよい。
卑金属層21は、積層チップ10の端面に直接接することで、内部電極層12に接続されている。卑金属層21の厚みは、例えば、0.5μm以上30μm以下である。
貴金属層22は、酸化還元電位が0.9V以上の貴金属の濃度が90at%以上で厚みが1μm以下の層である。当該貴金属として、例えば、Pt、Pd、Ag、Auなどを用いることができる。これらの貴金属の合金の濃度が90at%以上となっていてもよい。なお、Ptの酸化還元電位は+1.19Vであり、Auの酸化還元電位は+1.52Vである。酸化還元電位は、「酸化と還元の基礎 - 水浄化フォーラム -科学と技術- (water-solutions.jp)」を参照することができる。
貴金属層22の表面には、めっき層30が設けられている。めっき層30は、めっき層30は、Cu、Ni、アルミニウム(Al)、亜鉛(Zn)、Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層30は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。例えば、めっき層30は、貴金属層22側から順に、第1めっき層31、第2めっき層32および第3めっき層33が形成された構造を有する。第1めっき層31は、例えば、Cuめっき層である。第2めっき層32は、例えば、Niめっき層である。第3めっき層33は、例えば、Snめっき層である。
本実施形態においては、外部電極20a,20bの表面が貴金属層22であることから、外部電極20a,20bの表面の酸化が抑制される。それにより、めっき層30を形成するためのめっき処理の前にバレル研磨などの研磨を省略することができるか、研磨量を減らすことができる。それにより、衝撃ダメージを抑制することができるようになるため、積層チップ10内の内部クラックの発生を抑制することができる。その結果、積層セラミックコンデンサ100の絶縁性低下を抑制することができる。また、外部電極20a,20bの表面の酸化が抑制されることから、めっき処理の際の印加電圧を低くすることができる。それにより、水素の発生を抑制することができる。その結果、積層セラミックコンデンサ100の絶縁性低下を抑制することができる。
また、貴金属層22の厚みが1μm以下であることから、製造コストを削減することができる。
一方、貴金属層22が薄すぎると、外部電極20a,20bの表面の酸化を十分に抑制できないおそれがある。そこで、貴金属層22の厚みに下限を設けることが好ましい。本実施形態においては、貴金属層22の厚みは、0.5μm以上であることが好ましく、0.6μm以上であることがより好ましく、0.7μm以上であることがさらに好ましい。
貴金属層22を薄くする観点から、貴金属層22の厚みは、0.9μm以下であることが好ましく、0.8μm以下であることがより好ましい。
また、貴金属層22は、卑金属層21のめっき層30側の表面の全体を覆っていることが好ましい。この場合、外部電極20a,20bの表面の全体にわたって酸化を抑制することができる。
卑金属層21と貴金属層22との界面においては、卑金属と貴金属とが合金化していてもよい。卑金属と貴金属とが合金化していることによって、異種金属間の剥離を抑制できる(密着性を向上させる)という効果が得られる。
なお、卑金属と貴金属とが合金化していても合金化していなくても、外部電極20a,20bの厚み方向の全体において、卑金属の濃度が積層チップ10側で高く、めっき層30側で低く、貴金属の濃度が積層チップ10側で低く、めっき層30側で高くなっている。例えば、外部電極20a,20bを厚み方向にライン分析した場合に、積層チップ10の方に卑金属の濃度ピークが現れ、めっき層30の方に貴金属の濃度ピークが現れる。
貴金属層22の耐酸化性を向上させる観点から、卑金属層21の主成分の卑金属の酸化還元電位と、貴金属層22が含む貴金属の酸化還元電位との差が大きいことが好ましい。本実施形態においては、卑金属層21の主成分の卑金属の酸化還元電位と、貴金属層22の主成分の貴金属の酸化還元電位との差は、1.0V以上であることが好ましく、1.2V以上であることがより好ましく、1.4V以上であることがさらに好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Mg)、マンガン(Mn)、モリブデン(Mo)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユーロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、Co、Ni、Li、B、Na、KもしくはSiを含むガラスが挙げられる。これらのうち、主としてSiOが焼結助剤として機能する。
例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
(積層工程)
次に、得られた原料粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材51上に誘電体グリーンシート52を塗工して乾燥させる。基材51は、例えば、ポリエチレンテレフタレート(PET)フィルムである。
次に、図6(a)で例示するように、誘電体グリーンシート52上に、内部電極パターン53を成膜する。図6(a)では、一例として、誘電体グリーンシート52上に4層の内部電極パターン53が所定の間隔を空けて成膜されている。内部電極パターン53が成膜された誘電体グリーンシート52を、積層単位とする。
内部電極パターン53には、内部電極層12の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。なお、各内部電極パターン53の形状は、内部電極層12に対応させる。
次に、誘電体グリーンシート52を基材51から剥がしつつ、図6(b)で例示するように、積層単位を積層する。
次に、積層単位が積層されることで得られた積層体の上下にカバーシート54を所定数(例えば2~10層)だけ積層して熱圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。図6(b)の例では、点線に沿ってカットする。カバーシート54は、誘電体グリーンシート52と同じ成分であってもよく、添加物が異なっていてもよい。図7(a)は、カットされた成型体を例示している。
(塗布工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に、図7(b)で例示するように、卑金属層21となる卑金属ペースト61をディップ法などで塗布する。卑金属ペースト61は、卑金属層21の主成分の卑金属の粉末を含んでいる。また、卑金属ペースト61には、共材としてセラミック粒子を含ませる。また、卑金属ペースト61には、バインダや溶剤なども含ませる。例えば、卑金属ペースト61は、積層体において、内部電極パターン53が露出する2端面に塗布する。
次に、図7(c)で例示するように、卑金属ペースト61上に、貴金属層22となる貴金属ペースト62をディップ法などで塗布する。貴金属ペースト62として、例えば、溶剤に、貴金属層22が90at%以上含む貴金属の粉末を分散させたものを用いることができる。ディップ法の代わりにスピンコート法などを用いてもよい。または、貴金属ペースト62の代わりに、貴金属層22の主成分の金属をスパッタリングや蒸着などの真空成膜法で成膜してもよい。
(焼成工程)
その後、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、図7(d)で例示するように、積層チップ10と外部電極20a,20bとを同時に焼成することができる。
(再酸化処理工程)
その後、Nガス雰囲気中において600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、図7(e)で例示するように、めっき処理により、貴金属層22に、めっき層30を形成してもよい。それにより、積層セラミックコンデンサ100が完成する。
なお、貴金属層22は、積層チップ10と同時に焼成しなくてもよい。例えば、積層チップ10および卑金属層21を同時に焼成し、その後に貴金属ペースト62を塗布する。その後、例えば700℃~900℃程度で貴金属ペースト62を焼き付けることで、貴金属層22を形成し、その後にめっき層30を形成してもよい。または、卑金属層21の上に、真空成膜法で貴金属を成膜することで貴金属層22を形成してもよい。
また、卑金属層21および貴金属層22は、積層チップ10と同時に焼成しなくてもよい。例えば、焼成によって得られた積層チップ10の第1端面および第2端面に、卑金属ペースト61をディップ法などで塗布する。卑金属ペースト61には、ガラス成分を含ませる。卑金属ペースト61上に、貴金属ペースト62を塗布する。その後、例えば700℃~900℃程度で卑金属ペースト61および貴金属ペースト62を焼き付けることで、卑金属層21および貴金属層22を形成する。その後にめっき層30を形成してもよい。
本実施形態に係る製造方法によれば、外部電極20a,20bの表面として貴金属層22が形成されることから、外部電極20a,20bの表面の酸化が抑制される。例えば、焼成工程や再酸化処理工程を実施しても、外部電極20a,20bの表面の酸化が抑制される。それにより、めっき層30を形成するためのめっき処理の前にバレル研磨などの研磨を省略することができるか、研磨量を減らすことができる。それにより、衝撃ダメージを抑制することができるようになるため、積層チップ10内の内部クラックの発生を抑制することができる。その結果、積層セラミックコンデンサ100の絶縁性低下を抑制することができる。また、外部電極20a,20bの表面の酸化が抑制されることから、めっき処理の際の印加電圧を低くすることができる。それにより、水素の発生を抑制することができる。その結果、積層セラミックコンデンサ100の絶縁性低下を抑制することができる。
なお、卑金属層21および貴金属層22を形成する際に、卑金属層21の主成分の卑金属の一部と、貴金属層22の主成分の貴金属の一部とが、合金を形成してもよい。例えば、卑金属層21と貴金属層22との界面に、当該合金の層が形成されていてもよい。
上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。
上記実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例)
チタン酸バリウム粉末を含む誘電体グリーンシート上に、Ni粉末を含むNiペーストの内部電極パターンを印刷した。得られた積層単位を積層し、カバーシートで挟んで圧着し、所定形状にカットし、成型体を得た。成型体の2端面に、Niペーストをディップ法で塗布した。Niペーストには、共材としてセラミック粒子を含ませた。また、Niペーストには、バインダおよび溶剤も含ませた。次に、Niペースト上に、Auペーストをディップ法などで塗布した。Auペーストとして、溶剤にAuを分散させたものを用いた。成型体を焼成することで積層チップと、卑金属層および貴金属層とを同時に得た。その後、Cuめっき層、Niめっき層、Snめっき層を順に形成した。
(比較例)
比較例では、卑金属ペーストの上に貴金属ペーストを塗布しなかった。めっき処理の際の電圧を実施例よりも高くした。その他の条件は、実施例と同じとした。
実施例および比較例の積層セラミックコンデンサについて、耐湿試験(85℃、85%Rh、6.3V)を行なった。測定開始からの経過時間(試験時間(hr))と、測定されたIRとの関係を図8に示す。IRについては、試験時間が0hrのときの値を1として正規化した。図8に示すように、比較例では、試験時間の経過とともに、IRが大きく低下した。これは、めっき処理の際に水素が生じて積層チップ内に拡散したからであると考えられる。一方、実施例では、試験時間が長くなってもIRの低下が抑制された。これは、低い電圧でめっき処理が可能であったために、水素の発生が抑制されたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量部
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
21 卑金属層
22 貴金属層
30 めっき層
31 第1めっき層
32 第2めっき層
33 第3めっき層
51 基材
52 誘電体グリーンシート
53 内部電極パターン
54 カバーシート
100 積層セラミックコンデンサ

Claims (11)

  1. 複数の誘電体層と、複数の内部電極層とが交互に積層され、略直方体形状を有し、前記略直方体形状の対向する第1端面と第2端面とに前記複数の内部電極層が交互に露出するように形成された積層チップと、
    前記第1端面および前記第2端面に設けられた外部電極と、
    前記外部電極上に設けられためっき層と、を備え、
    前記外部電極は、前記積層チップ側に設けられ酸化還元電位が0.9V未満の卑金属を主成分とする卑金属層と、前記卑金属層よりも前記めっき層側に設けられ酸化還元電位が0.9V以上の貴金属が90at%以上で厚みが1μm以下の貴金属層と、を備えることを特徴とするセラミック電子部品。
  2. 前記貴金属層の厚みは、0.5μm以上であることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記貴金属層は、前記卑金属層の全体を覆っていることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  4. 前記外部電極を厚み方向にライン分析した場合に、前記積層チップの方に前記卑金属の濃度ピークが現れ、前記めっき層の方に前記貴金属の濃度ピークが現れることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  5. 前記貴金属は、Au、Pt、またはPdであることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  6. 前記卑金属は、Niであることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  7. 誘電体グリーンシートと、内部電極層用の内部電極パターンと、を交互に積層して略直方体形状のセラミック積層体を形成し、前記セラミック積層体の対向する第1端面と第2端面とに、積層された前記内部電極パターンを交互に露出させる工程と、
    前記セラミック積層体の焼成時または焼成後に、前記第1端面および前記2端面に外部電極を形成する工程と、
    前記外部電極の上に、めっき層を形成する工程と、を含み、
    前記外部電極を形成する工程は、酸化還元電位が0.9V未満の卑金属を主成分とする卑金属層の上に、酸化還元電位が0.9V以上の貴金属が90at%以上で厚みが1μm以下の貴金属層を形成する工程を含むことを特徴とするセラミック電子部品の製造方法。
  8. 前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、溶剤に前記貴金属の粉末を分散させた貴金属ペーストを前記卑金属ペースト上に成膜し、前記卑金属ペーストおよび前記貴金属ペーストを同時に焼成する工程を含むことを特徴とする請求項7に記載のセラミック電子部品の製造方法。
  9. 前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記貴金属を真空成膜法で成膜し、前記卑金属ペーストおよび前記貴金属を同時に焼成する工程を含むことを特徴とする請求項7に記載のセラミック電子部品の製造方法。
  10. 前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記セラミック積層体および前記卑金属ペーストを同時に焼成し、その後に、溶剤に前記貴金属を分散させた貴金属ペーストを前記卑金属層に塗布して焼き付ける工程を含むことを特徴とする請求項7に記載のセラミック電子部品の製造方法。
  11. 前記外部電極を形成する工程は、前記卑金属の粉末を含む卑金属ペーストを成膜し、前記セラミック積層体および前記卑金属ペーストを同時に焼成し、その後に、前記卑金属層に真空成膜法で前記貴金属を成膜することで前記貴金属層を形成する工程を含むことを特徴とする請求項7に記載のセラミック電子部品の製造方法。
JP2022169820A 2022-10-24 2022-10-24 セラミック電子部品およびその製造方法 Pending JP2024062064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022169820A JP2024062064A (ja) 2022-10-24 2022-10-24 セラミック電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022169820A JP2024062064A (ja) 2022-10-24 2022-10-24 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024062064A true JP2024062064A (ja) 2024-05-09

Family

ID=90970531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022169820A Pending JP2024062064A (ja) 2022-10-24 2022-10-24 セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2024062064A (ja)

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019062100A (ja) セラミック電子部品およびその製造方法
JP2019212746A (ja) セラミック電子部品およびその製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
JP6996945B2 (ja) 積層セラミックコンデンサ
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP7421313B2 (ja) セラミック電子部品およびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
JP2019145684A (ja) セラミックコンデンサおよびその製造方法
US20230245832A1 (en) Ceramic electronic device and manufacturing method of the same
JP2019091800A (ja) セラミック電子部品およびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2020202245A (ja) セラミック電子部品の製造方法
JP2023043216A (ja) セラミック電子部品およびその製造方法
JP2022151231A (ja) セラミック電子部品およびその製造方法
JP2024062064A (ja) セラミック電子部品およびその製造方法
WO2024116935A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
WO2024101307A1 (ja) セラミック電子部品およびその製造方法
WO2024070426A1 (ja) 積層セラミック電子部品、およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法