JP2019145684A - セラミックコンデンサおよびその製造方法 - Google Patents

セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2019145684A
JP2019145684A JP2018028941A JP2018028941A JP2019145684A JP 2019145684 A JP2019145684 A JP 2019145684A JP 2018028941 A JP2018028941 A JP 2018028941A JP 2018028941 A JP2018028941 A JP 2018028941A JP 2019145684 A JP2019145684 A JP 2019145684A
Authority
JP
Japan
Prior art keywords
cover layer
concentration
layer
region
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018028941A
Other languages
English (en)
Other versions
JP7197985B2 (ja
Inventor
秀弥 寺岡
Hideya Teraoka
秀弥 寺岡
浩一郎 森田
Koichiro Morita
浩一郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018028941A priority Critical patent/JP7197985B2/ja
Priority to KR1020190015530A priority patent/KR20190100857A/ko
Priority to US16/274,065 priority patent/US10943734B2/en
Priority to CN201910128599.XA priority patent/CN110176356B/zh
Publication of JP2019145684A publication Critical patent/JP2019145684A/ja
Priority to US17/161,423 priority patent/US11721483B2/en
Application granted granted Critical
Publication of JP7197985B2 publication Critical patent/JP7197985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 一方のカバー層を厚くする場合の不具合を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造を積層方向に挟むように設けられ、前記誘電体層と主成分が同じ第1カバー層および第2カバー層と、を備え、前記第1カバー層は、前記第2カバー層よりも厚く、前記第1カバー層の少なくとも一部の領域におけるMn濃度が、前記積層構造の異なる端面に露出する内部電極層同士が対向する有効容量領域の前記誘電体層のMn濃度よりも高いことを特徴とする。【選択図】 図1

Description

本発明は、セラミックコンデンサおよびその製造方法に関する。
実装基板等に実装された積層セラミックコンデンサに交流電圧が印加されると、電歪現象による伸縮が生じ、当該伸縮に伴う振動が実装基板に通じ、いわゆる音鳴き現象が発生する。実装状態での音鳴きを抑制する手法として、積層セラミックコンデンサの下部カバー層(実装基板面側)の厚みを、上部カバー層よりも厚くすることで、音鳴きを抑制する技術が開示されている(例えば、特許文献1参照)。
特開2013−251522号公報 特開2006−339285号公報
カバー層は、有効容量領域と比較して、緻密化開始温度が高温化しやすい。これは、有効容量領域においては内部電極の収縮に伴う応力を受けて低温から緻密化が始まる一方で、カバー層は内部電極の収縮の影響を受けにくいためである(例えば、特許文献2参照)。したがって、音鳴き対策として下部カバー層を厚くすると、有効容量領域と下部カバー層との間で、緻密化開始温度の差がより大きくなる。その結果、有効容量領域とカバー層との境界でクラックが入りやすくなる。また、有効容量領域にとって適切な焼結状態を実現すると、カバー層における焼結が不足して緻密化が不十分となり、信頼性が悪化する。
本発明は、上記課題に鑑みなされたものであり、一方のカバー層を厚くする場合の不具合を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造を積層方向に挟むように設けられ、前記誘電体層と主成分が同じ第1カバー層および第2カバー層と、を備え、前記第1カバー層は、前記第2カバー層よりも厚く、前記第1カバー層の少なくとも一部の領域におけるMn濃度が、前記積層構造の異なる端面に露出する内部電極層同士が対向する有効容量領域の前記誘電体層のMn濃度よりも高いことを特徴とする。
上記積層セラミックコンデンサにおいて、前記少なくとも一部の領域におけるMn濃度は、前記有効容量領域の前記誘電体層のMn濃度の2倍以上30倍以下としてもよい。
上記積層セラミックコンデンサにおいて、前記積層構造、前記第1カバー層および前記第2カバー層の全体の厚みをTとし、前記第1カバー層の厚みをTcとした場合に、Tc/T≧0.2としてもよい。
上記積層セラミックコンデンサにおいて、前記第1カバー層の厚みは、50μmを上回っていてもよい。
上記積層セラミックコンデンサにおいて、前記少なくとも一部の領域は、前記積層構造から50μm以上離れていてもよい。
本発明に係るセラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、前記第1工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層する第2工程と、前記第2工程によって得られたセラミック積層体を積層方向に挟むように、主成分セラミック粒子を含む第1カバーシートおよび第2カバーシートを配置し、焼成する第3工程と、を含み、前記第1カバーシートは、前記第2カバーシートよりも厚く、前記第1カバーシートの少なくとも一部における主成分セラミックに対するMn濃度が、前記グリーンシートにおける主成分セラミックに対するMn濃度よりも高いことを特徴とする。
本発明によれば、一方のカバー層を厚くする場合の不具合を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 第1カバー層の厚みを例示する図である。 焼結に伴う緻密化を例示する図である。 Mn濃度が高い領域を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は実施例および比較例の結果を示す図である。 実施例および比較例の結果を示す図である。 実施例および比較例の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図1および図2で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。
また、誘電体層11と内部電極層12との積層構造において、積層方向の最外層には内部電極層12が配置され、当該積層構造の下面は第1カバー層13aによって覆われ、当該積層構造の上面は第2カバー層13bによって覆われている。したがって、当該積層構造は、積層方向において第1カバー層13aと第2カバー層13bとによって挟まれている。第1カバー層13aおよび第2カバー層13bは、セラミック材料を主成分とする。例えば、第1カバー層13aおよび第2カバー層13bの主成分セラミック材料は、誘電体層11の主成分セラミック材料と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ1.0mm、幅0.5mm、高さ0.7mm、または長さ1.0mm、幅0.5mm、高さ0.9mmであり、または長さ1.6mm、幅0.8mm、高さ0.8mmであり、または長さ1.6mm、幅0.8mm、高さ1.0mmであり、または長さ1.6mm、幅0.8mm、高さ1.2mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、例えば、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、有効容量領域14と称する。すなわち、有効容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
第1カバー層13aは、第2カバー層13bよりも厚く形成されている。この構成においては、積層セラミックコンデンサ100を回路基板などの実装対象に対する実装面を第1カバー層13aとすれば、音鳴きを抑制することができる。なお、音鳴きを抑制する観点から、第1カバー層13aが厚いことが好ましい。例えば、図3で例示するように、積層チップ10の積層方向の厚みをTとし、第1カバー層13aの厚みをTcとした場合に、Tc/T≧0.2であることが好ましく、Tc/T≧0.3であることがより好ましい。また、Tcは、50μm以上であることが好ましく、100μm以上であることがより好ましい。一方で、第2カバー層13bが第1カバー層13aよりも薄いため、積層セラミックコンデンサ100の大型化を抑制することができる。
ここで、積層チップ10の製造過程の一例について説明する。例えば、誘電体層11、第1カバー層13aおよび第2カバー層13bは、セラミック粉末を焼成して緻密化することによって得られる。内部電極層12は、金属粉末を焼成して緻密化することによって得られる。これらの焼成過程において、有効容量領域14に対応する領域では、金属粉末の収縮に伴う応力を受けて、セラミック粉末が低温から緻密化を開始する。一方、第1カバー層13aおよび第2カバー層13bに対応する領域では、金属粉末の収縮に伴う応力の影響を受けにくいため、セラミック粉末の緻密化開始温度が高くなる。厚みが大きい第1カバー層13aに対応する領域では、セラミック粉末の緻密化開始温度が特に高くなる。それにより、緻密化開始温度の差が大きくなる。その結果、有効容量領域14と第1カバー層13aとの境界においてクラックが発生しやすくなる。また、図4で例示するように、有効容量領域14で適切な焼結を実現しようとすると、第1カバー層13aにおける焼結が不足して緻密化が不十分となり、積層セラミックコンデンサ100の信頼性が悪化するおそれがある。以上のことから、第1カバー層13aを厚膜化することで音鳴きを抑制することができる一方で、積層セラミックコンデンサ100に不具合が生じるおそれがある。
そこで、本実施形態においては、第1カバー層13aの少なくとも一部の領域におけるMn(マンガン)濃度が、有効容量領域14における誘電体層11のMn濃度よりも高くなっている。Mnは、焼成過程におけるセラミック粉末の緻密化を促進し、緻密化開始温度を低くする作用を有している。したがって、第1カバー層13aにおけるMn濃度を高くすることによって第1カバー層13aに対応する領域のセラミック粉末の緻密化開始温度が低下し、有効容量領域14に対応する領域と第1カバー層13aに対応する領域との間で、緻密化開始温度の差が小さくなる。それにより、有効容量領域14と第1カバー層13aとの境界におけるクラックの発生を抑制することができる。また、第1カバー層13aの緻密化が促進されることから、積層セラミックコンデンサ100の信頼性低下を抑制することができる。以上のことから、本実施形態によれば、一方のカバー層を厚くする場合の不具合を抑制することができる。
なお、ガラス成分などを第1カバー層13aに添加することで緻密化開始温度を低下させることも可能であるが、ガラス成分は粒成長を引き起こすおそれがある。したがって、ガラス成分を用いた場合では、粒成長を抑制しつつ緻密化開始温度を低下させることは困難である。これに対して、Mnは粒成長を抑制する作用を有しているため、本実施形態では、第1カバー層13aの粒成長を抑制しつつ緻密化開始温度を低下させることができる。
第1カバー層13aのMn濃度が低すぎると、第1カバー層13aの緻密化を十分に促進できないおそれがある。そこで、第1カバー層13aのMn濃度に下限を設けることが好ましい。例えば、第1カバー層13aのMn濃度が、有効容量領域14における誘電体層11のMn濃度の2倍以上であることが好ましく、5倍以上であることがより好ましい。一方、第1カバー層13aのMn濃度が高すぎると、緻密化開始温度が低温化し、有効容量領域の緻密化開始温度とのギャップによるクラックの発生といった不具合が生じるおそれがある。そこで、第1カバー層13aのMn濃度に上限を設けることが好ましい。例えば、第1カバー層13aのMn濃度が、有効容量領域14における誘電体層11のMn濃度の30倍以下であることが好ましく、15倍以下であることがより好ましい。
なお、第1カバー層13aにおいて有効容量領域14から遠い箇所では、金属粉末の収縮に伴う応力の影響を受けずに、緻密化開始温度が特に高くなるおそれがある。そこで、図5で例示するように、第1カバー層13aにおいて有効容量領域14から50μm以上離れた領域αにおいて、Mn濃度が有効容量領域14における誘電体層11のMn濃度よりも高くなっていることが好ましい。当該領域αにおいて、Mn濃度が有効容量領域14における誘電体層11のMn濃度の2倍以上30倍以下であることが好ましく、5倍以上15倍以下であることがより好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するためのセラミック粉末を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、チタン酸バリウムは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相合成法、ゾル−ゲル合成法、水熱合成法等が知られている。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn,V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られたセラミック粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み3μm〜10μmの帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100〜500層)だけ積層することでセラミック積層体を得る。
得られたセラミック積層体を積層方向に挟むように、第1カバー層13aを形成するための第1カバーシートと第2カバー層13bを形成するための第2カバーシートとを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。本実施形態においては、第1カバーシートの少なくとも一部において主成分セラミックに対するMn濃度が、セラミック積層体の誘電体グリーンシートにおける主成分セラミックに対するMn濃度よりも高くなるように、Mnの添加量を調整する。例えば、第1カバーシートにおいてセラミック積層体から50μm以上離れた領域における主成分セラミックに対するMn濃度が、セラミック積層体の誘電体グリーンシートにおける主成分セラミックに対するMn濃度よりも高くなるようにMnの添加量を調整してもよい。
また、第1カバーシートを第2カバーシートよりも厚くする。複数枚の誘電体グリーンシートを積層することで第1カバーシートおよび第2カバーシートを形成する場合には、第1カバーシートにおける誘電体グリーンシートの積層数を第2カバーシートにおける誘電体グリーンシートの積層数よりも多くする。第1カバーシートにおいてMn濃度に分布を持たせる場合には、Mn濃度を高くしたい領域の誘電体グリーンシートにおけるMn添加量を多くすればよい。
得られた成型体に対してN雰囲気中で脱バインダした後に、成型体の両端面から各側面にかけて、外部電極20a,20bの主成分金属を含む金属フィラー、共材、バインダ、溶剤などを含み、外部電極20a,20bの下地層となる金属ペーストを塗布し、乾燥させる。
(焼成工程)
このようにして得られた成型体を、250〜500℃のN雰囲気中で脱バインダ処理した後に、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
その後、外部電極20a,20bの下地層上に、めっき処理により、Cu,Ni,Sn等の金属コーティングを行う。それにより、積層セラミックコンデンサ100が完成する。
本実施形態に係る製造方法によれば、第1カバーシートの少なくとも一部の領域における主成分セラミックに対するMn濃度が、セラミック積層体における誘電体グリーンシートの主成分セラミックに対するMn濃度よりも高くなる。それにより、第1カバーシートのセラミック粉末の緻密化開始温度が低下し、セラミック積層体と第1カバーシートとの間で、緻密化開始温度の差が小さくなる。それにより、積層セラミックコンデンサ100において、有効容量領域14と第1カバー層13aとの境界におけるクラックの発生を抑制することができる。また、第1カバー層13aの緻密化が促進されることから、積層セラミックコンデンサ100の信頼性低下を抑制することができる。また、第1カバー層13aが第2カバー層13bよりも厚く形成されることから、音鳴きを抑制することができる。以上のことから、本実施形態に係る製造方法によれば、一方のカバー層を厚くする場合の不具合を抑制することができる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(比較例1および実施例1〜4)
BaTiOのセラミック粉末を用意した。セラミック粉末に添加化合物を添加し、焼結助剤を添加した。添加化合物および焼結助剤を添加したセラミック粉末をボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属(Ni)の粉末と、共材(チタン酸バリウム)と、バインダ(エチルセルロース)と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを遊星ボールミルで作製した。
誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを250枚重ね、その上下に第1カバーシートおよび第2カバーシートをそれぞれ積層した。第1カバーシートおよび第2カバーシートは、複数枚の誘電体グリーンシートを積層することで作成した。第1カバーシートおよび第2カバーシートの厚みは、誘電体グリーンシートの積層数を調整することで調整した。
その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤などを含み、外部電極20a,20bの下地層となる金属ペーストを塗布し、乾燥させた。その後、還元雰囲気中で1100℃〜1300℃で10分〜2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ1.0mm、幅0.5mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して外部電極20a,20bの下地層の表面にCuめっき層、Niめっき層およびSnめっき層を形成することで外部電極20a,20bを形成し、積層セラミックコンデンサ100を得た。
図7(a)に示すように、比較例1では、積層チップ10の積層方向の厚みTは、500μmであった。また、厚みTは、実施例1では590μmであり、実施例2では685μmであり、実施例3では795μmであり、実施例4では950μmであった。比較例1では、第1カバー層13aの厚みTcは、25μmであった。また、厚みTcは、実施例1では115μmであり、実施例2では210μmであり、実施例3では320μmであり、実施例4では475μmであった。したがって、Tc/Tは、比較例1では0.05であり、実施例1では0.19であり、実施例2では0.31であり、実施例3では0.40であり、実施例4では0.50であった。なお、比較例1および実施例1〜4のいずれにおいても、第2カバー層13bの厚みは25μmであり、有効容量領域14の厚みは450μmであった。これらの厚みによって規定される構造について、比較例1の構造を構造1とし、実施例1の構造を構造2とし、実施例2の構造を構造3とし、実施例3の構造を構造4とし、実施例4の構造を構造5とする。
比較例1および実施例1〜4について、それぞれ10個のサンプルについて音圧試験を行った。音圧試験において、各サンプルの第1カバー層13aが実装基板面側になるように基板に実装し、それぞれの外部電極20a、20bに交流電圧5Vを周波数を0〜1MHzに上げながら印加し、このときに発生した可聴域の音圧(単位はdB)をブリュエル・ケア・ジャパン製のTYPe−3560−B130を用いて防音・無響室(横浜音環境システムズ製)の中で測定した。それぞれの音圧は、各10個の測定結果の平均値である。図7(a)に示すように、比較例1では、音圧が30dBと高くなった。これは、第1カバー層13aの厚みTcが第2カバー層13bの厚みと同じで、第1カバー層13aが厚くなかったからであると考えられる。これに対して、実施例1〜4では、音圧が30dB未満と小さくなった。これは、厚みTcが第2カバー層13bの厚みよりも大きく、第1カバー層13aが厚くなったからであると考えられる。特に、実施例2〜4では、音圧が20dB以下とさらに小さくなった。これは、Tc/Tを0.20以上としたことで第1カバー層13aを十分に厚くしたからであると考えられる。
(比較例2,3および実施例5〜10)
比較例2では、構造2〜5のそれぞれにおいて、第1カバー層13aにMnを添加しなかった。すなわち、比較例2では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の0倍とした。比較例3では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度と同じにした。すなわち、比較例3では、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の1倍とした。実施例5では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の2倍とした。実施例6では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の5倍とした。実施例7では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の10倍とした。実施例8では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の15倍とした。実施例9では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の20倍とした。実施例10では、構造2〜5のそれぞれにおいて、第1カバー層13aにおけるMn濃度を、有効容量領域14のMn濃度の30倍とした。第1カバー層13aにおけるMn濃度と有効容量領域14のMn濃度との比は、第1カバーシートに対するMnの添加量で調整した。
比較例2,3および実施例5〜10のそれぞれについて、各1000個のサンプルを作製し、第1カバー層13aと有効容量領域14との境界におけるクラック発生率を調べた。結果を図7(b)に示す。また、構造3についての結果を図8に示す。図7(b)および図8に示すように、構造3について、比較例2では、クラック発生率が100%となった。これは、第1カバーシートにMnを添加せず、第1カバー層13aにおけるMn濃度を有効容量領域14のMn濃度の0倍としたために、第1カバー層13aと有効容量領域14との間で緻密化開始温度の差が大きくなったからであると考えられる。比較例3では、クラック発生率が100%ではないものの、5%と高くなった。これは、第1カバー層13aにおけるMn濃度を有効容量領域14のMn濃度の1倍としたために、第1カバー層13aと有効容量領域14との間で緻密化開始温度の差を十分に小さくできなかったからであると考えられる。
これに対して、実施例5〜10では、クラック発生率が1%以下と低くなった。これは、第1カバー層13aにおけるMn濃度を有効容量領域14のMn濃度よりも高くしたことで、第1カバー層13aと有効容量領域14との間で緻密化開始温度の差が十分に小さくなったからであると考えられる。特に、実施例6〜9では、クラック発生率がさらに低くなった。これは、第1カバー層13aにおけるMn濃度を有効容量領域14のMn濃度の5倍〜20倍としたことで、第1カバー層13aと有効容量領域14との間で緻密化開始温度の差が十分に小さくなったからであると考えられる。
図7(b)および図9に示すように、構造2,4,5でも、同様の結果が得られた。すなわち、第1カバー層13aにおけるMn濃度を有効容量領域14の誘電体層11のMn濃度よりも高くしたことで、クラック発生率が低くなり、第1カバー層13aにおけるMn濃度を有効容量領域14のMn濃度の5倍〜20倍としたことで、クラック発生率がさらに低くなった。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13a 第1カバー層
13b 第2カバー層
14 有効容量領域
15 エンドマージン領域
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (6)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、
    前記積層構造を積層方向に挟むように設けられ、前記誘電体層と主成分が同じ第1カバー層および第2カバー層と、を備え、
    前記第1カバー層は、前記第2カバー層よりも厚く、
    前記第1カバー層の少なくとも一部の領域におけるMn濃度が、前記積層構造の異なる端面に露出する内部電極層同士が対向する有効容量領域の前記誘電体層のMn濃度よりも高いことを特徴とする積層セラミックコンデンサ。
  2. 前記少なくとも一部の領域におけるMn濃度は、前記有効容量領域の前記誘電体層のMn濃度の2倍以上30倍以下であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記積層構造、前記第1カバー層および前記第2カバー層の全体の厚みをTとし、前記第1カバー層の厚みをTcとした場合に、Tc/T≧0.2であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記第1カバー層の厚みは、50μmを上回ることを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記少なくとも一部の領域は、前記積層構造から50μm以上離れていることを特徴とする請求項4記載の積層セラミックコンデンサ。
  6. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層する第2工程と、
    前記第2工程によって得られたセラミック積層体を積層方向に挟むように、主成分セラミック粒子を含む第1カバーシートおよび第2カバーシートを配置し、焼成する第3工程と、を含み、
    前記第1カバーシートは、前記第2カバーシートよりも厚く、
    前記第1カバーシートの少なくとも一部における主成分セラミックに対するMn濃度が、前記グリーンシートにおける主成分セラミックに対するMn濃度よりも高いことを特徴とする積層セラミックコンデンサの製造方法。
JP2018028941A 2018-02-21 2018-02-21 セラミックコンデンサおよびその製造方法 Active JP7197985B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018028941A JP7197985B2 (ja) 2018-02-21 2018-02-21 セラミックコンデンサおよびその製造方法
KR1020190015530A KR20190100857A (ko) 2018-02-21 2019-02-11 적층 세라믹 콘덴서 및 그 제조 방법
US16/274,065 US10943734B2 (en) 2018-02-21 2019-02-12 Multilayer ceramic capacitor and manufacturing method of the same
CN201910128599.XA CN110176356B (zh) 2018-02-21 2019-02-21 层叠陶瓷电容器及其制造方法
US17/161,423 US11721483B2 (en) 2018-02-21 2021-01-28 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018028941A JP7197985B2 (ja) 2018-02-21 2018-02-21 セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019145684A true JP2019145684A (ja) 2019-08-29
JP7197985B2 JP7197985B2 (ja) 2022-12-28

Family

ID=67616966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018028941A Active JP7197985B2 (ja) 2018-02-21 2018-02-21 セラミックコンデンサおよびその製造方法

Country Status (4)

Country Link
US (2) US10943734B2 (ja)
JP (1) JP7197985B2 (ja)
KR (1) KR20190100857A (ja)
CN (1) CN110176356B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197985B2 (ja) * 2018-02-21 2022-12-28 太陽誘電株式会社 セラミックコンデンサおよびその製造方法
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US11079296B2 (en) * 2019-06-17 2021-08-03 North University Of China Pressure-sensitive chip, pressure sensor, and pressure monitoring system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226026A (ja) * 2014-05-29 2015-12-14 太陽誘電株式会社 積層セラミックコンデンサ
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293553B2 (ja) 2005-05-31 2009-07-08 Tdk株式会社 積層型電子部品及び積層セラミックコンデンサ
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ
JP6374237B2 (ja) * 2014-07-01 2018-08-15 太陽誘電株式会社 積層コンデンサ
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6571590B2 (ja) 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ
JP7197985B2 (ja) * 2018-02-21 2022-12-28 太陽誘電株式会社 セラミックコンデンサおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226026A (ja) * 2014-05-29 2015-12-14 太陽誘電株式会社 積層セラミックコンデンサ
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
US20190259537A1 (en) 2019-08-22
US11721483B2 (en) 2023-08-08
JP7197985B2 (ja) 2022-12-28
US20210151254A1 (en) 2021-05-20
US10943734B2 (en) 2021-03-09
CN110176356B (zh) 2023-03-28
KR20190100857A (ko) 2019-08-29
CN110176356A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US11721483B2 (en) Multilayer ceramic capacitor
JP2018181940A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019033243A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018041814A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP7484046B2 (ja) セラミック電子部品およびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2020202245A (ja) セラミック電子部品の製造方法
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
JP2018195799A (ja) 積層セラミックコンデンサおよびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221216

R150 Certificate of patent or registration of utility model

Ref document number: 7197985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150