JP2016040819A - 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 - Google Patents

積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 Download PDF

Info

Publication number
JP2016040819A
JP2016040819A JP2014164887A JP2014164887A JP2016040819A JP 2016040819 A JP2016040819 A JP 2016040819A JP 2014164887 A JP2014164887 A JP 2014164887A JP 2014164887 A JP2014164887 A JP 2014164887A JP 2016040819 A JP2016040819 A JP 2016040819A
Authority
JP
Japan
Prior art keywords
layer portion
outer layer
multilayer ceramic
ceramic capacitor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014164887A
Other languages
English (en)
Inventor
洋明 杉田
Hiroaki Sugita
洋明 杉田
将太 北野
Shota Kitano
将太 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014164887A priority Critical patent/JP2016040819A/ja
Priority to KR1020150108136A priority patent/KR101730495B1/ko
Priority to US14/822,917 priority patent/US9659712B2/en
Priority to CN201510493277.7A priority patent/CN105374554B/zh
Publication of JP2016040819A publication Critical patent/JP2016040819A/ja
Priority to US15/583,022 priority patent/US9941052B2/en
Priority to US15/718,040 priority patent/US9928962B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】積層セラミックコンデンサにおいて、誘電体層および導電体層の熱収縮率の差によって生ずるクラックを抑制する。
【解決手段】積層セラミックコンデンサ１０は、積層体１１と、１対の外部電極１４とを備え、積層体１１は、内層部１１ｍと第１外層部１２ｂ１と第２外層部１２ｂ２とを含む。内層部１１ｍにおいては、誘電体層１２と導電体層１３とが交互に積層されている。第２外層部１２ｂ２は、外側外層部１２ｂ２２と内側外層部１２ｂ２１とを含む。誘電体層１２の各々はチタン酸バリウムおよびＳｉを含む。２つの側面のうちいずれかの側から見たとき、内層部１１ｍと端面との間に、導電体層１３が延在せず誘電体１２によって満たされている端部マージン部１２ｅが介在しており、境界面１２ｚのうち、端部マージン部１２ｅを積層方向に投影した領域に属する部分は、第１主面１１１側に向かって曲がっている。
【選択図】図２

Description

本発明は、積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体に関するものである。
クラックの発生を抑制することを図った積層セラミックコンデンサを開示した先行文献として、特開２０１２−２４８５８１号公報（特許文献１）がある。特許文献１に記載された積層セラミックコンデンサにおいては、素体は、誘電体を介して対向する第１の内部電極および第２の内部電極が積層された内部電極積層体（内層部）と、内部電極積層体（内層部）を積層方向の両側から挟む第１の誘電体積層体（外層部）および第２の誘電体積層体（外層部）とを含み、第１の素体主面を含む第１の誘電体積層体（外層部）が、第２の素体主面を含む第２の誘電体積層体（外層部）よりも積層方向に厚く形成されている。
特開２０１２−２４８５８１号公報
クラックの発生態様としては、積層セラミックコンデンサを実装した基板が外力を受けて撓んだ際に生ずる外部応力が、積層セラミックコンデンサの誘電体層に作用してクラックが発生する態様がある。本発明者らは、他のクラックの発生態様として、積層セラミックコンデンサの焼成時の誘電体層および導電体層の熱収縮率の差によって生ずる内部応力が、内層部と外層部との境界に作用してクラック（層間剥離）が発生する態様を見い出した。
特許文献１に記載された積層セラミックコンデンサは、外部応力により発生するクラックの抑制を図っているが、誘電体層および導電体層の熱収縮率の差によって生ずる内部応力により発生するクラックの抑制については考慮されていない。
本発明は上記の問題点に鑑みてなされたものであって、誘電体層および導電体層の熱収縮率の差によって生ずる内部応力によりクラックが発生することを抑制できる積層セラミックコンデンサを提供することを目的とする。
上記目的を達成するため、本発明に基づく積層セラミックコンデンサは、積層された複数の誘電体層および複数の導電体層を含み、積層方向において互いに反対側に位置する第１主面および第２主面を有する積層体と、前記積層体の表面の一部に設けられ、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された１対の外部電極とを備え、前記積層体は、前記第１主面と前記第２主面とを結び互いに前記積層体の反対側に位置する２つの端面、前記第１主面と前記第２主面とを結ぶとともに前記２つの端面を結んで互いに前記積層体の反対側に位置する２つの側面をさらに有し、かつ、前記積層方向において、前記複数の導電体層のうち最も第１主面側に位置する導電体層から、前記複数の導電体層のうち最も第２主面側に位置する導電体層までを含む内層部と、該内層部を互いの間に挟む第１外層部および第２外層部とを含み、前記内層部においては、誘電体層と導電体層とが交互に積層された状態で、前記複数の誘電体層のうちの一部の誘電体層と前記複数の導電体層とが積層されており、前記第１外層部は、前記複数の誘電体層のうち最も第１主面側に位置する誘電体層を含み、前記第２外層部は、前記複数の誘電体層のうち最も第２主面側に位置する誘電体層からなる外側外層部および該外側外層部の第１主面側に隣接して位置する誘電体層からなる内側外層部を含み、前記複数の誘電体層の各々は、主成分としてチタン酸バリウム、および副成分としてＳｉを含み、前記外側外層部を構成する誘電体層の含有成分は、前記内層部に含まれる前記一部の誘電体層、および前記内側外層部を構成する誘電体層の各々の含有成分と比較して、Ｔｉに対するＳｉの組成比が高く、前記外側外層部における前記内側外層部との境界部は、前記外側外層部の中央部に比較してＳｉの含有率が高く、前記２つの側面のうちいずれかの側から見たとき、前記内層部と前記端面との間に、前記複数の導電体層のうち反対側の端面に接続する導電体層が延在しない端部マージン部が介在しており、前記２つの側面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記端部マージン部を積層方向に投影した領域に属する部分は、前記第１主面側に向かって曲がっている。
本発明によれば、境界面が単純な平面ではなく、また、外側外層部が変形部を介して内側外層部を抱きかかえるような形になるので、誘電体層および導電体層の熱収縮率の差によって生ずる内部応力によりクラックが発生することを抑制することができる。
本発明に基づく実施の形態１における積層セラミックコンデンサの斜視図である。 図１におけるＩＩ−ＩＩ線に関する矢視断面図である。 図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。 図２におけるＩＶ−ＩＶ線に関する矢視断面図である。 図２におけるＶ−Ｖ線に関する矢視断面図である。 本発明に基づく実施の形態１における積層セラミックコンデンサの変形例の断面図である。 本発明に基づく実施の形態２における積層セラミックコンデンサの製造方法のフローチャートである。 本発明に基づく実施の形態２における積層セラミックコンデンサの製造方法の第１の説明図である。 本発明に基づく実施の形態２における積層セラミックコンデンサの製造方法の第２の説明図である。 本発明に基づく実施の形態２における積層セラミックコンデンサの製造方法の第３の説明図である。 本発明に基づく実施の形態３における積層セラミックコンデンサの実装体の断面図である。 本発明に基づく実施の形態４における積層セラミックコンデンサ連の平面図である。 図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態５における積層セラミックコンデンサの製造方法の第１の説明図である。 本発明に基づく実施の形態５における積層セラミックコンデンサの製造方法の第２の説明図である。 本発明に基づく実施の形態５における積層セラミックコンデンサの製造方法の第３の説明図である。 実験２において積層セラミックコンデンサを実装した基板を曲げる状態を示す模式図である。 実験３における境界面の非線形性の評価方法の説明図である。 積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像の一例を示す図である。
以下、本発明に基づく各実施の形態に係る、積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体について図を参照して説明する。以下の実施の形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
（実施の形態１）
（構成）
図１〜図５を参照して、本発明に基づく実施の形態１における積層セラミックコンデンサ１０について説明する。
図１は、積層セラミックコンデンサ１０の外観を示す斜視図である。図２は、図１におけるＩＩ−ＩＩ線に関する矢視断面図である。図３は、図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。図４は、図２におけるＩＶ−ＩＶ線に関する矢視断面図である。図５は、図２におけるＶ−Ｖ線に関する矢視断面図である。図１〜図５においては、後述する積層体の長手方向をＬ、積層体の幅方向をＷ、積層体の厚さ方向をＴで示している。
誘電体層１２と導電体層１３との積層方向は、積層体１１の長手方向Ｌおよび積層体１１の幅方向Ｗに対して直交している。すなわち、誘電体層１２と導電体層１３との積層方向は、積層体１１の厚さ方向Ｔと平行である。
積層セラミックコンデンサ１０は、積層体１１と、１対の外部電極１４とを備える。積層体１１は、積層された複数の誘電体層１２および複数の導電体層１３を含み、積層方向において互いに反対側に位置する第１主面１１１および第２主面１１２を有する。１対の外部電極１４は、積層体１１の表面の一部に設けられ、複数の導電体層１３のうちの少なくとも一部の導電体層１３と電気的に接続されている。積層体１１は、第１主面１１１と第２主面１１２とを結び互いに積層体１１の反対側に位置する２つの端面としての第１端面１１３および第２端面１１４を有する。積層体１１は、第１主面１１１と第２主面１１２とを結ぶとともに前記２つの端面を結んで互いに積層体１１の反対側に位置する２つの側面としての第１側面１１５および第２側面１１６をさらに有する。
第１側面１１５と第２側面１１６との最短距離は、第１端面１１３と第２端面１１４との最短距離未満である。すなわち、積層体１１の幅方向Ｗの寸法Ｗ0は、積層体１１の長手方向Ｌの寸法より小さい。積層体１１は、直方体状の外形を有するが、角部および稜線部の少なくとも一方に丸みを有していてもよい。
積層体１１は、前記積層方向において、複数の導電体層１３のうち最も第１主面１１１側に位置する導電体層１３から、複数の導電体層１３のうち最も第２主面１１２側に位置する導電体層１３までを含む内層部１１ｍと、内層部１１ｍを互いの間に挟む第１外層部１２ｂ１および第２外層部１２ｂ２とを含む。内層部１１ｍにおいては、誘電体層１２と導電体層１３とが交互に積層された状態で、複数の誘電体層１２のうちの一部の誘電体層１２と複数の導電体層１３とが積層されている。第１外層部１２ｂ１は、複数の誘電体層１２のうち最も第１主面１１１側に位置する誘電体層としての第１誘電体層１２ｘを含む。第２外層部１２ｂ２は、複数の誘電体層１２のうち最も第２主面１１２側に位置する誘電体層としての第２誘電体層１２ｙからなる外側外層部１２ｂ２２および外側外層部１２ｂ２２の第１主面１１１側に隣接して位置する誘電体層１２からなる内側外層部１２ｂ２１を含む。本実施の形態においては、内側外層部１２ｂ２１の厚さｈ21は６０μｍ以下である。
前記２つの側面のうちいずれかの側から見たとき、図２に示すように、内層部１１ｍと前記端面との間に、複数の導電体層１３のうち反対側の端面に接続する導電体層１３が延在しない端部マージン部１２ｅが介在している。複数の導電体層１３が一方の端面と他方の端面とに交互に１層ずつ接続されているような場合には、一方の端面の側の端部マージン部１２ｅにおいては、約半分の枚数の導電体層１３のみが延在して端面に接続している。他方の端面に接続している導電体層１３は、前記一方の端面の側の端部マージン部１２ｅにおいては延在せずその代わりに、途切れた導電体層１３の延長上は誘電体で満たされている。他方の端面の側の端部マージン部１２ｅにおいては、残りの約半分の枚数の導電体層１３のみが延在して前記他方の端面に接続している。前記２つの側面のうちいずれかの側から見たとき、外側外層部１２ｂ２２と内側外層部１２ｂ２１との境界面１２ｚのうち、端部マージン部１２ｅを積層方向に投影した領域に属する部分は、第１主面１１１側に向かって曲がっている。すなわち、境界面１２ｚのうち、端部マージン部１２ｅを積層方向に投影した領域に属する部分には変形部９が生じている。
図２および図３に示すように、複数の誘電体層１２は、後述するように互いに含有成分が異なるセラミックグリーンシートから形成された、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙを含んでいる。
第１外層部１２ｂ１の構成は上述したものに限られず、第１外層部１２ｂ１が、複数の誘電体層１２のうち最も第１主面１１１側に位置する第２誘電体層１２ｙからなる外側外層部および外側外層部の第２主面１１２側に隣接して位置する第１誘電体層１２ｘからなる内側外層部を含んでいてもよい。
内層部１１ｍにおいては、第１誘電体層１２ｘと導電体層１３とが交互に積層された状態で、複数の誘電体層１２のうちの一部の第１誘電体層１２ｘと全ての導電体層１３とが積層されている。すなわち、内層部１１ｍは、全ての導電体層１３を含んでいる。全ての導電体層１３の各々は、図４および図５に示すように、平面視にて略矩形状である。
図２に示すように、複数の導電体層１３の全てが１対の外部電極１４のいずれかと電気的に接続されていてもよい。本実施の形態では全ての導電体層１３が１対の外部電極１４のいずれかと電気的に接続されている例を示して説明しているが、このような構成に限らず、複数の導電体層１３のうちの少なくとも一部の導電体層１３が、１対の外部電極１４と電気的に接続されていればよい。すなわち、複数の導電体層１３の中に、１対の外部電極１４のいずれにも電気的に接続されない導電体層１３が含まれていてもよい。
図２に示すように、１対の外部電極１４は、積層体１１の長手方向Ｌの両側に設けられている。具体的には、１対の外部電極１４のうちの一方は、積層体１１の長手方向Ｌの第１端面１１３側に設けられ、１対の外部電極１４のうちの他方は、積層体１１の長手方向Ｌの第２端面１１４側に設けられている。本実施の形態においては、１対の外部電極１４のうちの一方は、第１端面１１３から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。１対の外部電極１４のうちの他方は、第２端面１１４から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。ただし、１対の外部電極１４の配置は上記に限られず、複数の導電体層１３の各々と電気的に接続可能、かつ、積層セラミックコンデンサ１０が実装可能となるように、積層体１１の表面の一部に設けられていればよい。
１対の外部電極１４のうちの一方は、複数の導電体層１３のうちの一部の導電体層１３と、第１端面１１３にて接続されている。１対の外部電極１４のうちの他方は、複数の導電体層１３のうちの残部の導電体層１３と、第２端面１１４にて接続されている。一部の導電体層１３と残部の導電体層１３とは、内層部１１ｍにおいて第１誘電体層１２ｘを間に挟んで互いに対向するように、１層ずつ交互に積層されている。
図３に示すように、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向である積層体１１の幅方向Ｗにおいて複数の導電体層１３が位置する内層部１１ｍの幅の寸法Ｗ1より大きい。積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向における積層体１１の幅の寸法Ｗ0より大きくてもよい。
外側外層部１２ｂ２２の厚さの寸法ｈ22は、内側外層部１２ｂ２１の厚さの寸法ｈ21以上である。外側外層部１２ｂ２２の厚さの寸法ｈ22は、後述するように３０μｍ以上であることが好ましい。内側外層部１２ｂ２１の厚さの寸法ｈ21は、後述するように２０μｍ以上であることが好ましい。
本実施の形態においては、第２外層部１２ｂ２は、第１外層部１２ｂ１より厚い。すなわち、第２外層部１２ｂ２の厚さの寸法ｈ2は、第１外層部１２ｂ１の厚さの寸法ｈ1より大きい。内側外層部１２ｂ２１は、第１外層部１２ｂ１より厚い。すなわち、内側外層部１２ｂ２１の厚さの寸法ｈ21は、第１外層部１２ｂ１の厚さの寸法ｈ1より大きい。
積層体１１の積層方向における積層体１１の厚さの寸法Ｔ0は、内層部１１ｍの厚さの寸法Ｔ1、第１外層部１２ｂ１の厚さの寸法ｈ1、および、第２外層部１２ｂ２の厚さの寸法ｈ2を足し合わせた寸法である。
（作用・効果）
本実施の形態では、境界面１２ｚのＬ方向両端に変形部９が形成されているので、境界面１２ｚの全体としては単純な平面ではない。したがって、第１誘電体層１２ｘと第２誘電体層１２ｙとの間の剥離が起こりにくくなる。外側外層部１２ｂ２２が変形部９を介して内側外層部１２ｂ２１を抱きかかえるような形になるので、外側外層部１２ｂ２２の収縮時には外側外層部１２ｂ２２は内側外層部１２ｂ２１を圧迫するようになり、その結果、内側外層部１２ｂ２１は内層部１１ｍを圧迫するようになる。したがって、内層部１１ｍの第２主面１１２側の角の近傍におけるクラックの発生も起こりにくくすることができる。
（変形例）
積層セラミックコンデンサ１０に代えて、図６に示すような構成の積層セラミックコンデンサ１０ｉとすればさらに好ましい。すなわち、前記２つの側面のうちいずれかの側から見たとき、境界面１２ｚが前記端面に到達する点は、内層部１１ｍを前記端面に向かって投影した領域に属することが好ましい。図６に示したように、境界面１２ｚの左右両端が第１端面１１３および第２端面１１４に接する位置は、内層部１１ｍの最も第２主面１１２側に位置する導電体層１３よりも第１主面１１１側の位置となっている。このように変形部９が内層部１１ｍの側方にまで深く入り込んだ構成となっていれば、外側外層部１２ｂ２２が変形部９を介して内側外層部１２ｂ２１だけでなく内層部１１ｍをもより確実に抱きかかえるような形になるので、内層部１１ｍの第２主面１１２側の角の近傍におけるクラックの発生をより起こりにくくすることができる。
（構成（続き））
再び、図１〜図５を参照して、積層セラミックコンデンサ１０を参照しつつ、説明を続ける。
前記２つの端面のうちいずれかの側から見たとき、図３に示すように、内層部１１ｍと前記側面との間に、導電体層１３が延在せず誘電体によって満たされている側方マージン部１２ｃが介在している。前記２つの端面のうちいずれかの側から見たとき、外側外層部１２ｂ２２と内側外層部１２ｂ２１との境界面１２ｚのうち、側方マージン部１２ｃを積層方向に投影した領域に属する部分は、第１主面１１１側に向かって曲がっている。すなわち、境界面１２ｚのうち、側方マージン部１２ｃを積層方向に投影した領域に属する部分には変形部９が生じている。
側方マージン部１２ｃには導電体層１３が延在していないので、側方マージン部１２ｃは端部マージン部１２ｅよりも密度が小さくなる。したがって、側方マージン部１２ｃにおける変形部９の変形の大きさは、端部マージン部１２ｅにおける変形部９の変形の大きさよりも大きいことが好ましい。
すなわち、言い換えれば、前記２つの端面のうちいずれかの側から見たとき、前記内層部と前記側面との間に、前記導電体層が延在せず誘電体によって満たされている側方マージン部が介在しており、前記２つの端面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記側方マージン部を積層方向に投影した領域に属する部分が、前記第１主面側に向かって曲がっている程度は、前記２つの側面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記端部マージン部を積層方向に投影した領域に属する部分が、前記第１主面側に向かって曲がっている程度よりも大きいことが好ましい。
後述するように、積層体１１の幅方向Ｗにおいて、第１側面１１５および第２側面１１６の各々と内層部１１ｍとの間を占める部分である側方マージン部１２ｃの幅方向の最大寸法が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことが好ましい。側方マージン部１２ｃの幅方向の平均寸法（（Ｗ0−Ｗ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことがより好ましい。側方マージン部１２ｃの最大寸法または平均寸法（（Ｗ0−Ｗ1）／２）が、３０μｍより大きく、かつ、９０μｍ未満であることがさらに好ましい。また、側方マージン部１２ｃの幅方向の最大寸法が、内側外層部１２ｂ２１の厚さの寸法ｈ21より大きいことが好ましい。
後述するように、積層体１１の長手方向Ｌにおいて、第１端面１１３および第２端面１１４の各々と内層部１１ｍとの間を占める部分である端部マージン部１２ｅの長手方向Ｌの最大寸法が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことが好ましい。端部マージン部１２ｅの長手方向Ｌの平均寸法（（Ｌ0−Ｌ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことがより好ましい。端部マージン部１２ｅの最大寸法または平均寸法（（Ｌ0−Ｌ1）／２）が、３０μｍより大きく、かつ、９０μｍ未満であることがさらに好ましい。また、端部マージン部１２ｅの長手方向Ｌの最大寸法が、内側外層部１２ｂ２１の厚さの寸法ｈ21より大きいことが好ましい。
以下、積層セラミックコンデンサ１０に含まれるいくつかの構成要素についてさらに詳細に説明する。
複数の導電体層１３の各々を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。複数の導電体層１３の各々の厚さは、焼成後において０．３μｍ以上２．０μｍ以下であることが好ましい。
１対の外部電極１４の各々は、積層体１１の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。下地層の厚さは、１０．０μｍ以上５０．０μｍ以下であることが好ましい。
下地層の形成方法としては、焼成後の積層体１１の両端部に塗布した導電性ペーストを焼き付け、または、焼成前の積層体１１の両端部に塗布した導電性ペーストを導電体層１３と同時に焼成してもよい。それ以外にも、下地層の形成方法としては、積層体１１の両端部にめっきする、または、積層体１１の両端部に塗布した熱硬化性樹脂を含む導電性樹脂を硬化させてもよい。
下地層を導電性樹脂から形成した場合には、積層セラミックコンデンサ１０を実装した被実装体が外力を受けて撓んだ際に生ずる外部応力による積層体１１への負荷を低減し、積層体１１にクラックが発生することを抑制することができる。したがって、第２外層部１２ｂ２を厚くしたうえで、導電性樹脂を含む１対の外部電極１４を形成することにより、積層体１１にクラックが発生することをより一層抑制することができる。
めっき層を構成する材料としては、Ｓｎ、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。１層当たりのめっき層の厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。
複数の誘電体層１２の各々は、ＡＢＯ3（ＡはＢａを含み、ＢはＴｉを含み、Ｏは酸素）で表されるペロブスカイト型化合物を主成分とする。すなわち、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙの各々は、ともに主成分としてチタン酸バリウムであるＢａＴｉＯ3を含む。
また、複数の誘電体層１２の各々は、副成分としてＳｉを含む。主成分である上記ＡＢＯ3で表されるペロブスカイト型化合物に、ガラスまたはＳｉＯ2などのＳｉ化合物が添加されることにより、Ｓｉが副成分として含まれる。その他にも、Ｍｎ化合物、Ｍｇ化合物、Ｃｏ化合物，Ｎｉ化合物または希土類化合物などが、主成分である上記ＡＢＯ3で表されるペロブスカイト型化合物に添加されていてもよい。
外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分は、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ１を構成する第１誘電体層１２ｘ、および、内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分と比較して、Ｔｉに対するＳｉの含有比が高い。Ｓｉに限らず、「含有比」はモル比として表すことができる。複数の誘電体層１２の各々におけるＴｉに対するＳｉのモル比は、波長分散型Ｘ線分析装置：ＷＤＸ（wavelength-dispersive X-ray spectrometer）を用いて測定することができる。
外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比は、１．３ｍｏｌ％以上３．０ｍｏｌ％以下であることが好ましい。外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比が、１．３ｍｏｌ％未満である場合、または、３．０ｍｏｌ％より高い場合は、外側外層部１２ｂ２２の信頼性が低下するおそれがある。
外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比は、内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの含有成分におけるＴｉに対するＳｉのモル比より、０．４ｍｏｌ％以上高いことが好ましく、０．８ｍｏｌ％以上高いことがさらに好ましい。
外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界面１２ｚの近傍の部分、すなわち境界部は、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有率が高い。また、外側外層部１２ｂ２２における第２主面１１２側の表層部１２ｓは、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有率が高い。なお、外側外層部１２ｂ２２においてＳｉの含有率が高い、境界部および表層部１２ｓの各々は、電界放出型波長分散Ｘ線分光器：ＦＥ−ＷＤＸ（field emission wavelength-dispersive X-ray spectrometer）を用いて作成した元素マッピングにより確認することができる。
（実施の形態２）
（製造方法）
図７〜図１０を参照して、本発明に基づく実施の形態２における積層セラミックコンデンサの製造方法について説明する。本実施の形態における製造方法は、実施の形態１で説明した積層セラミックコンデンサ１０を得るための製造方法である。
図７は、本実施の形態における積層セラミックコンデンサの製造方法を示すフローチャートである。なお、以下に示す積層セラミックコンデンサの製造方法は、製造過程の途中段階まで一括して加工処理を行なうことでマザー積層体を作製し、その後にマザー積層体を分断して個片化し、個片化後の軟質積層体にさらに加工処理を施すことによって複数の積層セラミックコンデンサ１０を同時に大量に生産する方法である。
図７に示すように、積層セラミックコンデンサ１０を製造する際には、まず、第１のセラミックスラリーの調製が行なわれる（工程Ｓ１１）。具体的には、セラミックス粉末、バインダおよび溶剤などが所定の配合比率で混合され、これにより第１のセラミックスラリーが形成される。
次に、第１のセラミックグリーンシートが形成される（工程Ｓ１２）。具体的には、第１のセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、第１のセラミックグリーンシートが作製される。
次に、マザーシートが形成される（工程Ｓ１３）。具体的には、第１のセラミックグリーンシートに導電性ペーストが所定のパターンを有するようにスクリーン印刷法またはグラビア印刷法などを用いて印刷されることにより、第１のセラミックグリーンシート上に所定の導電パターンが設けられたマザーシートが形成される。
ここで、作製されるマザーシートについて説明する。図８は、本発明に基づく実施の形態１における積層セラミックコンデンサの外側外層が設けられる前の一部積層体を構成する単位シート群の積層構造を示す分解斜視図である。
図８に示すように、一部積層体１１ｐは、構成の異なる複数の単位シート１２０ａ，１３０ａ，１３０ｂからなる単位シート群を材料として作製され、より詳細には、これら構成の異なる複数の単位シート１２０ａ，１３０ａ，１３０ｂが所定の順番で積層されて圧着および焼成されることによって作製される。
単位シート１２０ａは、その表面に導電パターンが形成されていないセラミック基材１２ｘｒのみからなるものである。単位シート１２０ａは、焼成後において第１外層部１２ｂ１または内側外層部１２ｂ２１の第１誘電体層１２ｘを構成する部分になる。
単位シート１３０ａ，１３０ｂは、セラミック基材１２ｘｒの表面に所定の形状の導電パターン１３ｒが形成されたものである。単位シート１３０ａ，１３０ｂのうちの導電パターン１３ｒは、焼成後において内層部１１ｍの導電体層１３を構成する部分になる。また、単位シート１３０ａ，１３０ｂのうちのセラミック基材１２ｘｒは、焼成後において内層部１１ｍの第１誘電体層１２ｘを構成する部分になる。
マザーシートは、図８において示した単位シート１３０ａ，１３０ｂの各々について、その各々の単位シートを単位ユニットとして同形状の単位シートが平面的にマトリックス状に並ぶように複数配置されたレイアウトを有するものである。
なお、単位シート１３０ａと単位シート１３０ｂとは同形状であるため、これらを含むマザーシートとしては、同一の導電パターンを有するものが使用でき、後述するマザーシートの積層工程において同一の導電パターンを有するマザーシートを半ピッチずつずらして積層することにより、図８において示した単位シート１３０ａ，１３０ｂの積層構造を得ることができる。
なお、マザーシートとしては、導電パターン１３ｒを有するマザーシートの他に、上記工程Ｓ１３を経ることなく作製された第１のセラミックグリーンシートも準備される。
次に、マザーシートが積層される（工程Ｓ１４）。具体的には、複数のマザーシートが所定のルールに従って積層されることにより、積層後のマザーシート群の内部において、上記単位ユニットが、それぞれ積層方向において図８において示した積層構造を有するように配置される。
次に、マザーシート群が圧着される（工程Ｓ１５）。図９は、マザーシート群が圧着されている状態を示す断面図である。図９においては、１つの一部積層体１１ｐに相当する部分のみ図示している。図９に示すように、本実施の形態においては、第１外層部１２ｂ１を構成する複数のマザーシート、内層部１１ｍを構成する複数のマザーシート、および、内側外層部１２ｂ２１を構成する複数のマザーシートが、この順で積層されて、マザーシート群が構成されている。
ベース９０上に載置されたマザーシート群は、内側外層部１２ｂ２１を構成するマザーシート側から平板金型９１が矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。
次に、第２のセラミックスラリーの調製が行なわれる（工程Ｓ２１）。具体的には、セラミックス粉末、バインダおよび溶剤などが所定の配合比率で混合され、これにより第２のセラミックスラリーが形成される。第２のセラミックスラリーは、第１のセラミックスラリーに比較してＳｉが多く添加されている。
次に、第２のセラミックグリーンシートが形成される（工程Ｓ２２）。具体的には、第２のセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、第２のセラミックグリーンシートが作製される。
次に、工程Ｓ１５において圧着されたマザーシート群に複数の第２のセラミックグリーンシートが積層される（工程Ｓ２３）。具体的には、内側外層部１２ｂ２１を構成するマザーシートの上に、外側外層部１２ｂ２２の第２誘電体層１２ｙを構成するセラミック基材１２ｙｒのみからなる複数の第２のセラミックグリーンシートが積層される。なお、セラミック基材１２ｙｒのみからなる複数の第２のセラミックグリーンシートを積層する代わりに、第２のセラミックスラリーを含むペーストを、内側外層部１２ｂ２１を構成するマザーシートの上に塗布してもよい。
次に、工程Ｓ１５において圧着されたマザーシート群と複数の第２のセラミックグリーンシートとが圧着される（工程Ｓ２４）。図１０は、工程Ｓ１５において圧着されたマザーシート群と複数の第２のセラミックグリーンシートとが圧着されている状態を示す断面図である。図１０においては、１つの軟質積層体１１ｑに相当する部分のみ図示している。図１０に示すように、工程Ｓ１５において圧着されたマザーシート群と複数の第２のセラミックグリーンシートとは、外側外層部１２ｂ２２を構成するマザーシート側から平板金型９１が矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。これにより、マザー積層体が作製される。このとき、境界面１２ｚの両端には変形部９が形成されている。
次に、マザー積層体が分断される（工程Ｓ２５）。具体的には、押し切りまたはダイシングによってマザー積層体が行列状に分断され、これにより軟質積層体１１ｑの切り出しが行なわれる。
次に、軟質積層体１１ｑの焼成が行なわれる（工程Ｓ２６）。具体的には、切り出された軟質積層体１１ｑが所定の温度に加熱され、これによりセラミック誘電体材料および導電体材料が焼成される。焼成温度は、セラミック誘電体材料および導電体材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
次に、軟質積層体１１ｑのバレル研磨が行なわれる（工程Ｓ２７）。具体的には、焼成後の軟質積層体１１ｑが、バレルと呼ばれる小箱内にセラミック材料よりも硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、軟質積層体１１ｑの研磨が行なわれる。これにより、軟質積層体１１ｑの外表面（特に角部および稜線部）に曲面状の丸みがもたされることになり、積層体１１が形成される。
次に、外部電極が形成される（工程Ｓ２８）。具体的には、積層体１１の第１端面１１３を含む部分の端部および第２端面１１４を含む部分の端部に導電性ペーストが塗布されることで金属膜が形成され、金属膜が焼成された後に当該金属膜にＮｉめっき、Ｓｎめっきが順に施されることにより、積層体１１の外表面上に１対の外部電極１４が形成される。
（作用・効果）
本実施の形態では、上述の一連の工程を経ることにより、図１〜図５に示した構造を有する積層セラミックコンデンサ１０を得ることができる。
（好ましい構成）
実施の形態１，２で説明した積層セラミックコンデンサ１０においては、複数の誘電体層１２の各々は、主成分としてチタン酸バリウム、および副成分としてＳｉを含み、外側外層部１２ｂ２２を構成する誘電体層１２の含有成分は、内層部１１ｍに含まれる前記一部の誘電体層、および内側外層部１２ｂ２１を構成する誘電体層１２の各々の含有成分と比較して、Ｔｉに対するＳｉのモル比が高く、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部は、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有量が多いことが好ましい。
１対の外部電極１４が、積層体１１の第２主面１１２の少なくとも一部に設けられ、外側外層部１２ｂ２２における第２主面１１２側の表層部１２ｓは、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有率が高いことが好ましい。
前記内層部に含まれる前記一部の誘電体層の含有成分は、前記外側外層部を構成する前記誘電体層の含有成分と比較して、Ｔｉに対する希土類元素の組成比が高いことが好ましい。
前記内層部に含まれる前記一部の誘電体層、前記第１外層部に含まれる前記誘電体層、前記内側外層部を構成する前記誘電体層の各々の含有成分は、前記外側外層部を構成する前記誘電体層の含有成分と比較して、Ｔｉに対するＭｎの組成比が高いことが好ましい。
積層セラミックコンデンサ１０においては、外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分が、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分と比較して、Ｔｉに対するＳｉのモル比が高い。すなわち、外側外層部１２ｂ２２が内側外層部１２ｂ２１よりＳｉを多く含んでいる。Ｓｉの含有率の高い誘電体層の方が、焼成時の熱収縮率が大きい。そのため、焼成時の熱収縮率は、外側外層部１２ｂ２２の方が内側外層部１２ｂ２１より大きくなる。その結果、外側外層部１２ｂ２２の熱収縮率は、内層部１１ｍの導電体層１３の熱収縮率に近くなる。
よって、積層セラミックコンデンサ１０においては、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと第２外層部１２ｂ２との境界に作用する内部応力が緩和されるため、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを抑制することができる。
外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比が、内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの含有成分におけるＴｉに対するＳｉのモル比より、０．４ｍｏｌ％以上高いことにより、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを効果的に抑制することができ、０．８ｍｏｌ％以上高いことにより、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することをさらに効果的に抑制することができる。
上述のように、外側外層部１２ｂ２２の厚さの寸法が内側外層部１２ｂ２１の厚さの寸法以上であることにより、外側外層部１２ｂ２２の熱収縮による応力緩和効果を内層部１１ｍと第２外層部１２ｂ２との境界に及ぼしやすくすることができる。
外側外層部１２ｂ２２の厚さの寸法ｈ22が３０μｍ以上であることにより、外側外層部１２ｂ２２の熱収縮により内側外層部１２ｂ２１に作用する収縮力を必要値以上確保することができる。
内側外層部１２ｂ２１の厚さの寸法ｈ21が２０μｍ以上であることにより、外側外層部１２ｂ２２が含有するＳｉが内層部１１ｍ内に拡散することを抑制できる。内層部１１ｍのＳｉ含有率が高くなりすぎると、内層部１１ｍに含まれる第１誘電体層１２ｘにて焼成時にセラミック粒子の粒成長が進みすぎ、第１誘電体層１２ｘの耐電圧性が低下する。その結果、内層部１１ｍにて短絡が発生しやすくなる。よって、内側外層部１２ｂ２１の厚さの寸法ｈ21が２０μｍ以上であることにより、内層部１１ｍに含まれる第１誘電体層１２ｘの耐電圧性を維持して短絡の発生を抑制することができる。
上述のように、内側外層部１２ｂ２１の厚さの寸法ｈ21は、第１外層部１２ｂ１の厚さの寸法ｈ1より大きい。後述するように、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部によって、外側外層部１２ｂ２２と内側外層部１２ｂ２１との密着力が向上しているため、内側外層部１２ｂ２１をある程度厚くしても、外側外層部１２ｂ２２と内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを抑制できる。よって、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に作用させることができるため、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ２１との境界に作用する内部応力を緩和して、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを抑制することができる。
（側方マージン部）
上述のように、側方マージン部１２ｃの幅方向の最大寸法が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことが好ましい。第１外層部１２ｂ１を薄くした場合には、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと第１外層部１２ｂ１との境界に作用する内部応力が緩和されるため、内層部１１ｍと第１外層部１２ｂ１との境界にてクラック（層間剥離）が発生することを抑制することができる。
一方、側方マージン部１２ｃの幅方向の最大寸法を大きくした場合には、マザーシート群の圧着時に、側方マージン部１２ｃに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、側方マージン部１２ｃに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、側方マージン部１２ｃに位置する第１誘電体層１２ｘにおいて、クラック（層間剥離）が発生することを抑制することができる。
上述のように、側方マージン部１２ｃの幅方向の平均寸法（（Ｗ0−Ｗ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことがより好ましい。マザー積層体の分断により互いに隣り合うように分割された２つの積層体において互いに隣接している２つの側方マージン部１２ｃの厚さの和の半分が、側方マージン部１２ｃの平均寸法（（Ｗ0−Ｗ1）／２）に相当する。したがって、側方マージン部１２ｃの平均寸法（（Ｗ0−Ｗ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きい場合、マザーシート群の圧着時に、側方マージン部１２ｃに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、側方マージン部１２ｃに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、側方マージン部１２ｃに位置する第１誘電体層１２ｘにおいて、クラック（層間剥離）が発生することを抑制することができる。すなわち、第１側面１１５側の側方マージン部１２ｃの寸法と、第２側面１１６側の側方マージン部１２ｃの寸法とに差があった場合にも、上記クラック（層間剥離）の発生の抑制および内層部１１ｍにおける短絡の発生の抑制の両方の効果をより安定して得ることができる。
上述のように、側方マージン部１２ｃの幅方向の最大寸法が、内側外層部１２ｂ２１の厚さの寸法ｈ21より大きいことが好ましい。内側外層部１２ｂ２１を薄くした場合には、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に作用させやすくすることができるため、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ２１との境界に作用する内部応力を効果的に緩和して、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを抑制することができる。
上述のように、側方マージン部１２ｃの幅方向の最大寸法または平均寸法（（Ｗ0−Ｗ1）／２）が、３０μｍより大きく、かつ、９０μｍ未満であることがさらに好ましい。側方マージン部１２ｃの最大寸法または平均寸法（（Ｗ0−Ｗ1）／２）が、３０μｍより大きいことにより、内層部１１ｍと内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを安定して抑制することができる。側方マージン部１２ｃの最大寸法または平均寸法（（Ｗ0−Ｗ1）／２）が、９０μｍ以上である場合には、積層セラミックコンデンサ１０の静電容量が小さくなりすぎるため好ましくない。すなわち、側方マージン部１２ｃの最大寸法または平均寸法（（Ｗ0−Ｗ1）／２）が、９０μｍ未満であることにより、積層セラミックコンデンサ１０の静電容量を確保することができる。
上述のように、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の幅方向Ｗにおいて複数の導電体層１３が位置する内層部１１ｍの幅の寸法Ｗ1より大きい。さらに、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の幅の寸法より大きくてもよい。
後述するように、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部によって、外側外層部１２ｂ２２と内側外層部１２ｂ２１との密着力が向上しているため、内層部１１ｍが厚くなったことにより側方マージン部１２ｃに位置する第１誘電体層１２ｘ同士の密着性が低下した場合にも、外側外層部１２ｂ２２と内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを抑制できる。よって、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に作用させることができるため、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ２１との境界に作用する内部応力を緩和して、内層部１１ｍと内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを抑制することができる。
（端部マージン部）
上述のように、端部マージン部１２ｅの長手方向Ｌの最大寸法が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことが好ましい。第１外層部１２ｂ１を薄くした場合には、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと第１外層部１２ｂ１との境界に作用する内部応力が緩和されるため、内層部１１ｍと第１外層部１２ｂ１との境界にてクラック（層間剥離）が発生することを抑制することができる。
一方、端部マージン部１２ｅの長手方向Ｌの最大寸法を大きくした場合には、マザーシート群の圧着時に、端部マージン部１２ｅに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、端部マージン部１２ｅに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、端部マージン部１２ｅに位置する第１誘電体層１２ｘにおいて、クラック（層間剥離）が発生することを抑制することができる。
上述のように、端部マージン部１２ｅの長手方向Ｌの平均寸法（（Ｌ0−Ｌ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きいことがより好ましい。マザー積層体の分断により互いに隣り合うように分割された２つの積層体において互いに隣接している２つの端部マージン部１２ｅの厚さの和の半分が、端部マージン部１２ｅの平均寸法（（Ｌ0−Ｌ1）／２）に相当する。したがって、端部マージン部１２ｅの平均寸法（（Ｌ0−Ｌ1）／２）が、第１外層部１２ｂ１の厚さの寸法ｈ1より大きい場合、マザーシート群の圧着時に、端部マージン部１２ｅに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、端部マージン部１２ｅに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、端部マージン部１２ｅに位置する第１誘電体層１２ｘにおいて、クラック（層間剥離）が発生することを抑制することができる。すなわち、第１端面１１３側の端部マージン部１２ｅの寸法と、第２端面１１４側の端部マージン部１２ｅの寸法とに差があった場合にも、上記クラック（層間剥離）の発生の抑制および内層部１１ｍにおける短絡の発生の抑制の両方の効果をより安定して得ることができる。
上述のように、端部マージン部１２ｅの長手方向Ｌの最大寸法が、内側外層部１２ｂ２１の厚さの寸法ｈ21より大きいことが好ましい。内側外層部１２ｂ２１を薄くした場合には、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に作用させやすくすることができるため、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ２１との境界に作用する内部応力を効果的に緩和して、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを抑制することができる。
上述のように、端部マージン部１２ｅの長手方向Ｌの最大寸法または平均寸法（（Ｌ0−Ｌ1）／２）が、３０μｍより大きく、かつ、９０μｍ未満であることがさらに好ましい。端部マージン部１２ｅの最大寸法または平均寸法（（Ｌ0−Ｌ1）／２）が、３０μｍより大きいことにより、内層部１１ｍと内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを安定して抑制することができる。端部マージン部１２ｅの最大寸法または平均寸法（（Ｌ0−Ｌ1）／２）が、９０μｍ以上である場合には、積層セラミックコンデンサ１０の静電容量が小さくなりすぎるため好ましくない。すなわち、端部マージン部１２ｅの最大寸法または平均寸法（（Ｌ0−Ｌ1）／２）が、９０μｍ未満であることにより、積層セラミックコンデンサ１０の静電容量を確保することができる。
上述のように、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の長手方向Ｌにおいて複数の導電体層１３が位置する内層部１１ｍの長手方向の寸法Ｌ1より大きい。さらに、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の長手方向の寸法より大きくてもよい。
後述するように、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部によって、外側外層部１２ｂ２２と内側外層部１２ｂ２１との密着力が向上しているため、内層部１１ｍが厚くなったことにより端部マージン部１２ｅに位置する第１誘電体層１２ｘ同士の密着性が低下した場合にも、外側外層部１２ｂ２２と内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを抑制できる。よって、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に作用させることができるため、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ２１との境界に作用する内部応力を緩和して、内層部１１ｍと内側外層部１２ｂ２１との境界にてクラック（層間剥離）が発生することを抑制することができる。
（誘電体層）
上述のように、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙの各々は、ともに主成分としてチタン酸バリウムを含むため、内側外層部１２ｂ２１と外側外層部１２ｂ２２との界面における化学結合を密にして、内側外層部１２ｂ２１と外側外層部１２ｂ２２との密着性を向上することができる。その結果、内側外層部１２ｂ２１と外側外層部１２ｂ２２との境界にてクラック（層間剥離）が発生することを抑制することができる。
（Ｓｉの含有量）
上述のように、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部は、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有量が多い。また、外側外層部１２ｂ２２における第２主面１１２側の表層部１２ｓは、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有量が多い。
ここで、外側外層部１２ｂ２２の境界部および表層部１２ｓの各々において、外側外層部１２ｂ２２の中央部１２ｍよりＳｉの含有率を高くする方法について説明する。積層セラミックコンデンサ１０の焼成時に、セラミック粒子の粒界からＳｉが偏析する温度および気体雰囲気にすることで、Ｓｉ含有率が高い外側外層部１２ｂ２２においては、セラミック粒子の粒成長が進み、粗大化したセラミック粒子の粒界からＳｉが偏析する。偏析したＳｉは、セラミック粒子の粒界に沿って移動して外側外層部１２ｂ２２の境界部および表層部１２ｓの各々に集まる。その結果、外側外層部１２ｂ２２の境界部および表層部１２ｓの各々において、外側外層部１２ｂ２２の中央部１２ｍよりＳｉの含有率が高くなる。
外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界部が、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有率が高いことにより、外側外層部１２ｂ２２と内側外層部１２ｂ２１との密着力を向上することができる。その理由は、上述のようにセラミック粒子の粒界に沿って移動したＳｉが、外側外層部１２ｂ２２と内側外層部１２ｂ２１との界面に多数存在する微小な隙間を埋めて、外側外層部１２ｂ２２と内側外層部１２ｂ２１とを結合させるためと考えられる。したがって、内側外層部１２ｂ２１の形成と外側外層部１２ｂ２２の形成とを別々に行なうことにより、内側外層部１２ｂ２１と外側外層部１２ｂ２２との界面に微小な隙間を生じさせることで、偏析したＳｉの境界部での濃縮を促すことができ、逆に、外側外層部１２ｂ２２と内側外層部１２ｂ２１との密着力の向上を図ることができると考えられる。
外側外層部１２ｂ２２における第２主面１１２側の表層部１２ｓが、外側外層部１２ｂ２２の中央部１２ｍに比較してＳｉの含有量が多いことにより、外部電極１４の形成時に積層体１１の機械的強度が低下することを抑制できる。その理由は、外部電極１４の形成時に、外部電極１４に含まれるガラス成分が積層体１１のセラミック誘電体材料と反応した場合、積層体１１の機械的強度が低下する。この場合、積層セラミックコンデンサ１０を実装時または実装後に外力を受けた際に、積層体１１の中央側における外部電極１４との接触部の端部を起点として、積層体１１にクラックが発生しやすくなる。外側外層部１２ｂ２２のＳｉ含有量が多い場合、外部電極１４に含まれるガラス成分と積層体１１のセラミック誘電体材料とが反応することを抑制できる。その結果、外部電極１４の形成時に積層体１１の機械的強度が低下することを抑制できる。
（希土類元素）
複数の誘電体層１２の各々において、主成分である上記ＡＢＯ3で表されるペロブスカイト型化合物に希土類化合物が添加されている場合、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分は、外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分と比較して、Ｔｉに対する希土類元素のモル比が高いことが好ましい。すなわち、内層部１１ｍおよび内側外層部１２ｂ２１が、外側外層部１２ｂ２２より希土類元素を多く含んでいることが好ましい。
希土類元素としては、Ｄｙ、Ｇｄ、ＹまたはＬａなどが、積層セラミックコンデンサ１０の機能を高めるために添加される。具体的には、希土類元素を添加することにより、積層セラミックコンデンサ１０において、容量温度特性の安定化、および、絶縁抵抗の高温負荷寿命の長期化を図ることができる。
しかし、希土類元素は、セラミック粒子の粒界または偏析層に濃縮しやすい傾向を有し、水溶性フラックスに溶出しやすい特性を有する。そのため、積層セラミックコンデンサ１０の実装時に半田付けに用いられる水溶性フラックスに含まれるアジピン酸などの有機酸に、希土類元素を含むセラミック成分が溶出することがある。この場合、セラミック成分が溶出して脆化した積層体の外層部にクラックが発生することがある。
そのため、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分におけるＴｉに対する希土類元素のモル比は、０．３ｍｏｌ％以上、外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対する希土類元素のモル比は、０．３ｍｏｌ％未満であることが好ましい。
内層部１１ｍに含まれる第１誘電体層１２ｘの含有成分におけるＴｉに対する希土類元素のモル比が０．３ｍｏｌ％以上であることにより、積層セラミックコンデンサ１０において、容量温度特性の安定化、および、絶縁抵抗の高温負荷寿命の長期化を図ることができる。
外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対する希土類元素のモル比が０．３ｍｏｌ％未満であることにより、外側外層部１２ｂ２２からセラミック成分が溶出して外側外層部１２ｂ２２が脆化することによって外側外層部１２ｂ２２にクラックが発生することを抑制できる。これらの特徴およびその効果は、希土類元素としてのＤｙの含有量を種々変えて行なった実験により確認できており、Ｄｙの代わりにＧｄ、ＹまたはＬａを用いた場合の効果も同様に確認できている。
（Ｍｎの含有量）
複数の誘電体層１２の各々において、主成分である上記ＡＢＯ3で表されるペロブスカイト型化合物にＭｎ化合物が添加されている場合、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ１を構成する第１誘電体層１２ｘ、および、内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分は、外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分と比較して、Ｔｉに対するＭｎのモル比が高いことが好ましい。すなわち、内層部１１ｍおよび内側外層部１２ｂ２１が、外側外層部１２ｂ２２よりＭｎを多く含んでいることが好ましい。
Ｍｎの含有率が低い誘電体層の方が、色彩が明るくなる。そのため、内層部１１ｍ、第１外層部１２ｂ１および内側外層部１２ｂ２１の各々が、外側外層部１２ｂ２２よりＭｎを多く含んでいることにより、外側外層部１２ｂ２２の色彩が、内層部１１ｍ、第１外層部１２ｂ１および内側外層部１２ｂ２１の各々の色彩に比較して明るくなる。これにより、積層セラミックコンデンサ１０の第１主面１１１と第２主面１１２とを視覚的に容易に判別することが可能となる。
よって、撮像カメラなどによって積層セラミックコンデンサ１０を観察することにより、積層セラミックコンデンサ１０における第１主面１１１と第２主面１１２との互いの向きを識別することができるため、積層セラミックコンデンサ１０の実装時に、第２主面１１２が実装面となるように、積層セラミックコンデンサ１０の向きを自動的に揃えることが可能となる。
たとえば、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ１を構成する第１誘電体層１２ｘ、および内側外層部１２ｂ２１を構成する第１誘電体層１２ｘの各々の含有成分におけるＴｉに対するＭｎのモル比は、０．０８ｍｏｌ％以上、外側外層部１２ｂ２２を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＭｎのモル比は、０．０８ｍｏｌ％未満であることが好ましい。これらの特徴およびその効果は、Ｍｎの含有量を種々変えて行なった実験により確認できている。
（実施の形態３）
（実装体）
図１１を参照して、本発明に基づく実施の形態３における積層セラミックコンデンサの実装体について説明する。
図１１は、本実施の形態における積層セラミックコンデンサの実装体の断面図である。本実施の形態における積層セラミックコンデンサの実装体１０ｘは、積層セラミックコンデンサ１０と、積層セラミックコンデンサ１０が実装される被実装体１とを備える。積層セラミックコンデンサ１０は、第２主面１１２が被実装体１側に位置した状態で被実装体１に実装されている。被実装体１は回路基板などであってよい。
具体的には、被実装体１は、互いに間隔を置いて位置する１対のランド２０を表面に有する。積層セラミックコンデンサ１０の１対の外部電極１４と１対のランド２０とは、接合剤である半田３０によってそれぞれ電気的に接続されている。なお、接合剤は半田に限られず、１対の外部電極１４と１対のランド２０とを機械的および電気的に接合できる材料であればよい。図１１においては、１対のランド２０は紙面に垂直な方向に並んでいるので、図１１では、手前の１つのランド２０のみが見えている。図１１では奥のランド２０は手前のランド２０によって隠れている。
１対のランド２０の各々の幅の寸法ＷLは、積層体１１の幅の寸法Ｗ0より小さい。１対のランド２０の各々の幅の寸法ＷLが、積層体１１の幅の寸法Ｗ0より小さいことにより、１対の外部電極１４の各々は、積層体１１の幅方向Ｗにおいて、半田３０から圧縮応力を受けることになる。１対の外部電極１４に作用した圧縮応力は、外側外層部１２ｂ２２を通じて内側外層部１２ｂ２１にも作用するため、内層部１１ｍと第２外層部１２ｂ２との境界に作用する内部応力が緩和され、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することを抑制することができる。
１対のランド２０の各々の幅の寸法ＷLは、内層部１１ｍの幅の寸法Ｗ1より小さいことが好ましい。１対のランド２０の各々の幅の寸法ＷLが、内層部１１ｍの幅の寸法Ｗ1より小さい場合には、外側外層部１２ｂ２２を通じて内側外層部１２ｂ２１に作用する圧縮応力が高くなり、内層部１１ｍと第２外層部１２ｂ２との境界に作用する内部応力がさらに緩和され、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することをより抑制することができる。
（実施の形態４）
（積層セラミックコンデンサ連）
図１２〜図１３を参照して、本発明に基づく実施の形態４における積層セラミックコンデンサ連について説明する。
図１２は、本発明に基づく実施の形態４における積層セラミックコンデンサ連の平面図である。図１３は、図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。
本実施の形態における積層セラミックコンデンサ連１０ｓは、複数の積層セラミックコンデンサ１０と、複数の積層セラミックコンデンサ１０をそれぞれ収納する複数の凹部５ｈが間隔を置いて設けられた長尺状のキャリアテープ５、および、キャリアテープ５に貼り付けられて複数の凹部５ｈを塞ぐカバーテープ６を含む包装体４とを備える。複数の積層セラミックコンデンサ１０は、第２主面１１２が複数の凹部５ｈの底５ｂ側に位置した状態で複数の凹部５ｈ内にそれぞれ収納されている。
積層セラミックコンデンサ連１０ｓに含まれる複数の積層セラミックコンデンサ１０は、包装体４から１つずつ取り出されて被実装体１に実装される。具体的には、キャリアテープ５からカバーテープ６を剥がした状態で、積層セラミックコンデンサ１０の第１主面１１１側を吸着して保持することにより、積層セラミックコンデンサ１０をキャリアテープ５から１つずつ取り出して被実装体１に実装する。その結果、積層セラミックコンデンサ１０の第２主面１１２が被実装体１側に位置した状態で、積層セラミックコンデンサ１０が被実装体１に実装される。
すなわち、本実施の形態における積層セラミックコンデンサ連１０ｓを用いることにより、本実施の形態における積層セラミックコンデンサの実装体１０ｘを容易に製造することができる。
（実施の形態５）
図１４〜図１６を参照して、本発明に基づく実施の形態５における積層セラミックコンデンサの製造方法について説明する。本実施の形態は、変形部９が生成される過程を詳しく説明するものであり、実施の形態２における積層セラミックコンデンサの製造方法の一部をより詳しく説明するものであるともいえる。
積層セラミックコンデンサの積層体の外側外層部における内側外層部との境界部の形状は、マザーシート群の圧着方法によってもたらされる形状であるため、まず、本実施の形態におけるマザーシート群の圧着方法について説明する。
図１４は、本実施の形態における積層セラミックコンデンサを構成するマザーシート群が圧着されている状態を示す断面図である。なお、図１４においては、図９と同一の断面視にて図示している。図１４においては、２つの一部積層体１１ｐに相当する部分のみ図示している。
図１４に示すように、本実施の形態においては、第１外層部１２ｂ１を構成する複数のマザーシート、内層部１１ｍを構成する複数のマザーシート、および、内側外層部１２ｂ２１を構成する複数のマザーシートが、この順で積層されて、マザーシート群が構成されている。
ベース９０上に載置されたマザーシート群は、内側外層部１２ｂ２１を構成するマザーシート側から、平板金型９１および平板金型９１の下面に取り付けられたラバー９３が矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。
マザーシート群においては、内層部１１ｍに相当する位置の積層密度が、側方マージン部１２ｃに相当する位置の積層密度より密である。そのため、マザーシート群に押し付けられたラバー９３は、図１４中の点線９３ｓで示すように、内層部１１ｍに対応する位置から端部マージン部１２ｅに対応する位置に向けて流動変形して下側に凸状に膨出し、マザーシート群の端部マージン部１２ｅに相当する位置のマザーシート同士を圧着して密着させる。
図１５は、圧着されたマザーシート群と複数の第２のセラミックグリーンシートとを圧着している途中の状態を示す断面図である。図１５においては、２つの軟質積層体１１ｑに相当する部分のみ図示している。図１５に示すように、圧着されたマザーシート群と複数の第２のセラミックグリーンシートとは、外側外層部１２ｂ２２を構成するマザーシート側から、平板金型９１を矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。これにより、マザー積層体が作製される。
図１６は、マザー積層体が分断された状態を示す断面図である。図１６においては、２つの軟質積層体１１ｑに相当する部分のみ図示している。図１６に示すように、複数の第２のセラミックグリーンシートは、圧着されたマザーシート群の上面の形状に倣って、内層部１１ｍに対応する位置から端部マージン部１２ｅに対応する位置に向けて流動変形して、端部マージン部１２ｅに対応する位置において下側に凸状に膨出している。
そのため、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界面１２ｚは、積層体１１の幅方向Ｗにおいて、端部マージン部１２ｅに対応する位置に、下側に突出した変形部１２ｚｗを有する。
マザー積層体がカットラインＣＬにて分断されることにより、複数の軟質積層体１１ｑが切り出される。これ以後の工程は、実施の形態２で説明した積層セラミックコンデンサの製造方法と同様である。
本実施の形態における積層セラミックコンデンサにおいては、端部マージン部１２ｅに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、端部マージン部１２ｅに位置する第１誘電体層１２ｘにおいて、クラック（層間剥離）が発生することを抑制することができる。
また、外側外層部１２ｂ２２における内側外層部１２ｂ２１との境界面１２ｚが、積層体１１の長手方向Ｌにおいて、端部マージン部１２ｅに対応する位置に、下側に突出した変形部１２ｚｗを有することにより、外側外層部１２ｂ２２が１対の変形部１２ｚｗによって内側外層部１２ｂ２１を挟持するため、外側外層部１２ｂ２２の熱収縮による収縮力を内側外層部１２ｂ２１に効果的に作用させることができる。その結果、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと第２外層部１２ｂ２との境界に作用する内部応力を効果的に緩和できるため、内層部１１ｍと第２外層部１２ｂ２との境界にてクラック（層間剥離）が発生することをより抑制することができる。
以下、内側外層部および外側外層部の各々における厚さおよびＳｉ含有量が、積層セラミックコンデンサの焼成時のクラックの発生および信頼性に及ぼす影響について評価した実験について説明する。
（実験１）
実験１においては、比較例１〜１１および実施例１〜１０の合計２１種類の積層セラミックコンデンサを作製した。まず、２１種類の積層セラミックコンデンサに共通の条件（設計値）について説明する。
第１外層部の厚さの寸法を４０μｍ、第２外層部の厚さの寸法を１００μｍ、内層部の厚さの寸法を６２０μｍ、導電体層の厚さの寸法を０．８μｍ、導電体層の積層枚数を３３０枚、第１誘電体層の含有成分におけるＴｉに対するＳｉのモル比を１．３ｍｏｌ％とした。
比較例１〜１１および実施例１〜１０の２１種類の積層セラミックコンデンサの各々においては、外側外層部を構成する第２誘電体層の含有成分におけるＴｉに対するＳｉのモル比、内側外層部の厚さの寸法、および、外側外層部の厚さの寸法を後掲の表１に示す寸法とした。
積層セラミックコンデンサの焼成時のクラックの発生の評価においては、２１種類の積層セラミックコンデンサをそれぞれ１０個作製し、１０個中１つでもクラックの発生が認められた積層セラミックコンデンサがあった場合にはｂａｄ、１０個全ての積層セラミックコンデンサにおいてクラックの発生が認められなかった場合にはｇｏｏｄと評価した。クラックの発生の有無は、積層体の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察することにより確認した。
積層セラミックコンデンサの信頼性の評価においては、２１種類の積層セラミックコンデンサをそれぞれ２０個作製し、２０個中１つでもＩＲ値の劣化が認められた積層セラミックコンデンサがあった場合にはｂａｄ、２０個全ての積層セラミックコンデンサにおいてＩＲ値の劣化が認められなかった場合にはｇｏｏｄと評価した。
積層セラミックコンデンサの信頼性の評価は、超加速ライフ試験により確認した。具体的には、１５０℃の温度雰囲気中において、積層セラミックコンデンサに８Ｖの電圧を印加し、積層セラミックコンデンサのＩＲ値が１０ｋΩ以下になるまでの時間が１０時間を下回った場合を、積層セラミックコンデンサのＩＲ値の劣化と判断した。
Figure 2016040819
表１は、実験１における評価結果をまとめた表である。表１に示すように、外側外層部の厚さの寸法が内側外層部の厚さの寸法以上である、実施例１〜１０および比較例５〜９の積層セラミックコンデンサの各々において、積層セラミックコンデンサの焼成時のクラックが発生することを抑制できた。
比較例５の積層セラミックコンデンサのみ信頼性が低下していたことから、外側外層部を構成する第２誘電体層の含有成分におけるＴｉに対するＳｉのモル比が２．９ｍｏｌ％より大きく、内側外層部の厚さの寸法が２０μｍ未満である場合、積層セラミックコンデンサのみ信頼性が低下するおそれがあることが分かった。
以下、外側外層部においてＳｉの含有量が多い内側外層部との境界部が、外部応力による積層セラミックコンデンサのクラックの発生に及ぼす影響について評価した実験について説明する。
（実験２）
実験２においては、比較例１２，１３および実施例１１，１２の４種類の積層セラミックコンデンサの実装体を作製した。まず、４種類の積層セラミックコンデンサの実装体に共通の条件（設計値）について説明する。
第１外層部の構成を第２外層部の構成と同様にし、第１外層部の厚さの寸法を１００μｍ、第２外層部の厚さの寸法を１００μｍ、内層部の厚さの寸法を６２０μｍ、導電体層の厚さの寸法を０．８μｍ、導電体層の積層枚数を３３０枚とした。
比較例１２，１３および実施例１１，１２の４種類の積層セラミックコンデンサの実装体の各々においては、第１誘電体層の含有成分におけるＴｉに対するＳｉのモル比、外側外層部を構成する第２誘電体層の含有成分におけるＴｉに対するＳｉのモル比、内側外層部の厚さの寸法、および、外側外層部の厚さの寸法を後掲の表２に示す寸法とした。
積層セラミックコンデンサの外部応力によるクラックの発生の評価においては、４種類の積層セラミックコンデンサの実装体をそれぞれ１０個作製し、１０個中１つでも導電体層に到達するクラックの発生が認められた積層セラミックコンデンサの実装体があった場合にはｂａｄ、１０個全ての積層セラミックコンデンサの実装体において導電体層に到達するクラックの発生が認められなかった場合にはｇｏｏｄと評価した。
図１７は、実験２において積層セラミックコンデンサを実装した基板を曲げる状態を示す模式図である。図１７に示すように、積層セラミックコンデンサの外部応力によるクラックの発生の評価は、積層セラミックコンデンサ１０を実装した被実装体１を押圧治具８にて曲げた際に積層セラミックコンデンサ１０に作用する外部応力によって、積層セラミックコンデンサ１０にクラックが発生するか否かを確認することによって行なった。
具体的には、被実装体１の下面に積層セラミックコンデンサ１０を実装し、被実装体１の下面の両端を１対の支持部７で支持した状態で、被実装体１の上面側から押圧治具８を図１６中の矢印８ａで示すように被実装体１に対して垂直に押し当てることにより被実装体１を下側に凸状に湾曲させる。その結果、積層セラミックコンデンサ１０において１対の外部電極１４を通じて積層体１１に引張応力が負荷される。この引張応力（外部応力）によって、積層体１１にクラックが発生するか否かを確認する。クラックの発生の有無は、積層体を研磨して露出させた断面を光学顕微鏡にて観察することにより確認した。
Figure 2016040819
表２は、実験２における評価結果をまとめた表である。表２に示すように、外側外層部においてＳｉの含有量が多い内側外層部との境界部が存在する実施例１１，１２の積層セラミックコンデンサの実装体の各々においては、導電体層に到達したクラックは認められなかった。外側外層部にクラックが発生した場合においても、内側外層部に進入するクラックは認められなかった。よって、外側外層部においてＳｉの含有量が多い内側外層部との境界部は、クラックの進展防止またはクラックの進展方向を変更させて、クラックが導電体層に到達することを抑制する機能を有すると考えられる。
本発明は、第２外層部１２ｂ２の厚さが５０μｍ以上、静電容量が１０μＦ以上、積層体１１の長さの寸法が１．８ｍｍ以下、かつ、導電体層１３の積層数が３００枚以上である、小型の積層セラミックコンデンサに特に効果的に適用できる。
本発明は、小型の積層セラミックコンデンサの中でも、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の幅方向Ｗにおいて複数の導電体層１３が位置する内層部１１ｍの幅の寸法Ｗ1より大きい積層セラミックコンデンサ、さらには、積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1が、積層体１１の幅の寸法Ｗ0より大きい積層セラミックコンデンサに対してより効果的に適用できる。
（実験３）
実験３においては、境界面の非線形性の影響を調べる目的で、実施例１３〜１９の７通りの積層セラミックコンデンサを作製した。これらの積層セラミックコンデンサにおいては、内側外層の厚さと外側外層の厚さとを同じにしつつ、その共通する厚さの値を何通りか変えた。
境界面の非線形性の評価は、以下のように行なった。
図１８に示すように、積層セラミックコンデンサのＬＴ断面において境界面１２ｚのうち長手方向Ｌの中心点Ｍを通り境界面１２ｚに接する接線をひく。積層体の端面と境界面１２ｚとの交点から接線までの最短距離ｄが、５μｍより小さい場合を「Ｃ」と評価した。距離ｄが５μｍ以上で内側内層の厚さｈ21より小さい場合を「Ｂ」と評価した。距離ｄが内側内層の厚さｈ21以上である場合を「Ａ」と評価した。Ｃは非線形性が低く、Ａは非線形性が高いことを意味する。
焼成後の積層セラミックコンデンサのチップに対して、温度の上昇と下降を繰り返すことで熱衝撃サイクルを与えた後、ＬＴ断面を光学顕微鏡で観察した。１種類の実施例につき１０個ずつサンプルを作製し、光学顕微鏡による観察は各実施例ごとにサンプル１０個の全てにわたって行なった。サンプル１０個を観察した中で、界面におけるクラック（界面剥離）が１つでもあればｂａｄ、１つもなければｇｏｏｄと評価した。結果は、表３に示すとおりである。
Figure 2016040819
表３は、実験３における評価結果をまとめた表である。表３に示すように、非線形性に関して評価ＡまたはＢを受けている実施例１３〜１６では、熱衝撃を与えられても界面剥離が生じなかったことから、非線形性が高い構造すなわち境界面の端が大きく曲がっている構造であれば、界面剥離が抑制されていると考えられる。特に、非線形性が高い評価Ａを受けている実施例１３〜１４の場合、境界面における界面剥離の発生抑制のみならず、内層部と外層部との間のクラックの発生抑制にも寄与し、構造欠陥の抑制に大きな効果を奏する。表３に示すように、内側外層部の厚さｈ21を６０μｍ以下にすることで、非線形性が高い構造にすることが可能になる。
（厚さの測定方法）
以下、積層セラミックコンデンサの誘電体層および導電体層の厚さの測定方法について説明する。図１９は、積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像の一例を示す図である。図１９においては、積層セラミックコンデンサにて埋込み樹脂２９と接している第２主面１１２側の一部を図示している。
積層セラミックコンデンサの誘電体層および導電体層の厚さを測定する際には、まず、図１９に示すように、積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像において、積層体の積層方向に延びてかつ積層体の中心を通る直線Ｌｃを引く。次に、直線Ｌｃと平行な複数の直線を等間隔（ピッチＳ）に引く。ピッチＳは、測定しようとする誘電体層または導電体層の厚さの５倍〜１０倍程度で決めればよく、たとえば、厚さが１μｍの誘電体層を測る場合には、ピッチＳ＝５μｍとする。また、直線Ｌｃの両側に同じ本数の直線を引く。すなわち、直線Ｌｃを合わせて奇数本の直線を引く。図１９においては、直線Ｌａ〜直線Ｌｅまでの５本の直線を引いた例を示している。
次に、直線Ｌａ〜直線Ｌｅの各直線上において、誘電体層および導電体層の厚さを測定する。ただし、直線Ｌａ〜直線Ｌｅの各直線上において、導電体層が欠損して、この導電体層を挟む誘電体層同士が繋がっている場合、または、測定位置の拡大像が不明瞭である場合は、さらに直線Ｌｃから離れた直線上において、厚さまたは距離を測定する。
たとえば、誘電体層１２の厚さを測定する際には、図１９に示すように、直線Ｌａ上の厚さＤ1、直線Ｌｂ上の厚さＤ2、直線Ｌｃ上の厚さＤ3、直線Ｌｄ上の厚さＤ4、および、直線Ｌｅ上の厚さＤ5を測定し、これらの平均値を誘電体層１２の厚さとする。
たとえば、内層部１１ｍの複数の誘電体層１２の平均厚さを算出する際には、内層部１１ｍの厚さ方向Ｔの略中央に位置する誘電体層１２とその両側にそれぞれ位置する２層ずつの誘電体層１２とを合わせた５層の誘電体層１２の各々について上記の方法により厚さを測定し、その平均値を内層部１１ｍの複数の誘電体層１２の平均厚さとする。
なお、誘電体層１２の積層数が５層未満である場合には、全ての誘電体層１２について上記の方法により厚さを測定し、その平均値を複数の誘電体層１２の平均厚さとする。
側方マージン部１２ｃの長さの寸法の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も長い側方マージン部１２ｃの長さを測定する。
端部マージン部１２ｅの長さの寸法の測定方法としては、積層体１１の中心を通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も長い端部マージン部１２ｅの長さを測定する。
内層部１１ｍの幅の寸法Ｗ1の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も第１主面１１１側に位置する導電体層１３、最も第２主面１１２側に位置する導電体層１３、および、内層部１１ｍの積層方向の中央の最も近くに位置する導電体層１３の各々の幅の寸法を測定し、３つの測定値の平均値を算出して求める。
内層部１１ｍの長手方向の寸法Ｌ1の測定方法としては、積層体１１の中心を通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も第１主面１１１側に位置する導電体層１３、最も第２主面１１２側に位置する導電体層１３、および、内層部１１ｍの積層方向の中央の最も近くに位置する導電体層１３の各々の幅の寸法を測定し、３つの測定値の平均値を算出して求める。
内層部１１ｍの厚さの寸法Ｔ1の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、積層体１１の中心を通り、かつ、最も第１主面１１１側に位置する導電体層１３と最も第２主面１１２側に位置する導電体層１３とを最短距離で結ぶ、線分の長さを測定して求める。
第１外層部１２ｂ１または第２外層部１２ｂ２の厚さの測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、積層体１１の幅方向Ｗの中央において第１外層部１２ｂ１または第２外層部１２ｂ２の厚さを測定する。
第１誘電体層１２ｘまたは第２誘電体層１２ｙの含有成分の組成分析は、ＩＣＰ（Inductively coupled plasma）発光分光分析または波長分散型Ｘ線分析装置（ＷＤＸ）により行なうことができる。ＩＣＰ発光分光分析により元素分析する場合は、分析試料を粉末状にした後、酸によって溶解し、溶解液をＩＣＰ発光分光分析することにより組成を特定する。ＷＤＸにより元素分析する場合は、樹脂埋めした積層体を研磨することによってＷＴ断面を露出させ、走査型電子顕微鏡（ＳＥＭ）に付設されたＷＤＸを用いて組成を特定する。
外側外層部においてＳｉの含有量が多い内側外層部との境界部は、樹脂埋めした積層体を研磨することによってＷＴ断面を露出させ、走査型電子顕微鏡（ＳＥＭ）によって露出断面の反射電子像を撮像して観察することにより確認することができる。または、走査型電子顕微鏡（ＳＥＭ）に付設された波長分散型Ｘ線分析装置（ＷＤＸ）を用いて露出断面の元素マッピングを作成し、Ｓｉの含有率が高い部分を特定することにより境界部を確認できる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ 被実装体、４ 包装体、５ キャリアテープ、５ｂ 底、５ｈ 凹部、６ カバーテープ、７ 支持部、８ 押圧治具、８ａ 矢印、９ 変形部、１０ 積層セラミックコンデンサ、１０ｓ 積層セラミックコンデンサ連、１０ｘ 実装体、１１ 積層体、１１ｍ 内層部、１１ｐ 一部積層体、１１ｑ 軟質積層体、１２ 誘電体層、１２ｂ１ 第１外層部、１２ｂ２ 第２外層部、１２ｂ２１ 内側外層部、１２ｂ２２ 外側外層部、１２ｃ 側方マージン部、１２ｅ 端部マージン部、１２ｍ 中央部、１２ｓ 表層部、１２ｘ 第１誘電体層、１２ｘｒ セラミック基材、１２ｙ 第２誘電体層、１２ｙｒ セラミック基材、１２ｚ 境界面、１２ｚｗ 変形部、１３ 導電体層、１４ 外部電極、２０ ランド、２９ 埋込み樹脂、３０ 半田、９０ ベース、９１ 平板金型、９２ 矢印、９３ ラバー、９３ｓ 点線、１１１ 第１主面、１１２ 第２主面、１１３ 第１端面、１１４ 第２端面、１１５ 第１側面、１１６ 第２側面、１２０ａ，１３０ａ，１３０ｂ 単位シート。

Claims (8)

  1. 積層された複数の誘電体層および複数の導電体層を含み、積層方向において互いに反対側に位置する第１主面および第２主面を有する積層体と、
    前記積層体の表面の一部に設けられ、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された１対の外部電極とを備え、
    前記積層体は、前記第１主面と前記第２主面とを結び互いに前記積層体の反対側に位置する２つの端面、前記第１主面と前記第２主面とを結ぶとともに前記２つの端面を結んで互いに前記積層体の反対側に位置する２つの側面をさらに有し、かつ、前記積層方向において、前記複数の導電体層のうち最も第１主面側に位置する導電体層から、前記複数の導電体層のうち最も第２主面側に位置する導電体層までを含む内層部と、該内層部を互いの間に挟む第１外層部および第２外層部とを含み、
    前記内層部においては、誘電体層と導電体層とが交互に積層された状態で、前記複数の誘電体層のうちの一部の誘電体層と前記複数の導電体層とが積層されており、
    前記第１外層部は、前記複数の誘電体層のうち最も第１主面側に位置する誘電体層を含み、
    前記第２外層部は、前記複数の誘電体層のうち最も第２主面側に位置する誘電体層からなる外側外層部および該外側外層部の第１主面側に隣接して位置する誘電体層からなる内側外層部を含み、
    前記複数の誘電体層の各々は、主成分としてチタン酸バリウム、および副成分としてＳｉを含み、
    前記外側外層部を構成する誘電体層の含有成分は、前記内層部に含まれる前記一部の誘電体層、および前記内側外層部を構成する誘電体層の各々の含有成分と比較して、Ｔｉに対するＳｉの組成比が高く、
    前記外側外層部における前記内側外層部との境界部は、前記外側外層部の中央部に比較してＳｉの含有率が高く、
    前記２つの側面のうちいずれかの側から見たとき、前記内層部と前記端面との間に、前記複数の導電体層のうち反対側の端面に接続する導電体層が延在しない端部マージン部が介在しており、
    前記２つの側面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記端部マージン部を積層方向に投影した領域に属する部分は、前記第１主面側に向かって曲がっている、積層セラミックコンデンサ。
  2. 前記２つの側面のうちいずれかの側から見たとき、前記境界面が前記端面に到達する点は、前記内層部を前記端面に向かって投影した領域に属する、請求項１に記載の積層セラミックコンデンサ。
  3. 前記２つの端面のうちいずれかの側から見たとき、前記内層部と前記側面との間に、前記導電体層が延在せず誘電体によって満たされている側方マージン部が介在しており、
    前記２つの端面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記側方マージン部を積層方向に投影した領域に属する部分が、前記第１主面側に向かって曲がっている程度は、
    前記２つの側面のうちいずれかの側から見たとき、前記外側外層部と前記内側外層部との境界面のうち、前記端部マージン部を積層方向に投影した領域に属する部分が、前記第１主面側に向かって曲がっている程度よりも大きい、請求項１または２に記載の積層セラミックコンデンサ。
  4. 前記１対の外部電極が、前記積層体の前記第２主面の少なくとも一部に設けられ、
    前記外側外層部における第２主面側の表層部は、前記外側外層部の中央部に比較してＳｉの含有率が高い、請求項１から３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記内層部に含まれる前記一部の誘電体層の含有成分は、前記外側外層部を構成する前記誘電体層の含有成分と比較して、Ｔｉに対する希土類元素の組成比が高い、請求項１から４のいずれかに記載の積層セラミックコンデンサ。
  6. 前記内層部に含まれる前記一部の誘電体層、前記第１外層部に含まれる前記誘電体層、前記内側外層部を構成する前記誘電体層の各々の含有成分は、前記外側外層部を構成する前記誘電体層の含有成分と比較して、Ｔｉに対するＭｎの組成比が高い、請求項１から５のいずれかに記載の積層セラミックコンデンサ。
  7. 請求項１から６のいずれかに記載の複数の積層セラミックコンデンサと、
    前記複数の積層セラミックコンデンサをそれぞれ収納する複数の凹部が間隔を置いて設けられた長尺状のキャリアテープ、および、該キャリアテープに貼り付けられて前記複数の凹部を塞ぐカバーテープを含む包装体とを備え、
    前記複数の積層セラミックコンデンサは、前記第２主面が前記複数の凹部の底側に位置した状態で前記複数の凹部内にそれぞれ収納されている、積層セラミックコンデンサ連。
  8. 請求項１から６のいずれかに記載の積層セラミックコンデンサと、
    前記積層セラミックコンデンサが実装される被実装体とを備え、
    前記積層セラミックコンデンサは、前記第２主面が被実装体側に位置した状態で前記被実装体に実装されている、積層セラミックコンデンサの実装体。
JP2014164887A 2014-08-13 2014-08-13 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 Pending JP2016040819A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014164887A JP2016040819A (ja) 2014-08-13 2014-08-13 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR1020150108136A KR101730495B1 (ko) 2014-08-13 2015-07-30 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체
US14/822,917 US9659712B2 (en) 2014-08-13 2015-08-11 Multilayer ceramic capacitor
CN201510493277.7A CN105374554B (zh) 2014-08-13 2015-08-12 层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体
US15/583,022 US9941052B2 (en) 2014-08-13 2017-05-01 Multilayer ceramic capacitor
US15/718,040 US9928962B2 (en) 2014-08-13 2017-09-28 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014164887A JP2016040819A (ja) 2014-08-13 2014-08-13 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Publications (1)

Publication Number Publication Date
JP2016040819A true JP2016040819A (ja) 2016-03-24

Family

ID=55302659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164887A Pending JP2016040819A (ja) 2014-08-13 2014-08-13 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Country Status (4)

Country Link
US (3) US9659712B2 (ja)
JP (1) JP2016040819A (ja)
KR (1) KR101730495B1 (ja)
CN (1) CN105374554B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20190059008A (ko) * 2017-11-22 2019-05-30 삼성전기주식회사 적층 세라믹 커패시터
JP2019114583A (ja) * 2017-12-20 2019-07-11 株式会社村田製作所 積層セラミックコンデンサ
JP7197985B2 (ja) * 2018-02-21 2022-12-28 太陽誘電株式会社 セラミックコンデンサおよびその製造方法
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102268391B1 (ko) * 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022181894A (ja) * 2021-05-27 2022-12-08 Tdk株式会社 積層コンデンサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0745469A (ja) 1993-07-27 1995-02-14 Murata Mfg Co Ltd 積層セラミック電子部品
JPH09129487A (ja) 1995-11-06 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
WO2006098092A1 (ja) 2005-03-14 2006-09-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP2007266289A (ja) * 2006-03-28 2007-10-11 Tdk Corp 積層型セラミック電子部品およびその製造方法
JP2008078516A (ja) * 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Ｔｄｋ株式会社 セラミック電子部品
KR101058697B1 (ko) 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP5899699B2 (ja) 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
JP5884653B2 (ja) 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5853976B2 (ja) 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ
US8934215B2 (en) 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
JP6044153B2 (ja) 2012-07-26 2016-12-14 Tdk株式会社 電子部品
JP5998724B2 (ja) 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452049B1 (ko) 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452054B1 (ko) 2012-12-03 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101452068B1 (ko) 2012-12-18 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR20140080291A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
US20170236645A1 (en) 2017-08-17
CN105374554B (zh) 2018-05-18
KR101730495B1 (ko) 2017-04-26
US20180019060A1 (en) 2018-01-18
US9941052B2 (en) 2018-04-10
US9928962B2 (en) 2018-03-27
US9659712B2 (en) 2017-05-23
US20160049255A1 (en) 2016-02-18
CN105374554A (zh) 2016-03-02
KR20160020355A (ko) 2016-02-23

Similar Documents

Publication Publication Date Title
JP2016040819A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR101788097B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체
KR101727812B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
US9831038B2 (en) Multilayer ceramic capacitor
US9093220B1 (en) Multilayer ceramic capacitor
US9449760B2 (en) Multilayer ceramic capacitor
KR101528427B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
US9922768B2 (en) Multilayer ceramic capacitor
JP2015026844A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US9728335B2 (en) Multilayer ceramic capacitor
JP2014232898A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016082033A (ja) 積層セラミックコンデンサ
JP2016072279A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016082184A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040818A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016082186A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体