CN105374554A - 层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体 - Google Patents

层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体 Download PDF

Info

Publication number
CN105374554A
CN105374554A CN201510493277.7A CN201510493277A CN105374554A CN 105374554 A CN105374554 A CN 105374554A CN 201510493277 A CN201510493277 A CN 201510493277A CN 105374554 A CN105374554 A CN 105374554A
Authority
CN
China
Prior art keywords
interarea
dielectric layer
conductor layer
layer
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510493277.7A
Other languages
English (en)
Other versions
CN105374554B (zh
Inventor
杉田洋明
北野将太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105374554A publication Critical patent/CN105374554A/zh
Application granted granted Critical
Publication of CN105374554B publication Critical patent/CN105374554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体。其课题在于，在层叠陶瓷电容器中，抑制由于电介质层以及导电体层的热收缩率之差而产生的裂纹。为此，所采用的手段为，层叠陶瓷电容器(10)具备层叠体(11)和至少两个外部电极(14)，层叠体(11)包含内层部(11m)和第1外层部(12b1)以及第2外层部(12b2)。在内层部(11m)中，交替层叠有电介质层(12)和导电体层(13)。第2外层部(12b2)包含外侧外层部(12b22)和内侧外层部(12b21)。外侧外层部(12b22)和内侧外层部(12b21)的边界部(12z)朝向第1主面(111)弯曲。

Description

层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体
技术领域
本发明涉及层叠陶瓷电容器、包含其的层叠陶瓷电容器串、以及层叠陶瓷电容器的安装体。
背景技术
作为公开了实现抑制裂纹的产生的层叠陶瓷电容器的在先文献，存在JP特开2012-248581号公报(专利文献1)。在专利文献1所记载的层叠陶瓷电容器中，坯体包含：隔着电介质对置的第1内部电极以及第2内部电极被层叠的内部电极层叠体(内层部)、和从层叠方向的两侧夹着内部电极层叠体(内层部)的第1电介质层叠体(外层部)以及第2电介质层叠体(外层部)，包含第1坯体主面的第1电介质层叠体(外层部)与包含第2坯体主面的第2电介质层叠体(外层部)相比在层叠方向上形成得更厚。
(在先技术文献)
(专利文献)
专利文献1：JP特开2012-248581号公报
(发明要解决的课题)
作为裂纹的产生方式，存在如下方式：安装了层叠陶瓷电容器的基板受到外力弯曲时所产生的外部应力作用于层叠陶瓷电容器的电介质层而产生裂纹。作为其他的裂纹的产生方式，本发明者们发现了如下方式：因层叠陶瓷电容器烧成时的电介质层以及导电体层的热收缩率之差所产生的内部应力作用于内层部和外层部的边界而产生裂纹(层间剥离)。
专利文献1所记载的层叠陶瓷电容器虽然实现了因外部应力而产生的裂纹的抑制，但对于由于因电介质层以及导电体层的热收缩率之差所产生的内部应力而产生的裂纹的抑制却并未作考虑。
发明内容
本发明正是鉴于上述的问题点而提出的，其目的在于，提供一种能够抑制由于因电介质层以及导电体层的热收缩率之差所产生的内部应力而产生裂纹的层叠陶瓷电容器。
(用于解决课题的手段)
为了达成上述目的，基于本发明的层叠陶瓷电容器具备：层叠体，其包含被层叠的多个电介质层以及多个导电体层，并具有在层叠方向上相对的第1主面以及第2主面；和至少两个外部电极，设置于所述层叠体的表面的一部分，并与所述多个导电体层之中的至少一部分导电体层电连接，所述多个导电体层包含与彼此不同的所述外部电极连接的第1导电体层以及第2导电体层，所述层叠体还具有连结所述第1主面和所述第2主面并相对的两个端面、以及连结所述第1主面和所述第2主面且连结所述两个端面并相对的两个侧面，并且，所述层叠体在所述层叠方向上包含内层部和夹着该内层部的第1外层部以及第2外层部，其中，该内层部是所述第1导电体层和所述第2导电体层以及所述多个电介质层的一部分电介质层被层叠的部分，并包含所述多个导电体层之中最接近第1主面的第1最外导电体层到最接近第2主面的第2最外导电体层，所述第2外层部包含外侧外层部以及内侧外层部，其中，该外侧外层部包含所述第2主面，该内侧外层部位于该外侧外层部和所述内层部之间，所述外侧外层部所包含的电介质层的Si相对于Ti的组成比，高于所述内层部所包含的所述一部分电介质层、以及所述内侧外层部所包含的电介质层各自的Si相对于Ti的组成比，所述第2外层部在所述外侧外层部和所述内侧外层部之间包含Si聚集的边界部，所述外侧外层部和所述内侧外层部的边界部具有随着接近于所述端面或所述侧面而朝向所述第1主面弯曲的部分。
(发明效果)
根据本发明，边界部不是单纯的平面，此外，外侧外层部成为经由变形部抱住内侧外层部那样的形状，因此能够抑制由于因电介质层以及导电体层的热收缩率之差所产生的内部应力而产生裂纹。
附图说明
图1是基于本发明的实施方式1中的层叠陶瓷电容器的立体图。
图2是与图1中的II-II线相关的向视剖面图。
图3是与图1中的III-III线相关的向视剖面图。
图4是与图2中的IV-IV线相关的向视剖面图。
图5是与图2中的V-V线相关的向视剖面图。
图6是基于本发明的实施方式1中的层叠陶瓷电容器的变形例的剖面图。
图7是基于本发明的实施方式2中的层叠陶瓷电容器的制造方法的流程图。
图8是基于本发明的实施方式2中的层叠陶瓷电容器的制造方法的第1说明图。
图9是基于本发明的实施方式2中的层叠陶瓷电容器的制造方法的第2说明图。
图10是基于本发明的实施方式2中的层叠陶瓷电容器的制造方法的第3说明图。
图11是基于本发明的实施方式3中的层叠陶瓷电容器的安装体的剖面图。
图12是基于本发明的实施方式4中的层叠陶瓷电容器串的俯视图。
图13是与图12中的XIII-XIII线相关的向视剖面图。
图14是基于本发明的实施方式5中的层叠陶瓷电容器的制造方法的第1说明图。
图15是基于本发明的实施方式5中的层叠陶瓷电容器的制造方法的第2说明图。
图16是基于本发明的实施方式5中的层叠陶瓷电容器的制造方法的第3说明图。
图17是表示将在实验2中安装了层叠陶瓷电容器的基板弯曲的状态的示意图。
图18是实验3中的边界部的非线性特性的评价方法的说明图。
图19是表示用扫描型电子显微镜对层叠陶瓷电容器的剖面进行了观察的放大像的一例的图。
符号说明
1被安装体，4包装体，5载带，5b底，5h凹部，6盖带，7支承部，8挤压夹具，8a箭头，9变形部，10层叠陶瓷电容器，10s层叠陶瓷电容器串，10x安装体，11层叠体，11m内层部，11p一部分层叠体，11q软质层叠体，12电介质层，12b1第1外层部，12b2第2外层部，12b21内侧外层部，12b22外侧外层部，12c侧方富余部，12e端部富余部，12m中央部，12s表层部，12x第1电介质层，12xr陶瓷基材，12y第2电介质层，12yr陶瓷基材，12z边界部，12zw变形部，13导电体层，14外部电极，20焊盘，29埋入树脂，30焊料，90基座，91平板模具，92箭头，93橡胶，93s点线，111第1主面，112第2主面，113第1端面，114第2端面，115第1侧面，116第2侧面，120a、130a、130b单位片。
具体实施方式
以下，参照附图来说明基于本发明的各实施方式所涉及的层叠陶瓷电容器、包含其的层叠陶瓷电容器串、以及层叠陶瓷电容器的安装体。在以下的实施方式的说明中，对图中的相同或相当的部分赋予相同符号，不重复其说明。此外，将层叠陶瓷电容器简称为电容器。
(实施方式1)
(构成)
参照图1～图5，对基于本发明的实施方式1中的电容器10进行说明。
图1是表示电容器10的外观的立体图。图2是与图1中的II-II线相关的向视剖面图。图3是与图1中的III-III线相关的向视剖面图。图4是与图2中的IV-IV线相关的向视剖面图。图5是与图2中的V-V线相关的向视剖面图。在图1～图5中，用L表示后述的层叠体的长度方向，用W表示层叠体的宽度方向，用T表示层叠体的厚度方向。
电介质层12和导电体层13的层叠方向相对于层叠体11的长度方向L以及层叠体11的宽度方向W而正交。即，电介质层12和导电体层13的层叠方向与层叠体11的厚度方向T平行。
电容器10具备层叠体11和两个外部电极14。层叠体11包含被层叠的多个电介质层12以及多个导电体层13，并具有在层叠方向上相对的第1主面111以及第2主面112。两个外部电极14设置于层叠体11的表面的一部分，并与多个导电体层13之中的至少一部分导电体层13电连接。层叠体11具有作为连结第1主面111和第2主面112并相对的两个端面的第1端面113以及第2端面114。层叠体11还具有作为连结第1主面111和第2主面112且连结所述两个端面并相对的两个侧面的第1侧面115以及第2侧面116。
第1侧面115和第2侧面116的最短距离小于第1端面113和第2端面114的最短距离。即，层叠体11的宽度方向W的尺寸W0小于层叠体11的长度方向L的尺寸。层叠体11具有长方体状的外形，但也可以在角部以及棱线部的至少一方具有圆润度。
层叠体11在所述层叠方向上包含内层部11m和夹着内层部11m的第1外层部12b1以及第2外层部12b2，其中，所述内层部11m包含多个导电体层13之中最接近第1主面111的第1最外导电体层13到最接近第2主面112的第2最外导电体层13。在内层部11m中，层叠有多个电介质层12之中的一部分电介质层12与多个导电体层13。第1外层部12b1包含作为多个电介质层12之中的最接近第1主面111的电介质层的第1电介质层12x。第2外层部12b2包含外侧外层部12b22以及内侧外层部12b21，其中，所述外侧外层部12b22包含作为多个电介质层12之中的最接近第2主面112的电介质层的第2电介质层12y，所述内侧外层部12b21包含位于外侧外层部12b22与内层部11m之间的电介质层12。在本实施方式中，内侧外层部12b21的厚度h21为60μm以下。
如图2所示，从连结所述两个侧面的方向观察时，层叠体11在内层部11m与所述端面之间，包含多个导电体层13之中的与相反一侧的端面连接的导电体层13不延伸的端部富余部12e。在多个导电体层13与一方的端面和另一方的端面交替地一层一层连接那样的情况下，在一方的端面侧的端部富余部12e中，仅大约一半的片数的导电体层13延伸而与端面连接。与另一方的端面连接的导电体层13在所述一方的端面侧的端部富余部12e中不延伸，在中断的导电体层13的延长上用电介质填满。在另一方的端面侧的端部富余部12e中，仅剩余的大约一半的片数的导电体层13延伸而与所述另一方的端面连接。从连结所述两个侧面的方向观察时，外侧外层部12b22和内侧外层部12b21的边界部12z之中的属于将端部富余部12e投影到层叠方向上的区域的部分朝向第1主面111弯曲。即，边界部面12z具有变形部9。
如图2以及图3所示，多个电介质层12包含如后所述由含有成分彼此不同的陶瓷生片形成的、多个第1电介质层12x以及第2电介质层12y。
第1外层部12b1的构成并不限于上述构成，第1外层部12b1也可以包含外侧外层部以及内侧外层部，其中，所述外侧外层部包含多个电介质层12之中的最接近第1主面111的第2电介质层12y，所述内侧外层部包含位于外侧外层部与内层部11m之间的第1电介质层12x。
在内层部11m中，在第1电介质层12x和导电体层13交替地层叠的状态下，层叠有多个电介质层12之中的一部分第1电介质层12x与所有的导电体层13。即，内层部11m包含了所有的导电体层13。换言之，在将多个导电体层13之中的与一方的端面连接的导电体层设为了第1导电体层、并将与另一方的端面连接的导电体层设为了第2导电体层时，内层部11m相当于层叠有第1导电体层和第2导电体层的部分。所有的导电体层13分别如图4以及图5所示，在俯视时为大致矩形状。
如图2所示，多个导电体层13也可以全部与两个外部电极14中的任意一者电连接。在本实施方式中示出所有的导电体层13与两个外部电极14中的任意一者电连接的例子来进行了说明，但并不限于这样的构成，只要多个导电体层13之中的至少一部分导电体层13与两个外部电极14(任意一者)电连接即可。即，在多个导电体层13中，也可以包含与两个外部电极14均不电连接的导电体层13。
如图2所示，两个外部电极14设置于层叠体11的长度方向L的两侧。具体来说，两个外部电极14之中的一个外部电极设置于层叠体11的长度方向L的第1端面113侧，两个外部电极14之中的另一个外部电极设置于层叠体11的长度方向L的第2端面114侧。在本实施方式中，两个外部电极14之中的一个外部电极从第1端面113起与第1主面111、第2主面112、第1侧面115以及第2侧面116分别相连而设。两个外部电极14之中的另一个外部电极从第2端面114起与第1主面111、第2主面112、第1侧面115以及第2侧面116分别相连而设。但是，两个外部电极14的配置并不限于上述方式，只要设置于层叠体11的表面的一部分，使得能够与多个导电体层13分别电连接并且能够安装电容器10即可。
两个外部电极14之中的一个外部电极与多个导电体层13之中的一部分导电体层13在第1端面113连接。两个外部电极14之中的另一个外部电极与多个导电体层13之中的剩余部分的导电体层13在第2端面114连接。一部分的导电体层13和剩余部分的导电体层13各一层地交替层叠，使得在内层部11m中将第1电介质层12x夹在中间而相互对置。
如图3所示，层叠体11的层叠方向上的内层部11m的厚度T1大于在将第1侧面115和第2侧面116最短连结的方向即层叠体11的宽度方向W上多个导电体层13所处的内层部11m的宽度W1。层叠体11的层叠方向上的内层部11m的厚度T1也可以大于在将第1侧面115和第2侧面116最短连结的方向上的层叠体11的宽度W0。
外侧外层部12b22的厚度h22为内侧外层部12b21的厚度h21以上。外侧外层部12b22的厚度h22如后所述优选为30μm以上。内侧外层部12b21的厚度h21如后所述优选为20μm以上。
在本实施方式中，第2外层部12b2比第1外层部12b1厚。即，第2外层部12b2的厚度h2大于第1外层部12b1的厚度h1。内侧外层部12b21比第1外层部12b1厚。即，内侧外层部12b21的厚度h21大于第1外层部12b1的厚度h1。
层叠体11在层叠方向上的层叠体11的厚度T0是将内层部11m的厚度T1、第1外层部12b1的厚度h1以及第2外层部12b2的厚度h2加在一起的尺寸。
(作用以及效果)
在本实施方式中，在边界部12z的L方向两端形成了变形部9，所以作为边界部12z的整体而言并非单纯的平面。因此，第1电介质层12x与第2电介质层12y之间的剥离变得难以发生。因为外侧外层部12b22成为经由变形部9而抱住内侧外层部12b21那样的形状，所以在外侧外层部12b22的收缩时外侧外层部12b22会压迫内侧外层部12b21，其结果内侧外层部12b21会压迫内层部11m。因此，能够使内层部11m的第2主面112侧的角附近的裂纹的产生也变得难以发生。
(变形例)
若取代电容器10而设为图6(A)所示那样的构成的电容器10i，则进一步优选。即，从连结所述两个侧面的方向观察时，边界部12z到达所述端面的点优选属于将内层部11m朝向所述端面进行了投影的区域。即，如图6(A)所示，边界部12z的左右两端与第1端面113以及第2端面114相接的位置比第2最外导电体层13更靠近第1主面111。换言之，在与连结两个侧面的方向正交的剖面(尤其是通过层叠体11的中心的剖面)中，边界部12z到达端面的点与第2主面之间的距离大于内层部与所述第2主面之间的最短距离。若成为像这样变形部9深入到内层部11m的侧方的构成，则外侧外层部12b22成为经由变形部9不仅更可靠地抱住内侧外层部12b21还更可靠地抱住内层部11m那样的形状，因此能够使内层部11m的第2主面112侧的角附近的裂纹的产生变得更难以发生。
此外，图6(A)所示的电容器10i的WT剖面成为图6(B)所示那样的构成。从连结所述两个端面的方向观察时，边界面12z到达侧面的点优选属于将内层部11m朝向侧面进行了投影的区域。如图6(B)所示，边界面12z的左右两端与第1侧面115以及第2侧面116相接的位置成为比内层部11m的最位于第2主面112侧的导电体层13更靠近第1主面111侧的位置。如此构成也同样能够使内层部11m的第2主面112侧的角附近的裂纹的产生变得更难以发生。
(构成(继续))
再参照图1～图5，一边参照电容器10一边继续说明。
如图3所示，从连结所述两个端面的方向观察时，层叠体11在内层部11m与所述侧面之间，包含导电体层13不延伸而由电介质填满的侧方富余部12c。从连结所述两个端面的方向观察时，外侧外层部12b22和内侧外层部12b21的边界部12z之中的属于将侧方富余部12c投影到层叠方向上的区域的部分朝向第1主面111弯曲。即，边界部12z具有变形部9。
因为导电体层13不延伸到侧方富余部12c中，所以侧方富余部12c与端部富余部12e相比密度变小。因此，侧方富余部12c中的变形部9的变形的大小优选大于端部富余部12e中的变形部9的变形的大小。
即，换言之，在通过层叠体11的中心并且与连结两个端面的方向正交的层叠体11的剖面中边界部12z到达侧面的点与第2主面之间的距离，优选大于在通过层叠体11的中心并且与连结两个侧面的方向正交的层叠体11的剖面中边界部12z到达侧面的点与第2主面之间的距离。
此外，如图2所示，从连结两个侧面的方向观察时，第1最外导电体层13之中的属于将端部富余部12e投影到层叠方向上的区域的部分优选朝向第2主面112弯曲。同样地，第2最外导电体层13之中的属于将端部富余部12e投影到层叠方向上的区域的部分优选朝向第1主面111弯曲。通过第1最外导电体层13以及第2最外导电体层13，从而变得难以产生因热收缩差而引起的裂纹(层间剥离)。在此，因为第2外层部12b2比第1外层部12b1厚，所以第2最外导电体层中的热收缩差变得更大，容易产生裂纹。因此，更优选第2最外导电体层13弯曲的量大于第1最外导电体层13弯曲的量。另外，第1最外导电体层13以及第2最外导电体层13弯曲的量通过与在后述的实验3、4中对边界部12z的非线性特性进行评价时所测量的最短距离d类似的测量方法来求取。
如后所述，在层叠体11的宽度方向W上，占据第1侧面115以及第2侧面116的各侧面与内层部11m之间的部分即侧方富余部12c的宽度方向的最大尺寸优选大于第1外层部12b1的厚度h1。更优选侧方富余部12c的宽度方向的平均尺寸((W0-W1)/2)大于第1外层部12b1的厚度h1。进一步优选侧方富余部12c的最大尺寸或平均尺寸((W0-W1)/2)大于30μm且小于90μm。此外，优选侧方富余部12c的宽度方向的最大尺寸大于内侧外层部12b21的厚度h21。
如后所述，在层叠体11的长度方向L上，占据第1端面113以及第2端面114的各端面与内层部11m之间的部分即端部富余部12e的长度方向L的最大尺寸优选大于第1外层部12b1的厚度h1。更优选端部富余部12e的长度方向L的平均尺寸((L0-L1)/2)大于第1外层部12b1的厚度h1。进一步优选端部富余部12e的最大尺寸或平均尺寸((L0-L1)/2)大于30μm且小于90μm。此外，优选端部富余部12e的长度方向L的最大尺寸大于内侧外层部12b21的厚度h21。
以下，关于电容器10所包含的几个构成要素进行更详细的说明。
作为构成多个导电体层13的各个导电体层的材料，能够使用Ni、Cu、Ag、Pd、Au等金属、或包含这些金属中的至少一种的合金例如Ag和Pd的合金等。多个导电体层13的各个导电体层的厚度优选在烧成后为0.3μm以上且2.0μm以下。
两个外部电极14分别包含：设置为覆盖层叠体11的两端部的基底层、和设置为覆盖该基底层的镀覆层。作为构成基底层的材料，能够使用Ni、Cu、Ag、Pd、Au等金属、或包含这些金属中的至少一种的合金例如Ag和Pd的合金等。基底层的厚度优选为10.0μm以上且50.0μm以下。
作为基底层的形成方法，可以对在烧成后的层叠体11的两端部所涂覆的导电性膏进行烧结、或将在烧成前的层叠体11的两端部所涂覆的导电性膏与导电体层13同时进行烧成。除此以外，作为基底层的形成方法，还可以在层叠体11的两端部进行镀覆、或者使在层叠体11的两端部所涂覆的包含导电性粒子的树脂膏固化。
在由包含导电性粒子的树脂膏形成了基底层的情况下，能够降低安装了电容器10的被安装体受到外力弯曲时所产生的外部应力对层叠体11的负荷，抑制在层叠体11产生裂纹。因此，通过在使第2外层部12b2变厚的基础上，形成包含含有导电性粒子的树脂层的两个外部电极14，从而能够更进一步抑制在层叠体11产生裂纹。
作为构成镀覆层的材料，能够使用Sn、Ni、Cu、Ag、Pd、Au等金属、或包含这些金属中的至少一种的合金例如Ag和Pd的合金等。
镀覆层也可以由多个层构成。在该情况下，作为镀覆层，优选为在镀Ni层上形成了镀Sn层的2层结构。镀Ni层作为焊料阻挡层而发挥作用。镀Sn层与焊料的润湿性良好。每一层的镀覆层的厚度优选为1.0μm以上且10.0μm以下。
多个电介质层12分别以由ABO3(A包含Ba，B包含Ti，O为氧)所表示的钙钛矿型化合物为主成分。即，多个第1电介质层12x以及第2电介质层12y分别都包含钛酸钡即BaTiO3作为主成分。
此外，多个电介质层12分别包含Si作为副成分。通过在作为主成分的由上述ABO3所表示的钙钛矿型化合物中添加玻璃或SiO2等Si化合物，从而包含Si作为副成分。除此以外，也可以将Mn化合物、Mg化合物、Co化合物、Ni化合物或稀土类化合物等添加到作为主成分的由上述ABO3所表示的钙钛矿型化合物中。
构成外侧外层部12b22的第2电介质层12y的含有成分与内层部11m所包含的一部分第1电介质层12x、构成第1外层部12b1的第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分相比，Si相对于Ti的含有比高。并不限于Si，“含有比”可以表示为摩尔比。多个电介质层12各自中的Si相对于Ti的摩尔比可以使用波长色散型X射线分析装置：WDX(wavelength-dispersiveX-rayspectrometer)来测量。
构成外侧外层部12b22的第2电介质层12y的含有成分中的Si相对于Ti的摩尔比优选为1.3mol％以上且3.0mol％以下。在构成外侧外层部12b22的第2电介质层12y的含有成分中的Si相对于Ti的摩尔比小于1.3mol％的情况、或者高于3.0mol％的情况下，外侧外层部12b22的可靠性有可能下降。
构成外侧外层部12b22的第2电介质层12y的含有成分中的Si相对于Ti的摩尔比，较之于构成内侧外层部12b21的第1电介质层12x的含有成分中的Si相对于Ti的摩尔比，优选为高0.4mol％以上，更优选为高0.8mol％以上。
外侧外层部12b22和内侧外层部12b21之间的边界部12z的附近的部分即边界部与外侧外层部12b22的中央部12m相比Si的含有率较高。此外，外侧外层部12b22中的第2主面112侧的表层部12s与外侧外层部12b22的中央部12m相比Si的含有率较高。另外，外侧外层部12b22中Si的含有率较高的边界部以及表层部12s分别可以通过使用场致发射型波长色散x射线光谱仪：FE-WDX(fieldemissionwavelength-dispersiveX-rayspectrometer)作成的元素映射来确认。
(实施方式2)
(制造方法)
参照图7～图10来说明基于本发明的实施方式2中的电容器的制造方法。本实施方式中的制造方法是用于得到实施方式1中所说明的电容器10的制造方法。
图7是表示本实施方式中的电容器的制造方法的流程图。另外，以下所示的电容器的制造方法是如下方法：通过到制造过程的中途阶段为止一并进行加工处理来制作母层叠体，然后将母层叠体截断来进行单片化，并对单片化后的软质层叠体进一步实施加工处理，由此同时大量生产多个电容器10。
如图7所示，在制造电容器10时，首先进行第1陶瓷浆料的调制(工序S11)。具体来说，将陶瓷粉末、粘合剂以及溶剂等按照给定的配合比例进行混合，由此形成第1陶瓷浆料。
接着，形成第1陶瓷生片(工序S12)。具体来说，通过在载体膜上使用挤压式涂布机、凹版涂布机、或微型凹版涂布机等将第1陶瓷浆料成型为片状，从而制作第1陶瓷生片。
接下来，形成母片(工序S13)。具体来说，通过在第1陶瓷生片上使用丝网印刷法或凹版印刷法等将导电性膏印刷成具有给定图案，从而形成在第1陶瓷生片上设置了给定导电图案的母片。
在此，对所制作的母片进行说明。图8是表示构成基于本发明的实施方式1中的电容器的外侧外层被设置之前的一部分层叠体的单位片组的层叠结构的分解立体图。
如图8所示，一部分层叠体11p以由构成不同的多个单位片120a、130a、130b组成的单位片组为材料来制作，更详细来说，通过将这些构成不同的多个单位片120a、130a、130b按给定顺序层叠后进行压接以及烧成来制作。
单位片120a是仅由在其表面未形成导电图案的陶瓷基材12xr构成的单位片。单位片120a在烧成后成为构成第1外层部12b1或内侧外层部12b21的第1电介质层12x的部分。
单位片130a、130b是在陶瓷基材12xr的表面形成了给定形状的导电图案13r的单位片。单位片130a、130b之中的导电图案13r在烧成后成为构成内层部11m的导电体层13的部分。此外，单位片130a、130b之中的陶瓷基材12xr在烧成后成为构成内层部11m的第1电介质层12x的部分。
母片具有如下布局：针对图8所示的各单位片130a、130b，以该各单位片为单位单元将相同形状的多个单位片配置成在平面上呈矩阵状排列。
另外，由于单位片130a和单位片130b为相同形状，因此作为包含它们的母片，可以使用具有相同的导电图案的母片，通过在后述的母片的层叠工序中将具有相同的导电图案的母片各错开半个间距地层叠，从而能够得到图8所示的单位片130a、130b的层叠结构。
另外，作为母片，除了准备具有导电图案13r的母片以外，还准备不经过上述工序S13而制作出的第1陶瓷生片。
接着，层叠母片(工序S14)。具体来说，通过将多个母片按照给定规则进行层叠，从而在层叠后的母片组的内部中，上述单位单元分别配置成在层叠方向上具有图8所示的层叠结构。
接下来，对母片组进行压接(工序S15)。图9是表示对母片组进行压接的状态的剖面图。在图9中，仅图示了与1个一部分层叠体11p相当的部分。如图9所示，在本实施方式中，按照构成第1外层部12b1的多个母片、构成内层部11m的多个母片、以及构成内侧外层部12b21的多个母片的顺序进行层叠，从而构成了母片组。
载置在基座90上的母片组，通过从构成内侧外层部12b21的母片侧将平板模具91如箭头92所示沿着母片组的层叠方向进行推压而被加压、压接。
接着，进行第2陶瓷浆料的调制(工序S21)。具体来说，将陶瓷粉末、粘合剂以及溶剂等按照给定的配合比例进行混合，由此形成第2陶瓷浆料。第2陶瓷浆料与第1陶瓷浆料相比被添加更多的Si。
接下来，形成第2陶瓷生片(工序S22)。具体来说，通过在载体膜上使用挤压式涂布机、凹版涂布机、或微型凹版涂布机等将第2陶瓷浆料成型为片状，来制作第2陶瓷生片。
接着，在工序S15中经过压接后的母片组上层叠多个第2陶瓷生片(工序S23)。具体来说，在构成内侧外层部12b21的母片上，层叠仅由构成外侧外层部12b22的第2电介质层12y的陶瓷基材12yr所构成的多个第2陶瓷生片。另外，也可以取代层叠仅由陶瓷基材12yr构成的多个第2陶瓷生片，而将包含第2陶瓷浆料的膏涂覆在构成内侧外层部12b21的母片上。
接下来，将在工序S15中经过压接后的母片组和多个第2陶瓷生片进行压接(工序S24)。图10是表示对在工序S15中经过压接后的母片组与多个第2陶瓷生片进行压接的状态的剖面图。在图10中，仅图示了与1个软质层叠体11q相当的部分。如图10所示，在工序S15中经过压接后的母片组和多个第2陶瓷生片，通过从构成外侧外层部12b22的母片侧将平板模具91如箭头92所示沿着母片组的层叠方向进行推压而被加压、压接。由此，制作母层叠体。此时，在边界部12z的两端形成了变形部9。
接着，截断母层叠体(工序S25)。具体来说，通过切断或切割将母层叠体截断成行列状，由此进行软质层叠体11q的截取。
接下来，进行软质层叠体11q的烧成(工序S26)。具体来说，将截取到的软质层叠体11q在给定温度下进行加热，由此对陶瓷电介质材料以及导电体材料进行烧成。烧成温度可以根据陶瓷电介质材料以及导电体材料的种类来适当设定，例如在900℃以上且1300℃以下的范围内设定。
接着，进行软质层叠体11q的滚筒研磨(工序S27)。具体来说，通过将烧成后的软质层叠体11q与硬度比陶瓷材料高的介质球一起封入到被称作滚筒的小箱内，并使该滚筒旋转，来进行软质层叠体11q的研磨。由此，会使软质层叠体11q的外表面(尤其是角部以及棱线部)具有曲面状的圆润度，从而形成层叠体11。
接下来，形成外部电极(工序S28)。具体来说，通过在层叠体11的包含第1端面113的部分的端部以及包含第2端面114的部分的端部涂覆导电性膏而形成金属膜，金属膜被烧成之后对该金属膜依次实施镀Ni、镀Sn，由此在层叠体11的外表面上形成两个外部电极14。
(作用以及效果)
在本实施方式中，经过上述的一系列工序，由此能够得到具有图1～图5所示的结构的电容器10。
(优选构成)
在实施方式1、2中所说明的电容器10中，优选为，多个电介质层12分别包含钛酸钡作为主成分、以及包含Si作为副成分，构成外侧外层部12b22的电介质层12的含有成分与内层部11m所包含的所述一部分电介质层、以及构成内侧外层部12b21的电介质层12各自的含有成分相比，Si相对于Ti的摩尔比高，并且Si从外侧外层部12b22或内侧外层部12b21汇集，外侧外层部12b22和内侧外层部12b21之间的边界部与外侧外层部12b22的中央部12m相比Si的含有量更多。
优选为，两个外部电极14设置于层叠体11的第2主面112的至少一部分，外侧外层部12b22中的第2主面112侧的表层部12s与外侧外层部12b22的中央部12m相比Si的含有率更高。
优选为，所述内层部所包含的所述一部分电介质层的含有成分与构成所述外侧外层部的所述电介质层的含有成分相比，稀土类元素相对于Ti的组成比更高。
优选为，所述内层部所包含的所述一部分电介质层、所述第1外层部所包含的所述电介质层、构成所述内侧外层部的所述电介质层各自的含有成分与构成所述外侧外层部的所述电介质层的含有成分相比，Mn相对于Ti的组成比更高。
在电容器10中，构成外侧外层部12b22的第2电介质层12y的含有成分与内层部11m所包含的一部分第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分相比，Si相对于Ti的摩尔比更高。即，外侧外层部12b22比内侧外层部12b21包含更多的Si。Si的含有率较高的电介质层的一方，烧成时的热收缩率较大。因而，对于烧成时的热收缩率而言，外侧外层部12b22大于内侧外层部12b21。其结果，外侧外层部12b22的热收缩率接近于内层部11m的导电体层13的热收缩率。
由此，在电容器10中，由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和第2外层部12b2的边界的内部应力得到缓和，因而能够抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
构成外侧外层部12b22的第2电介质层12y的含有成分中的Si相对于Ti的摩尔比，较之于构成内侧外层部12b21的第1电介质层12x的含有成分中的Si相对于Ti的摩尔比，通过高0.4mol％以上，从而能够有效地抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)，通过高0.8mol％以上，从而能够更有效地抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
如上所述，通过外侧外层部12b22的厚度为内侧外层部12b21的厚度以上，从而能够使外侧外层部12b22的热收缩所带来的应力缓和效果容易影响到内层部11m和第2外层部12b2的边界。
通过外侧外层部12b22的厚度h22为30μm以上，从而能够将由于外侧外层部12b22的热收缩而作用于内侧外层部12b21的收缩力确保必要值以上。
通过内侧外层部12b21的厚度h21为20μm以上，从而能够抑制外侧外层部12b22所含有的Si扩散到内层部11m内。若内层部11m的Si含有率变得过高，则在内层部11m所包含的第1电介质层12x中在烧成时陶瓷粒子的晶粒生长过度进行，第1电介质层12x的耐电压性下降。其结果，在内层部11m中容易发生短路。由此，通过内侧外层部12b21的厚度h21为20μm以上，从而能够维持内层部11m所包含的第1电介质层12x的耐电压性而抑制短路的发生。
如上所述，内侧外层部12b21的厚度h21大于第1外层部12b1的厚度h1。如后所述，由于通过外侧外层部12b22和内侧外层部12b21之间的边界部而提高了外侧外层部12b22和内侧外层部12b21的密接力，因而即便使内侧外层部12b21加厚某种程度，也能够抑制在外侧外层部12b22和内侧外层部12b21的边界处产生裂纹(层间剥离)。因此，由于能够使外侧外层部12b22的热收缩所产生的收缩力作用于内侧外层部12b21，因而能够缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和内侧外层部12b21的边界的内部应力，抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
(侧方富余部)
如上所述，优选侧方富余部12c的宽度方向的最大尺寸大于第1外层部12b1的厚度h1。在使第1外层部12b1较薄的情况下，由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和第1外层部12b1的边界的内部应力得到缓和，因而能够抑制在内层部11m和第1外层部12b1的边界处产生裂纹(层间剥离)。
另一方面，在增大侧方富余部12c的宽度方向的最大尺寸的情况下，在母片组的压接时容易使位于侧方富余部12c的多个第1电介质层12x承载压力，能够提高位于侧方富余部12c的第1电介质层12x彼此的密接性。其结果，能够抑制在位于侧方富余部12c的第1电介质层12x产生裂纹(层间剥离)。
如上所述，更优选侧方富余部12c的宽度方向的平均尺寸((W0-W1)/2)大于第1外层部12b1的厚度h1。在通过母层叠体的截断而被分割为彼此相邻的两个层叠体中彼此相邻的两个侧方富余部12c的宽度之和的一半相当于侧方富余部12c的平均尺寸((W0-W1)/2)。因此，在侧方富余部12c的平均尺寸((W0-W1)/2)大于第1外层部12b1的厚度h1的情况下，在母片组的压接时容易使位于侧方富余部12c的多个第1电介质层12x承载压力，能够提高位于侧方富余部12c的第1电介质层12x彼此的密接性。其结果，能够抑制在位于侧方富余部12c的第1电介质层12x产生裂纹(层间剥离)。即，即使在第1侧面115侧的侧方富余部12c的尺寸和第2侧面116侧的侧方富余部12c的尺寸存在差异的情况下，也能够更稳定地获得抑制上述裂纹(层间剥离)的产生以及抑制内层部11m中的短路的发生的双方的效果。
如上所述，优选侧方富余部12c的宽度方向的最大尺寸大于内侧外层部12b21的厚度h21。在使内侧外层部12b21较薄的情况下，能够使外侧外层部12b22的热收缩所产生的收缩力容易作用于内侧外层部12b21，因而能够有效地缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和内侧外层部12b21的边界的内部应力，抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
如上所述，进一步优选侧方富余部12c的宽度方向的最大尺寸或平均尺寸((W0-W1)/2)大于30μm且小于90μm。通过侧方富余部12c的最大尺寸或平均尺寸((W0-W1)/2)大于30μm，从而能够稳定地控制在内层部11m和内侧外层部12b21的边界处产生裂纹(层间剥离)。在侧方富余部12c的最大尺寸或平均尺寸((W0-W1)/2)为90μm以上的情况下，由于电容器10的静电电容变得过小，故不优选。即，通过侧方富余部12c的最大尺寸或平均尺寸((W0-W1)/2)小于90μm，从而能够确保电容器10的静电电容。
如上所述，层叠体11的层叠方向上的内层部11m的厚度T1大于在层叠体11的宽度方向W上多个导电体层13所处的内层部11m的宽度W1。而且，层叠体11的层叠方向上的内层部11m的厚度T1也可以大于层叠体11的宽度。
如后所述，由于通过外侧外层部12b22和内侧外层部12b21之间的边界部而提高了外侧外层部12b22和内侧外层部12b21的密接力，因而即使在由于内层部11m变厚而使得位于侧方富余部12c的第1电介质层12x彼此的密接性下降的情况下，也能够抑制在外侧外层部12b22和内侧外层部12b21的边界处产生裂纹(层间剥离)。因此，由于能够使外侧外层部12b22的热收缩所产生的收缩力作用于内侧外层部12b21，因而能够缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和内侧外层部12b21的边界的内部应力，抑制在内层部11m和内侧外层部12b21的边界处产生裂纹(层间剥离)。
(端部富余部)
如上所述，优选端部富余部12e的长度方向L的最大尺寸大于第1外层部12b1的厚度h1。在使第1外层部12b1较薄的情况下，由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和第1外层部12b1的边界的内部应力得到缓和，因而能够抑制在内层部11m和第1外层部12b1的边界处产生裂纹(层间剥离)。
另一方面，在增大了端部富余部12e的长度方向L的最大尺寸的情况下，在母片组的压接时，容易使位于端部富余部12e的多个第1电介质层12x承载压力，能够提高位于端部富余部12e的第1电介质层12x彼此的密接性。其结果，能够抑制在位于端部富余部12e的第1电介质层12x产生裂纹(层间剥离)。
如上所述，更优选端部富余部12e的长度方向L的平均尺寸((L0-L1)/2)大于第1外层部12b1的厚度h1。在通过母层叠体的截断而被分割为彼此相邻的两个层叠体中彼此相邻的两个端部富余部12e的长度之和的一半相当于端部富余部12e的平均尺寸((L0-L1)/2)。因此，在端部富余部12e的平均尺寸((L0-L1)/2)大于第1外层部12b1的厚度h1的情况下，在母片组的压接时，容易使位于端部富余部12e的多个第1电介质层12x承载压力，能够提高位于端部富余部12e的第1电介质层12x彼此的密接性。其结果，能够抑制在位于端部富余部12e的第1电介质层12x产生裂纹(层间剥离)。即，即使在第1端面113侧的端部富余部12e的尺寸和第2端面114侧的端部富余部12e的尺寸存在差异的情况下，也能够更稳定地获得抑制上述裂纹(层间剥离)的产生以及抑制内层部11m中的短路的发生的双方的效果。
如上所述，优选端部富余部12e的长度方向L的最大尺寸大于内侧外层部12b21的厚度h21。在使内侧外层部12b21较薄的情况下，能够容易使外侧外层部12b22的热收缩所产生的收缩力作用于内侧外层部12b21，因而能够有效地缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和内侧外层部12b21的边界的内部应力，抑制在内层部11m和第2外层部12b2的边界处差生裂纹(层间剥离)。
如上所述，进一步优选端部富余部12e的长度方向L的最大尺寸或平均尺寸((L0-L1)/2)大于30μm且小于90μm。通过端部富余部12e的最大尺寸或平均尺寸((L0-L1)/2)大于30μm，从而能够稳定地抑制在内层部11m和内侧外层部12b21的边界处产生裂纹(层间剥离)。在端部富余部12e的最大尺寸或平均尺寸((L0-L1)/2)为90μm以上的情况下，由于电容器10的静电电容变得过小，故不优选。即，通过端部富余部12e的最大尺寸或平均尺寸((L0-L1)/2)小于90μm，从而能够确保电容器10的静电电容。
如上所述，层叠体11的层叠方向上的内层部11m的厚度T1大于在层叠体11的长度方向L上多个导电体层13所处的内层部11m的长度方向的尺寸L1。而且，层叠体11的层叠方向上的内层部11m的厚度T1也可以大于层叠体11的长度方向的尺寸。
如后所述，由于通过外侧外层部12b22和内侧外层部12b21之间的边界部而提高了外侧外层部12b22和内侧外层部12b21的密接力，因而即使在由于内层部11m变厚而使得位于端部富余部12e的第1电介质层12x彼此的密接性下降的情况下，也能够抑制在外侧外层部12b22和内侧外层部12b21的边界处产生裂纹(层间剥离)。因此，由于能够使外侧外层部12b22的热收缩所产生的收缩力作用于内侧外层部12b21，因而能够缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和内侧外层部12b21的边界的内部应力，抑制在内层部11m和内侧外层部12b21的边界处产生裂纹(层间剥离)。
(电介质层)
如上所述，多个第1电介质层12x以及第2电介质层12y分别都包含钛酸钡作为主成分，因此能够加强内侧外层部12b21和外侧外层部12b22的界面处的化学键合，提高内侧外层部12b21和外侧外层部12b22的密接性。其结果，能够抑制在内侧外层部12b21和外侧外层部12b22的边界处产生裂纹(层间剥离)。
(Si的含有量)
如上所述，外侧外层部12b22和内侧外层部12b21之间的边界部与外侧外层部12b22的中央部12m相比Si的含有量较多。此外，外侧外层部12b22中的第2主面112侧的表层部12s与外侧外层部12b22的中央部12m相比Si的含有量较多。
在此，说明在外侧外层部12b22的边界部以及表层部12s中分别使Si的含有率高于外侧外层部12b22的中央部12m的方法。在电容器10的烧成时，通过设为Si从陶瓷粒子的晶界发生偏析的温度以及气体气氛，从而在Si含有率较高的外侧外层部12b22中，陶瓷粒子的晶粒生长发展，Si从粗大化了的陶瓷粒子的晶界发生偏析。发生了偏析的Si沿着陶瓷粒子的晶界移动而分别聚集于外侧外层部12b22的边界部以及表层部12s。其结果，在外侧外层部12b22的边界部以及表层部12s的各个部中，Si的含有率变得高于外侧外层部12b22的中央部12m。
通过外侧外层部12b22和内侧外层部12b21之间的边界部与外侧外层部12b22的中央部12m相比Si的含有率更高，从而能够提高外侧外层部12b22和内侧外层部12b21的密接力。其理由可以认为是由于，如上所述沿着陶瓷粒子的晶界移动的Si填埋存在于外侧外层部12b22和内侧外层部12b21的界面的许多微小的间隙，从而使外侧外层部12b22和内侧外层部12b21发生键合。因此，通过分开进行内侧外层部12b21的形成和外侧外层部12b22的形成，从而在内侧外层部12b21和外侧外层部12b22的界面产生微小的间隙，由此能够促进发生了偏析的Si在边界部的浓缩，反之，能够实现外侧外层部12b22和内侧外层部12b21的密接力的提高。
通过外侧外层部12b22中的第2主面112侧的表层部12s与外侧外层部12b22的中央部12m相比Si的含有量更多，从而能够抑制在外部电极14的形成时层叠体11的机械强度下降。其理由如下：在外部电极14的形成时，外部电极14所包含的玻璃成分与层叠体11的陶瓷电介质材料发生了反应的情况下，层叠体11的机械强度下降。在该情况下，在对电容器10进行安装时或安装后受到了外力之际，以层叠体11的中央侧的与外部电极14的接触部的端部为起点，容易在层叠体11产生裂纹。在外侧外层部12b22的Si含有量较多的情况下，能够抑制外部电极14所包含的玻璃成分和层叠体11的陶瓷电介质材料发生反应。其结果，能够抑制在外部电极14的形成时层叠体11的机械强度下降。
(稀土类元素)
在针对多个电介质层12而言分别向作为主成分的由上述ABO3所表示的钙钛矿型化合物中添加了稀土类化合物的情况下，优选内层部11m所包含的一部分第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分与构成外侧外层部12b22的第2电介质层12y的含有成分相比，稀土类元素相对于Ti的摩尔比高。即，优选内层部11m以及内侧外层部12b21比外侧外层部12b22包含更多的稀土类元素。
作为稀土类元素，为了提高电容器10的功能而添加Dy、Gd、Y或La等。具体来说，通过添加稀土类元素，从而在电容器10中能够实现电容温度特性的稳定化、以及维持高温负荷下的绝缘电阻值以使电容器的寿命长期化。
但是，稀土类元素具有容易浓缩于陶瓷粒子的晶界或偏析层的趋势，并具有容易偏析于水溶性助焊剂中的特性。因此，有时包含稀土类元素的陶瓷成分偏析于电容器10的安装时用于焊接的水溶性助焊剂所包含的己二酸等有机酸中。在该情况下，有时在陶瓷成分偏析而变脆的层叠体的外层部将产生裂纹。
为此，优选内层部11m所包含的一部分第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分中的稀土类元素相对于Ti的摩尔比为0.3mol％以上，而构成外侧外层部12b22的第2电介质层12y的含有成分中的稀土类元素相对于Ti的摩尔比小于0.3mol％。
通过内层部11m所包含的第1电介质层12x的含有成分中的稀土类元素相对于Ti的摩尔比为0.3mol％以上，从而在电容器10中能够实现电容温度特性的稳定化、以及维持高温负荷下的绝缘电阻值以使电容器的寿命长期化。
通过构成外侧外层部12b22的第2电介质层12y的含有成分中的稀土类元素相对于Ti的摩尔比小于0.3mol％，能够抑制由于陶瓷成分从外侧外层部12b22偏析以致外侧外层部12b22变脆而在外侧外层部12b22产生裂纹。这些特征及其效果通过各种改变作为稀土类元素的Dy的含有量来进行的实验而得到了确认，取代Dy而使用了Gd、Y或La的情况下的效果也同样得到了确认。
(Mn的含有量)
在针对多个电介质层12而言分别向作为主成分的由上述ABO3所表示的钙钛矿型化合物中添加了Mn化合物的情况下，内层部11m所包含的一部分第1电介质层12x、构成第1外层部12b1的第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分，与构成外侧外层部12b22的第2电介质层12y的含有成分相比，优选Mn相对于Ti的摩尔比更高。即，优选内层部11m以及内侧外层部12b21比外侧外层部12b22包含更多的Mn。
Mn的含有率较低的电介质层的一方色彩更亮。因此，通过内层部11m、第1外层部12b1以及内侧外层部12b21分别比外侧外层部12b22包含更多的Mn，从而外侧外层部12b22的色彩与内层部11m、第1外层部12b1以及内侧外层部12b21各自的色彩相比更亮。由此，能够在视觉上容易判别电容器10的第1主面111和第2主面112。
因此，通过利用摄像相机等来观察电容器10，从而能够识别电容器10中的第1主面111和第2主面112彼此的方向，因此在电容器10的安装时，能够自动使电容器10的方向一致以便第2主面112成为安装面。
例如，优选内层部11m所包含的一部分第1电介质层12x、构成第1外层部12b1的第1电介质层12x、以及构成内侧外层部12b21的第1电介质层12x各自的含有成分中的Mn相对于Ti的摩尔比为0.08mol％以上，而构成外侧外层部12b22的第2电介质层12y的含有成分中的Mn相对于Ti的摩尔比小于0.08mol％。这些特征及其效果通过各种改变Mn的含有量来进行的实验而得到了确认。
(实施方式3)
(安装体)
参照图11来说明基于本发明的实施方式3中的电容器的安装体。
图11是本实施方式中的电容器的安装体的剖面图。本实施方式中的电容器的安装体10x具备：电容器10、和电容器10被安装的被安装体1。电容器10以第2主面112位于被安装体1侧的状态被安装于被安装体1。被安装体1可以是电路基板等。
具体来说，被安装体1在表面具有相互空开间隔而位于的两个焊盘20。电容器10的两个外部电极14和两个焊盘20通过作为接合剂的焊料30分别电连接。另外，接合剂并不限于焊料，只要是能够将两个外部电极14和两个焊盘20机械以及电接合的材料即可。在图11中，因为两个焊盘20沿着与纸面垂直的方向排列，所以在图11中仅看到近前的1个焊盘20。在图11中里侧的焊盘20被近前的焊盘20遮住。
两个焊盘20各自的宽度WL小于层叠体11的宽度W0。通过两个焊盘20各自的宽度WL小于层叠体11的宽度W0，从而两个外部电极14分别在层叠体11的宽度方向W上会从焊料30受到压缩应力。作用于两个外部电极14的压缩应力通过外侧外层部12b22也作用于内侧外层部12b21，因而作用于内层部11m和第2外层部12b2的边界的内部应力得到缓和，能够抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
两个焊盘20各自的宽度WL优选小于内层部11m的宽度W1。在两个焊盘20各自的宽度WL小于内层部11m的宽度W1的情况下，通过外侧外层部12b22而作用于内侧外层部12b21的压缩应力增高，作用于内层部11m和第2外层部12b2的边界的内部应力进一步得到缓和，能够进一步抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
(实施方式4)
(电容器串)
参照图12～图13来说明基于本发明的实施方式4中的电容器串。
图12是基于本发明的实施方式4中的电容器串的俯视图。图13是与图12中的XIII-XIII线相关的向视剖面图。
本实施方式中的电容器串10s具备多个电容器10和包装体4，所述包装体4包含空开间隔设置有将多个电容器10分别进行收纳的多个凹部5h的长条状的载带5、以及粘贴于载带5以堵住多个凹部5h的盖带6。多个电容器10以第2主面112位于多个凹部5h的底5b侧的状态被分别收纳在多个凹部5h内。
将电容器串10s所包含的多个电容器10从包装体4中一个一个地取出来安装到被安装体1。具体来说，在将盖带6从载带5剥下的状态下，吸附电容器10的第1主面111侧并进行保持，由此将电容器10从载带5一个一个地取出来安装到被安装体1。其结果，以电容器10的第2主面112位于被安装体1侧的状态将电容器10安装到被安装体1。
即，通过使用本实施方式中的电容器串10s，从而能够容易地制造本实施方式中的电容器的安装体10x。
(实施方式5)
参照图14～图16来说明基于本发明的实施方式5中的电容器的制造方法。本实施方式详细地说明生成变形部9的过程，也可以说是更详细地说明实施方式2中的电容器的制造方法的一部分的实施方式。
由于电容器的层叠体的外侧外层部中的与内侧外层部的边界部的形状是由母片组的压接方法所带来的形状，因此首先说明本实施方式中的母片组的压接方法。
图14是表示对构成本实施方式中的电容器的母片组进行压接的状态的剖面图。另外，在图14中，用与图9相同的剖面图进行了图示。在图14中，仅图示了与两个一部分层叠体11p相当的部分。
如图14所示，在本实施方式中，按照构成第1外层部12b1的多个母片、构成内层部11m的多个母片、以及构成内侧外层部12b21的多个母片的顺序进行层叠，构成了母片组。
载置在基座90上的母片组通过从构成内侧外层部12b21的母片侧将平板模具91以及安装于平板模具91的下表面的橡胶93如箭头92所示沿着母片组的层叠方向进行推压而被加压、压接。
在母片组中，相当于内层部11m的位置的层叠密度比相当于侧方富余部12c的位置的层叠密度密。因此，被推压于母片组的橡胶93如图14中的点线93s所示，从与内层部11m相对应的位置朝向与端部富余部12e相对应的位置发生流动变形而向下侧呈凸状突出，对母片组的相当于端部富余部12e的位置的母片彼此进行压接而使其密接。
图15是表示对经过压接后的母片组和多个第2陶瓷生片进行压接的中途状态的剖面图。在图15中，仅图示了与两个软质层叠体11q相当的部分。如图15所示，经过压接后的母片组和多个第2陶瓷生片通过从构成外侧外层部12b22的母片侧将平板模具91如箭头92所示沿着母片组的层叠方向推压而被加压、压接。由此，制作母层叠体。
图16是表示将母层叠体截断的状态的剖面图。在图16中，仅图示了与两个软质层叠体11q相当的部分。如图16所示，多个第2陶瓷生片仿照经过压接后的母片组的上表面的形状，从与内层部11m相对应的位置朝向与端部富余部12e相对应的位置发生流动变形，在与端部富余部12e相对应的位置向下侧呈凸状突出。
因此，外侧外层部12b22和内侧外层部12b21之间的边界部12z在层叠体11的宽度方向W上，在与端部富余部12e相对应的位置，具有向下侧突出的变形部12zw。
通过将母层叠体沿切割线CL截断，从而截取出多个软质层叠体11q。自此此后的工序与实施方式2中所说明的电容器的制造方法相同。
在本实施方式中的电容器中，能够提高位于端部富余部12e的第1电介质层12x彼此的密接性。其结果，能够抑制在位于端部富余部12e的第1电介质层12x产生裂纹(层间剥离)。
此外，外侧外层部12b22和内侧外层部12b21之间的边界部12z在层叠体11的长度方向L上，在与端部富余部12e相对应的位置，具有向下侧突出的变形部12zw，由此外侧外层部12b22通过两个变形部12zw来夹持内侧外层部12b21，因此能够使外侧外层部12b22的热收缩所产生的收缩力有效地作用于内侧外层部12b21。其结果，能够有效地缓和由于烧成时的电介质层以及导电体层的热收缩率之差而作用于内层部11m和第2外层部12b2的边界的内部应力，因此能够进一步抑制在内层部11m和第2外层部12b2的边界处产生裂纹(层间剥离)。
以下，说明对内侧外层部以及外侧外层部各自中的厚度以及Si含有量给电容器的烧成时的裂纹的产生以及可靠性所带来的影响进行了评价的实验。
(实验1)
在实验1中，制作了比较例1～11以及实施例1～10共计21种电容器。首先，说明21种电容器共同的条件(设计值)。
将第1外层部的厚度设为了40μm，将第2外层部的厚度设为了100μm，将内层部的厚度设为了620μm，将导电体层的厚度设为了0.8μm，将导电体层的层叠片数设为了330片，将第1电介质层的含有成分中的Si相对于Ti的摩尔比设为了1.3mol％。
在比较例1～11以及实施例1～10的21种电容器的各个电容器中，将构成外侧外层部的第2电介质层的含有成分中的Si相对于Ti的摩尔比、内侧外层部的厚度、以及外侧外层部的厚度分别设为了后面揭示的表1所示的尺寸。
在电容器的烧成时的裂纹的产生的评价中，将21种电容器分别制作10个，并在10个中即使有1个被断定产生裂纹的电容器的情况下也评价为“劣(bad)”，在10个电容器中全部未被断定产生裂纹的情况下评价为“良(good)”。有无裂纹的产生通过如下方式来进行了确认：利用研磨使通过层叠体的中心的WT剖面露出，并利用光学显微镜来观察露出剖面。
在电容器的可靠性的评价中，将21种电容器分别制作20个，并在20个中即使有1个被断定IR值的劣化的电容器的情况下也评价为“劣”，在20个电容器中全都未被断定IR值的劣化的情况下评价为“良”。
电容器的可靠性的评价通过超加速寿命试验来进行了确认。具体来说，在150℃的温度气氛中，对电容器施加8V的电压，将直到电容器的IR值成为10kΩ以下为止的时间低于10小时的情况判定为电容器的IR值的劣化。
[表1]
表1是汇总了实验1中的评价结果的表。如表1所示，在外侧外层部的厚度为内侧外层部的厚度以上的、实施例1～10以及比较例5～9的各电容器中，能够抑制了电容器的烧成时的裂纹产生。
从仅比较例5的电容器可靠性下降了的情况可知，在构成外侧外层部的第2电介质层的含有成分中的Si相对于Ti的摩尔比大于2.9mol％且内侧外层部的厚度小于20μm的情况下，仅电容器可靠性有可能下降。
以下，说明对外侧外层部中与Si的含有量较多的内侧外层部的边界部给外部应力所引起的电容器的裂纹的产生所带来的影响进行了评价的实验。
(实验2)
在实验2中，制作了比较例12、13以及实施例11、12的4种电容器的安装体。首先，说明4种电容器的安装体共同的条件(设计值)。
使第1外层部的构成与第2外层部的构成相同，将第1外层部的厚度设为了100μm，将第2外层部的厚度设为了100μm，将内层部的厚度设为了620μm，将导电体层的厚度设为了0.8μm，将导电体层的层叠片数设为了330片。
在比较例12、13以及实施例11、12的4种电容器的安装体的各自中，将第1电介质层的含有成分中的Si相对于Ti的摩尔比、构成外侧外层部的第2电介质层的含有成分中的Si相对于Ti的摩尔比、内侧外层部的厚度、以及外侧外层部的厚度设为了后面揭示的表2所示的尺寸。
在电容器的外部应力所引起的裂纹的产生的评价中，将4种电容器的安装体分别制作10个，并在10个中即使有1个被断定产生到达导电体层的裂纹的电容器的安装体的情况下也评价为“劣”，在10个电容器的安装体中全都未被断定产生到达导电体层的裂纹的情况下评价为“良”。
图17是表示将在实验2中安装了电容器的基板弯曲的状态的示意图。如图17所示，电容器的外部应力所引起的裂纹的产生的评价通过如下方式来进行：确认由于在用挤压夹具8使安装了电容器10的被安装体1发生了弯曲时作用于电容器10的外部应力，是否在电容器10产生裂纹。
具体来说，将电容器10安装在被安装体1的下表面，在由两个支承部7支承了被安装体1的下表面的两端的状态下，通过从被安装体1的上表面侧将挤压夹具8如图17中的箭头8a所示对被安装体1垂直推压而使被安装体1向下侧呈凸状弯曲。其结果，在电容器10中拉伸应力通过两个外部电极14而被加载于层叠体11。确认由于该拉伸应力(外部应力)，是否在层叠体11产生裂纹。裂纹的产生的有无通过利用光学显微镜观察对层叠体进行研磨而使其露出的剖面来进行了确认。
[表2]
表2是汇总了实验2中的评价结果的表。如表2所示，在外侧外层部中与Si的含有量较多的内侧外层部的边界部存在的实施例11、12的各电容器的安装体中，未被断定到达了导电体层的裂纹。即使在外侧外层部产生了裂纹的情况下，也未被断定进入到内侧外层部的裂纹。因此，可以认为在外侧外层部中与Si的含有量较多的内侧外层部的边界部具有防止裂纹的进展或者使裂纹的进展方向变更来抑制裂纹到达导电体层的功能。
本发明能够特别有效地应用于第2外层部12b2的厚度为50μm以上、静电电容为10μF以上、层叠体11的长度为1.8mm以下、并且导电体层13的层叠数为300片以上的小型的电容器。
本发明即使在小型的电容器中，也能够更有效地应用于层叠体11的层叠方向上的内层部11m的厚度T1比层叠体11的宽度方向W上多个导电体层13所处的内层部11m的宽度W1大的电容器，进而能够更有效地应用于层叠体11的层叠方向上的内层部11m的厚度T1比层叠体11的宽度W0大的电容器。
(实验3)
在实验3中，为了调查边界部的非线性特性的影响，制作了实施例13～19的7种电容器。在这些电容器中，在使内侧外层的厚度和外侧外层的厚度相同的同时改变了几种其共同的厚度的值。
边界部的非线性特性的评价按如下方式进行。如图18所示，在电容器的LT剖面中绘制通过边界部12z中的长度方向L的中心点M并与边界部12z相切的切线。将从层叠体的端面和边界部12z的交点到切线的最短距离d小于5μm的情况评价为“C”。将距离d为5μm以上且小于内侧内层的厚度h21的情况评价为“B”。将距离d为内侧内层的厚度h21以上的情况评价为“A”。C意味着非线性特性较低，A意味着非线性特性较高。
针对烧成后的电容器的芯片，通过反复温度的上升和下降给予了热冲击循环之后，用光学显微镜对LT剖面进行了观察。关于一种实施例而各制作10个样品，按照各实施例遍及全部10个样品进行了基于光学显微镜的观察。在对10个样品进行观察中，即使界面处的裂纹(界面剥离)有1个也评价为“劣”，若1个都没有则评价为“良”。结果如表3所示。
[表3]
表3是汇总了实验3中的评价结果的表。如表3所示，对于关于非线性特性受到了评价A或B的实施例13～16而言，根据即使给予热冲击也没有发生界面剥离的情况可以认为，只要是非线性特性高的结构即边界部的端部较大地弯曲的结构，就可以抑制界面剥离。尤其是在非线性特性受到了较高的评价A的实施例13～14的情况下，不仅有助于抑制边界部处的界面剥离的产生，还有助于抑制内层部和外层部之间的裂纹的产生，在结构缺陷的抑制上取得很大效果。如表3所示，通过将内侧外层部的厚度h21设为60μm以下，从而能够成为非线性特性较高的结构。
(实验4)
同样地，作为实验4，制作实施例20～26的7种电容器，调查了WT剖面中的边界部的非线性特性的影响。边界部的非线性特性的评价按如下方式进行：在WT剖面中绘制通过边界面12z中的宽度方向的中心点M的切线，并对从层叠体的侧面和边界面12z的交点到切线的最短距离d进行了测量。将小于5μm的情况评价为“C”，将距离d为5μm以上且小于内侧内层的厚度h21的情况评价为“B”，将距离d为内侧内层的厚度h21以上的情况评价为“A”。
[表4]
表4是汇总了实验4中的评价结果的表。如表4所示，对于关于非线性特性受到了评价A或B的实施例20～24而言，根据即使给予热冲击也没有发生界面剥离的情况可以认为，只要是非线性特性较高的结构即边界部的端部较大的弯曲的结构，就可以抑制界面剥离。尤其是在非线性特性受到了较高的评价A的实施例20～21的情况下，不仅有助于抑制边界部处的界面剥离的产生，还有助于抑制内层部和外层部之间的裂纹的产生，在结构缺陷的抑制上取得很大效果。如表4所示，通过将内侧外层部的厚度h21设为70μm以下，从而能够成为非线性特性较高的结构。
(厚度的测量方法)
以下，说明电容器的电介质层以及导电体层的厚度的测量方法。图19是表示用扫描型电子显微镜对电容器的剖面进行了观察的放大像的一例的图。在图19中，图示了电容器中与埋入树脂29相接的第2主面112侧的一部分。
在对电容器的电介质层以及导电体层的厚度进行测量时，首先，如图19所示，在用扫描型电子显微镜对电容器的剖面进行了观察的放大像中，绘制沿层叠体的层叠方向延伸并且通过层叠体的中心的直线Lc。接着，等间隔(间距S)地绘制与直线Lc平行的多条直线。间距S只要按照要测量的电介质层或导电体层的厚度的5倍～10倍程度来决定即可，例如在测量厚度为1μm的电介质层的情况下，设为间距S＝5μm。此外，在直线Lc的两侧绘制相同条数的直线。即，加上直线Lc绘制奇数条直线。在图19中，示出了绘制有直线La～直线Le为止的5条直线。
接着，在直线La～直线Le的各直线上，测量电介质层以及导电体层的厚度。但是，在直线La～直线Le的各直线上，导电体层缺损而夹着该导电体层的电介质层彼此相连的情况、或者测定位置的放大像不清楚的情况下，在进一步远离直线Lc的直线上测量厚度或距离。
例如，在测量电介质层12的厚度时，如图19所示，测量直线La上的厚度D1、直线Lb上的厚度D2、直线Lc上的厚度D3、直线Ld上的厚度D4以及直线Le上的厚度D5，并将它们的平均值设为电介质层12的厚度。
例如，在计算内层部11m的多个电介质层12的平均厚度时，针对将内层部11m的位于厚度方向T的大致中央的电介质层12和分别位于其两侧的各2层的电介质层12加在一起的5层电介质层12分别通过上述方法来测量厚度，并将其平均值设为内层部11m的多个电介质层12的平均厚度。
另外，在电介质层12的层叠数小于5层的情况下，针对所有的电介质层12通过上述方法来测量厚度，并将其平均值设为多个电介质层12的平均厚度。
作为侧方富余部12c的长度的测量方法，利用研磨使通过层叠体11的中心的WT剖面露出，并利用光学显微镜对露出剖面进行观察，测量最长的侧方富余部12c的长度。
作为端部富余部12e的长度的测量方法，利用研磨使通过层叠体11的中心的LT剖面露出，并利用光学显微镜对露出剖面进行观察，测量最长的端部富余部12e的长度。
作为内层部11m的宽度W1的测量方法，利用研磨使通过层叠体11的中心的WT剖面露出，并利用光学显微镜对露出剖面进行观察，测量第1最外导电体层13、第2最外导电体层13、以及位于内层部11m的层叠方向的中央的最近处的导电体层13各自的宽度，计算并求取3个测量值的平均值。
作为内层部11m的长度方向的尺寸L1的测量方法，利用研磨使通过层叠体11的中心的LT剖面露出，并利用光学显微镜对露出剖面进行观察，测量第1最外导电体层13、第2最外导电体层13、以及位于内层部11m的层叠方向的中央的最近处的导电体层13各自的宽度，计算并求取3个测量值的平均值。
作为内层部11m的厚度T1的测量方法，利用研磨使通过层叠体11的中心的WT剖面露出，并利用光学显微镜对露出剖面进行观察，测量并求取通过层叠体11的中心、并且以最短距离连结第1最外导电体层13和第2最外导电体层13的线段的长度。
作为第1外层部12b1或第2外层部12b2的厚度的测量方法，利用研磨使通过层叠体11的中心的WT剖面露出，并利用光学显微镜对露出剖面进行观察，在层叠体11的宽度方向W的中央处测量第1外层部12b1或第2外层部12b2的厚度。
第1电介质层12x或第2电介质层12y的含有成分的组成分析可以通过ICP(Inductivelycoupledplasma，感应耦合等离子体)发光分光分析或波长色散型X射线分析装置(WDX)来进行。在通过ICP发光分光分析来进行元素分析的情况下，使分析试样成为粉末状之后，通过酸来溶解，对溶解液进行ICP发光分光分析，由此确定组成。在通过WDX来进行元素分析的情况下，通过对埋入树脂后的层叠体进行研磨来使WT剖面露出，使用扫描型电子显微镜(SEM)所附设的WDX来确定组成。
在外侧外层部中与Si的含有量较多的内侧外层部的边界部可以通过如下方式来进行确认：通过对埋入树脂后的层叠体进行研磨来使WT剖面露出，通过扫描型电子显微镜(SEM)对露出剖面的背散射电子像进行摄像来进行观察。或者可以使用扫描型电子显微镜(SEM)所附设的波长色散型X射线分析装置(WDX)来作成露出剖面的元素映射，通过确定Si的含有率较高的部分来确认边界部。
另外，本次公开的上述实施方式所有的点均为例示而并非限制性的内容。本发明的范围并非通过上述的说明而是通过权利要求书来示出，并包含与权利要求书等同的意义以及范围内的所有的变更。

Claims (12)

1.一种层叠陶瓷电容器，其中，具备：
层叠体，其包含被层叠的多个电介质层以及多个导电体层，并具有在层叠方向上相对的第1主面以及第2主面；和
至少两个外部电极，设置于所述层叠体的表面的一部分，并与所述多个导电体层之中的至少一部分导电体层电连接，
所述多个导电体层包含与彼此不同的所述外部电极连接的第1导电体层以及第2导电体层，
所述层叠体还具有连结所述第1主面和所述第2主面并相对的两个端面、以及连结所述第1主面和所述第2主面且连结所述两个端面并相对的两个侧面，并且，所述层叠体在所述层叠方向上包含内层部和夹着该内层部的第1外层部以及第2外层部，其中，该内层部是所述第1导电体层和所述第2导电体层以及所述多个电介质层的一部分电介质层被层叠的部分，并包含所述多个导电体层之中最接近第1主面的第1最外导电体层到最接近第2主面的第2最外导电体层，
所述第2外层部包含外侧外层部以及内侧外层部，其中，该外侧外层部包含所述第2主面，该内侧外层部位于该外侧外层部和所述内层部之间，
所述外侧外层部所包含的所述电介质层的Si相对于Ti的组成比，高于所述内层部所包含的所述一部分电介质层、以及构成所述内侧外层部的电介质层的Si相对于Ti的组成比，
所述第2外层部在所述外侧外层部和所述内侧外层部之间包含Si聚集的边界部，
从连结所述两个侧面的方向观察时，所述边界部具有随着接近于所述端面而朝向所述第1主面弯曲的部分。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
从连结所述两个端面的方向观察时，所述外侧外层部和所述内侧外层部的边界部具有随着接近于所述侧面而朝向所述第1主面弯曲的部分，
在通过所述层叠体的中心且与连结所述两个端面的方向正交的所述层叠体的剖面中所述边界部到达所述侧面的点和所述第2主面之间的距离，大于在通过所述层叠体的中心且与连结所述两个侧面的方向正交的所述层叠体的剖面中所述边界部到达所述端面的点和所述第2主面之间的距离。
3.根据权利要求1或2所述的层叠陶瓷电容器，其中，
所述外部电极设置于所述层叠体的所述第2主面的至少一部分，
所述外侧外层部中的第2主面侧的表层部与所述外侧外层部的中央部相比，Si的含有率高。
4.根据权利要求1～3中任一项所述的层叠陶瓷电容器，其中，
所述内层部所包含的所述一部分电介质层的稀土类元素相对于Ti的组成比，高于所述外侧外层部所包含的所述电介质层的稀土类元素相对于Ti的组成比。
5.根据权利要求1～4中任一项所述的层叠陶瓷电容器，其中，
所述内层部所包含的所述一部分电介质层、所述第1外层部所包含的所述电介质层、所述内侧外层部所包含的所述电介质层各自的Mn相对于Ti的组成比，高于所述外侧外层部所包含的所述电介质层的Mn相对于Ti的组成比。
6.根据权利要求1～5中任一项所述的层叠陶瓷电容器，其中，
从连结所述两个侧面的方向观察时，所述第1最外导电体层包含朝向所述第2主面弯曲的部分，所述第2最外导电体层包含朝向所述第1主面弯曲的部分，
所述第2最外导电体层比所述第1最外导电体层弯曲得大。
7.一种层叠陶瓷电容器，其中，具备：
层叠体，其包含被层叠的多个电介质层以及多个导电体层，并具有在层叠方向上相对的第1主面以及第2主面；和
至少两个外部电极，设置于所述层叠体的表面的一部分，并与所述多个导电体层之中的至少一部分导电体层电连接，
所述多个导电体层包含与彼此不同的所述外部电极连接的第1导电体层以及第2导电体层，
所述层叠体还具有连结所述第1主面和所述第2主面并相对的两个端面、以及连结所述第1主面和所述第2主面且连结所述两个端面并相对的两个侧面，并且，所述层叠体在所述层叠方向上包含内层部和夹着该内层部的第1外层部以及第2外层部，其中，该内层部是所述第1导电体层和所述第2导电体层以及所述多个电介质层的一部分电介质层被层叠的部分，并包含所述多个导电体层之中最接近第1主面的第1最外导电体层到最接近第2主面的第2最外导电体层，
所述第2外层部包含外侧外层部以及内侧外层部，其中，该外侧外层部包含所述第2主面，该内侧外层部位于该外侧外层部和所述内层部之间，
所述外侧外层部所包含的所述电介质层的Si相对于Ti的组成比，高于所述内层部所包含的所述一部分电介质层、以及构成所述内侧外层部的电介质层的Si相对于Ti的组成比，
所述第2外层部在所述外侧外层部和所述内侧外层部之间包含Si聚集的边界部，
从连结所述两个端面的方向观察时，所述边界部具有随着接近于所述侧面而朝向所述第1主面弯曲的部分。
8.根据权利要求7所述的层叠陶瓷电容器，其中，
所述内层部所包含的所述一部分电介质层的稀土类元素相对于Ti的组成比，高于所述外侧外层部所包含的所述电介质层的稀土类元素相对于Ti的组成比。
9.根据权利要求7或8所述的层叠陶瓷电容器，其中，
所述内层部所包含的所述一部分电介质层、所述第1外层部所包含的所述电介质层、所述内侧外层部所包含的所述电介质层各自的Mn相对于Ti的组成比，高于所述外侧外层部所包含的所述电介质层的Mn相对于Ti的组成比。
10.根据权利要求7～9中任一项所述的层叠陶瓷电容器，其中，
从连结所述两个侧面的方向观察时，所述第1最外导电体层包含朝向所述第2主面弯曲的部分，所述第2最外导电体层包含朝向所述第1主面弯曲的部分，
所述第2最外导电体层比所述第1最外导电体层弯曲得大。
11.一种层叠陶瓷电容器串，其中，具备：
多个权利要求1～10中任一项所述的层叠陶瓷电容器；和
包装体，其包含空开间隔设置有将所述多个层叠陶瓷电容器分别进行收纳的多个凹部的长条状的载带、以及粘贴于该载带以堵住所述多个凹部的盖带，
所述多个层叠陶瓷电容器以所述第2主面位于所述多个凹部的底侧的状态被分别收纳在所述多个凹部内。
12.一种层叠陶瓷电容器的安装体，其中，具备：
权利要求1～10中任一项所述的层叠陶瓷电容器；和
所述层叠陶瓷电容器被安装的被安装体，
所述第2主面与被安装体侧相面对。
CN201510493277.7A 2014-08-13 2015-08-12 层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体 Active CN105374554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-164887 2014-08-13
JP2014164887A JP2016040819A (ja) 2014-08-13 2014-08-13 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Publications (2)

Publication Number Publication Date
CN105374554A true CN105374554A (zh) 2016-03-02
CN105374554B CN105374554B (zh) 2018-05-18

Family

ID=55302659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510493277.7A Active CN105374554B (zh) 2014-08-13 2015-08-12 层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体

Country Status (4)

Country Link
US (3) US9659712B2 (zh)
JP (1) JP2016040819A (zh)
KR (1) KR101730495B1 (zh)
CN (1) CN105374554B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176356A (zh) * 2018-02-21 2019-08-27 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20190059008A (ko) * 2017-11-22 2019-05-30 삼성전기주식회사 적층 세라믹 커패시터
JP2019114583A (ja) * 2017-12-20 2019-07-11 株式会社村田製作所 積層セラミックコンデンサ
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102268391B1 (ko) * 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129487A (ja) * 1995-11-06 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2008078516A (ja) * 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
CN101276684A (zh) * 2006-03-28 2008-10-01 Tdk株式会社 叠层型陶瓷电子部件及其制造方法
CN101339847A (zh) * 2007-07-04 2009-01-07 Tdk株式会社 陶瓷电子部件
CN103887067A (zh) * 2012-12-20 2014-06-25 三星电机株式会社 多层陶瓷电子部件及其制造方法
CN103903856A (zh) * 2012-12-25 2014-07-02 株式会社村田制作所 层叠陶瓷电子部件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0745469A (ja) 1993-07-27 1995-02-14 Murata Mfg Co Ltd 積層セラミック電子部品
CN101142642B (zh) 2005-03-14 2010-05-19 株式会社村田制作所 叠层陶瓷电容器
KR101058697B1 (ko) 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP5899699B2 (ja) 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
JP5884653B2 (ja) 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5853976B2 (ja) 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ
US8934215B2 (en) 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
JP6044153B2 (ja) 2012-07-26 2016-12-14 Tdk株式会社 電子部品
JP5998724B2 (ja) 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452049B1 (ko) 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452054B1 (ko) 2012-12-03 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101452068B1 (ko) 2012-12-18 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129487A (ja) * 1995-11-06 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
CN101276684A (zh) * 2006-03-28 2008-10-01 Tdk株式会社 叠层型陶瓷电子部件及其制造方法
JP2008078516A (ja) * 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
CN101339847A (zh) * 2007-07-04 2009-01-07 Tdk株式会社 陶瓷电子部件
CN103887067A (zh) * 2012-12-20 2014-06-25 三星电机株式会社 多层陶瓷电子部件及其制造方法
CN103903856A (zh) * 2012-12-25 2014-07-02 株式会社村田制作所 层叠陶瓷电子部件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176356A (zh) * 2018-02-21 2019-08-27 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN110176356B (zh) * 2018-02-21 2023-03-28 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
US11721483B2 (en) 2018-02-21 2023-08-08 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器
CN115410824B (zh) * 2021-05-27 2024-05-03 Tdk株式会社 层叠电容器

Also Published As

Publication number Publication date
US20170236645A1 (en) 2017-08-17
US9928962B2 (en) 2018-03-27
CN105374554B (zh) 2018-05-18
JP2016040819A (ja) 2016-03-24
US9941052B2 (en) 2018-04-10
US9659712B2 (en) 2017-05-23
KR101730495B1 (ko) 2017-04-26
KR20160020355A (ko) 2016-02-23
US20160049255A1 (en) 2016-02-18
US20180019060A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
CN105374554A (zh) 层叠陶瓷电容器、包含其的层叠陶瓷电容器串、其安装体
CN105374555B (zh) 层叠陶瓷电容器、包含其的层叠陶瓷电容器串及其安装体
US10410791B2 (en) Multilayer ceramic capacitor
JP6812477B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
US9236187B2 (en) Multilayer ceramic capacitor
US9978519B2 (en) Multilayer ceramic electronic component
CN102810396B (zh) 多层陶瓷电容器
KR101727812B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
US9620290B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
CN102385989A (zh) 层叠陶瓷电容器
KR101528427B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
KR20110077797A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2017022365A (ja) 積層セラミックコンデンサ
CN105531775B (zh) 层叠陶瓷电子部件
KR20160071335A (ko) 도전성 페이스트 및 세라믹 전자 부품
CN103460316B (zh) 层叠陶瓷电容器、以及层叠陶瓷电容器的制造方法
JP2016082033A (ja) 積層セラミックコンデンサ
JP2023099276A (ja) 積層型電子部品
JP2016072279A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US20140043720A1 (en) Multilayered ceramic electronic component and fabricating method thereof
JP2016040818A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
CN110024498A (zh) 多层陶瓷基板以及电子装置
JP2021184432A (ja) セラミック電子部品およびその製造方法
JP2005317776A (ja) セラミック電子部品の製造方法
JP2019175991A (ja) コンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant