JP5998724B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP5998724B2
JP5998724B2 JP2012173052A JP2012173052A JP5998724B2 JP 5998724 B2 JP5998724 B2 JP 5998724B2 JP 2012173052 A JP2012173052 A JP 2012173052A JP 2012173052 A JP2012173052 A JP 2012173052A JP 5998724 B2 JP5998724 B2 JP 5998724B2
Authority
JP
Japan
Prior art keywords
capacitor
thickness
exterior
internal electrode
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012173052A
Other languages
English (en)
Other versions
JP2014033097A (ja
Inventor
喜一 宮澤
喜一 宮澤
友義 藤村
友義 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012173052A priority Critical patent/JP5998724B2/ja
Publication of JP2014033097A publication Critical patent/JP2014033097A/ja
Application granted granted Critical
Publication of JP5998724B2 publication Critical patent/JP5998724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサでは、誘電体層などのセラミック層が内部電極層と交互に積層される構造の素子本体を有する。誘電体層などのセラミック層には、内部電極間で電圧が印加され、そのためにセラミック層が微小に歪み電歪現象が生じることがある。
特に積層セラミックコンデンサに交流電圧が印加されると、電歪現象による機械的歪みによってコンデンサに振動(電歪振動)が発生する。そのため、コンデンサを基板に実装し、交流電圧を印加すると、電歪振動が基板に伝播して、いわゆる音鳴きが発生することがある。
このような電歪現象による音鳴きを防止するための構造として、金属端子を用いることで実装基板との距離を確保し、音鳴きの原因となる積層セラミックコンデンサと基板との共振を低減する構造が用いられてきた(たとえば特許文献1)。
しかしながら、金属端子を用いることで積層セラミックコンデンサ全体の部品としての構造が複雑になり、外部要因による信頼性低下の恐れが生じたり、構成部材増加による生産負荷の増加、コスト増加などの工業的な課題が懸念されていた。
特開2004−266110号公報
本発明は、このような実状に鑑みてなされ、その目的は、信頼性を低下させることなく、かつ、安価な構造によって音鳴きを低減することができる積層セラミックコンデンサを提供することである。
本発明者等は、信頼性を低下させることなく、かつ、安価な構造によって音鳴きを低減することができる積層セラミックコンデンサについて鋭意検討を重ねた結果、コンデンサのサイズと素子本体の内部における外装部の厚みとの間で、所定の関係を満足させることで、金属端子を用いることなく、音鳴き現象を有効に防止できることを見出し、本発明を完成させるに至った。
すなわち、本発明の第1の観点に係る積層セラミックコンデンサは、
内部電極層と内部セラミック層とが交互に積層される内装部と、
前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
前記第2外装部が基板の実装表面に向き合うように配置され、
前記第1外装部の厚みをTs1とし、
前記第2外装部の厚みをTs2とし、
前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
Ts2>T1、
3.0≦L≦3.4(mm)、
1.4≦W≦1.9(mm)、
0.6≧Ts2/T≧0.30であることを特徴とする。
本発明の第2の観点に係る積層セラミックコンデンサは、
内部電極層と内部セラミック層とが交互に積層される内装部と、
前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
前記第2外装部が基板の実装表面に向き合うように配置され、
前記第1外装部の厚みをTs1とし、
前記第2外装部の厚みをTs2とし、
前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
Ts2>T1、
1.8≦L≦2.2(mm)、
1.0≦W≦1.4(mm)、
0.6≧Ts2/T≧0.43であることを特徴とする。
本発明の第3の観点に係る積層セラミックコンデンサは、
内部電極層と内部セラミック層とが交互に積層される内装部と、
前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
前記第2外装部が基板の実装表面に向き合うように配置され、
前記第1外装部の厚みをTs1とし、
前記第2外装部の厚みをTs2とし、
前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
Ts2>T1、
3.0≦L≦3.4(mm)、
2.3≦W≦2.8(mm)、
0.6≧Ts2/T≧0.38である。
本発明の第1および第3の観点においては、好ましくは、(Ts2−Ts1)/Tが0.2以上である。また、本発明の第2の観点では、好ましくは、(Ts2−Ts1)/Tが0.3以上である。
本発明では、コンデンサのサイズと素子本体の内部における外装部の厚みとの間で、上述したような所定の関係を満足させることで、金属端子を用いることなく、音鳴き現象を有効に防止できる。本発明では、金属端子を用いる必要がないため、コンデンサの構造がシンプルになり、外部要因による信頼性低下の恐れが無くなり、構成部材増加による生産負荷の増加が無いと共に、コスト低減も図ることができる。
前記素子本体の内部では、前記内部電極層が積層する方向に沿って前記内装部の両側に、前記第1外装部と第2外装部とがそれぞれ一体化してあってもよい。その場合において、第1外装部よりも厚い第2外装部の内部には、外部電極に接続されないダミー電極が形成されていても良い。第2外装部と内装部との熱収縮率を略同一にすることができ、焼成時の熱収縮率の差に起因するクラックを防止することが容易になる。
好ましくは、前記素子本体の内部では、前記内部電極層が積層する方向と垂直方向に沿って前記内装部の両側に、前記第1外装部と第2外装部とがそれぞれ一体化してある。このように構成することで、内部電極層が積層する方向に沿って前記内装部の両側に前記第1外装部と第2外装部とがそれぞれ一体化してある構造に比較して、製造が容易である。なぜなら、この素子本体の構造は、素子本体の製造過程において、内部電極の形成パターンを変更するのみで容易に製造することができるからである。また、製造が容易であることから欠陥も少ない。
本発明に係る実装構造は、上記に記載の積層セラミックコンデンサを基板に実装してある構造である。
図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。 図2は図1に示すII−II線に沿う概略断面図である。 図3Aは図1に示すコンデンサを基板に実装した状態を示す概略断面図である。 図3Bは図3の変形例に係るコンデンサを基板に実装した状態を示す概略断面図である。 図4は図3Aに示すIV−IV線に沿う概略断面図である。 図5は図1に示すコンデンサの製造過程を示す一部破断斜視図である。 図6Aは本発明の他の実施形態に係る積層セラミックコンデンサの実装状態を示す概略断面図である。 図6Bは図6Aの変形例に係る積層セラミックコンデンサの実装状態を示す概略断面図である。 図7は図6Aに示すコンデンサの製造過程を示す一部破断斜視図である。
以下、本発明を、図面に示す実施形態に基づき説明する。
第1実施形態
図1および図2に示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、第1外部電極6と第2外部電極8とを有する。素子本体4は、第1内部電極層12および第2内部電極層13を有し、それらの間に内側誘電体層(内部セラミック層の一種)10が介在するように、これらの内部電極層12,13が交互に積層してある。
これらの内部電極層12,13が交互に積層してある素子本体4の一部分が、内装部16となる。本実施形態では、コンデンサ2の厚み(高さ)方向(Z軸方向)が内部電極層12,13の積層方向に一致し、素子本体4における内装部16のZ軸方向の両側に第1外装部14と第2外装部15とが一体的に形成してある。
本実施形態の図面においては、Z軸とY軸とX軸とが相互に垂直であり、素子本体4のX軸方向の両端に、それぞれ第1外部電極6および第2外部電極8が素子本体4の端面全面と側面の一部を覆うように形成してある。
交互に積層される一方の第1内部電極層12は、素子本体4の第1端部の外側に形成してある第1外部電極6の内側に対して電気的に接続してある。また、交互に積層される他方の第2内部電極層13は、素子本体4の第2端部の外側に形成してある第2外部電極8の内側に対して電気的に接続してある。
内側誘電体層10および外装部14,15の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。内装部6を構成する誘電体材料と、外装部14,15とを構成する誘電体材料は、同一であることが製造工程上有利であるが、それぞれの目的に合わせて組成を異ならせても良い。
各内側誘電体層10の厚みは、特に限定されず、数μm〜数十μmのものが一般的であるが、本実施形態では、特に0.5〜5.0μmの場合に効果が大きい。
内部電極層12,13の材質は、特に限定されず、たとえばNi、Ni合金、Cu、Cu合金、Pd、Ag、Ag−Pd合金などで構成される。各内部電極層12,13の厚みは、誘電体層10,11と同程度であるが、本実施形態では、特に0.5〜5.0μmの場合に効果が大きい。
外部電極6および8の材質も特に限定されないが、通常、Ni,Pd,Ag,Au,Cu,Pt,Rh,Ru,Ir等の少なくとも1種、又はそれらの合金を用いることができる。通常は、Cu,Cu合金、Ni又はNi合金等や、Ag,Ag−Pd合金、In−Ga合金等が使用される。外部電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、全体形状が直方体形状であり、コンデンサ2のX軸方向の長さ(L)寸法が3.0〜3.4mmであり、Y軸方向の幅(W)寸法が1.4〜1.9mmであり、Z軸方向の厚み(T)寸法が1.4〜2.1mmである。なお、ここでのZ軸方向の厚み(T)寸法は外部電極の厚みを含まない素子本体4の厚み(Ts1+T0+Ts2)と略同一である。なぜなら、外部電極6および8の回り込み部の厚みは、厚み(T)寸法に対して、ほとんど無視することができるからである。X軸方向の長さ(L)寸法およびY軸方向の幅(W)寸法に関しても、Z軸方向の厚み(T)寸法と同様に、素子本体4の長さおよび幅寸法と略同一とみなして良い。
本実施形態では、上記のサイズを有するコンデンサ2について、音鳴き現象を防止するための構造について検討した結果、下記の寸法関係にある時に、音鳴き現象を有効に防止することができることが見出された。
図1および図2に示すコンデンサ2は、図3Aおよび図4に示すように、基板2の実装表面に、基板20の実装表面20aに所定パターンで形成してあるパッド部22とコンデンサ2の外部電極6および8とが各々ハンダ24により接続されるように実装される。実装に際しては、コンデンサ2の第2外装部15が基板20の実装表面20aに向き合うことになる。本実施形態では、内部電極層12,13が基板20の実装表面と略平行になる。
本実施形態では、図1に示すように、第1外装部14のZ軸方向の厚みをTs1とし、第2外装部15のZ軸方向の厚みをTs2とし、コンデンサ2のZ軸方向の厚みをTとし、コンデンサ2のX軸方向の長さをLとし、コンデンサ2のY軸方向の幅をWとした場合に、下記の関係式が成り立つ。
Ts2>T1、
3.0≦L≦3.4(mm)、
1.4≦W≦1.9(mm)、
0.6≧Ts2/T≧0.30。
本実施形態では、上記の範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる。また、金属端子を用いる必要がないため、コンデンサ2の構造がシンプルになり、構成部材増加に伴う特性低減等のリスクが低減する。また、構成部材増加による生産負荷の増加が無くなると共に、コスト低減も図ることができる。
なお、Ts2/Tが0.30より小さいと、音鳴き防止効果が少なく、Ts2/Tが0.6よりも大きいと、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、本実施形態では、好ましくは、(Ts2−Ts1)/Tの下限が0.2以上、さらに好ましくは、0.25以上であり、その上限は、0.50以下が好ましい。このような範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる効果が向上する。(Ts2−Ts1)/Tが小さすぎると、音鳴き防止効果が少なく、大き過ぎると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
本実施形態において、Ts1の下限は、特に限定されないが、好ましくは、70μm以上である。第1外装部14の厚みが薄すぎると、内装部に対する保護効果が小さくなる傾向にある。
また、図3Aおよび図4に示すように、本実施形態のコンデンサ2が基板20の実装表面20aに実装された状態では、コンデンサ2の外部電極6および8に対するハンダ24のハンダ上がり高さThは、コンデンサ2の厚みTと第2外装部15の厚みTs2との関係で決定されることが好ましい。
すなわち、ハンダ上がり高さThは、好ましくはTの1倍以下、さらに好ましくは、Tsの1.2倍以下、特に好ましくは、Ts2の1倍未満となるように、ハンダ処理が成されることが好ましい。ハンダ24が、内装部16の位置に対応する外部電極6および8の表面をほとんど覆わないことになることで、音鳴きの原因となる内装部16における振動変位の影響が、ハンダ24を通して基板20に伝わりにくくなり、音鳴き防止効果が高まる。
次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について説明する。
まず、図5に示すグリーン積層体4Aを形成する。このグリーン積層体4Aを形成するために、第1内部電極パターン12aが形成された第1グリーンシートと、第2内部電極パターン13aが形成された第2グリーンシートとを交互に積層し、グリーン積層体4Aを形成する。
グリーンシートを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストであることが好ましい。
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
内部電極パターン12a,13aを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
グリーンシートは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシートの各表面に内部電極パターン12a,13aを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。
グリーン積層体4Aにおける第1内部電極パターン12aは、最終的には図1に示す第1内部電極層12となる部分であり、第2内部電極パターン13aは、最終的には図1に示す第2内部電極層13となる部分である。これらの電極パターン12a,13aが形成してある領域が、図1に示す内装部16となる内装領域16aであり、そのZ軸方向の両端に、第1外装領域14aと第2外装領域15aとが形成してある。第1外装領域14aと第2外装領域15aとは、焼成後に、図1に示す第1外装部14と第2外装部15となる領域である。
図5では、図示の容易化のために、グリーン積層体4Aにおける内部電極層12aおよび13aの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。
図5に示すように、グリーン積層体4Aにおいて、第1内部電極パターン12aと第2内部電極パターン13aとは、パターン12a,13aの長手方向(X軸方向)に沿って、半パターンずらしてある直線の繰り返しパターンである。また、Y軸に沿って見れば、第1内部電極パターン12aと第2内部電極パターン13aとは、同じピッチ長さの分離した直線パターンである。
なお、図5に示すように、これらの第1内部電極パターン12aおよび第2内部電極パターン13aは、グリーン積層体4AのY軸に沿って両端位置には形成されない領域が存在し、その領域が端部切り捨て部分となる。
図5では、グリーン積層体4Aと素子本体要素4aとの関係を分かりやすくするために、最終的な切断予定線30x,30yを図示してある。なお、素子本体要素4aは、切断して焼成後に図1に示す素子本体4となる部分である。
次に、この実施形態では、切断後の素子本体要素4aに対して、脱バインダ処理および焼成処理を施し、図1に示す焼結後の素子本体4を得る。脱バインダ処理および焼成処理の諸条件は特に限定されないが、焼成温度としては、たとえば1000〜1400°Cである。
その後に、素子本体4のX軸方向の両端に、外部電極6および8を形成する。外部電極6および8は、電極ペーストの焼き付け処理、および/またはめっき処理などにより形成することができ、単一膜で無くても良く、多層膜であることが好ましい。
なお、上述した実施形態では、第1外装部14および第2外装部15の内部には、電極パターン層を形成しなかったが、図3Bに示すように、第1外装部14よりも厚い第2外装部15の内部には、外部電極6,8に接続されない複数のダミー電極18が、内部電極層12,13と同様にして積層されて形成されていても良い。
このように構成することで、第2外装部15と内装部16との熱収縮率を略同一にすることができ、クラックを防止することが容易になる。ダミー電極18は、外部電極に接続されないので、圧電変位を生じることが無い。したがって、第2外装部15は、ダミー電極18が形成されたとしても、上述した実施形態と同様に、内装部16における圧電変位による振動を緩和して、基板20側に振動を伝達することを抑制する機能を有する。
第2実施形態
この実施形態に係るコンデンサ2は、下記の関係式が成り立つ以外は、前述した第1実施形態と同様な構成を有し、同様な作用効果を奏する。
Ts2>T1、
1.8≦L≦2.2(mm)、
1.0≦W≦1.4(mm)、
0.6≧Ts2/T≧0.43。
本実施形態では、上記の範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる。また、金属端子を用いる必要がないため、コンデンサ2の構造がシンプルになり、外部要因による信頼性低下の恐れが無くなり、構成部材増加による生産負荷の増加が無いと共に、コスト低減も図ることができる。
なお、Ts2/Tが0.43より小さいと、音鳴き防止効果が少なく、Ts2/Tが0.6よりも大きいと外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、本実施形態では、好ましくは、(Ts2−Ts1)/Tの下限が0.3以上、さらに好ましくは、0.35以上であり、その上限は、0.55以下が好ましい。このような範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる効果が向上する。(Ts2−Ts1)/Tが小さすぎると、音鳴き防止効果が少なく、大き過ぎると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
第3実施形態
この実施形態に係るコンデンサ2は、下記の関係式が成り立つ以外は、前述した第1実施形態と同様な構成を有し、同様な作用効果を奏する。
Ts2>T1、
3.0≦L≦3.4(mm)、
2.3≦W≦2.8(mm)、
0.6≧Ts2/T≧0.38である。
本実施形態では、上記の範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる。また、金属端子を用いる必要がないため、コンデンサ2の構造がシンプルになり、構成部材増加に伴う特性低減等のリスクが低減する。また、構成部材増加による生産負荷の増加が無くなると共に、コスト低減も図ることができる。
なお、Ts2/Tが0.38より小さいと、音鳴き防止効果が少なく、Ts2/Tが0.6よりも大きいと、相対的に内装部の厚みが減少し、トータル厚みTに対する静電容量などの電気特性が悪くなる傾向にある。
また、本実施形態では、好ましくは、(Ts2−Ts1)/Tの下限が0.2以上、さらに好ましくは、0.25以上であり、その上限は、0.5以下が好ましい。このような範囲に設定することで、金属端子を用いることなく、音鳴き現象を有効に防止できる効果が向上する。(Ts2−Ts1)/Tが小さすぎると、音鳴き防止効果が少なく、大き過ぎると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
第4実施形態
この実施形態に係るコンデンサ2は、以下に示す以外は、前述した第1〜第3実施形態のいずれかと同様な構成を有し、同様な作用効果を奏する。
図6Aに示すように、本実施形態に係る積層セラミックコンデンサ2xは、素子本体4xと、第1外部電極6と図示省略してある第2外部電極8(図1参照)とを有する。素子本体4は、第1内部電極層12xおよび図示省略してある第2内部電極層13x(図1参照)を有し、それらの間に内側誘電体層(内部セラミック層の一種)10xが介在するように、これらの内部電極層12x,13xが交互に積層してある。
これらの内部電極層12xと図示省略してある内部電極層13xが交互に積層してある素子本体4xの一部分が、内装部16xとなる。本実施形態では、コンデンサ2の厚み(高さ)方向(Z軸方向)が内部電極層12,13の積層方向(Y軸方向)の垂直方向に一致し、素子本体4における内装部16のZ軸方向の両側に第1外装部14xと第2外装部15xとが一体的に形成してある。内部電極層12x(13xも同様)は、X軸とZ軸を含む平面と略平行に形成してある。すなわち、本実施形態では、内部電極層12,13が基板20の実装表面と略垂直になる。
次に、このコンデンサ2xの製造方法について説明する。
まず、図7に示すグリーン積層体4xAを形成する。このグリーン積層体4xAを形成するために、第1内部電極パターン12xaが形成された第1グリーンシートと、第2内部電極パターン13xaが形成された第2グリーンシートとを交互に積層し、グリーン積層体4xAを形成する。
グリーン積層体4xAにおける第1内部電極パターン12xaは、最終的には図6Aに示す第1内部電極層12xとなる部分であり、第2内部電極パターン13xaは、図6Aでは省略してある第2内部電極層13となる部分である。これらの電極パターン12xa,13xaが形成してある領域が、図6Aに示す内装部16xとなる内装領域16xaであり、そのZ軸方向の両端に、第1外装領域14xaと第2外装領域15xaとが形成してある。第1外装領域14xaと第2外装領域15xaとは、焼成後に、図6Aに示す第1外装部14xと第2外装部15xとなる領域である。
図7では、図示の容易化のために、グリーン積層体4xAにおける内部電極層12xaおよび13xaの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。
図7に示すように、グリーン積層体4xAにおいて、第1内部電極パターン12xaと第2内部電極パターン13xaとは、パターン12xa,13xaの長手方向(X軸方向)に沿って、半パターンずらしてある直線の繰り返しパターンである。また、Z軸に沿って見れば、第1内部電極パターン12xaと第2内部電極パターン13xaとは、同じピッチ長さの分離した直線パターンである。
本実施形態では、図6Aに示す第1外装部14xと第2外装部15xとなる領域が、図7に示すように、内部電極パターン12xa,13xaの積層方向の両側では無く、内部電極パターン12xa,13xaにおいて同じピッチ長さの分離した直線パターン間の隙間領域に交互に形成される。
本実施形態では、内部電極層が積層する方向に沿って内装部の両側に第1外装部と第2外装部とがそれぞれ一体化してある第1実施形態に比較して、製造が容易である。なぜなら、本実施形態では、図7に示すように、素子本体の製造過程において、内部電極パターン12xa,13xaにおける分離パターン方向の隙間を変更するのみで容易に製造することができるからである。また、製造が容易であることから欠陥も少ない。
なお、本実施形態において、第1外装部14xおよび第2外装部15xの内部には、電極パターン層を形成しなかったが、図6Bに示すように、第1外装部14xよりも厚い第2外装部15xの内部には、内部電極層12x(13x)および外部電極6(8)に接続されない複数のダミー電極18xが、内部電極層12x(13x)と同様にして積層されて形成されていても良い。
このように構成することで、第2外装部15xと内装部16xとの熱収縮率を略同一にすることができ、クラックを防止することが容易になる。ダミー電極18xは、外部電極に接続されないので、圧電変位を生じることが無い。したがって、第2外装部15は、ダミー電極18xが形成されたとしても、上述した実施形態と同様に、内装部16における圧電変位による振動を緩和して、基板20側に振動を伝達することを抑制する機能を有する。
その他の実施形態
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例1
まず、誘電体原料を作製するための出発原料として、平均粒子径0.2μmの主成分原料(BaTiO3 )と、副成分原料としてのY2 O3 、V2 O5 、CrO、MgO、SiO2 およびCaOと、を準備した。次いで、準備した出発原料をボールミルにより16時間湿式混合することにより、誘電体原料を調製した。
上記にて調製した誘電体原料:100重量部と、アクリル樹脂:4.8重量部と、酢酸エチル:100重量部と、ミネラルスピリット:6重量部と、トルエン:4重量部とをボールミルで混合してペースト化し、内装部用グリーンシート用ペーストおよび外装部用グリーンシート用ペーストを製造した。
次いで、平均粒子径0.2μmのNi粒子:100重量部と、有機ビヒクル(エチルセルロース8重量部をターピネオール92重量部に溶解したもの):40重量部と、ターピネオール:10重量部とを3本ロールにより混練してペースト化し、内部電極層を形成するための導電体ペーストを得た。
次いで、平均粒径0.5μmのCu粒子:100重量部と、有機ビヒクル(エチルセルロース樹脂8重量部をターピネオール92重量部に溶解したもの):35重量部およびターピネオール:7重量部とを混練してペースト化し、外部電極用ペーストを得た。
次いで、内装部用グリーンシート用ペーストを、PETフィルム上に塗布、乾燥し、その上に内部電極層用の導電体ペーストを印刷して電極ペースト膜を形成し、PETフィルムを剥離することにより、電極ペースト膜を有する内装部用グリーンシートを得た。一方、これとは別に、外装部用グリーンシート用ペーストを、PETフィルム上に塗布、乾燥し、次いでPETフィルムを剥離することにより、外側グリーンシートを得た。
次いで、電極ペースト膜を有する内装部用グリーンシートと、外装部用グリーンシートとを積層、圧着して、積層体を得た。次いで、得られた積層体を所定サイズに切断し、脱バインダ処理、焼成およびアニールを行って、積層セラミック焼成体を得た。
脱バインダ処理は、昇温時間15℃/時間、保持温度280℃、保持時間8時間、空気雰囲気の条件で行った。
焼成は、昇温速度200℃/時間、保持温度1280〜1320℃、保持時間2時間、冷却速度300℃/時間、加湿したN2 +H2 混合ガス雰囲気(酸素分圧は10−9気圧)の条件で行った。
アニールは、保持温度900℃、温度保持時間9時間、冷却速度300℃/時間、加湿したN2 ガス雰囲気(酸素分圧は10−5気圧)の条件で行った。なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を35℃としたウェッターを用いた。
次いで、積層セラミック焼成体の端面をサンドブラストにて研磨したのち、端子電極用ペーストを端面に転写し、加湿したN2 +H2 雰囲気中において、800℃にて10分間焼成して端子電極を形成し、図1に示される構成の積層セラミックコンデンサの試料を得た。
本実施例では、表1に示すように、第1外装部の厚みTs1および内装部の厚みT0を変化させずに、第2外装部の厚みTs2を変化させた試料1〜8を準備した。各試料1〜8における図1に示すL寸法は3.2mm、図2に示すW寸法は1.6mmであり、内部電極層に挟まれた誘電体層の数は260、内側誘電体層の厚さは4.0μmであり、内部電極層の厚さは1.2μmであった。また、この実施例では、図1〜図4に示すように、内部電極層12,13が基板20の実装面に対して略平行である。
得られたコンデンサ試料について、以下の方法により、音鳴きを調べた。音鳴きは、図3Aおよび図4に示すように、基板20の実装表面20aに各コンデンサ試料をハンダ24により実装し、コンデンサに試験用駆動電圧を印加し、音圧レベルを測定することにより評価した。音圧レベルの測定は、FAV−3簡易型無響箱(国洋電気工業製)、信号発生器、確認用のオシロスコープ及び解析ソフトDS−0221(小野測器製)を用い、無響箱内にマイク及びサンプル(コンデンサが実装された回路基板)を入れ、サンプルをマイクから5cm離して配置した状態で、信号発生器によって周波数:3kHz、DCバイアス:10Vという発振条件で交流電圧を印加し、その時に回路基板に発生する音圧を測定した。音圧レベルに関しては、一般的に不快に感じる音圧の水準となる30dBを基準とした。本評価では30dB以下を良好とし、表1において、音鳴きの評価を○で表した。また、音圧レベルが30dBを超える場合には、評価を×とした。結果を表1に示す。
Figure 0005998724
表1に示すように、Ts2/Tが0.30以上、好ましくは0.34以上である場合に、音鳴き防止効果が大きいことが確認された。なお、Ts2/Tが0.6よりも大きいと、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、表1に示すように、(Ts2−Ts1)/Tの下限が0.2以上、さらに好ましくは、0.25以上である場合に、音鳴き防止効果が大きいことが確認された。なお、(Ts2−Ts1)/Tが0.5を超えると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
各試料1〜8のL寸法およびW寸法を、3.0≦L≦3.4(mm)および1.4≦W≦1.9(mm)の範囲で変化させても、同様な結果が得られることが確認された。
実施例2
表2に示すように、コンデンサのトータル厚みTを変化させずに、第2外装部の厚みTs2を変化させた以外は、実施例1と同様にして、コンデンサ試料10〜18を作成し、音鳴きを調べた。結果を表2に示す。
Figure 0005998724
表2に示すように、Ts2/Tが0.30以上、好ましくは0.32以上である場合に、音鳴き防止効果が大きいことが確認された。なお、Ts2/Tが0.6よりも大きいと、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、表2に示すように、(Ts2−Ts1)/Tの下限が0.2以上、さらに好ましくは、0.25以上である場合に、音鳴き防止効果が大きいことが確認された。なお、(Ts2−Ts1)/Tが0.5を超えると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
各試料11〜18のL寸法およびW寸法を、3.0≦L≦3.4(mm)および1.4≦W≦1.9(mm)の範囲で変化させても、同様な結果が得られることが確認された。
実施例3
L寸法を2.0mmとし、W寸法を1.2mmとし、内部電極層に挟まれた誘電体層の数を210、内側誘電体層の厚さを1.4μm、内部電極層の厚さを1.0μmとし、表3に示すように、第1外装部の厚みTs1および内装部の厚みT0を変化させずに、第2外装部の厚みTs2を変化させた以外は、実施例1と同様にして、コンデンサ試料20〜28を作成し、音鳴きを調べた。結果を表3に示す。
Figure 0005998724
表3に示すように、Ts2/Tが0.43以上、好ましくは0.49以上である場合に、音鳴き防止効果が大きいことが確認された。なお、Ts2/Tが0.6よりも大きいと、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、表3に示すように、(Ts2−Ts1)/Tの下限が0.3以上、さらに好ましくは、0.35以上である場合に、音鳴き防止効果が大きいことが確認された。なお、(Ts2−Ts1)/Tが0.55を超えると、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
各試料20〜28のL寸法およびW寸法を、1.8≦L≦2.2(mm)および1.0≦W≦1.4(mm)の範囲で変化させても、同様な結果が得られることが確認された。
実施例4
L寸法を3.2mmとし、W寸法を2.5mm、内部電極層に挟まれた誘電体層の数を150、内側誘電体層の厚さを4.0μm、内部電極層の厚さを1.2μmとし、表4に示すように、第1外装部の厚みTs1および内装部の厚みT0を変化させずに、第2外装部の厚みTs2を変化させた以外は、実施例1と同様にして、コンデンサ試料30〜38を作成し、音鳴きを調べた。結果を表4に示す。
Figure 0005998724
表4に示すように、Ts2/Tが0.38以上、好ましくは0.43以上である場合に、音鳴き防止効果が大きいことが確認された。なお、Ts2/Tが0.6よりも大きいと、外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
また、表4に示すように、(Ts2−Ts1)/Tの下限が0.2以上、さらに好ましくは、0.25以上である場合に、音鳴き防止効果が大きいことが確認された。なお、(Ts2−Ts1)/Tが0.5を超えると外装部の厚み割合が増加することにより、誘電体層の占有体積が増えるため、外部応力に対して弱くなり、結果としてクラックが発生し易くなる傾向にある。
各試料30〜38のL寸法およびW寸法を、3.0≦L≦3.4(mm)および2.3≦W≦2.8(mm)の範囲で変化させても、同様な結果が得られるとが確認された。
実施例5
図6Aに示すように、内部電極層12x(13x)が基板20の実装面に対して略垂直となるように素子本体を形成した以外は、実施例1と同様にして、コンデンサ試料30〜38を作成し、音鳴きを調べた。実施例1と同等な結果が得られる。
ただし、この実施例5では、内部電極層の積層方向の一端に第2外装部を設ける実施例1に比較して、製造が容易であり、第2外装部15xおけるクラックなどの発生が少なかった。
2,2x… 積層セラミックコンデンサ
4,4x… 素子本体
4A,4xA… グリーン積層体
4a,4xa… 素子本体要素
6… 第1外部電極
8… 第2外部電極
10… 内側誘電体層
12,12x… 第1内部電極層
12a… 第1内部電極パターン
12xa… 第1内部電極パターン
13,13x… 第2内部電極層
13a… 第2内部電極パターン
13xa… 第2内部電極パターン
14,14x… 第1外装部
15,15x… 第2外装部
16,16x… 内装部
18,18x… ダミー電極
20… 基板
20a… 実装表面
30x,30y… 切断予定線

Claims (8)

  1. 内部電極層と内部誘電体層とが交互に積層される内装部と、
    前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
    前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
    各内部誘電体層の厚みが0.5〜5.0μmであり、
    前記第2外装部が基板の実装表面に向き合うように配置され、
    前記第1外装部の厚みをTs1とし、
    前記第2外装部の厚みをTs2とし、
    前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
    Ts2>T1、
    3.0≦L≦3.4(mm)、
    1.4≦W≦1.9(mm)、
    0.6≧Ts2/T≧0.30である積層セラミックコンデンサ。
  2. 内部電極層と内部誘電体層とが交互に積層される内装部と、
    前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
    前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
    各内部誘電体層の厚みが0.5〜5.0μmであり、
    前記第2外装部が基板の実装表面に向き合うように配置され、
    前記第1外装部の厚みをTs1とし、
    前記第2外装部の厚みをTs2とし、
    前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
    Ts2>T1、
    1.8≦L≦2.2(mm)、
    1.0≦W≦1.4(mm)、
    0.6≧Ts2/T≧0.43である積層セラミックコンデンサ。
  3. 内部電極層と内部誘電体層とが交互に積層される内装部と、
    前記内装部を両側から挟み込むように前記内装部と一体化される外部セラミック層でそれぞれ構成される第1および第2外装部と、を有する素子本体と、
    前記素子本体の外表面に形成され、前記内部電極層に接続してある外部電極と、を有する積層セラミックコンデンサであって、
    各内部誘電体層の厚みが0.5〜5.0μmであり、
    前記第2外装部が基板の実装表面に向き合うように配置され、
    前記第1外装部の厚みをTs1とし、
    前記第2外装部の厚みをTs2とし、
    前記コンデンサの厚みをTとし、前記コンデンサの長さをLとし、前記コンデンサの幅をWとした場合に、
    Ts2>T1、
    3.0≦L≦3.4(mm)、
    2.3≦W≦2.8(mm)、
    0.6≧Ts2/T≧0.38である積層セラミックコンデンサ。
  4. (Ts2−Ts1)/Tが0.2以上である請求項1または3に記載の積層セラミックコンデンサ。
  5. (Ts2−Ts1)/Tが0.3以上である請求項2に記載の積層セラミックコンデンサ。
  6. 前記素子本体の内部では、前記内部電極層が積層する方向に沿って前記内装部の両側に、前記第1外装部と第2外装部とがそれぞれ一体化してある請求項1〜5のいずれかに記載の積層セラミックコンデンサ。
  7. 前記素子本体の内部では、前記内部電極層が積層する方向と垂直方向に沿って前記内装部の両側に、前記第1外装部と第2外装部とがそれぞれ一体化してある請求項1〜5のいずれかに記載の積層セラミックコンデンサ。
  8. 請求項1〜7のいずれかに記載の積層セラミックコンデンサを基板に実装してある実装構造。
JP2012173052A 2012-08-03 2012-08-03 積層セラミックコンデンサ Active JP5998724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012173052A JP5998724B2 (ja) 2012-08-03 2012-08-03 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173052A JP5998724B2 (ja) 2012-08-03 2012-08-03 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2014033097A JP2014033097A (ja) 2014-02-20
JP5998724B2 true JP5998724B2 (ja) 2016-09-28

Family

ID=50282689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173052A Active JP5998724B2 (ja) 2012-08-03 2012-08-03 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP5998724B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR101659153B1 (ko) * 2014-07-07 2016-09-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212352A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015026844A (ja) 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014232898A (ja) 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110220A (en) * 1980-02-05 1981-09-01 Tdk Electronics Co Ltd Method of manufacturing porcelain laminated layer zone
JPS62124835U (ja) * 1986-01-29 1987-08-08
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH09260205A (ja) * 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JPH10189387A (ja) * 1996-12-25 1998-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340106A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその選別方法
JP2000243647A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2000340448A (ja) * 1999-05-31 2000-12-08 Kyocera Corp 積層セラミックコンデンサ
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4900728B2 (ja) * 2008-08-04 2012-03-21 Tdk株式会社 積層型電子部品
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Tdk株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5853976B2 (ja) * 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ

Also Published As

Publication number Publication date
JP2014033097A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
JP5998724B2 (ja) 積層セラミックコンデンサ
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
JP5362033B2 (ja) 積層型セラミックコンデンサ
KR101577395B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5132972B2 (ja) 誘電体セラミックス及びその製造方法並びに積層セラミックコンデンサ
JP2016187023A (ja) 積層セラミック電子部品
JP2018098385A (ja) 積層電子部品
JP5423977B2 (ja) 積層セラミック電子部品の製造方法
CN110310825B (zh) 层叠陶瓷电子部件
JP2017059630A (ja) 積層電子部品
JP5293951B2 (ja) 電子部品
JP2017059815A (ja) 積層電子部品
JP2011210836A (ja) 電子部品
JP5780856B2 (ja) 積層セラミックコンデンサ
JP6449547B2 (ja) コンデンサ
JP4809173B2 (ja) 積層セラミックコンデンサ
JP5527404B2 (ja) 積層セラミック電子部品
JP2007027665A (ja) 積層型セラミック電子部品
JP7243212B2 (ja) 積層セラミック電子部品
JP2018081951A (ja) 電子部品及びその製造方法
JP6301629B2 (ja) 積層型電子部品
JP2019212932A (ja) 積層セラミック電子部品
JP4767001B2 (ja) 電子部品および回路モジュール
JP2018056292A (ja) 積層型電子部品
JP6321346B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5998724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150