JP4767001B2

JP4767001B2 - 電子部品および回路モジュール

Info

Publication number: JP4767001B2
Application number: JP2005342864A
Authority: JP
Inventors: 裕章三野; 敬人星野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2005-11-28
Filing date: 2005-11-28
Publication date: 2011-09-07
Anticipated expiration: 2025-11-28
Also published as: JP2007149990A

Description

本発明は電子部品および回路モジュールに関し、特に、セラミックコンデンサ、圧電素子、インダクタなど表面実装タイプの電子部品と、それらが配線基板上に搭載されてなる回路モジュールに関する。

図４は、セラミックコンデンサ、圧電素子、インダクタなど表面実装タイプの各種電子部品が搭載された従来の回路モジュールの断面模式図である。

図４に示すように、セラミックコンデンサ１０１、圧電素子１０３、インダクタ１０５など表面実装タイプの電子部品は外部電極に付着させた半田などの接合材を介して配線基板１０７上に実装されている（例えば、特許文献１）。

この場合、電子部品には通常セラミックスなどの機能材料が用いられ、配線基板としてはガラス−エポキシ樹脂基板などが好適に用いられている。
特開２００３−３１８３１２号公報

近年、上述の各種電子部品において、例えば、セラミックコンデンサは高容量化に対応するために、圧電素子は高い変位量を得るために、またインダクタは高磁界を得るために積層数の増加や素子面積の大型化の要求が高まっている。

ところが、これらの各種電子部品が受動部品としてはたらく回路モジュールでは、用いる半導体素子の高性能化による使用電力の増加に伴い、適用温度が高温側および低温側に広がってきており、電子部品と配線基板との構成材料は熱膨張係数やヤング率が大きく異なるものとなっているため、搭載した半導体素子の駆動や使用環境の変化によって回路モジュールが受ける温度変化のために、熱膨張係数の大きい配線基板には大きな寸法変化が起こる反面、熱膨張係数が配線基板よりも小さい電子部品には歪みが発生しやすくなり、このため電子部品にはクラックが発生して電子部品の絶縁性や実装信頼性が低下するという問題があった。

従って本発明は、配線基板に実装してもクラックの発生による絶縁性や実装信頼性の低下を抑制できる表面実装タイプの電子部品と、そのような電子部品が配線基板上に搭載されてなる回路モジュールを提供することを目的とする。

本願発明の電子部品は、直方体状のセラミック体と、該セラミック体の少なくとも内部に形成された導体部と、前記セラミック体の上下面に設けられた保護層とからなる部品本体と、前記セラミック体の対向する端面に設けられた一対の外部電極とを具備する電子部品において、
前記保護層内であって、該保護層の厚み方向の中心よりも前記セラミック体側に、前記セ
ラミック体の主面に平行に、前記保護層の他の部分に対して密度が０．８５〜０．９３の範囲である低密度層が、前記保護層の厚みに対して０．１〜０．１５の範囲の厚みで設けられているとともに、前記部品本体の角部の曲率半径が３０〜７０μｍであることを特徴とする。

そして本願発明の回路モジュールは、上記の電子部品を前記外部電極を介して配線基板に接続してなることを特徴とする。

本願発明の電子部品は、保護層内に、保護層の厚み方向の中心よりもセラミック体側に、セラミック体の主面に平行に、保護層の他の部分に対して密度が０．８５〜０．９３の範囲である低密度層を、前記保護層の厚みに対して０．１〜０．１５の範囲の厚みで設けるとともに、部品本体の角部の曲率半径が３０〜７０μｍであることにより、配線基板上に実装される表面実装タイプの電子部品において使用環境等の温度変化によって配線基板の寸法が変化し、電子部品の表面側に形成されている保護層にクラックが発生しても、その発生したクラックの進展を低密度層によって導体部を有する機能部にまで達することを抑制でき、こうして、電子部品やこのような電子部品を搭載した回路モジュールの絶縁性や実装信頼性の低下を抑制できるとともに、耐湿性を高めることができる。

本願発明の電子部品について積層セラミックコンデンサを例に詳細に説明する。図１は本願発明の電子部品の断面模式図である。図２は、本願発明の回路モジュールの断面模式図である。

本願発明の電子部品Ａは部品本体１の端面に一対の外部電極３が形成されている。部品本体１は、直方体状のセラミック体５およびその上下面に設けられた保護層１１とから構成されている。ここで本願発明では、下記に積層セラミックコンデンサについて詳述しているように、セラミック体５とその内部に形成された導体部７とから電子部品Ａの特性が発現されることから、この構成を機能部９とする。

そして本願発明では、係るセラミック体５の形状は直方体状である。セラミック体５の形状が直方体状であると、表面実装時の外部電極を対向する端面の間隔を確保でき絶縁性を高めるとともに、配線基板への実装において電子部品Ａどうしを隣接させる場合に近接間の隙間を小さくして実装密度を高めることができるという利点がある。

電子部品Ａが積層セラミックコンデンサの場合、さらに詳細に説明すると、機能部９は静電容量を発現する部分であり、セラミック体５は薄層化された複数のセラミック層５ａと導体部７ａ、７ｂとがこのセラミック層５ａを挟持する構造と取っている。

導体部７ａ、７ｂは部品本体１の対向する端面にそれぞれ導出されており、それら導体部７ａ、７ｂは外部電極３に接続されている。

そして本願発明の電子部品Ａは、保護層１１内に、この保護層１１の他の部分よりも密度の低い層（低密度層）１３を前記セラミック体５の主面に平行に設けたことを特徴とするものであり、また、本願発明の回路モジュールＢは、上記電子部品Ａを外部電極３を介して配線基板Ｃに接続してなることを特徴とする。

本願発明に係る低密度層１３の密度は保護層１１の他の部分の密度を１としたときに、０．８５〜０．９３の割合である。低密度層１３の密度が０．８５以上であれば、保護層１１のうち機能部９側の保護層１１ａと表面側の保護層１１ｂとが強固に接合でき、クラックの進展を抑制してショートを防止できるとともに耐湿性を高められるという利点がある。

一方、低密度層１３の密度が０．９３以下であれば、低密度層１３の効果であるクラック進展の抑止効果を高めることができ、これにより電子部品のショートを抑制し実装信頼性を高めることができるという利点がある。

また本願発明では、低密度層１３の厚みｔ_１の割合は片方の保護層１１の厚みｔを１としたときに、０．１〜０．１５の範囲である。

低密度層１３の厚みｔ_１の割合が０．１以上であれば、保護層１１のうち機能部９側の保護層１１ａと表面側の保護層１１ｂとが強固に接合され、電子部品の保護層１１に発生するクラックの進展を抑えられるという利点がある。

一方、低密度層１３の厚みｔ_１の割合が０．１５以下であれば、低密度層１３の効果であるクラック進展の抑止効果を高めることができ、これにより電子部品の耐湿性を高めることができるという利点がある。

また本願発明では、低密度層１３は保護層１１の厚み方向の中心よりも機能部９側に配置されている。低密度層１３を機能部側に配置すると、低密度層１３の保護層１１表面からの距離Ｌを大きくできることから、外部電極３の厚みの薄い部品本体１の角部１５からの間隔Ｌ_１を大きくできるために部品本体１の耐湿性を高めることができるという利点がある。

さらに、本願発明の電子部品Ａは、上述したように直方体状のセラミック体５の対向する端面に一対の外部電極３を具備するものであり、この部品本体１の角部の曲率半径が３０〜７０μｍである。部品本体１の角部の曲率半径Ｒが３０μｍ以上であると、部品本体１の保護層１１側が鋭角でないために外部電極３を部品本体１の端面と同程度の厚みで形成でき、この点で耐湿性を高めることができるという利点がある。

部品本体１の角部の曲率半径Ｒが７０μｍ以下であると、部品本体１の端面を断面で見た形状において、保護層１１の肉質部を残すことができるために、部品本体１の耐湿性を高めることができるという利点がある。

これに対して、セラミック体５の主面に平行に保護層１１の他の部分よりも密度の低い層１３を設けない場合には、曲げ試験によるクラックが発生しやすく、さらにこのクラックによるショートも発生しやすくなる。

即ち、本願発明の電子部品Ａは外部電極３の近傍にクラックが発生するような大きい電子部品Ａについてより効果を発揮するものである。そのような点で、本願発明の電子部品Ａはその主な構成部材であるセラミック体５の主面の寸法が３．２ｍｍ×１．６ｍｍ以上であるように大きいものにより有利である。なお、本願発明の電子部品Ａについてその大きさの限界は本発明の電子部品のように主な構成部材であるセラミック体５が直方体状のものであれば、現状で生産されている通常の大きさの電子部品には適用されるものである。

つまり本願発明の回路モジュールＢが半導体素子の駆動等によって、高温の状態に晒された場合、図２に示すように配線基板Ｃは大きく伸びることになる。そのため配線基板Ｃの寸法変化によって電子部品Ａの配線基板Ｃ側の保護層１１には引っ張り応力がはたらき、一方、配線基板Ｃとは反対側の保護層１１には圧縮応力がはたらく。

こうして配線基板Ｃ側の保護層１１にクラックＣＬが発生しやすくなるが、本願発明の電子部品Ａは、配線基板Ｃ側の少なくとも一方の保護層１１に低密度層１３を設けたものであることから上述のように保護層１１の表面側を起点として発生するクラックＣＬの進展を抑えることができる。なお本願発明の回路モジュールＢでは、配線基板Ｃ側の少なくとも一方の保護層１１に低密度層１３を設けたものであってもよい。この場合、配線基板Ｃ側の保護層１１の一方に低密度層１３を形成することにより、配線基板Ｃ側ではクラックの進展を抑止できるとともに、配線基板Ｃとは反対側の保護層１１には低密度層１３を設けないことから、保護層１１の機械的強度を高めることができるという利点がある。

本願発明の電子部品として積層セラミックコンデンサを以下のようにして作製したセラミック層として平均粒径が０．５μｍのチタン酸バリウム粉末を用意し、これに、添加物として平均粒径が０．５μｍのＭｇＯ、Ｙ_２Ｏ_３、ＭｎＯを用いた。これらの添加量はチタン酸バリウム粉末１００モルに対して、ともに０．５モルとした。その他に、ＳｉＯ_２５０モル％、Ｌｉ_２Ｏ１０モル％、ＢａＯ２０モル％、ＣａＯ２０モル％で構成されたガラス粉末をチタン酸バリウム系粉末１００質量部に対して１．２質量部添加した。ガラス粉末の平均粒径も０．５μｍとした。

次に、上記各粉末を直径５ｍｍのジルコニアボールを用いて、溶媒としてトルエンとアルコールとの混合溶媒を添加し湿式混合し、この混合粉末にポリビニルブチラール樹脂をセラミック粉末１００質量部に対して９質量部添加し、さらにトルエン・アルコールの混合溶媒を添加し、同じく直径５ｍｍのジルコニアボールを用いて湿式混合しセラミックスラリを調製し、ドクターブレード法により厚みセラミック層用に５μｍの第１のセラミックグリーンシートを、保護層用に厚み１０μｍの第２のセラミックグリーンシートを作製した。

また、保護層の内部に低密度層を形成するための方法として、低密度である第３のセラミックグリーンシートを上記第１、２のセラミックグリーンシートとは別に作製した。この場合、セラミックグリーンシート中に含まれるバインダ量を表１に示すように変化させた。

次に、第１のセラミックグリーンシートの上面に平均粒径０．２μｍのＮｉ粉末を主成分とする矩形状の内部電極パターンを複数形成した。

次に、上記内部電極パターンを形成したパターンシートを一括積層し、その上下面に第２のセラミックグリーンシートを２０枚、その第２のセラミックグリーンシートの層間に１層だけ第３のセラミックグリーンシートを上下同じ配置になるように積層し、次いで加圧加熱して母体の積層体を形成した。この場合、図１の拡大図に示すＸおよびＹの位置とした。

この後、母体の積層体を切断してコンデンサ本体成形体を作製した。機能部の積層数は１００層とした。

加圧加熱条件は温度６０℃、圧力１０^７Ｐａ、時間１０分の条件とした。

次に、コンデンサ本体成形体を１０℃／ｈの昇温速度で大気中で３００℃／ｈにて脱バインダ処理を行い、５００℃からの昇温速度が３００℃／ｈの昇温速度で、１１７０℃（酸素分圧１０^−６Ｐａで２時間焼成し、続いて３００℃／ｈの降温速度で１０００℃まで冷却し、窒素雰囲気中１０００℃で７．５時間再酸化処理をし、３００℃／ｈの降温速度で冷却し、コンデンサ本体を作製した。このコンデンサ本体の平面の大きさは３．２×１．６ｍｍ^２の面積とした。厚みは０．７〜０．８ｍｍとした。得られた積層セラミックコンデンサの誘電体層の厚みは４μｍであった。

次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層セラミックコンデンサを作製した。

次に、これらの積層セラミックコンデンサについて以下の評価を行った。

保護層の厚みに対する低密度層の厚み比率は得られた積層セラミックコンデンサについて積層方向の断面研磨を行い測定した。試料数は各５個とした。

保護層および低密度層の密度についても上記と同様に積層セラミックコンデンサの積層方向の断面研磨面を評価した。この場合、結晶組織内の１０００μｍ^２の面積において穴状に見える箇所の輪郭を画像処理により評価し、単位面積当たりの空隙面積の割合を求めた。測定箇所は５点とした。保護層における他の部分の密度を１とし、低密度層の密度の比率を求めた。

部品本体の角部の曲率半径は積層セラミックコンデンサを対向する外部電極方向とは垂直方向の側面から外部電極を除く程度に薄く研磨して、その側面を観察した写真から評価した。

他の評価として、耐プリント曲げ性を測定した。耐プリント曲げ性試験に用いた回路モジュールとしての試料は、得られた積層セラミックコンデンサを厚み１．６ｍｍで、表面に銅泊を導体として形成したガラス・エポキシ樹脂性の配線基板に半田（Ｓｎ：Ｐｂ＝６：４）を用いてリフロー実装を行い作製した。曲げ試験は図３に示すようにＪＩＳＣ５１０１によって求めた。耐プリント曲げ試験での支点間距離は９０ｍｍとし、荷重時の速度は１ｍｍ／１０ｓｅｃ（０．１ｍｍ／ｓｅｃ）とし、最大変位を５ｍｍとした。試料数は各１０個とした。不良の判定は、絶縁抵抗によるショートの評価および機械的に損傷（クラック）にないこととした。クラックの有無は実体顕微鏡による外観検査によって評価した。試料数は各１０個とした。

また、得られた積層セラミックコンデンサについて耐湿負荷試験を行った。条件は温度４０℃±２℃、湿度ＲＨ９０〜９５％、定格電圧１６Ｖにて５００＋２４／−０時間印加後、常温、常湿にて取り出し、４８±４時間後に絶縁抵抗を測定した。２５ＭΩμＦ以上を良品とした。試料数は１００個とした。

表１の結果から、端面角部の曲率半径を３０〜７０μｍとし、低密度層を機能部側に配置し、低密度層の密度を０．８５〜０．９３の範囲とし、低密度層の厚み比率を０．１〜０．１５とした試料Ｎｏ．３〜７、１２、１３、１７では耐プリント曲げ性の試験においてクラックおよびショートの発生がなく、耐湿性試験においてもショートが無かった。

これに対して、低密度層の密度が保護層の他の部分に対して０．８５〜０．９３の範囲
外である試料Ｎｏ．１、２、８、９では、耐プリント曲げ性の試験において、ショートやクラックが見られた。また、低密度層を、保護層の表面に近い位置に設けた試料Ｎｏ．１０においては、耐湿性試験においてショートが見られた。また、端面角部の曲率半径を３０〜７０μｍの範囲外とした試料Ｎｏ．１１、１２では、耐プリント曲げ性の試験において、ショートやクラックが見られ、また耐湿性試験においてショートが見られた。さらに、低密度層の厚みを保護層の厚みに対して０．１〜０．１５の範囲外の厚みとした試料Ｎｏ．１５、１６、１９では、耐プリント曲げ性の試験において、ショートやクラックが見られ、また耐湿性試験においてショートが見られた。

本発明の電子部品の断面模式図である。本発明の回路モジュールの断面模式図である。回路モジュールの曲げ試験の評価方法を説明する断面模式図である。セラミックコンデンサ、圧電素子、インダクタなど表面実装タイプの各種電子部品が搭載された従来の回路モジュールの断面模式図である。

符号の説明

Ａ電子部品
Ｂ回路モジュール
Ｃ配線基板
１電子部品本体
３外部電極
５セラミック体
７導体部
９機能部
１１保護層
１３密度の低い層（低密度層）

Claims

直方体状のセラミック体と、該セラミック体の少なくとも内部に形成された導体部と、前記セラミック体の上下面に設けられた保護層とからなる部品本体と、前記セラミック体の対向する端面に設けられた一対の外部電極とを具備する電子部品において、
前記保護層内であって、該保護層の厚み方向の中心よりも前記セラミック体側に、前記セラミック体の主面に平行に、前記保護層の他の部分に対して密度が０．８５〜０．９３の範囲である低密度層が、前記保護層の厚みに対して０．１〜０．１５の範囲の厚みで設けられているとともに、前記部品本体の角部の曲率半径が３０〜７０μｍであることを特徴とする電子部品。
請求項１に記載の電子部品を前記外部電極を介して配線基板に接続してなることを特徴とする回路モジュール。